JP3106342B2 - 変調信号切換回路 - Google Patents
変調信号切換回路Info
- Publication number
- JP3106342B2 JP3106342B2 JP07077180A JP7718095A JP3106342B2 JP 3106342 B2 JP3106342 B2 JP 3106342B2 JP 07077180 A JP07077180 A JP 07077180A JP 7718095 A JP7718095 A JP 7718095A JP 3106342 B2 JP3106342 B2 JP 3106342B2
- Authority
- JP
- Japan
- Prior art keywords
- modulation
- signal
- circuit
- data
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、モード切換制御信号を
受けて、最大および最小レベルは一定であるが、変調速
度およびＭ値（即ち変調多値数）は一定条件を満たしつ
つ異なっている複数の変調信号を切換えて変調回路に送
出する変調信号切換回路に係り、特に回路規模の縮小に
好適なものに関する。
受けて、最大および最小レベルは一定であるが、変調速
度およびＭ値（即ち変調多値数）は一定条件を満たしつ
つ異なっている複数の変調信号を切換えて変調回路に送
出する変調信号切換回路に係り、特に回路規模の縮小に
好適なものに関する。
【０００２】
【従来の技術】例えば、Ｍ値を２と４の間で切換える従
来の変調信号切換回路の回路構成を図６に示す。即ち、
送信データおよびクロックパルスが与えられるエンコー
ダ１は、上記送信データをエンコードして変調系列とし
てシフトレジスタ２に送ると共に上記クロックパルスを
用いて変調クロックパルスを得て、これを上記シフトレ
ジスタ２に与える。そして、シフトレジスタ２は送られ
てきた変調系列をシリアル・パラレル変換して、パラレ
ルデータを上記与えられた変調クロックパルスに同期し
て２値波形生成回路３および４値波形生成回路４に送出
する。モード切換制御信号またはこれをインバータ５で
反転した信号を受けて選択的に動作する４値波形生成回
路４または２値波形生成回路３のいずれかが、上記パラ
レルデータよりそのＭ値の変調信号を生成して出力し、
この変調信号が加算器６を経て出力される。
来の変調信号切換回路の回路構成を図６に示す。即ち、
送信データおよびクロックパルスが与えられるエンコー
ダ１は、上記送信データをエンコードして変調系列とし
てシフトレジスタ２に送ると共に上記クロックパルスを
用いて変調クロックパルスを得て、これを上記シフトレ
ジスタ２に与える。そして、シフトレジスタ２は送られ
てきた変調系列をシリアル・パラレル変換して、パラレ
ルデータを上記与えられた変調クロックパルスに同期し
て２値波形生成回路３および４値波形生成回路４に送出
する。モード切換制御信号またはこれをインバータ５で
反転した信号を受けて選択的に動作する４値波形生成回
路４または２値波形生成回路３のいずれかが、上記パラ
レルデータよりそのＭ値の変調信号を生成して出力し、
この変調信号が加算器６を経て出力される。
【０００３】
【発明が解決しようとする課題】上記のように、従来の
変調信号切換回路は、切換えるＭ値毎にその変調信号を
生成する波形生成回路を設け、更に、加算器をも必要と
するものであり、必然的に回路規模が大きなものとなっ
ていた。
変調信号切換回路は、切換えるＭ値毎にその変調信号を
生成する波形生成回路を設け、更に、加算器をも必要と
するものであり、必然的に回路規模が大きなものとなっ
ていた。
【０００４】本発明は、上記の如き事情に鑑みてなされ
たもので、回路規模を縮小できる変調信号切換回路の提
供を目的とする。
たもので、回路規模を縮小できる変調信号切換回路の提
供を目的とする。
【０００５】
【課題を解決するための手段】請求項１の発明では、１
つのモードが、最高変調速度の整数分の１つとなってい
る複数の変調速度と、複数のＭ値との組合わせの１つで
特定される多モードの変調回路を用いて、モード切換制
御信号を受けて、変調信号を切換えて送出する変調信号
切換回路を次のように構成した。即ち、与えられた送信
ディジタルデータ信号を、モード切換制御信号を受け
て、変調信号の最大および最小レベルに対応するコード
がそれぞれ一定に保たれる状態で、上記複数の変調速度
およびＭ値の中で、最も大きい変調速度とＭ値との組合
わせで特定されるモードの変調系列へエンコードするエ
ンコーダと、このエンコーダから出力される変調系列を
入力し、与えられた変調クロックパルスに同期して、上
記変調系列のデータをシリアル・パラレル変換して送出
するシフトレジスタと、このシフトレジスタから送られ
てくるデータを入力し、所定の帯域制限を施した変調信
号を生成する波形生成回路とを備える構成とした。
つのモードが、最高変調速度の整数分の１つとなってい
る複数の変調速度と、複数のＭ値との組合わせの１つで
特定される多モードの変調回路を用いて、モード切換制
御信号を受けて、変調信号を切換えて送出する変調信号
切換回路を次のように構成した。即ち、与えられた送信
ディジタルデータ信号を、モード切換制御信号を受け
て、変調信号の最大および最小レベルに対応するコード
がそれぞれ一定に保たれる状態で、上記複数の変調速度
およびＭ値の中で、最も大きい変調速度とＭ値との組合
わせで特定されるモードの変調系列へエンコードするエ
ンコーダと、このエンコーダから出力される変調系列を
入力し、与えられた変調クロックパルスに同期して、上
記変調系列のデータをシリアル・パラレル変換して送出
するシフトレジスタと、このシフトレジスタから送られ
てくるデータを入力し、所定の帯域制限を施した変調信
号を生成する波形生成回路とを備える構成とした。
【０００６】請求項２の発明では、多モードの変調回路
を用いて、モード切換制御信号を受けて、この変調回路
に、予じめ設定されている複数のＭ値の中のいずれかの
Ｍ値に係る変調信号を送出する変調信号切換回路を以下
のように構成した。即ち、与えられた送信ディジタルデ
ータ信号を、変調信号の最大および最小レベルに対する
コードがそれぞれ一定に保たれる状態で、上記複数のＭ
値の中で最も大きいＭ値の変調系列へエンコードするエ
ンコーダと、このエンコーダから出力される変調系列を
入力し、与えられた変調クロックパルスに同期して、上
記変調系列のデータをシリアル・パラレル変換して送出
するシフトレジスタと、このシフトレジスタから送られ
てくるデータを入力し、所定の帯域制限を施した変調信
号を生成する波形生成回路とを備える構成とした。
を用いて、モード切換制御信号を受けて、この変調回路
に、予じめ設定されている複数のＭ値の中のいずれかの
Ｍ値に係る変調信号を送出する変調信号切換回路を以下
のように構成した。即ち、与えられた送信ディジタルデ
ータ信号を、変調信号の最大および最小レベルに対する
コードがそれぞれ一定に保たれる状態で、上記複数のＭ
値の中で最も大きいＭ値の変調系列へエンコードするエ
ンコーダと、このエンコーダから出力される変調系列を
入力し、与えられた変調クロックパルスに同期して、上
記変調系列のデータをシリアル・パラレル変換して送出
するシフトレジスタと、このシフトレジスタから送られ
てくるデータを入力し、所定の帯域制限を施した変調信
号を生成する波形生成回路とを備える構成とした。
【０００７】
【作用】請求項１および２のいずれの発明においても、
主要的作用は、以下のようになる。エンコーダは、指定
されたＭ値が、予じめ定められているＭ値の中の最大の
ものであるときは、送信ディジタルデータ信号を、その
Ｍ値の変調信号の各レベルを示すコードを利用してエン
コードし、他方、指定されたＭ値が、上記最大Ｍ値以外
のものであるときは、そのＭ値の変調信号の最大および
最小レベルを示すコードを、それぞれ上記最大Ｍ値の変
調信号の最大および最小レベルのコードと一致させ、そ
のＭ値の変調信号の最大および最小以外のレベルを示す
コードは、レベルに応じて上記最大Ｍ値の変調信号の最
大および最小以外のレベルを示すコードに変換してエン
コードする。このようにして、エンコーダでエンコード
された送信ディジタルデータは、シフトレジスタで、Ｍ
値にかかわらず、常に最大Ｍ値の変調信号の各レベルを
表示するのに必要なビット数のパラレルデータに変換さ
れて波形生成回路に与えられる。そして波形生成回路
は、送られてきたパラレルデータに基づいて、最大Ｍ値
の変調信号の各レベルに係る波形を選択的に生成して出
力する。
主要的作用は、以下のようになる。エンコーダは、指定
されたＭ値が、予じめ定められているＭ値の中の最大の
ものであるときは、送信ディジタルデータ信号を、その
Ｍ値の変調信号の各レベルを示すコードを利用してエン
コードし、他方、指定されたＭ値が、上記最大Ｍ値以外
のものであるときは、そのＭ値の変調信号の最大および
最小レベルを示すコードを、それぞれ上記最大Ｍ値の変
調信号の最大および最小レベルのコードと一致させ、そ
のＭ値の変調信号の最大および最小以外のレベルを示す
コードは、レベルに応じて上記最大Ｍ値の変調信号の最
大および最小以外のレベルを示すコードに変換してエン
コードする。このようにして、エンコーダでエンコード
された送信ディジタルデータは、シフトレジスタで、Ｍ
値にかかわらず、常に最大Ｍ値の変調信号の各レベルを
表示するのに必要なビット数のパラレルデータに変換さ
れて波形生成回路に与えられる。そして波形生成回路
は、送られてきたパラレルデータに基づいて、最大Ｍ値
の変調信号の各レベルに係る波形を選択的に生成して出
力する。
【０００８】
【実施例】以下、図面に示す実施例に基づき本発明を具
体的に説明する。図１は、上記実施例、即ちＭ値を２と
４との間で、また変調速度をＲと２Ｒの間で切換えて変
調信号を送出する変調信号切換回路の回路構成を示すも
のである。
体的に説明する。図１は、上記実施例、即ちＭ値を２と
４との間で、また変調速度をＲと２Ｒの間で切換えて変
調信号を送出する変調信号切換回路の回路構成を示すも
のである。
【０００９】エンコーダ１０は、後述の構成となってお
り、データ（ディジタルデータ信号）および周波数が２
Ｒのクロックパルスが与えられ、モード切換制御信号に
より指定されたモード（即ちＭ値および変調速度の組合
わせで定められるモード）に応じて、上記データをエン
コードして、得られた変調系列を、順次、シフトレジス
タ１１に送出すると共に、上記クロックパルスを利用し
て変調クロックパルスを得て、これをシフトレジスタ１
１に送出する回路である。シフトレジスタ１１は、送ら
れてきた変調系列をパラレルデータ（最大Ｍ値である４
値の変調信号の各レベルを表わすに必要な２ビットのパ
ラレルデータ）に変換し、これを上記変調クロックに同
期して波形生成回路１２に与える回路である。また波形
生成回路１２はシフトレジスタ１１からのパラレルデー
タに対応したレベルの波形（上記４値の変調信号の各レ
ベルのいずれかの波形となっている）を送出する回路で
ある。
り、データ（ディジタルデータ信号）および周波数が２
Ｒのクロックパルスが与えられ、モード切換制御信号に
より指定されたモード（即ちＭ値および変調速度の組合
わせで定められるモード）に応じて、上記データをエン
コードして、得られた変調系列を、順次、シフトレジス
タ１１に送出すると共に、上記クロックパルスを利用し
て変調クロックパルスを得て、これをシフトレジスタ１
１に送出する回路である。シフトレジスタ１１は、送ら
れてきた変調系列をパラレルデータ（最大Ｍ値である４
値の変調信号の各レベルを表わすに必要な２ビットのパ
ラレルデータ）に変換し、これを上記変調クロックに同
期して波形生成回路１２に与える回路である。また波形
生成回路１２はシフトレジスタ１１からのパラレルデー
タに対応したレベルの波形（上記４値の変調信号の各レ
ベルのいずれかの波形となっている）を送出する回路で
ある。
【００１０】図２は、上記エンコーダ１０の構成を詳細
に示すものである。このエンコーダ１０において、グレ
イコード化部１５は、送られてくるデータ（ディジタル
データ信号）を、順次、２ビット単位で取込み、取込ん
だ２ビットを２ビット（即ち２桁）のグレイコードに変
換し、この２ビットのグレイコードを、シリアルデータ
として切換器１７に送出していく回路である。最大レベ
ルマッピング部１６は、送られてくるデータを、順次、
１ビットずつ取込み、図４に示すような最大レベルマッ
ピング処理を施して、その取込んだ１ビットのデータを
２ビットのデータに変換し、この２ビットのデータをシ
リアルデータとして切換器１７に送出していく回路であ
る。上記最大レベルマッピング処理では、取込んだ１ビ
ットのデータが１のときは、これを上記２ビットのグレ
イコードの１０（即ち最大Ｍ値である４値の変調信号の
最大レベルを表わすコード）に変換し、他方、取込んだ
１ビットのデータが０のときは、これを上記２ビットの
グレイコードの００（即ち最大Ｍ値である４値の変調信
号の最小レベルを表わすコード）に変換する。
に示すものである。このエンコーダ１０において、グレ
イコード化部１５は、送られてくるデータ（ディジタル
データ信号）を、順次、２ビット単位で取込み、取込ん
だ２ビットを２ビット（即ち２桁）のグレイコードに変
換し、この２ビットのグレイコードを、シリアルデータ
として切換器１７に送出していく回路である。最大レベ
ルマッピング部１６は、送られてくるデータを、順次、
１ビットずつ取込み、図４に示すような最大レベルマッ
ピング処理を施して、その取込んだ１ビットのデータを
２ビットのデータに変換し、この２ビットのデータをシ
リアルデータとして切換器１７に送出していく回路であ
る。上記最大レベルマッピング処理では、取込んだ１ビ
ットのデータが１のときは、これを上記２ビットのグレ
イコードの１０（即ち最大Ｍ値である４値の変調信号の
最大レベルを表わすコード）に変換し、他方、取込んだ
１ビットのデータが０のときは、これを上記２ビットの
グレイコードの００（即ち最大Ｍ値である４値の変調信
号の最小レベルを表わすコード）に変換する。
【００１１】切換器１７は、モード切換制御信号により
指定されたＭ値が、４であるときには、グレイコード化
部１５からの上記２ビット単位のシリアルデータを取込
んで、これを前記シフトレジスタ１１に送出し、他方、
上記指定されたＭ値が２であるときには、最大レベルマ
ッピング部１６からの上記２ビット単位のシリアルデー
タを取込んで、これを上記シフトレジスタ１１に送出す
る回路部である。
指定されたＭ値が、４であるときには、グレイコード化
部１５からの上記２ビット単位のシリアルデータを取込
んで、これを前記シフトレジスタ１１に送出し、他方、
上記指定されたＭ値が２であるときには、最大レベルマ
ッピング部１６からの上記２ビット単位のシリアルデー
タを取込んで、これを上記シフトレジスタ１１に送出す
る回路部である。
【００１２】１／２分周器１８は、送られてきた前記ク
ロックパルス（前記のように周波数は２Ｒとなってい
る）を１／２に分周して周波数がＲであるパルスを得
て、これを送出する回路である。切換器１９は、周波数
が２Ｒである上記クロックパルスと、１／２分周器１８
から送られてきた周波数がＲであるパルスとのいずれか
を、モード切換制御信号により選択的に取込んで、これ
を変調クロックパルスとしてシフトレジスタ１１に送出
する回路部である。
ロックパルス（前記のように周波数は２Ｒとなってい
る）を１／２に分周して周波数がＲであるパルスを得
て、これを送出する回路である。切換器１９は、周波数
が２Ｒである上記クロックパルスと、１／２分周器１８
から送られてきた周波数がＲであるパルスとのいずれか
を、モード切換制御信号により選択的に取込んで、これ
を変調クロックパルスとしてシフトレジスタ１１に送出
する回路部である。
【００１３】上記のように構成された本実施例では、モ
ード切換制御信号により、Ｍ値として４、変調速度とし
て２Ｒがそれぞれ選択されているときには（即ち、最大
Ｍ値および最大変調速度が選択されているときには）、
切換器１７からはグレイコード化部１５からのシリアル
データがシフトレジスタ１１に送られ、切換器１９から
は周波数が２Ｒの変調クロックがシフトレジスタ１１に
送られる。そしてシフトレジスタ１１は、上記変調クロ
ックに同期して、２ビットのグレイコード（即ち４値の
グレイコード）をパラレルデータとして波形生成回路１
２に送り、波形生成回路１２は、これらのパラレルデー
タに基づき、アイパターンが図３の（ｄ）に示すような
ものとなる変調信号を出力する。
ード切換制御信号により、Ｍ値として４、変調速度とし
て２Ｒがそれぞれ選択されているときには（即ち、最大
Ｍ値および最大変調速度が選択されているときには）、
切換器１７からはグレイコード化部１５からのシリアル
データがシフトレジスタ１１に送られ、切換器１９から
は周波数が２Ｒの変調クロックがシフトレジスタ１１に
送られる。そしてシフトレジスタ１１は、上記変調クロ
ックに同期して、２ビットのグレイコード（即ち４値の
グレイコード）をパラレルデータとして波形生成回路１
２に送り、波形生成回路１２は、これらのパラレルデー
タに基づき、アイパターンが図３の（ｄ）に示すような
ものとなる変調信号を出力する。
【００１４】また、Ｍ値として２、変調速度としてＲが
それぞれ選択されているときには、切換器１７からは、
最大レベルマッピング部１６からのシリアルデータが送
出され、切換器１９からは１／２分周器１８からのパル
スが変調クロックとして送出される。これにより、シフ
トレジスタ１１からは、上記２ビットのグレイコードの
うちの１０と００だけの２通りのパラレルデータが選択
的に波形生成回路１２へ送出され、波形生成回路１２
は、これを受けて、アイパターンが図３の（ａ）に示す
ようなものとなる変調信号を出力する。
それぞれ選択されているときには、切換器１７からは、
最大レベルマッピング部１６からのシリアルデータが送
出され、切換器１９からは１／２分周器１８からのパル
スが変調クロックとして送出される。これにより、シフ
トレジスタ１１からは、上記２ビットのグレイコードの
うちの１０と００だけの２通りのパラレルデータが選択
的に波形生成回路１２へ送出され、波形生成回路１２
は、これを受けて、アイパターンが図３の（ａ）に示す
ようなものとなる変調信号を出力する。
【００１５】またＭ値として２、変調速度として２Ｒが
選択されているときは、上記と同様にして、最大レベル
マッピング部１６からのシリアルデータおよび周波数が
２Ｒの変調クロックパルスがシフトレジスタ１１に送ら
れてきて、これにより波形生成回路１２からは、アイパ
ターンが図３の（ｂ）に示すようなものとなる変調信号
が出力される。
選択されているときは、上記と同様にして、最大レベル
マッピング部１６からのシリアルデータおよび周波数が
２Ｒの変調クロックパルスがシフトレジスタ１１に送ら
れてきて、これにより波形生成回路１２からは、アイパ
ターンが図３の（ｂ）に示すようなものとなる変調信号
が出力される。
【００１６】更に、Ｍ値として４、変調速度としてＲが
選択されているときは、シフトレジスタ１１にはグレイ
コード化部１５からのシリアルデータと１／２分周器１
８からの変調クロック（周波数がＲとなっているクロッ
ク）とが送られてきて、波形生成回路１２からは、アイ
パターンが図３の（ｃ）に示すようなものとなる変調信
号が送出される。
選択されているときは、シフトレジスタ１１にはグレイ
コード化部１５からのシリアルデータと１／２分周器１
８からの変調クロック（周波数がＲとなっているクロッ
ク）とが送られてきて、波形生成回路１２からは、アイ
パターンが図３の（ｃ）に示すようなものとなる変調信
号が送出される。
【００１７】また、上記変調速度Ｒを例えば１６００
〔Hz〕としたときには、上記実施例におけるＭ値および
変調速度の切換えにより、図５に示すように４通りの伝
送速度が得られる。
〔Hz〕としたときには、上記実施例におけるＭ値および
変調速度の切換えにより、図５に示すように４通りの伝
送速度が得られる。
【００１８】本発明は、上記実施例に限定されるもので
はなく、本発明を逸脱しない範囲内で種々応用変形が可
能であり、例えば、Ｍ値を１６，８，４および２の間で
切換えられるようにして、シフトレジスタ１１から波形
生成回路１２へ送られるパラレルデータとしては、４ビ
ットのグレイコード（Ｍ値が１６のときの変調信号の各
レベルを表わすことができるコード）を利用するように
してもよいことは勿論である。
はなく、本発明を逸脱しない範囲内で種々応用変形が可
能であり、例えば、Ｍ値を１６，８，４および２の間で
切換えられるようにして、シフトレジスタ１１から波形
生成回路１２へ送られるパラレルデータとしては、４ビ
ットのグレイコード（Ｍ値が１６のときの変調信号の各
レベルを表わすことができるコード）を利用するように
してもよいことは勿論である。
【００１９】
【発明の効果】以上詳述したように、本発明によれば、
切換えるＭ値毎に、その変調信号を生成する波形生成回
路を設ける必要がなく、且つ加算器も必要がなく、延い
ては、回路規模を縮小できる変調信号切換回路の提供を
可能とする。
切換えるＭ値毎に、その変調信号を生成する波形生成回
路を設ける必要がなく、且つ加算器も必要がなく、延い
ては、回路規模を縮小できる変調信号切換回路の提供を
可能とする。
【図１】本発明の一実施例の回路構成を示す図である。
【図２】図１におけるエンコーダの構成を示す図であ
る。
る。
【図３】波形生成回路から出力される変調信号のアイパ
ターンを示す図である。
ターンを示す図である。
【図４】図１の最大レベルマッピング部における最大レ
ベルマップを説明するための図である。
ベルマップを説明するための図である。
【図５】上記実施例でのＭ値等の切換えによる伝送速度
の変化を示す図である。
の変化を示す図である。
【図６】従来例を示す図である。
１ エンコーダ ２ シフトレジスタ ３ ２値波形生成回路 ４ ４値波形生成回路 ５ インバータ ６ 加算器 １０ エンコーダ １１ シフトレジスタ １２ 波形生成回路 １５ グレイコード化部 １６ 最大レベルマッピング部 １７ 切換器 １８ １／２分周器 １９ 切換器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/36 H04B 1/04 H04L 27/20
Claims (2)
- 【請求項１】 １つのモードが、最高変調速度の整数分
の１つとなっている複数の変調速度と、複数のＭ値との
組合わせの１つで特定される多モードの変調回路を用い
て、モード切換制御信号を受けて、変調信号を切換えて
送出する変調信号切換回路において、 与えられた送信ディジタルデータ信号を、モード切換制
御信号を受けて、変調信号の最大および最小レベルに対
応するコードがそれぞれ一定に保たれる状態で、上記複
数の変調速度およびＭ値の中で、最も大きい変調速度と
Ｍ値との組合わせで特定されるモードの変調系列へエン
コードするエンコーダと、 このエンコーダから出力される変調系列を入力し、与え
られた変調クロックパルスに同期して、上記変調系列の
データをシリアル・パラレル変換して送出するシフトレ
ジスタと、 このシフトレジスタから送られてくるデータを入力し、
所定の帯域制限を施した変調信号を生成する波形生成回
路とを備えることを特徴とする変調信号切換回路。 - 【請求項２】 多モードの変調回路を用いて、モード切
換制御信号を受けて、この変調回路に、予じめ設定され
ている複数のＭ値の中のいずれかのＭ値に係る変調信号
を、送出する変調信号切換回路において、 与えられた送信ディジタルデータ信号を、変調信号の最
大および最小レベルに対するコードがそれぞれ一定に保
たれる状態で、上記複数のＭ値の中で最も大きいＭ値の
変調系列へエンコードするエンコーダと、 このエンコーダから出力される変調系列を入力し、与え
られた変調クロックパルスに同期して、上記変調系列の
データをシリアル・パラレル変換して送出するシフトレ
ジスタと、 このシフトレジスタから送られてくるデータを入力し、
所定の帯域制限を施した変調信号を生成する波形生成回
路とを備えることを特徴とする変調信号切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07077180A JP3106342B2 (ja) | 1995-03-08 | 1995-03-08 | 変調信号切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07077180A JP3106342B2 (ja) | 1995-03-08 | 1995-03-08 | 変調信号切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08251247A JPH08251247A (ja) | 1996-09-27 |
| JP3106342B2 true JP3106342B2 (ja) | 2000-11-06 |
Family
ID=13626616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07077180A Expired - Fee Related JP3106342B2 (ja) | 1995-03-08 | 1995-03-08 | 変調信号切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106342B2 (ja) |
-
1995
- 1995-03-08 JP JP07077180A patent/JP3106342B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08251247A (ja) | 1996-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064697A (en) | Pulse modulating method, pulse modulating equipment and pulse demodulating equipment | |
| JPH06506329A (ja) | Ｑａｍ用のフレーム同期 | |
| US5371841A (en) | Progressive bit plane reconstruction method | |
| US6160856A (en) | System for providing amplitude and phase modulation of line signals using delay lines | |
| KR100379140B1 (ko) | 변복조방식및변복조장치 | |
| JP3106342B2 (ja) | 変調信号切換回路 | |
| EP0348968A3 (en) | Multilevel quadrature amplitude modulator capable of reducing a maximum amplitude of a multilevel quadrature amplitude modulated signal regardless of transmission data information or redundant information | |
| JPH04196945A (ja) | 多値変復調通信方法及びそのシステム | |
| EP1001346A2 (en) | Method and apparatus for transmitting digital signals over an optical cable | |
| JP4246841B2 (ja) | 伝送方法および伝送装置 | |
| SU1474850A1 (ru) | Дельта-модул тор | |
| CN117220695B (zh) | 一种数据传输电路及方法 | |
| JP2751632B2 (ja) | 多値変復調通信システム及びその方法 | |
| JP2621764B2 (ja) | 映像信号合成装置 | |
| US7912143B1 (en) | Biphase multiple level communications | |
| RU2214044C1 (ru) | Устройство для кодирования - декодирования данных | |
| SU1531223A1 (ru) | Кодер балансного кода 3B2Q | |
| SU566369A1 (ru) | Система передачи кодовой информации | |
| KR20050116693A (ko) | 공작기계의 수동조작 펄스발생기용 인터페이스 장치 | |
| KR930006751B1 (ko) | T1 스터핑 8b6t 부호변환장치 | |
| JP3029112B2 (ja) | 時分割交換装置 | |
| JPH0250546A (ja) | 変復調システム | |
| JPS6366086B2 (ja) | ||
| JPH0123016B2 (ja) | ||
| JPH08116341A (ja) | ディジタル変調装置及び復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |