JPS6366086B2 - - Google Patents

Description

【発明の詳細な説明】 (A) 発明の技術分野 本発明は、情報圧縮処理方式、特に並列データ
を受信しシリアル信号として転送するに際し、今
回の受信並列データと前回の受信並列データとの
差分データを算出し、この差分データにもとづき
データ圧縮処理が有意な場合に受信並列データの
圧縮処理を行ない、圧縮されたシリアル信号とし
て転送する情報圧縮処理方式に関するものであ
る。

(B) 発明の背景と問題点 デジタル化された並列複数ビツトからなるデー
タを受信し転送する場合、並列データを効率よく
圧縮しシリアル信号として転送する方式が望まれ
ている。

従来、並列データをシリアル信号に変換する場
合、並列複数ビツトからなるデータをそのままシ
リアル信号に逐次変換したり、あるいは各シリア
ル信号の前後に夫々スタート信号、終了信号を附
加するなど行つていた。これらの変換方式では、
並列の受信データがそのままシリアル信号に変換
されたり、信号の送出開始あるいは送出完了信号
を送出しなければならないため、その転送効率が
良好でない問題があつた。また、いわゆるラン・
レングスをコード化するなどの圧縮方式や本発明
の場合と同様な差分のみを伝送する圧縮方式が知
られているが、必らずしも十分ではない。

(C) 発明の目的と構成 本発明は、並列データを受信しシリアル信号と
して転送するに際し、今回の受信並列データと前
回の受信並列データとの差分データを算出し、こ
の差分データにもとづきデータ圧縮処理が有意な
場合に、受信並列データの圧縮処理を行いシリア
ル信号として転送することにより、並列データを
効率よく転送することを目的としている。そのた
め、本発明の情報圧縮処理方式は、並列データを
受信し記憶するレジスタと、該レジスタからの並
列データをシリアル信号に変換する並列・直列変
換器とからなる情報変換装置において、 受信したデータと前回に受信したデータとを演
算処理しその差分データと増大あるいは減少した
かとを算出する差分算出器と、 該差分算出器からの差分データと増大あるいは
減少したことを表わす信号とよりなる第１形態の
信号をシリアル信号に変換する変換部と、 前記差分データから圧縮処理の有意性を判断す
る有意性判断回路と、 該有意性判断回路からの信号にもとづき前記差
分データと増大あるいは減少したことを表わす信
号についてのシリアル信号と圧縮処理しない受信
データのシリアル信号とを切替えるデータセレク
タと、 前記差分算出器から差分が零である旨の信号を
複数回続けて受信した場合に、上記第１形態の信
号に代えて、極性を表わす信号のみを極性値を交
互に変えた形の第２形態の信号を送出せしめるこ
とを指示する正負レジスタ反転信号発生器とをそ
なえた ことを特徴としている。

前記構成によれば、受信データをそのまま転送
することなく前回受信したデータとの差から圧縮
処理の有意性が判断され、これにもとづきデータ
圧縮処理が行われるため、本発明の目的とするデ
ータを効率よく転送することができる。

(D) 発明の実施例 以下に図面を参照して本発明を詳細に説明す
る。

第１図は本発明の１概要構成例を示し、第２図
は本発明の圧縮処理方式の説明図を示し、第３図
は本発明の方式による受信データの符号のみ異な
る場合の説明図を示し、第４図は本発明の方式に
よる受信データの値が同一である場合の説明図を
示す。図中、１は並列受信データの入力端子、１
６はシリアル出力信号の出力端子である。

第１図において、並列受信データ、例えば８ビ
ツトデータは入力端子１に供給され、レジスタＡ
２に記憶される。レジスタＡ２に記憶された８ビ
ツトデータはデータセレクタ５および差分算出器
４に供給される。レジスタＢ３には前回入力され
た受信データがレジスタＡ２から転送され記憶さ
れている。このレジスタＢ３からの前回受信され
たデータは、差分算出器４に供給される。差分算
出器４はレジスタＡ２から供給された今回の受信
データとレジスタＢ３から供給された前回の受信
データとの「差分」を算出するとともに、今回の
受信データの値が前回の値に比し「増大」、「減
少」あるいは「同一」であるか否かを算出する。
算出された「差分データ」は、データセレクタ５
および最大ビツト数算出器６に供給される。ま
た、算出された「増大」あるいは「減少」信号
は、正負レジスタ１０に供給され、算出された
「同一」信号は正負レジスタ反転信号発生器１１
に供給される。

最大ビツト数算出器６は、差分算出器４から供
給された「差分データ」にもとづき、データセレ
クタ５が受信データをそのままＰ−Ｓ変換器７に
供給するか、あるいは差分算出器４からの「差分
データ」をＰ−Ｓ変換器７に供給するかの信号を
データセレクタ５に送出する。一般に、８ビツト
データを受信した場合を例にとると、「差分デー
タ」が５ビツト以下で表わされるときに、「差分
データ」がＰ−Ｓ変換器７に供給される信号を送
出する。それ以外の場合には、レジスタＡ２に記
憶されているデータがＰ−Ｓ変換器７に供給され
る信号を送出する。

また最大ビツト数算出器６は、前記「差分デー
タ」のビツト数をビツトカウンタ８およびカウン
トエンド信号発生器９に供給する。一方、最大ビ
ツト数算出器６がレジスタＡ２からのデータをＰ
−Ｓ変換器７に供給する信号を送出する場合に
は、データのビツト数、即ち「８」をビツトカウ
ンタ８およびカウントエンド信号発生器９に供給
する。

Ｐ−Ｓ変換器７は、ビツトカウンタ８からのタ
イミング信号によりＰ−Ｓ変換器７に入力された
並列データを最下位ビツト（LSB）から最上位
ビツト（MSB）に向つて順にシリアル信号に変
換し、その変換されたシリアル信号をマンチエス
ター波形変換器１２に供給する。この並列・直列
変換されるビツト数は、ビツトカウンタ８からの
タイミング信号の数によつて制御される。

カウントエンド信号発生器９は、ビツトカウン
タからのタイミング信号が終了した時点に、カウ
ントエンド信号をマンチエスター波形変換器１
２、圧縮信号波形発生器１３、レジスタＡ２およ
びレジスタＢ３に供給する。これによりマンチエ
スタ波形変換器１２の動作が終了し、圧縮信号波
形発生器１３が作動状態になる。更に、レジスタ
Ａ２のデータがレジスタＢ３に転送され、レジス
タＡ２には新しいデータがセツトされる。

正負レジスタ１０は、差分算出器４からの「増
大」あるいは「減少」信号を記憶し、圧縮信号波
形発生器１３に供給する。

正負レジスタ反転信号発生器１１は、差分算出
器４からレジスタＡ２に記憶されているデータの
内容と、レジスタＢ３のものとが「同一」である
という信号が２回以上続けて供給された場合、正
負レジスタ１０に信号を送出し、正負レジスタ１
０は、圧縮信号波形発生器１３に圧縮信号の極
性、即ち「圧縮」指示と「一圧縮」指示とを交互
に出力させる信号を送出する（第４図ｂ，ｃ）。

圧縮信号波形発生器１３は、カウントエンド信
号発生器９からの信号が入力された場合、正負レ
ジスタ１０からの信号に対応した「圧縮」あるい
は「−圧縮」のシリアル信号を、タイムスロツト
発生器１４からのタイミング信号に同期して、信
号合成器１５に送出する。

信号合成器１５は、マンチエスター波形変換器
１２あるいは圧縮信号波形発生器１３からの出力
信号のいずれかに変化があれば、その出力信号を
出力端子１６に送出する。

タイムスロツト発生器１４は、ビツトカウンタ
８、カウントエンド信号発生器９、マンチエスタ
ー波形変換器１２および圧縮信号波形発生器１３
に夫々タイミング信号を供給する。

第２図は本発明の圧縮処理方式の説明図を示
す。ｄは受信された並列８ビツトデータである。

最初に値9Fなる並列データがレジスタＡ２に
記憶され、この値9Fのデータがデータセレクタ
５を介してＰ−Ｓ変換器７に供給されたとする。
Ｐ−Ｓ変換器７はタイミング信号ａに同期して並
列データ“9F”をシリアルデータｃに変換する。
このシリアルデータｃに変換された信号は、マン
チエスタ波形変換器１２に供給され、データが
“１”である場合、タイミング信号に同期して立
上り、そしてタイミング信号とタイミング信号と
の中間で立下るパルス信号を発生する。一方、デ
ータが“０”である場合、タイミング信号とタイ
ミング信号の中間で立上り、そして次のタイミン
グ信号のときに立下るパルス信号を発生する。こ
のようにして、シリアルデータｃがシリアル出力
信号ｂに変換され、出力端子１６から送出され
る。

次に“A0”という並列データが受信され、レ
ジスタＡ２に記憶されたとする。前回の“9F”
データはレジスタＢ３に転送される。差分算出器
４は、その差分データ“１”と「増大」即ち“＋
圧縮”信号とを算出する。この差分データ“１”
は、データセレクタ５を介してＰ−Ｓ変換器に供
給されるとともに、シリアル信号“１”に変換さ
れ、マンチエスター波形変換器１２により信号変
換され、信号合成器１５に供給される。一方“＋
圧縮”信号は正負レジスタ１０を介して圧縮信号
波形発生器１３に供給され、前記差分データ
“１”に続いて“＋圧縮”を表示する“１”レベ
ルの信号を信号合成器１５に供給する。信号合成
器１５は、第２図ｂに示すような合成されたシリ
アル出力信号を出力端子１６に送出する。

続いて“9B”という並列データが受信され、
レジスタＡ２に記憶されたとすると、前回の
“A0”データはレジスタＢ３に転送される。そし
て、差分データ“５”と「減少」即ち“−圧縮”
信号とから、第２図ｂに示すようなシリアル出力
信号が得られる。ここで“−圧縮”信号は、“０”
レベルの信号を信号合成器１５に供給する。

以上に説明した如く、並列入力信号が第２図ｃ
に示すシリアルデータとして変換され、出力され
る。

第３図は本発明の方式による受信データの符号
のみ異なる場合の説明図を示す。例えば、第３図
ｄに示すように、“51”と“D1”とは“80”の差
があり、下位７ビツトは全て同じであり、MSB
のみが“１”であるから、符号のみ異なる。この
ように符号のみ異なる場合には、シリアルデータ
の内容として差分データ“０”と“圧縮”（また
は“−圧縮”のいずれでも可）の信号を送出する
ことにより、データ圧縮を図る。従つて、シリア
ル出力信号は第３図ｂに示すようになる。

第４図は本発明の方式による受信データの値が
同一である場合の説明図を示す。例えば、第４図
ｄに示すように、受信信号“76”が続いて入力さ
れた場合、差分データは零であるから、“差分デ
ータ”を送出する必要はなく、“圧縮”あるいは
“−圧縮”信号のみを送出すればよい。しかし、
“圧縮”あるいは“−圧縮”の一方のみを送出し
たのでは、受信側でタイミング信号を再生するの
に困難となる。このため、第４図ｂに示すように
“圧縮”と“−圧縮”信号とを交互にシリアル出
力信号として送出する。

(E) 発明の効果 以上説明した如く、本発明によれば、受信した
並列データと前回受信したものとの差分データを
算出し、データ圧縮処理が有意な場合に、受信デ
ータの圧縮処理を行いシリアルデータとして転送
するため、並列データが効率よくシリアル信号に
変換される効果がある。特に受信データが正弦波
的に変化する事象の並列デジタル信号、例えば
16bit信号の場合、経験的に下位数ビツトの変化
を伴うことが多いことが知られており、このよう
な場合に、データ転送の効率が良好になる大なる
効果がある。

【図面の簡単な説明】

第１図は本発明の１概要構成例を示し、第２図
は本発明の圧縮処理方式の説明図を示し、第３図
は本発明の方式による受信データの符号のみ異な
る場合の説明図を示し、第４図は本発明の方式に
よる受信データの値が同一である場合の説明図を
示す。 図中、１は並列受信データの入力端子、１６は
シリアル出力信号の出力端子である。

Claims (1)

1. 【特許請求の範囲】 １ 並列データを受信し記憶するレジスタと、該
   レジスタからの並列データをシリアル信号に変換
   する並列・直列変換器とからなる情報変換装置に
   おいて、 受信したデータと前回に受信したデータとを演
   算処理しその差分データと増大あるいは減少した
   かとを算出する差分算出器と、 該差分算出器からの差分データと増大あるいは
   減少したことを表わす信号とよりなる第１形態の
   信号をシリアル信号に変換する変換部と、 前記差分データから圧縮処理の有意性を判断す
   る有意性判断回路と、 該有意性判断回路からの信号にもとづき前記差
   分データと増大あるいは減少したことを表わす信
   号についてのシリアル信号と圧縮処理しない受信
   データのシリアル信号とを切替えるデータセレク
   タと、 前記差分算出器から差分が零である旨の信号を
   複数回続けて受信した場合に、上記第１形態の信
   号に代えて、極性を表わす信号のみを極性値を交
   互に変えた形の第２形態の信号を送出せしめるこ
   とを指示する正負レジスタ反転信号発生器とをそ
   なえた ことを特徴とする情報圧縮処理方式。