JPS63146629A - デ−タ伝送装置 - Google Patents
デ−タ伝送装置Info
- Publication number
- JPS63146629A JPS63146629A JP61292532A JP29253286A JPS63146629A JP S63146629 A JPS63146629 A JP S63146629A JP 61292532 A JP61292532 A JP 61292532A JP 29253286 A JP29253286 A JP 29253286A JP S63146629 A JPS63146629 A JP S63146629A
- Authority
- JP
- Japan
- Prior art keywords
- data
- parallel
- bit
- serial
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 230000000295 complement effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、データをＢＳＩ化して伝送するデータ伝送
装置に関するものである。
装置に関するものである。
（従来の技術）
ＢＳＩ （Ｂｉｔ ５ｅｑｕｅｎｃｅ Ｉｎｄｅｐ
ｅｎｄｅｎｔ＞化は、次のような理由により必要となる
ものでおる。
ｅｎｄｅｎｔ＞化は、次のような理由により必要となる
ものでおる。
つまり、データ伝送においては、受信側にて、受信デー
タからタイミング抽出を行うことが必要である。例えば
、ＮＲＺ （Ｎｏｎ Ｒｅｔｕｒｎ Ｚｅｒｏ）信号
においては、第３図（ａ）に示すように、「１」、ｒＯ
Ｊ交互にデータが到来すると、データの区切りは明確で
ある。しかしながら、第３図（ｂ）に示されるように、
「０」が連続するく「１」が連続した場合も同様である
が）データが到来すると、データの区切りが不明となっ
てしまう。そこで、データの所定ビット毎に、当該デー
タ中の１ビットを反転させたデータを付加する変換を行
う。この場合、ｎビットのデータ毎に１ビットの反転デ
ータを付加する変換を、ｎ８１ｃ変換（ｎ Ｂｒｔｌ
Ｃｏｍｐｒｅｍｅｎｔ ）という。ソｔ、ｒ、コノ
ヨウにｎ８１Ｇ変換を行うことにより、同一データの連
続によって生じるタイミングの消去を防止するようにす
ることをＢＳＩ化するというのでおる。
タからタイミング抽出を行うことが必要である。例えば
、ＮＲＺ （Ｎｏｎ Ｒｅｔｕｒｎ Ｚｅｒｏ）信号
においては、第３図（ａ）に示すように、「１」、ｒＯ
Ｊ交互にデータが到来すると、データの区切りは明確で
ある。しかしながら、第３図（ｂ）に示されるように、
「０」が連続するく「１」が連続した場合も同様である
が）データが到来すると、データの区切りが不明となっ
てしまう。そこで、データの所定ビット毎に、当該デー
タ中の１ビットを反転させたデータを付加する変換を行
う。この場合、ｎビットのデータ毎に１ビットの反転デ
ータを付加する変換を、ｎ８１ｃ変換（ｎ Ｂｒｔｌ
Ｃｏｍｐｒｅｍｅｎｔ ）という。ソｔ、ｒ、コノ
ヨウにｎ８１Ｇ変換を行うことにより、同一データの連
続によって生じるタイミングの消去を防止するようにす
ることをＢＳＩ化するというのでおる。
従来、このようなりＳＩ化を行ってデータ伝送するデー
タ伝送装置としては、第４図に示すようなものが知られ
ている。即ち、４ビットのバス１から到来するデータＡ
、Ｂ、Ｃ，Ｄをパラレル／シリアル変換部２に導き、第
５図に示されるように、Ａ−Ｄと連続したシリアルデー
タ２ａを得る。
タ伝送装置としては、第４図に示すようなものが知られ
ている。即ち、４ビットのバス１から到来するデータＡ
、Ｂ、Ｃ，Ｄをパラレル／シリアル変換部２に導き、第
５図に示されるように、Ａ−Ｄと連続したシリアルデー
タ２ａを得る。
このシリアルデータを、速度変換部３へ与え、４Ｂ１Ｃ
変換して、例えば、データＤの補数百を付加した５ビッ
トのシリアルデータ３ａとして、データ伝送を行う。こ
の場合、パラレル／シリアル変換部２により出力された
Ａ−Ｄの４ビットのデータの長さＬ４と、速度変換部３
から出力されるＡ〜Ｄ、Ｄの５ビットのデータの長ざＬ
５とは、第５図に示されるように、同一であるから、速
度変換部３により速度変換された後のデータ速度が、パ
ラレル／シリアル変換部２により出力されたデータの速
度より速くされる。このように、従来のデータ伝送装置
では、シリアルデータを速度変換部３によりｎ８１Ｇ変
換して、速度変換し、伝送するように構成されていたた
め、速度変換の構成か複雑となり、装置の大型化を招来
するという欠点があった。
変換して、例えば、データＤの補数百を付加した５ビッ
トのシリアルデータ３ａとして、データ伝送を行う。こ
の場合、パラレル／シリアル変換部２により出力された
Ａ−Ｄの４ビットのデータの長さＬ４と、速度変換部３
から出力されるＡ〜Ｄ、Ｄの５ビットのデータの長ざＬ
５とは、第５図に示されるように、同一であるから、速
度変換部３により速度変換された後のデータ速度が、パ
ラレル／シリアル変換部２により出力されたデータの速
度より速くされる。このように、従来のデータ伝送装置
では、シリアルデータを速度変換部３によりｎ８１Ｇ変
換して、速度変換し、伝送するように構成されていたた
め、速度変換の構成か複雑となり、装置の大型化を招来
するという欠点があった。
（発明が解決しようとする問題点）
上記のように、従来のデータ伝送装置では、シリアルデ
ータをｎ８１Ｇ変換してＢＳＩ化するようにしていたの
で、データ速度変換が必要となり、装置の構成が複雑化
、大型化するという欠点があった。本発明は、このよう
な従来のデータ伝送装置の欠点に鑑みなされたもので、
その目的は、構成が簡単で、小型でありながら、ＢＳＩ
化したデータを伝送することの可能なデータ伝送装置を
提供することである。
ータをｎ８１Ｇ変換してＢＳＩ化するようにしていたの
で、データ速度変換が必要となり、装置の構成が複雑化
、大型化するという欠点があった。本発明は、このよう
な従来のデータ伝送装置の欠点に鑑みなされたもので、
その目的は、構成が簡単で、小型でありながら、ＢＳＩ
化したデータを伝送することの可能なデータ伝送装置を
提供することである。
［発明の構成コ
（問題点を解決するための手段）
本発明では、ｎビットの並列データ中の１ビットを反転
してｎ＋１ビットの並列データを出力するデータ付加部
と、このデータ付加部から出力されたデータを直列デー
タに変換するパラレル／シリアル変換部とを具備させて
データ伝送装置を構成したものである。
してｎ＋１ビットの並列データを出力するデータ付加部
と、このデータ付加部から出力されたデータを直列デー
タに変換するパラレル／シリアル変換部とを具備させて
データ伝送装置を構成したものである。
（作用）
上記データ伝送装置によると、データ付加部によって並
列データのうちにｎＢ１ｃ変換がなされており、これを
シリアルデータとしたときには、ＢＳＩ化され速度変換
も同時に行われていることになる。
列データのうちにｎＢ１ｃ変換がなされており、これを
シリアルデータとしたときには、ＢＳＩ化され速度変換
も同時に行われていることになる。
（実施例）
以下、図面を参照して本発明の一実施例を説明する。第
１図は本発明の一実施例のブロック図である。同図にお
いて、１１はバスを示す。このバス１１には、図示せぬ
データ送出部より、４ビットのパラレルデータＡ−Ｄが
送られてくる。バス１１のパラレルデータＡ−Ｄは、デ
ータ付加部１２へ与えられる。データ付加部１２は、パ
ラレルデータの１ヒツトを反転して、１ビット付加した
パラレルデータとして出力するもので、この実施例では
、パラレルデータＤを反転させて補数データＤを作出す
インバータ１３より構成される。データ付加部１２から
出力された５ビットのパラレルデータＡ〜Ｄ、Ｄは、パ
ラレル／シリアル変換部１４に与えられる。パラレル／
シリアル変換部１４は、与えられた５ビットのデータＡ
−Ｄ、Ｄを、図示せぬクロック発生部から与えられるク
ロックにより、シリアル化して出力する。パラレル／シ
リアル変換部１４の出力は信号線１５から送出される。
１図は本発明の一実施例のブロック図である。同図にお
いて、１１はバスを示す。このバス１１には、図示せぬ
データ送出部より、４ビットのパラレルデータＡ−Ｄが
送られてくる。バス１１のパラレルデータＡ−Ｄは、デ
ータ付加部１２へ与えられる。データ付加部１２は、パ
ラレルデータの１ヒツトを反転して、１ビット付加した
パラレルデータとして出力するもので、この実施例では
、パラレルデータＤを反転させて補数データＤを作出す
インバータ１３より構成される。データ付加部１２から
出力された５ビットのパラレルデータＡ〜Ｄ、Ｄは、パ
ラレル／シリアル変換部１４に与えられる。パラレル／
シリアル変換部１４は、与えられた５ビットのデータＡ
−Ｄ、Ｄを、図示せぬクロック発生部から与えられるク
ロックにより、シリアル化して出力する。パラレル／シ
リアル変換部１４の出力は信号線１５から送出される。
以上のように構成されたデータ伝送装置によると、バス
１１に、第２図の如くデータＡ−Ｄが到来しているとき
には、データ付加部１２によりデータＡ−Ｄ、Ｄが、パ
ラレル／シリアル変換部１４に与えられることになる。
１１に、第２図の如くデータＡ−Ｄが到来しているとき
には、データ付加部１２によりデータＡ−Ｄ、Ｄが、パ
ラレル／シリアル変換部１４に与えられることになる。
パラレル／シリアル変換部１４に与えるクロックの周波
数を適当に運ぶことにより、バス１１上のデータが切換
えが生じる１周期しに、５ビットのシリアルデータＡ〜
Ｄ、Ｄが含まれるようにして、パラレル／シリアル変換
部１４の出力を得ることができる（第２図）。
数を適当に運ぶことにより、バス１１上のデータが切換
えが生じる１周期しに、５ビットのシリアルデータＡ〜
Ｄ、Ｄが含まれるようにして、パラレル／シリアル変換
部１４の出力を得ることができる（第２図）。
このように本実施例では、４ビットのパラレルデータを
インバータ１３を用いて４８１Ｃ変換し、パラレル／シ
リアル変換部１４によってシリアルデータとするだけで
、ＢＳＩ化でき、しかも、所望のデータ速度を得ること
ができるものである。従って、簡単で、小型な構成でお
りながら、受信側でタイミング抽出が可能な、ＢＳＩ化
されたデータを伝送できる。
インバータ１３を用いて４８１Ｃ変換し、パラレル／シ
リアル変換部１４によってシリアルデータとするだけで
、ＢＳＩ化でき、しかも、所望のデータ速度を得ること
ができるものである。従って、簡単で、小型な構成でお
りながら、受信側でタイミング抽出が可能な、ＢＳＩ化
されたデータを伝送できる。
［発明の効果］
以上説明したように、本発明によれば、パラレルデータ
に対してｎＢ１Ｃ変換を行って、パラレル／シリアル変
換で、所定のタイムスロットに（ｎ＋１＞ビットのシリ
アルデータを配置できるので、簡単で小型な構成ながら
、ＢＳＩ化したデータを伝送することが可能となる。
に対してｎＢ１Ｃ変換を行って、パラレル／シリアル変
換で、所定のタイムスロットに（ｎ＋１＞ビットのシリ
アルデータを配置できるので、簡単で小型な構成ながら
、ＢＳＩ化したデータを伝送することが可能となる。
第１図は本発明の一実施例のブロック図、第２図は第１
図に示された一実施例の動作を説明するためのデータ処
理のタイミング図、第３図はＢＳＩ化を説明するための
図、第４図は従来のデータ伝送装置のブロック図、第５
図は第４図の装置によるデータ処理のタイミング図で必
る。 １１・・・バス １２・・・データ付加部１３
・・・インバータ １４・・・パラレル／シリアル変換部 代理人 弁理士 則 近 憲 憎 同 山王 − １２ヂニクイ丁〃口）ア 第１図 第２図
図に示された一実施例の動作を説明するためのデータ処
理のタイミング図、第３図はＢＳＩ化を説明するための
図、第４図は従来のデータ伝送装置のブロック図、第５
図は第４図の装置によるデータ処理のタイミング図で必
る。 １１・・・バス １２・・・データ付加部１３
・・・インバータ １４・・・パラレル／シリアル変換部 代理人 弁理士 則 近 憲 憎 同 山王 − １２ヂニクイ丁〃口）ア 第１図 第２図
Claims (1)
- ｎビットの並列データ中の１ビットを反転してｎ＋１ビ
ットの並列データを出力するデータ付加部と、このデー
タ付加部から出力されたデータを直列データに変換する
パラレル／シリアル変換部とを具備することを特徴とす
るデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61292532A JPS63146629A (ja) | 1986-12-10 | 1986-12-10 | デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61292532A JPS63146629A (ja) | 1986-12-10 | 1986-12-10 | デ−タ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63146629A true JPS63146629A (ja) | 1988-06-18 |
Family
ID=17783018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61292532A Pending JPS63146629A (ja) | 1986-12-10 | 1986-12-10 | デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63146629A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04201620A (ja) * | 1990-11-30 | 1992-07-22 | Yokota Jidosha Kogyo Kk | トラック等車輌の荷箱開閉装置 |
| JPH09275380A (ja) * | 1996-04-05 | 1997-10-21 | Nec Corp | ディジタル映像信号の時分割多重方法及び装置 |
| JP2008005044A (ja) * | 2006-06-20 | 2008-01-10 | Canon Inc | 送信装置及び受信装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57174959A (en) * | 1981-04-20 | 1982-10-27 | Nippon Telegr & Teleph Corp <Ntt> | Continuous suppression system for same sign |
| JPS62120744A (ja) * | 1985-11-20 | 1987-06-02 | Fujitsu Ltd | Ｐｃｍ伝送符号化方式 |
-
1986
- 1986-12-10 JP JP61292532A patent/JPS63146629A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57174959A (en) * | 1981-04-20 | 1982-10-27 | Nippon Telegr & Teleph Corp <Ntt> | Continuous suppression system for same sign |
| JPS62120744A (ja) * | 1985-11-20 | 1987-06-02 | Fujitsu Ltd | Ｐｃｍ伝送符号化方式 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04201620A (ja) * | 1990-11-30 | 1992-07-22 | Yokota Jidosha Kogyo Kk | トラック等車輌の荷箱開閉装置 |
| JP2619303B2 (ja) * | 1990-11-30 | 1997-06-11 | 横田自動車工業株式会社 | トラック等車輌の荷箱開閉装置 |
| JPH09275380A (ja) * | 1996-04-05 | 1997-10-21 | Nec Corp | ディジタル映像信号の時分割多重方法及び装置 |
| JP2008005044A (ja) * | 2006-06-20 | 2008-01-10 | Canon Inc | 送信装置及び受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2235611A (en) | Digital noise generator | |
| JPS63146629A (ja) | デ−タ伝送装置 | |
| JPS62200847A (ja) | シリアル伝送方式 | |
| JPH03117240A (ja) | ディジタル信号の伝送方法及び装置 | |
| JP3576589B2 (ja) | Ｐｃｍ信号ノイズ除去方式 | |
| JPH01115246A (ja) | ディジタル伝送装置 | |
| JPS6366086B2 (ja) | ||
| JPS62216444A (ja) | 符号変換方法 | |
| JP2601564B2 (ja) | インタフェース回路 | |
| JPS5621451A (en) | Teleprinter | |
| JPS58131816A (ja) | 同期パタ−ン発生回路 | |
| SU499661A1 (ru) | Устройство дл передачи сообщений с адаптивной дискретизацией | |
| Jhamb et al. | A novel design of efficient delta Modulation system using four phase handshaking | |
| JPH01179532A (ja) | 周期信号伝送方式 | |
| JPS59138182A (ja) | テレビジヨン信号のデジタル伝送装置 | |
| JPS5476006A (en) | Terminal device using facsimile as input/output apparatus | |
| JPH03232344A (ja) | 同一符号連続抑圧方式 | |
| JPH04154336A (ja) | データ通信方式 | |
| JPH0334743A (ja) | データ伝送方式 | |
| JPS6348025A (ja) | 回線断情報変換方式 | |
| JPS63190445A (ja) | 信号伝送装置 | |
| KR910010333A (ko) | 컨버터를 이용한 데이터 전송회로 및 방법 | |
| JPS63263924A (ja) | 並列／直列変換回路 | |
| JPH0685888A (ja) | 擾乱付加信号発生回路 | |
| JPH10112701A (ja) | 秘話装置 |