JPS6348025A - 回線断情報変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアナログ方式伝送路からディジタル方式伝送路
への信号変換に関し、特に伝送路断情報の変換方式に関
するものである。

従来の技術 従来この種の回線断情報変換方式は、アナログ方式伝送
路での回線断情報を検出した場合、ディジタル方式伝送
路へオール＠１＃を送出するか、あるいはディジタル信
号（以下ＰＣＭ信号という）を停止するかしていた。し
かしながら２つのアナログ方式伝送路から送られるアナ
ログ方式基礎群１２チャンネルの２ｆａ：’にディジタ
ル方式伝送路の１次群２４チヤンネルに変換する場合に
は、アナログ信号２量の内どちらか一方のみが断となっ
た場合にもディジタル方式伝送路に対しＰＣＭ信号の断
またはオール１１＃が送出され、アナログ信号の他方の
正常な伝送路の信号も同時に断となってしまうという欠
点があった。

発明が解決しようとする問題点 本発明の目的は、上記の欠点、すなわち２つの伝送路の
アナログ信号′ｆｔ１つのディジタル方式伝送路に接続
し、一方のアナログ方式伝送路が断で、他方のアナログ
方式伝送路が正常な場合に、後者の正常な信号が送出さ
れないという問題点を解決した回線断情報変換方式を提
供することにある。

問題点を解決するための手段 本発明は上述の問題点を解決するために、アナログ方式
伝送路を入力端子に接続し、ディジタル方式伝送路を出
力端子に接続するアナログ・ディジタル変換回路におい
て、アナログ方式伝送路に接続して、その回線断情報全
検出する検出回路と、この検出出力を入力してアナログ
・ディジタル変換回路のＰＣＭ信号中のフレーム同期パ
ルスを制御するフレーム同期パルス制御回路とを設けた
構成全採用するものである。

作用 本発明は上述のように構成したので、アナログ・ディジ
タル変換回路に２つのアナログ方式伝送路が接続され、
その一方の伝送路が断情報をもち。

他方の伝送路が正常な場合に、断情報は７レ一ム同期パ
ルス制御回路によってアナログ・ディジタル変換回路か
ら出力されるフレーム同期パルス中のパルスに伝送され
るため、正常な伝送路のアナログ信号は何等妨害される
ことなくディジタル方式伝送路に変換送出されることが
できる。

実施例 次に本発明の実施例について図面を参照して説明する。

本発明の一実施例をブロック図で示す第１図を参照する
と、本発明の回線断情報変換方式を行う回路構成は、ア
ナログ・ディジタル変換回路６と、この変換回路６への
第１のアナログ基礎群入力端子１および第２のアナログ
基礎群入力端子２と、これらの入力端子１および２の夫
々に接続する回線断情報検出回路３および４と、これら
の検出出力を入力してアナログ・ディジタル変換回路６
に制御信号全送出するフレーム同期パルス制御回路５と
、ディジタル出力端子７とからなっている。

次に本実施例の動作について第１図を用いて説明する。

いま第１のアナログ人力１の伝送路が断で第２のアナロ
グ人力２の伝送路が正常の場合、回線断情報検出回路３
は第１の伝送路の回線断情報を検出しフレーム同期パル
ス制御回路５へ送る。フレーム同期パルス制御回路５に
おいては、第１のアナログ入力が断であることを知シ、
フレーム同期パルスの内の同期信号音もたない例えば対
局警報パルスなどのパルスに、この断情報金のせるため
の制御信号をアナログ・ディジタル変換回路６へ送る。

アナログ・ディジタル変換回路６においては、対局警報
パルスなどの同期信号？もたないフレーム同期パルスに
この断情報をのせるとともに、正常なアナログ人力２は
ディジタル信号に変換されてＰＣＭ信号出カフとして出
力する。

なお、この対局警報パルスはＰＣＭ信づ）における同期
信号をもたないフレーム同期パルス中の１個のパルスで
ちゃ、通常このパルスはＰＣλ（方式が対向している場
合において、受信信号断？対向側へ伝達するパルスとし
て使用されるものである。

また、第１のアナログ入力が正常で第２のアナログ入力
が断である場合にも、回線断情報検出回路４が作動する
ことのほかは全く同様である。

発明の効果 以上に説明したよ５に、本発明によれば、アナログ方式
伝送路に、回線断情報を検出する信号検出回路と、フレ
ーム同期パルス制御回路とを設けることによシ、２つの
アナログ方式伝送路が接続され一方が断で他方が正常の
場合に、断情報全フレーム同期パルス中の同期信号をも
たないパルスによって伝達し、正常の伝送路の信号はＰ
ＣＭ信号に変換して伝送することができるという効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック回路図である
。 １．２・・・アナログ基礎群信号入力端子、３，４・・
・回線断情報検出回路、５・・・フレーム同期パルス制
御回路、６・・・アナログ・ディジタル変換回路、７・
・・ディジタル信号（ＰＣＭ信号）出力端子。 ′Ｓ　　　　　　　　　保

Claims (1)

【特許請求の範囲】
1. アナログ方式伝送路を入力端子に、ディジタル方式伝送
   路を出力端子に接続し、周波数分割多重通信のアナログ
   信号を時分割多重通信におけるディジタル信号に変換す
   るアナログ・ディジタル変換回路において、前記アナロ
   グ方式伝送路に接続し、その回線断情報を検出する検出
   回路と、この検出回路の出力を入力とし、前記アナログ
   ・ディジタル変換回路に制御信号を出力するフレーム同
   期パルス制御回路とを設け、前記回線断情報をディジタ
   ル信号中のフレーム同期信号以外のフレーム同期パルス
   を用いてディジタル方式伝送路へ伝送することを特徴と
   する回線断情報変換方式。