JP2601564B2 - インタフェース回路 - Google Patents
インタフェース回路Info
- Publication number
- JP2601564B2 JP2601564B2 JP3033569A JP3356991A JP2601564B2 JP 2601564 B2 JP2601564 B2 JP 2601564B2 JP 3033569 A JP3033569 A JP 3033569A JP 3356991 A JP3356991 A JP 3356991A JP 2601564 B2 JP2601564 B2 JP 2601564B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- sequence
- series
- conversion circuit
- data sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、インタフェース回路に
関し、特にフォーマットが異なるデータ系列間のスクラ
ンブル−デスクランブル処理を行うインタフェース回路
に関するものである。
関し、特にフォーマットが異なるデータ系列間のスクラ
ンブル−デスクランブル処理を行うインタフェース回路
に関するものである。
【０００２】現在、同期伝送網で使用されているＳＴＭ
−１フォーマットデータを、フォーマットが異なる無線
多値ＱＡＭフォーマットに変換するに際しては、伝送網
側におけるＳＴＭ−１フォーマットデータの復元品質を
向上させるために処理されているスクランブル処理を解
除するためのデスクランブル処理が必要であり、また、
無線装置側においてもＳＴＭ−１フォーマットデータ中
に含まれる各種オーバーヘッドビットの終端処理を行う
ためのデスクランブル処理が必要となる。
−１フォーマットデータを、フォーマットが異なる無線
多値ＱＡＭフォーマットに変換するに際しては、伝送網
側におけるＳＴＭ−１フォーマットデータの復元品質を
向上させるために処理されているスクランブル処理を解
除するためのデスクランブル処理が必要であり、また、
無線装置側においてもＳＴＭ−１フォーマットデータ中
に含まれる各種オーバーヘッドビットの終端処理を行う
ためのデスクランブル処理が必要となる。
【０００３】
【従来の技術】図５は、上記のようなスクランブル−デ
スクランブル処理を行うための従来のインタフェース回
路の送信側を示しており、図６にはその受信側が示され
ている。
スクランブル処理を行うための従来のインタフェース回
路の送信側を示しており、図６にはその受信側が示され
ている。
【０００４】まず、図５に示す送信側のインタフェース
回路においては、第１のデータ系列としてのスクランブ
ル処理されたＳＴＭ−１フォーマットの８ビット並列デ
ータに対して、そのフレームに基づいてタイミングジェ
ネレータ２０から発生されるタイミング信号によりデス
クランブル回路１０でデスクランブル処理を施すことに
より、スクランブルが掛けられたデータを元のＳＴＭ−
１フォーマットのデータに戻す。
回路においては、第１のデータ系列としてのスクランブ
ル処理されたＳＴＭ−１フォーマットの８ビット並列デ
ータに対して、そのフレームに基づいてタイミングジェ
ネレータ２０から発生されるタイミング信号によりデス
クランブル回路１０でデスクランブル処理を施すことに
より、スクランブルが掛けられたデータを元のＳＴＭ−
１フォーマットのデータに戻す。
【０００５】そして、このＳＴＭ−１フォーマットのデ
ータを系列変換回路１において第２のデータ系列として
の６ビット並列データにフォーマット変換する。この６
ビット並列データに変換するのは、例えば無線用の多値
（６４）ＱＡＭ変調を掛けるためである。系列変換回路
１から出力された６ビット並列データは、タイミングジ
ェネレータ２のタイミング信号により速度変換回路３に
おいてその無線回線の伝送速度に変換されて送信され
る。
ータを系列変換回路１において第２のデータ系列として
の６ビット並列データにフォーマット変換する。この６
ビット並列データに変換するのは、例えば無線用の多値
（６４）ＱＡＭ変調を掛けるためである。系列変換回路
１から出力された６ビット並列データは、タイミングジ
ェネレータ２のタイミング信号により速度変換回路３に
おいてその無線回線の伝送速度に変換されて送信され
る。
【０００６】このようにして無線回線を通じて伝送され
た第２のデータ系列は、図６に示す受信側のインタフェ
ース回路において、まず、送信側と同じに用意されたタ
イミングジェネレータ２からのタイミング信号により速
度変換回路３が無線回線の伝送速度からＳＴＭ−１フォ
ーマットデータの伝送速度に変換し、この変換されたデ
ータを更に系列変換回路１で８ビット並列データのＳＴ
Ｍ−１データ系列にフォーマット変換する。
た第２のデータ系列は、図６に示す受信側のインタフェ
ース回路において、まず、送信側と同じに用意されたタ
イミングジェネレータ２からのタイミング信号により速
度変換回路３が無線回線の伝送速度からＳＴＭ−１フォ
ーマットデータの伝送速度に変換し、この変換されたデ
ータを更に系列変換回路１で８ビット並列データのＳＴ
Ｍ−１データ系列にフォーマット変換する。
【０００７】そして、この系列変換されたＳＴＭ−１フ
ォーマットデータを、やはり送信側と同様のタイミング
ジェネレータ２０を用いてスクランブル回路３０により
スクランブルを掛けて同期伝送網に送出する。
ォーマットデータを、やはり送信側と同様のタイミング
ジェネレータ２０を用いてスクランブル回路３０により
スクランブルを掛けて同期伝送網に送出する。
【０００８】
【発明が解決しようとする課題】このように従来のイン
タフェース回路においては、同期伝送網等での送信側及
び受信側それぞれにおいてスクランブル／デスクランブ
ル処理を行うためのタイミングジェネレータが必要とな
っており、回路構成が複雑化すると共に回路規模が増大
するという問題点があった。
タフェース回路においては、同期伝送網等での送信側及
び受信側それぞれにおいてスクランブル／デスクランブ
ル処理を行うためのタイミングジェネレータが必要とな
っており、回路構成が複雑化すると共に回路規模が増大
するという問題点があった。
【０００９】従って、本発明は、できるだけタイミング
ジェネレータの個数を減らすことにより簡単で小型化さ
れた回路構成の送信側及び受信側のインタフェース回路
を実現することを目的とする。
ジェネレータの個数を減らすことにより簡単で小型化さ
れた回路構成の送信側及び受信側のインタフェース回路
を実現することを目的とする。
【００１０】
【課題を解決するための手段】図１は、本発明に係るイ
ンタフェース回路の送信側の構成を原理的に示したもの
で、本発明では上記の課題を解決するため、第１のデー
タ系列を第２のデータ系列にフォーマット変換する系列
変換回路１と、該系列変換回路１の出力データをタイミ
ングジェネレータ２により該第２のデータ系列の伝送速
度に変換する速度変換回路３と、該タイミングジェネレ
ータ２からのタイミング信号によりスクランブルされて
いる該第１のデータ系列をデスクランブルするための並
列データを発生するＰＮパターンジェネレータ４と、該
タイミングジェネレータ２からのタイミング信号により
該第１のデータ系列の並列ビット数を該第２のデータ系
列の並列ビット数に変換したときの該第２のデータ系列
の周期的な状態カウントを発生する状態カウンタ５と、
該ＰＮパターンジェネレータ４の出力データを該状態カ
ウント毎に該第２のデータ系列に並べ替えて該速度変換
回路３からの出力データをデスクランブルするセレクタ
６とを備えている。
ンタフェース回路の送信側の構成を原理的に示したもの
で、本発明では上記の課題を解決するため、第１のデー
タ系列を第２のデータ系列にフォーマット変換する系列
変換回路１と、該系列変換回路１の出力データをタイミ
ングジェネレータ２により該第２のデータ系列の伝送速
度に変換する速度変換回路３と、該タイミングジェネレ
ータ２からのタイミング信号によりスクランブルされて
いる該第１のデータ系列をデスクランブルするための並
列データを発生するＰＮパターンジェネレータ４と、該
タイミングジェネレータ２からのタイミング信号により
該第１のデータ系列の並列ビット数を該第２のデータ系
列の並列ビット数に変換したときの該第２のデータ系列
の周期的な状態カウントを発生する状態カウンタ５と、
該ＰＮパターンジェネレータ４の出力データを該状態カ
ウント毎に該第２のデータ系列に並べ替えて該速度変換
回路３からの出力データをデスクランブルするセレクタ
６とを備えている。
【００１１】また、図２は、本発明に係るインタフェー
ス回路の受信側の構成を原理的に示したもので、タイミ
ングジェネレータ２からのタイミング信号により第１の
データ系列をスクランブルするための並列データを発生
するＰＮパターンジェネレータ４と、該タイミングジェ
ネレータ２からのタイミング信号により該第１のデータ
系列の並列ビット数を第２のデータ系列の並列ビット数
に変換したときの該第２のデータ系列の周期的な状態カ
ウントを発生する状態カウンタ５と、該ＰＮパターンジ
ェネレータ４の出力データを該状態カウント毎に該第２
のデータ系列に並べ替えてスクランブルするセレクタ６
と、該セレクタ６の出力データをタイミングジェネレー
タ２からのタイミング信号により該第１のデータ系列の
伝送速度に変換する速度変換回路３と、該速度変換回路
３からの該第２のデータ系列を該第１のデータ系列にフ
ォーマット変換する系列変換回路１とで構成している。
ス回路の受信側の構成を原理的に示したもので、タイミ
ングジェネレータ２からのタイミング信号により第１の
データ系列をスクランブルするための並列データを発生
するＰＮパターンジェネレータ４と、該タイミングジェ
ネレータ２からのタイミング信号により該第１のデータ
系列の並列ビット数を第２のデータ系列の並列ビット数
に変換したときの該第２のデータ系列の周期的な状態カ
ウントを発生する状態カウンタ５と、該ＰＮパターンジ
ェネレータ４の出力データを該状態カウント毎に該第２
のデータ系列に並べ替えてスクランブルするセレクタ６
と、該セレクタ６の出力データをタイミングジェネレー
タ２からのタイミング信号により該第１のデータ系列の
伝送速度に変換する速度変換回路３と、該速度変換回路
３からの該第２のデータ系列を該第１のデータ系列にフ
ォーマット変換する系列変換回路１とで構成している。
【００１２】
【作用】まず、図１に示した本発明に係るインタフェー
ス回路の動作を説明すると、本発明では、図５に示した
従来例と同様に系列変換回路１とタイミングジェネレー
タ２と速度変換回路３とを備えているが、デスクランブ
ル処理は系列変換回路１の前で行うのでは無く速度変換
回路３の後でＰＮパターンジェネレータ４を用いて行う
ようにし、速度変換回路３のタイミングジェネレータ２
を共用するようにしている。
ス回路の動作を説明すると、本発明では、図５に示した
従来例と同様に系列変換回路１とタイミングジェネレー
タ２と速度変換回路３とを備えているが、デスクランブ
ル処理は系列変換回路１の前で行うのでは無く速度変換
回路３の後でＰＮパターンジェネレータ４を用いて行う
ようにし、速度変換回路３のタイミングジェネレータ２
を共用するようにしている。
【００１３】但し、このＰＮパターンジェネレータ４は
第１のデータ系列をデスクランブル処理するためのもの
であるので、第１のデータ系列の並列ビット数を第２の
データ系列の並列ビット数に変換したときの該第２のデ
ータ系列の周期的な状態カウントをタイミングジェネレ
ータ２のタイミング信号により状態カウンタ５で発生
し、セレクタ６においてＰＮパターンジェネレータ４の
出力データを該状態カウント毎に該第２のデータ系列に
並べ替えて該速度変換回路３からの出力データをデスク
ランブルし送信する。
第１のデータ系列をデスクランブル処理するためのもの
であるので、第１のデータ系列の並列ビット数を第２の
データ系列の並列ビット数に変換したときの該第２のデ
ータ系列の周期的な状態カウントをタイミングジェネレ
ータ２のタイミング信号により状態カウンタ５で発生
し、セレクタ６においてＰＮパターンジェネレータ４の
出力データを該状態カウント毎に該第２のデータ系列に
並べ替えて該速度変換回路３からの出力データをデスク
ランブルし送信する。
【００１４】このときのセレクタ６におけるデータの並
べ替えの概念図が図３に示されており、例えば第１のデ
ータ系列が上述した８ビット並列データ（ｍ＝８）で第
２のデータ系列が６ビット並列データ（ｎ＝６）で構成
されているものとすると、ＰＮパターンジェネレータ４
で発生されるデータも８ビット並列データであり、両者
の最小公倍数が「２４」となる。従って、図示のように
ＰＮパターンの８ビット並列データφ1 〜φ8 をφ11〜
φ81, φ12〜φ82, φ13〜φ83の３組に分け、６ビット
並列データＳ１〜Ｓ６はφ11〜φ61, φ71〜φ42, φ52
〜φ23, φ33〜φ83の４組に並べ替え、これら４組のそ
れぞれについて状態カウントがカウンタ５から与えるよ
うにすれば、これら４組のＰＮパターンのそれぞれによ
って速度変換回路３の出力データをデスクランブル処理
することができることとなる。
べ替えの概念図が図３に示されており、例えば第１のデ
ータ系列が上述した８ビット並列データ（ｍ＝８）で第
２のデータ系列が６ビット並列データ（ｎ＝６）で構成
されているものとすると、ＰＮパターンジェネレータ４
で発生されるデータも８ビット並列データであり、両者
の最小公倍数が「２４」となる。従って、図示のように
ＰＮパターンの８ビット並列データφ1 〜φ8 をφ11〜
φ81, φ12〜φ82, φ13〜φ83の３組に分け、６ビット
並列データＳ１〜Ｓ６はφ11〜φ61, φ71〜φ42, φ52
〜φ23, φ33〜φ83の４組に並べ替え、これら４組のそ
れぞれについて状態カウントがカウンタ５から与えるよ
うにすれば、これら４組のＰＮパターンのそれぞれによ
って速度変換回路３の出力データをデスクランブル処理
することができることとなる。
【００１５】このようなセレクタ６の機能をそのまま受
信側においても利用することにより、図２に示すような
スクランブル処理を行うことができる。
信側においても利用することにより、図２に示すような
スクランブル処理を行うことができる。
【００１６】即ち、第１のデータ系列と同じフォーマッ
トのＰＮパターンジェネレータ４を用いて上記と同様に
第２のデータ系列に合わせて並べ替えをセレクタ６にお
いて行い、これを以て送信側からのデスクランブル処理
されている第２のデータ系列のデータに対してスクラン
ブル処理することにより、後は、図６に示した従来例と
同様にして速度変換と系列変換を行うことにより、第１
のデータ系列のスクランブルされたデータが受信される
こととになる。
トのＰＮパターンジェネレータ４を用いて上記と同様に
第２のデータ系列に合わせて並べ替えをセレクタ６にお
いて行い、これを以て送信側からのデスクランブル処理
されている第２のデータ系列のデータに対してスクラン
ブル処理することにより、後は、図６に示した従来例と
同様にして速度変換と系列変換を行うことにより、第１
のデータ系列のスクランブルされたデータが受信される
こととになる。
【００１７】このようにして、同期伝送網等の送信側及
び受信側のいずれにおいてもタイミングジェネレータを
１個で済ませることができることとなる。
び受信側のいずれにおいてもタイミングジェネレータを
１個で済ませることができることとなる。
【００１８】
【実施例】図４は、図１及び図２に示した本発明に係る
インタフェース回路に用いるセレクタ６の一実施例を示
したものであり、この実施例では図３の例に沿ってスク
ランブルされたＳＴＭ−１フォーマットデータ等の第１
のデータ系列を８ビット並列データとし、デスクランブ
ルされた無線多値ＱＡＭのフォーマットデータ等の第２
のデータ系列を６ビット並列データとしており、ＰＮパ
ターンジェネレータ４及び状態カウンタ５に接続された
６つの４：１セレクタ６１〜６６と、これらのセレクタ
６１〜６６の出力とデータとの排他的ＯＲ（ＥＯＲ）を
とってスクランブル／デスクランブル処理を行ってデー
タＳ１〜Ｓ６を出力するＥＯＲゲート７１〜７６とで構
成されている。
インタフェース回路に用いるセレクタ６の一実施例を示
したものであり、この実施例では図３の例に沿ってスク
ランブルされたＳＴＭ−１フォーマットデータ等の第１
のデータ系列を８ビット並列データとし、デスクランブ
ルされた無線多値ＱＡＭのフォーマットデータ等の第２
のデータ系列を６ビット並列データとしており、ＰＮパ
ターンジェネレータ４及び状態カウンタ５に接続された
６つの４：１セレクタ６１〜６６と、これらのセレクタ
６１〜６６の出力とデータとの排他的ＯＲ（ＥＯＲ）を
とってスクランブル／デスクランブル処理を行ってデー
タＳ１〜Ｓ６を出力するＥＯＲゲート７１〜７６とで構
成されている。
【００１９】即ち、第１のデータ系列に対するＰＮパタ
ーンジェネレータ４はスクランブル／デスクランブル用
の８ビット並列データを発生するものであるが、状態カ
ウンタ５で発生される状態カウントの３つ分に対応して
３組の８ビット並列データを一緒に発生して２４ビット
並列データとし、これを６つに分割してそれぞれ４ビッ
ト並列データとして４：１セレクタ６１〜６６に与え、
これらのセレクタ６１〜６６の４者択一を状態カウンタ
５の２ビット出力により行っている。
ーンジェネレータ４はスクランブル／デスクランブル用
の８ビット並列データを発生するものであるが、状態カ
ウンタ５で発生される状態カウントの３つ分に対応して
３組の８ビット並列データを一緒に発生して２４ビット
並列データとし、これを６つに分割してそれぞれ４ビッ
ト並列データとして４：１セレクタ６１〜６６に与え、
これらのセレクタ６１〜６６の４者択一を状態カウンタ
５の２ビット出力により行っている。
【００２０】これを図３を参照して説明すると、セレク
タ６１には６つ置きのＰＮパターンφ11, φ71, φ52,
φ33（太枠で図示）がＰＮパターンジェネレータ４から
与えられ、セレクタ６２には同じくＰＮパターンφ21,
φ81, φ62,φ43、セレクタ６３には同じくＰＮパター
ンφ31, φ12, φ72, φ53、セレクタ６４には同じくＰ
Ｎパターンφ41, φ22, φ82, φ63、セレクタ６５には
同じくＰＮパターンφ51, φ32, φ13, φ73、セレクタ
６６には同じくＰＮパターンφ61, φ42, φ23 , φ83、
がそれぞれＰＮパターンジェネレータ４から与えられ、
図示のように信号Ｓ１〜Ｓ６のようになる。
タ６１には６つ置きのＰＮパターンφ11, φ71, φ52,
φ33（太枠で図示）がＰＮパターンジェネレータ４から
与えられ、セレクタ６２には同じくＰＮパターンφ21,
φ81, φ62,φ43、セレクタ６３には同じくＰＮパター
ンφ31, φ12, φ72, φ53、セレクタ６４には同じくＰ
Ｎパターンφ41, φ22, φ82, φ63、セレクタ６５には
同じくＰＮパターンφ51, φ32, φ13, φ73、セレクタ
６６には同じくＰＮパターンφ61, φ42, φ23 , φ83、
がそれぞれＰＮパターンジェネレータ４から与えられ、
図示のように信号Ｓ１〜Ｓ６のようになる。
【００２１】そして、これらの各信号Ｓ１〜Ｓ６を、状
態カウンタ５からの２ビット出力による状態カウント毎
に選択することにより、状態カウントが「１」のときに
はφ11〜φ61、状態カウントが「２」のときにはφ71〜
φ42、状態カウントが「３」のときにはφ52〜φ23、そ
して、状態カウントが「４」のときにはφ33〜φ83、が
それぞれ各セレクタ６１〜６６で選択されてＥＯＲゲー
ト７１〜７６に与えられる。
態カウンタ５からの２ビット出力による状態カウント毎
に選択することにより、状態カウントが「１」のときに
はφ11〜φ61、状態カウントが「２」のときにはφ71〜
φ42、状態カウントが「３」のときにはφ52〜φ23、そ
して、状態カウントが「４」のときにはφ33〜φ83、が
それぞれ各セレクタ６１〜６６で選択されてＥＯＲゲー
ト７１〜７６に与えられる。
【００２２】各ＥＯＲゲート７１〜７６では、各状態カ
ウントに対応したセレクタ６１〜６６の出力とデータと
の排他的ＯＲが取られ、図１の送信側の場合には速度変
換回路３の出力データに対するデスクランブル処理を施
して無線多値ＱＡＭフォーマットのデータとして送信
し、図２の受信側の場合にはデスクランブルされたＳＴ
Ｍ−１フォーマットデータに対してスクランブル処理を
施すこととなる。
ウントに対応したセレクタ６１〜６６の出力とデータと
の排他的ＯＲが取られ、図１の送信側の場合には速度変
換回路３の出力データに対するデスクランブル処理を施
して無線多値ＱＡＭフォーマットのデータとして送信
し、図２の受信側の場合にはデスクランブルされたＳＴ
Ｍ−１フォーマットデータに対してスクランブル処理を
施すこととなる。
【００２３】尚、上述した説明には触れていないが、フ
レームビット等の付加ビットについてはスクランブル／
デスクランブル処理を禁止することとなるので、この場
合には、タイミングジェネレータ２からのタイミング信
号によりＰＮパターンジェネレータ４及び状態カウンタ
５の動作を一旦停止する必要があることは言うまでもな
い。
レームビット等の付加ビットについてはスクランブル／
デスクランブル処理を禁止することとなるので、この場
合には、タイミングジェネレータ２からのタイミング信
号によりＰＮパターンジェネレータ４及び状態カウンタ
５の動作を一旦停止する必要があることは言うまでもな
い。
【００２４】
【発明の効果】以上説明した様に、本発明に係るインタ
フェース回路によれば、タイミングジェネレータからの
タイミング信号により第１のデータ系列の並列ビット数
を該第２のデータ系列の並列ビット数に変換したときの
該第２のデータ系列の周期的な状態カウント毎にＰＮパ
ターンジェネレータの出力データを該第２のデータ系列
に並べ替えて送信側においてはデスクランブルし、また
受信側においてはスクランブルするように構成したの
で、同期伝送網においてフォーマットの異なったデータ
系列の送信及び受信においてそれぞれ１つのタイミング
ジェネレータで済ますことができ、回路構成を簡素化で
き、且つ回路規模を小型化することができる。
フェース回路によれば、タイミングジェネレータからの
タイミング信号により第１のデータ系列の並列ビット数
を該第２のデータ系列の並列ビット数に変換したときの
該第２のデータ系列の周期的な状態カウント毎にＰＮパ
ターンジェネレータの出力データを該第２のデータ系列
に並べ替えて送信側においてはデスクランブルし、また
受信側においてはスクランブルするように構成したの
で、同期伝送網においてフォーマットの異なったデータ
系列の送信及び受信においてそれぞれ１つのタイミング
ジェネレータで済ますことができ、回路構成を簡素化で
き、且つ回路規模を小型化することができる。
【図１】本発明に係るインタフェース回路（送信側）の
原理的な構成を示すブロック図である。
原理的な構成を示すブロック図である。
【図２】本発明に係るインタフェース回路（受信側）の
原理的な構成を示すブロック図である。
原理的な構成を示すブロック図である。
【図３】本発明に係るインタフェース回路に用いるセレ
クタにおける状態カウントによるＰＮパターンの並べ替
えを説明するための図である。
クタにおける状態カウントによるＰＮパターンの並べ替
えを説明するための図である。
【図４】本発明に係るインタフェース回路に用いるセレ
クタの一実施例を示す回路図である。
クタの一実施例を示す回路図である。
【図５】従来のインタフェース回路（送信側）の構成を
示すブロック図である。
示すブロック図である。
【図６】従来のインタフェース回路（受信側）の構成を
示すブロック図である。
示すブロック図である。
１ 系列変換回路 ２ タイミングジェネレータ ３ 速度変換回路 ４ ＰＮパターンジェネレータ ５ 状態カウンタ ６ セレクタ 尚、図中、同一符号は同一又は相当部分を示す。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 9/10 9/12
Claims (2)
- 【請求項１】 第１のデータ系列を第２のデータ系列に
フォーマット変換する系列変換回路(1) と、該系列変換
回路(1) の出力データをタイミングジェネレータ(2) に
より該第２のデータ系列の伝送速度に変換する速度変換
回路(3) と、該タイミングジェネレータ(2) からのタイ
ミング信号によりスクランブルされている該第１のデー
タ系列をデスクランブルするための並列データを発生す
るＰＮパターンジェネレータ(4) と、該タイミングジェ
ネレータ(2) からのタイミング信号により該第１のデー
タ系列の並列ビット数を該第２のデータ系列の並列ビッ
ト数に変換したときの該第２のデータ系列の周期的な状
態カウントを発生する状態カウンタ(5) と、該ＰＮパタ
ーンジェネレータ(4) の出力データを該状態カウント毎
に該第２のデータ系列に並べ替えて該速度変換回路(3)
からの出力データをデスクランブルするセレクタ(6)
と、を備えたことを特徴とする送信側のインタフェース
回路。 - 【請求項２】 タイミングジェネレータ(2) からのタイ
ミング信号により第１のデータ系列をスクランブルする
ための並列データを発生するＰＮパターンジェネレータ
(4) と、該タイミングジェネレータ(2) からのタイミン
グ信号により該第１のデータ系列の並列ビット数を第２
のデータ系列の並列ビット数に変換したときの該第２の
データ系列の周期的な状態カウントを発生する状態カウ
ンタ(5) と、該ＰＮパターンジェネレータ(4) の出力デ
ータを該状態カウント毎に該第２のデータ系列に並べ替
えてスクランブルするセレクタ(6) と、該セレクタ(6)
の出力データをタイミングジェネレータ(2) からのタイ
ミング信号により該第１のデータ系列の伝送速度に変換
する速度変換回路(3) と、該速度変換回路(3) からの該
第２のデータ系列を該第１のデータ系列にフォーマット
変換する系列変換回路(1) と、を備えたことを特徴とす
る受信側のインタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3033569A JP2601564B2 (ja) | 1991-02-01 | 1991-02-01 | インタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3033569A JP2601564B2 (ja) | 1991-02-01 | 1991-02-01 | インタフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04247738A JPH04247738A (ja) | 1992-09-03 |
| JP2601564B2 true JP2601564B2 (ja) | 1997-04-16 |
Family
ID=12390180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3033569A Expired - Fee Related JP2601564B2 (ja) | 1991-02-01 | 1991-02-01 | インタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2601564B2 (ja) |
-
1991
- 1991-02-01 JP JP3033569A patent/JP2601564B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04247738A (ja) | 1992-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4071692A (en) | Data transmission systems | |
| US4924516A (en) | Method and system for a synchronized pseudo-random privacy modem | |
| JPH07105818B2 (ja) | 並列伝送方式 | |
| JP2761281B2 (ja) | マルチキャリア通信システムの暗号化通信方式 | |
| US5241602A (en) | Parallel scrambling system | |
| EP0267647A2 (en) | Enciphering/deciphering method and arrangement for performing the method | |
| US4494239A (en) | Frame synchronization and phase ambiguity resolution in QAM transmission systems | |
| US4807290A (en) | Self-synchronizing scrambler | |
| US3828346A (en) | Pcm transmission system | |
| CA1242011A (en) | Self-synchronising descrambler | |
| JP2601564B2 (ja) | インタフェース回路 | |
| US4760599A (en) | Data encryptor | |
| US4888792A (en) | Multi-level quadrature amplitude modulation and demodulation system | |
| JPS63204838A (ja) | フレ−ム同期方式 | |
| JP2958733B2 (ja) | 同期信号伝送装置 | |
| US5984521A (en) | Method and apparatus for generating descrambling data for CD-ROM decoder | |
| JPS62131648A (ja) | 信号伝送方式 | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| JP2719660B2 (ja) | マルチメディア通信用暗号装置 | |
| RU2214046C1 (ru) | Устройство для кодирования-декодирования данных | |
| JPH0541697A (ja) | 多重化方式 | |
| KR0167449B1 (ko) | 3개 직렬신호의 병렬변환 우선처리 회로 | |
| JPS63146629A (ja) | デ−タ伝送装置 | |
| JP2826423B2 (ja) | セル化符号化方式 | |
| JP2005033519A (ja) | 信号伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |