JP2826423B2 - セル化符号化方式 - Google Patents
セル化符号化方式Info
- Publication number
- JP2826423B2 JP2826423B2 JP21250892A JP21250892A JP2826423B2 JP 2826423 B2 JP2826423 B2 JP 2826423B2 JP 21250892 A JP21250892 A JP 21250892A JP 21250892 A JP21250892 A JP 21250892A JP 2826423 B2 JP2826423 B2 JP 2826423B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- signal
- bits
- pcm
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明は音声、画像信号の符号化
方式に関し、特にＡＴＭ（Ａｓｙｎｃｈｒｏｎｕｏ Ｔ
ｒａｎｓｆｅｉ Ｍｏｄｅ，非同期転送モード）方式の
装置に用いられ信号が伝送中にセル廃棄を受けた場合に
対応するセル化符号方式に関する。
方式に関し、特にＡＴＭ（Ａｓｙｎｃｈｒｏｎｕｏ Ｔ
ｒａｎｓｆｅｉ Ｍｏｄｅ，非同期転送モード）方式の
装置に用いられ信号が伝送中にセル廃棄を受けた場合に
対応するセル化符号方式に関する。
【０００２】
【従来の技術】従来、この種のセル化符号化方法は、セ
ル廃棄補償対策として、全く同一のセルを２度繰り返し
て伝送する方式、あるいは、階層化符号化と呼ばれる周
波数領域で分割して低周波数領域のセルと高周波数量域
のセルを伝送する方法等が用いられている。
ル廃棄補償対策として、全く同一のセルを２度繰り返し
て伝送する方式、あるいは、階層化符号化と呼ばれる周
波数領域で分割して低周波数領域のセルと高周波数量域
のセルを伝送する方法等が用いられている。
【０００３】
【発明が解決しようとする課題】ＡＴＭの伝送路を利用
して音声信号や画像信号を伝送する場合、ＡＴＭ伝送路
の特徴であるセル廃棄が起きると廃棄されたセル分の情
報が失われてしまうという問題があり、セル廃棄を補償
するために全く同一のセルを繰り返し伝送したり階層化
符号化を用いて低周波数領域を優先セル（セル廃棄の確
率が低いセル）に指定するなどの方法があるが、全く同
一のセルを２度繰り返して伝送する方法は効率が悪いと
いう欠点が有り、また階層化符号化方法は、符号化が複
雑で単純な符号化を行う場合にはハード量の追加が大き
すぎる、また、優先セルを利用しているが優先セル自体
も廃棄される場合は無効となる問題がある。
して音声信号や画像信号を伝送する場合、ＡＴＭ伝送路
の特徴であるセル廃棄が起きると廃棄されたセル分の情
報が失われてしまうという問題があり、セル廃棄を補償
するために全く同一のセルを繰り返し伝送したり階層化
符号化を用いて低周波数領域を優先セル（セル廃棄の確
率が低いセル）に指定するなどの方法があるが、全く同
一のセルを２度繰り返して伝送する方法は効率が悪いと
いう欠点が有り、また階層化符号化方法は、符号化が複
雑で単純な符号化を行う場合にはハード量の追加が大き
すぎる、また、優先セルを利用しているが優先セル自体
も廃棄される場合は無効となる問題がある。
【０００４】
【課題を解決するための手段】本発明のセル化符号化方
式は、音声あるいは画像信号をＰＣＭ信号に符号化し、
前記ＰＣＭ信号を複数個まとめてセルを構成し伝送する
装置において、時刻Ｔの入力信号をＮビット（Ｎは自然
数）でＰＣＭ符号化しＭ個をまとめてセルを構成する第
一のセルと、前記第一のセルと同一時刻Ｔの同一入力信
号を（Ｎ＋ｎ）ビット（ｎは自然数，Ｎ〉ｎ）でＰＣＭ
符号化を行い前記（Ｎ＋ｎ）ビットの内上位（Ｎ−ｎ）
ビットと下位ｎビットをＭ個まとめてセルを構成する第
二のセルとの２個のセルにセル化をおこない前記第一の
セルと前記第二のセルとを多重化し伝送している。
式は、音声あるいは画像信号をＰＣＭ信号に符号化し、
前記ＰＣＭ信号を複数個まとめてセルを構成し伝送する
装置において、時刻Ｔの入力信号をＮビット（Ｎは自然
数）でＰＣＭ符号化しＭ個をまとめてセルを構成する第
一のセルと、前記第一のセルと同一時刻Ｔの同一入力信
号を（Ｎ＋ｎ）ビット（ｎは自然数，Ｎ〉ｎ）でＰＣＭ
符号化を行い前記（Ｎ＋ｎ）ビットの内上位（Ｎ−ｎ）
ビットと下位ｎビットをＭ個まとめてセルを構成する第
二のセルとの２個のセルにセル化をおこない前記第一の
セルと前記第二のセルとを多重化し伝送している。
【０００５】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００６】図１は本発明のセル化符号化装置の実施例
のブロック図である。入力端子Ａから入力された入力信
号１０１はＡ／Ｄ変換器１１に入力される、Ａ／Ｄ変換
器１１では入力信号１０１を９ビットのＰＣＭ信号に変
換する。９ビットのＰＣＭ信号のうち上位７ビット（こ
の場合上位とはビットの重要度順位をいう）のＰＣＭ信
号１０２をセル化回路１２とセル化回路１５とに出力
し、第８ビットのＰＣＭ信号１０３をセル化回路１２に
最下位の第９ビットのＰＣＭ信号１０４をセル化回路１
５にそれぞれ出力する。
のブロック図である。入力端子Ａから入力された入力信
号１０１はＡ／Ｄ変換器１１に入力される、Ａ／Ｄ変換
器１１では入力信号１０１を９ビットのＰＣＭ信号に変
換する。９ビットのＰＣＭ信号のうち上位７ビット（こ
の場合上位とはビットの重要度順位をいう）のＰＣＭ信
号１０２をセル化回路１２とセル化回路１５とに出力
し、第８ビットのＰＣＭ信号１０３をセル化回路１２に
最下位の第９ビットのＰＣＭ信号１０４をセル化回路１
５にそれぞれ出力する。
【０００７】セル化回路１２では入力されたＰＣＭ信号
１０２とＰＣＭ信号１０３とで図２に示す第１のセル信
号を構成し、第１のセル信号１０５をバッファ１３に出
力する。図２では第１のセル信号１０５はＭ個の８ビッ
トのＰＣＭ信号（ｂ８が最上位ビットで以下ｂ７、ｂ
６、ｂ５、ｂ４、ｂ３、ｂ２、ｂ１の８ビット）で構成
している。
１０２とＰＣＭ信号１０３とで図２に示す第１のセル信
号を構成し、第１のセル信号１０５をバッファ１３に出
力する。図２では第１のセル信号１０５はＭ個の８ビッ
トのＰＣＭ信号（ｂ８が最上位ビットで以下ｂ７、ｂ
６、ｂ５、ｂ４、ｂ３、ｂ２、ｂ１の８ビット）で構成
している。
【０００８】一方、第２のセル化回路１５では入力され
たＰＣＭ信号１０２とＰＣＭ信号１０４とで図２に示す
ように第２のセル信号と構成し、第２のセル信号１０７
をバッファ１６に出力する。図２では第２のセル信号は
Ｍ個の８ビットのＰＣＭ信号（ｂ８が最上位ビットで以
下ｂ７、ｂ６、ｂ５、ｂ４、ｂ３、ｂ２と最下位ビット
のｂ０の８ビット）で構成してる。
たＰＣＭ信号１０２とＰＣＭ信号１０４とで図２に示す
ように第２のセル信号と構成し、第２のセル信号１０７
をバッファ１６に出力する。図２では第２のセル信号は
Ｍ個の８ビットのＰＣＭ信号（ｂ８が最上位ビットで以
下ｂ７、ｂ６、ｂ５、ｂ４、ｂ３、ｂ２と最下位ビット
のｂ０の８ビット）で構成してる。
【０００９】バッファ１３では入力された第１のセル信
号１０５を多重化するために２倍の速度の信号に変換し
第１のセル信号１０６として多重化回路１４に出力す
る。一方、バッファ１６では入力された第２のセル信号
を多重化するために２倍の速度の信号に変換し第２のセ
ル信号１０８として多重化回路１４に出力する。多重化
回路１４では、入力された第１のセル信号１０６と第２
のセル信号１０８とを多重化して多重化信号１０９とし
て出力し、多重化信号１０９は伝送路出力端子Ｂから伝
送路２０に出力される。
号１０５を多重化するために２倍の速度の信号に変換し
第１のセル信号１０６として多重化回路１４に出力す
る。一方、バッファ１６では入力された第２のセル信号
を多重化するために２倍の速度の信号に変換し第２のセ
ル信号１０８として多重化回路１４に出力する。多重化
回路１４では、入力された第１のセル信号１０６と第２
のセル信号１０８とを多重化して多重化信号１０９とし
て出力し、多重化信号１０９は伝送路出力端子Ｂから伝
送路２０に出力される。
【００１０】伝送路入力端子Ｃから入力された多重化信
号２０１は分離回路２１に入力される。分離回路２１で
は入力された多重化信号２０１を第１のセル信号２０２
と第２のセル２０３信号とに分離して、第１のセル信号
２０２はセル分解回路２２に、第２のセル信号２０３セ
ル分解回路２３にそれぞれ出力する。
号２０１は分離回路２１に入力される。分離回路２１で
は入力された多重化信号２０１を第１のセル信号２０２
と第２のセル２０３信号とに分離して、第１のセル信号
２０２はセル分解回路２２に、第２のセル信号２０３セ
ル分解回路２３にそれぞれ出力する。
【００１１】セル分解回路２２では入力された第１のセ
ル信号２０２を上位７ビットのＰＣＭ信号２０４と第８
ビットのＰＣＭ信号２０５に変換し選択回路２４にどち
らも出力する。一方、セル分解回路２３では入力された
第２のセル信号２０３を上位７ビットのＰＣＭ信号２０
６と最下位の第９ビットのＰＣＭ信号２０７に変換し選
択回路２４にどちらも出力する。
ル信号２０２を上位７ビットのＰＣＭ信号２０４と第８
ビットのＰＣＭ信号２０５に変換し選択回路２４にどち
らも出力する。一方、セル分解回路２３では入力された
第２のセル信号２０３を上位７ビットのＰＣＭ信号２０
６と最下位の第９ビットのＰＣＭ信号２０７に変換し選
択回路２４にどちらも出力する。
【００１２】選択回路２４では、第１のセル信号２０２
と第２のセル２０３がどちらもセル廃棄を受けなかった
場合にはＰＣＭ信号２０４（あるいは２０５どちらでも
良い）ＰＣＭ信号２０５とＰＣＭ信号２０７とを選択し
てＰＣＭ信号２０８としてＤ／Ａ変換器２５に出力す
る。このときのＰＣＭ信号２０８は最上位ビットがｂ８
で、以下ｂ７、ｂ６、ｂ５、ｂ４、ｂ３、ｂ２、ｂ１と
最下位ビットのｂ０の９ビットである。
と第２のセル２０３がどちらもセル廃棄を受けなかった
場合にはＰＣＭ信号２０４（あるいは２０５どちらでも
良い）ＰＣＭ信号２０５とＰＣＭ信号２０７とを選択し
てＰＣＭ信号２０８としてＤ／Ａ変換器２５に出力す
る。このときのＰＣＭ信号２０８は最上位ビットがｂ８
で、以下ｂ７、ｂ６、ｂ５、ｂ４、ｂ３、ｂ２、ｂ１と
最下位ビットのｂ０の９ビットである。
【００１３】第２のセル信号２０３だけがセル廃棄を受
けた場合には選択回路２４は、ＰＣＭ信号１３とＰＣＭ
信号１４とを選択して第９ビット目には“０”レベルを
挿入してＰＣＭ信号２０８としてＤ／Ａ変換器２０５に
出力する。このときのＰＣＭ信号２０８は最上位ビット
がｂ８で、以下ｂ７、ｂ６、ｂ５、ｂ４、ｂ３、ｂ２、
ｂ１と続き最下位ビットは“０”の９ビットである。
けた場合には選択回路２４は、ＰＣＭ信号１３とＰＣＭ
信号１４とを選択して第９ビット目には“０”レベルを
挿入してＰＣＭ信号２０８としてＤ／Ａ変換器２０５に
出力する。このときのＰＣＭ信号２０８は最上位ビット
がｂ８で、以下ｂ７、ｂ６、ｂ５、ｂ４、ｂ３、ｂ２、
ｂ１と続き最下位ビットは“０”の９ビットである。
【００１４】第１のセル信号２０２だけがセル廃棄を受
けた場合に選択回路２４は、ＰＣＭ信号１３を選択し、
第８ビット目には“０”レベルを、第９ビット目にも
“０”レベルを挿入してＰＣＭ信号２０８としてＤ／Ａ
変換器２５に出力する。このときのＰＣＭ信号２０８は
最上位ビットがｂ８で、以下ｂ７、ｂ６、ｂ５、ｂ４、
ｂ３、ｂ２と続き第８ビットと最下位ビットは“００”
の９ビットである。
けた場合に選択回路２４は、ＰＣＭ信号１３を選択し、
第８ビット目には“０”レベルを、第９ビット目にも
“０”レベルを挿入してＰＣＭ信号２０８としてＤ／Ａ
変換器２５に出力する。このときのＰＣＭ信号２０８は
最上位ビットがｂ８で、以下ｂ７、ｂ６、ｂ５、ｂ４、
ｂ３、ｂ２と続き第８ビットと最下位ビットは“００”
の９ビットである。
【００１５】第１のセル信号２０２と第２のセル信号２
０３がどちらもセル廃棄を受けた場合には選択回路２０
４はＰＣＭ信号１７としてｂ８からｂ０まで全て“０”
の信号をＤ／Ａ変換器２５に出力する。Ｄ／Ａ変換器２
５では入力されたＰＣＭ信号２０８をＤ／Ａ変換して出
力信号２０９を出力する。出力信号２０９は出力端子Ｄ
から出力される。
０３がどちらもセル廃棄を受けた場合には選択回路２０
４はＰＣＭ信号１７としてｂ８からｂ０まで全て“０”
の信号をＤ／Ａ変換器２５に出力する。Ｄ／Ａ変換器２
５では入力されたＰＣＭ信号２０８をＤ／Ａ変換して出
力信号２０９を出力する。出力信号２０９は出力端子Ｄ
から出力される。
【００１６】このようにして、セル廃棄によりセルの欠
落が生じても２つのセルが同時に廃棄されない限り最低
でも７ビット精度のＰＣＭ信号が伝送でき、セル廃棄が
生じない通常時には９ビット精度でＰＣＭ信号が伝送で
きる。
落が生じても２つのセルが同時に廃棄されない限り最低
でも７ビット精度のＰＣＭ信号が伝送でき、セル廃棄が
生じない通常時には９ビット精度でＰＣＭ信号が伝送で
きる。
【００１７】なお、本実施例では説明を簡単化するため
に、ＰＣＭ符号化ビット数を９ビットにして第８ビット
を第１のセルに第９ビット（最下位ビット）を第２のセ
ルにそして上位７ビットを第１のセルと第２のセル両方
に割り当てているがこれらの数字を限定するものではな
い。
に、ＰＣＭ符号化ビット数を９ビットにして第８ビット
を第１のセルに第９ビット（最下位ビット）を第２のセ
ルにそして上位７ビットを第１のセルと第２のセル両方
に割り当てているがこれらの数字を限定するものではな
い。
【００１８】
【発明の効果】以上説明したように本発明は、重要度の
異るビットより構成された２つのセルを多重し伝送して
いるのでセル廃棄によりセルの欠落が生じても２つのセ
ルが同時に廃棄されない限り最低でも７ビット精度のＰ
ＣＭ信号が効率良くでき、またセル廃棄が生じない通常
時には９ビット精度でＰＣＭ信号が伝送できる。
異るビットより構成された２つのセルを多重し伝送して
いるのでセル廃棄によりセルの欠落が生じても２つのセ
ルが同時に廃棄されない限り最低でも７ビット精度のＰ
ＣＭ信号が効率良くでき、またセル廃棄が生じない通常
時には９ビット精度でＰＣＭ信号が伝送できる。
【００１９】すなわち、単純な２度繰り返しを行うのと
殆ど同じ簡単な回路構成ですみ、かつセル廃棄補償のた
めに伝送効率を低下させることがないという効果があ
る。
殆ど同じ簡単な回路構成ですみ、かつセル廃棄補償のた
めに伝送効率を低下させることがないという効果があ
る。
【図１】図１は本発明における一実施例のブロック図で
ある。
ある。
【図２】図１におけるセルの構成図である。
Ａ 入力端子 Ｂ 伝送路出力端子 Ｃ 伝送路入力端子 Ｄ 出力端子 １１ Ａ／Ｄ変換器 １２ 第１のセル化回路 １３ バッファ １４ 多重化回路 １５ 第２のセル化回路 １６ バッファ ２１ 分離回路 ２２ セル分解回路 ２３ セル分解回路 ２４ 選択回路 ２５ Ｄ／Ａ変換器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−92536（ＪＰ，Ａ) 特開 平２−254886（ＪＰ，Ａ) 特開 平２−205141（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/56 H04L 1/22 H04B 14/00 - 14/08
Claims (1)
- 【請求項１】 音声あるいは画像の入力信号をＮビット
（Ｎは整数）でＰＣＭ信号に符号化しこのＰＣＭ符号を
Ｍ個（Ｍは整数）まとめてセルを構成する伝送装置にお
いて、前記入力信号をＮビットで符号化し各ビットを重
要度順に第１〜第Ｎビットとした時に第１〜第（Ｎ−
ｎ）ビット（ｎはＮ＞ｎで偶数）と第（Ｎ−ｎ＋１）〜
第Ｎビットの任意の半数のビットとをＭ個まとめて構成
する第１のセルと、前記第１〜第（Ｎ−ｎ）ビットと前
記（Ｎ−ｎ＋１）〜第Ｎビットの残りの半数とをＭ個ま
とめて構成する第２のセルとを多重化して伝送すること
を特徴とするセル化符号化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21250892A JP2826423B2 (ja) | 1992-08-10 | 1992-08-10 | セル化符号化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21250892A JP2826423B2 (ja) | 1992-08-10 | 1992-08-10 | セル化符号化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0662039A JPH0662039A (ja) | 1994-03-04 |
| JP2826423B2 true JP2826423B2 (ja) | 1998-11-18 |
Family
ID=16623836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21250892A Expired - Lifetime JP2826423B2 (ja) | 1992-08-10 | 1992-08-10 | セル化符号化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2826423B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5725982A (en) * | 1995-05-18 | 1998-03-10 | Fuji Electric Co., Ltd. | Photoconductor for electrophotography |
-
1992
- 1992-08-10 JP JP21250892A patent/JP2826423B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0662039A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4519073A (en) | Bit compression multiplexer | |
| US4109111A (en) | Method and apparatus for establishing conference calls in a time division multiplex pulse code modulation switching system | |
| JPS5915544B2 (ja) | デイジタル信号多重伝送方式 | |
| JPH0435941B2 (ja) | ||
| JPH06505601A (ja) | 独立したネットワーク群におけるクロック速度の一致 | |
| JP2826423B2 (ja) | セル化符号化方式 | |
| JPS6147038B2 (ja) | ||
| JP3147078B2 (ja) | Ｆｅｃ符号語のダミービット除去装置及び符号化装置 | |
| JPS6340067B2 (ja) | ||
| JPS5846108B2 (ja) | 音声・デ−タ同時サ−ビス方式 | |
| JPS61239736A (ja) | ビツトスチ−ル方式 | |
| JP2002051031A (ja) | 同期データ伝送装置 | |
| JPS62286351A (ja) | 電子交換機へのｌａｎ収容方式 | |
| JP2988120B2 (ja) | ディジタル送信装置，ディジタル受信装置およびスタッフ同期多重伝送装置 | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| JPS6331327A (ja) | シグナリング信号伝送装置 | |
| JP2670283B2 (ja) | 補助伝送路伝送方式 | |
| JPS59101941A (ja) | デ−タ転送方式 | |
| JPH05130254A (ja) | Ｉｓｄｎ端末 | |
| JP2674799B2 (ja) | 高能率ディジタル分岐挿入装置 | |
| RU2197067C2 (ru) | Устройство конфиденциальной связи | |
| JPH02149034A (ja) | オーダーワイヤー回線の２重化方式 | |
| JP3248503B2 (ja) | 時分割多重回路及び時分割多重方法 | |
| JPH06232911A (ja) | 通信方式 | |
| JPS6072500A (ja) | 電話交換機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980811 |