JP2002305557A - シリアルデータ伝送方法及び伝送システム - Google Patents
シリアルデータ伝送方法及び伝送システムInfo
- Publication number
- JP2002305557A JP2002305557A JP2001109493A JP2001109493A JP2002305557A JP 2002305557 A JP2002305557 A JP 2002305557A JP 2001109493 A JP2001109493 A JP 2001109493A JP 2001109493 A JP2001109493 A JP 2001109493A JP 2002305557 A JP2002305557 A JP 2002305557A
- Authority
- JP
- Japan
- Prior art keywords
- serial data
- transmission
- data
- basic clock
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】基準クロック周波数を変更することなく、４倍
の伝送速度でデータを伝送するシリアルデータ伝送方
法、及び、シリアル伝送回路を提供する。 【解決手段】シリアルデータを所定ビット毎に区切るス
テップと、前記区切られた所定ビットのビット構成に応
じた、複数種類の電圧を発生するステップと、前記発生
された電圧を、基本クロック毎に伝送路を介して送信す
るステップと、受信した電圧を基本クロック毎に、対応
した所定ビットのシリアルデータに復元するステップ
と、を含むことを特徴とするシリアルデータ伝送方法。
の伝送速度でデータを伝送するシリアルデータ伝送方
法、及び、シリアル伝送回路を提供する。 【解決手段】シリアルデータを所定ビット毎に区切るス
テップと、前記区切られた所定ビットのビット構成に応
じた、複数種類の電圧を発生するステップと、前記発生
された電圧を、基本クロック毎に伝送路を介して送信す
るステップと、受信した電圧を基本クロック毎に、対応
した所定ビットのシリアルデータに復元するステップ
と、を含むことを特徴とするシリアルデータ伝送方法。
Description
【０００１】
【発明の属する技術分野】シリアルデータ伝送におい
て、基準クロック周波数を変更することなく、より速い
伝送速度でデータを伝送する分野に関する。
て、基準クロック周波数を変更することなく、より速い
伝送速度でデータを伝送する分野に関する。
【０００２】
【従来の技術】従来のシリアルデータの伝送において
は、１クロック当たり１ビットのデータが基本であっ
て、伝送すべきデータ量を増加させるためには、より高
速のクロックを使用するか、シリアルデータを一旦パラ
レルデータに変換して（多ビット化して）、複数の伝送
路を使用してパラレル伝送する必要があった。
は、１クロック当たり１ビットのデータが基本であっ
て、伝送すべきデータ量を増加させるためには、より高
速のクロックを使用するか、シリアルデータを一旦パラ
レルデータに変換して（多ビット化して）、複数の伝送
路を使用してパラレル伝送する必要があった。
【０００３】より高速のクロックを使用して伝送を行う
ためには、別途高速なクロックを発生するクロック発生
器が必要になる。また、多ビット化して伝送するために
は、シリアルデータを多ビットに変換する変換装置、複
数の伝送回線、及び、受信後に元のシリアルデータの戻
す変換装置が必要になる。また、多ビット化したパラレ
ル伝送では、複数の伝送回線の遅延の相違によって、伝
送が良好にできないことも起こり得る。
ためには、別途高速なクロックを発生するクロック発生
器が必要になる。また、多ビット化して伝送するために
は、シリアルデータを多ビットに変換する変換装置、複
数の伝送回線、及び、受信後に元のシリアルデータの戻
す変換装置が必要になる。また、多ビット化したパラレ
ル伝送では、複数の伝送回線の遅延の相違によって、伝
送が良好にできないことも起こり得る。
【０００４】このように、従来では、同じ伝送クロック
を使用して４倍のデータを伝送する場合には、４倍の速
度のクロックを使用するか、シリアルデータを一旦４個
のパラレルデータに変換して、４本の伝送路を使用して
パラレル伝送する必要があった。
を使用して４倍のデータを伝送する場合には、４倍の速
度のクロックを使用するか、シリアルデータを一旦４個
のパラレルデータに変換して、４本の伝送路を使用して
パラレル伝送する必要があった。
【０００５】
【発明が解決しようとする課題】本発明の目的（課題）
は、シリアルデータ伝送において、基準クロック周波数
を変更することなく、４倍の伝送速度でデータを伝送す
るシリアルデータ伝送方法、及び、シリアル伝送回路を
提供することにある。
は、シリアルデータ伝送において、基準クロック周波数
を変更することなく、４倍の伝送速度でデータを伝送す
るシリアルデータ伝送方法、及び、シリアル伝送回路を
提供することにある。
【０００６】
【発明課題を解決するための手段】前記課題を解決する
ために、シリアルデータを所定ビット毎に区切るステッ
プと、前記区切られた所定ビットのビット構成に応じ
た、複数種類の電圧を発生するステップと、前記発生さ
れた電圧を、基本クロック毎に伝送路を介して送信する
ステップと、受信した電圧を基本クロック毎に、対応し
た所定ビットのシリアルデータに復元するステップと
で、シリアルデータを伝送することにより、シリアルデ
ータ伝送において、基準クロック周波数を変更すること
なく、高い伝送速度でデータを伝送することができる。
（請求項１）
ために、シリアルデータを所定ビット毎に区切るステッ
プと、前記区切られた所定ビットのビット構成に応じ
た、複数種類の電圧を発生するステップと、前記発生さ
れた電圧を、基本クロック毎に伝送路を介して送信する
ステップと、受信した電圧を基本クロック毎に、対応し
た所定ビットのシリアルデータに復元するステップと
で、シリアルデータを伝送することにより、シリアルデ
ータ伝送において、基準クロック周波数を変更すること
なく、高い伝送速度でデータを伝送することができる。
（請求項１）
【０００７】また、前記伝送路を介して伝送されるデー
タは、前記基本クロックの１と０の期間に応じて変化す
るバイポーラデータとすることによって、受信側におい
て基本クロックの再生を確実に行うことが可能になる。
（請求項２） また、前記所定ビット毎の区切りは、２ビット毎に行わ
れ、４種類の電圧が発生することによって、基準クロッ
ク周波数を変更することなく、４倍の伝送速度でデータ
を伝送することが可能になる。（請求項３）
タは、前記基本クロックの１と０の期間に応じて変化す
るバイポーラデータとすることによって、受信側におい
て基本クロックの再生を確実に行うことが可能になる。
（請求項２） また、前記所定ビット毎の区切りは、２ビット毎に行わ
れ、４種類の電圧が発生することによって、基準クロッ
ク周波数を変更することなく、４倍の伝送速度でデータ
を伝送することが可能になる。（請求項３）
【０００８】また、シリアルデータを所定ビット毎に区
切る手段と、前記区切られた所定ビットのビット構成に
応じて、複数種類の電圧を発生する手段と、前記発生さ
れた電圧を、基本クロック毎に伝送路を介して送信する
送信手段と、受信した電圧を基本クロック毎に、対応し
た所定ビットのシリアルデータに復元する手段とで、シ
リアルデータ伝送システムを公正することによって、基
準クロック周波数を変更することなく、より高い伝送速
度でデータを安価に伝送するシステムを構成することが
できる。（請求項４）
切る手段と、前記区切られた所定ビットのビット構成に
応じて、複数種類の電圧を発生する手段と、前記発生さ
れた電圧を、基本クロック毎に伝送路を介して送信する
送信手段と、受信した電圧を基本クロック毎に、対応し
た所定ビットのシリアルデータに復元する手段とで、シ
リアルデータ伝送システムを公正することによって、基
準クロック周波数を変更することなく、より高い伝送速
度でデータを安価に伝送するシステムを構成することが
できる。（請求項４）
【０００９】また、前記伝送されるデータを、前記基本
クロックの１と０の期間に応じて変化するバイポーラデ
ータとして送信する送信手段とすることによって、受信
側において基本クロックの再生を確実に行うことのでき
るシステムが構成できる。（請求項５） また、前記所定ビット毎に区切る手段は、シリアルデー
タを２ビット毎に区切り、前記電圧を発生する手段は４
種類の電圧を発生するようにして、基準クロック周波数
を変更することなく、４倍の伝送速度でデータを伝送す
ることが可能なシステムが構成できる。（請求項６）
クロックの１と０の期間に応じて変化するバイポーラデ
ータとして送信する送信手段とすることによって、受信
側において基本クロックの再生を確実に行うことのでき
るシステムが構成できる。（請求項５） また、前記所定ビット毎に区切る手段は、シリアルデー
タを２ビット毎に区切り、前記電圧を発生する手段は４
種類の電圧を発生するようにして、基準クロック周波数
を変更することなく、４倍の伝送速度でデータを伝送す
ることが可能なシステムが構成できる。（請求項６）
【００１０】
【発明の実施の形態】本発明の構成及び動作を図面を用
いて説明する。図１は、本発明の送信部の構成を示す図
である。図１において、１はコード化回路であって、伝
送すべきシリアルデータを、２ビット毎に区切って、コ
ード化して４種類のコード信号を出力する。該コード化
回路では、２ビットの信号（０，０）、（０，１）、
（１，０）及び（１，１）をＡ，Ｂ，Ｃ及びＤに変換す
る。
いて説明する。図１は、本発明の送信部の構成を示す図
である。図１において、１はコード化回路であって、伝
送すべきシリアルデータを、２ビット毎に区切って、コ
ード化して４種類のコード信号を出力する。該コード化
回路では、２ビットの信号（０，０）、（０，１）、
（１，０）及び（１，１）をＡ，Ｂ，Ｃ及びＤに変換す
る。
【００１１】また、２は電圧発生回路であって、前記コ
ード化回路からの出力Ａ，Ｂ，Ｃ及びＤに応じた異なっ
た４種類の電圧を発生する。また、３は、伝送用の基本
クロックに対応したユニポーラ信号を、バイポーラ信号
に変換するドライバ回路である。
ード化回路からの出力Ａ，Ｂ，Ｃ及びＤに応じた異なっ
た４種類の電圧を発生する。また、３は、伝送用の基本
クロックに対応したユニポーラ信号を、バイポーラ信号
に変換するドライバ回路である。
【００１２】また、４はトランスであって、前記電圧発
生回路２の出力がトランスの一次巻線の中点に結合さ
れ、前記ドライバ回路３の２つの出力がトランスの一次
巻線の両端に接続されている。さらに、前記トランス４
の二次巻線は、単一の伝送路５を介して受信側に伝送さ
れる構成となっている。
生回路２の出力がトランスの一次巻線の中点に結合さ
れ、前記ドライバ回路３の２つの出力がトランスの一次
巻線の両端に接続されている。さらに、前記トランス４
の二次巻線は、単一の伝送路５を介して受信側に伝送さ
れる構成となっている。
【００１３】図２は、シリアルデータと発生電圧の関
係、及び、伝送路５に送信されるバイポーラデータと基
本クロックの関係を示す図である。図２おいて、シリア
ルデータ（図２では、０，１，０，０，１，０，１，
１）は、２ビット毎のデータ(０，１）、(０，０）、
（１，０）及び（１，１）に区切られて、電圧Ｂ、電圧
Ａ、電圧Ｃ及び電圧Ｄに対応したコードに変換される。
係、及び、伝送路５に送信されるバイポーラデータと基
本クロックの関係を示す図である。図２おいて、シリア
ルデータ（図２では、０，１，０，０，１，０，１，
１）は、２ビット毎のデータ(０，１）、(０，０）、
（１，０）及び（１，１）に区切られて、電圧Ｂ、電圧
Ａ、電圧Ｃ及び電圧Ｄに対応したコードに変換される。
【００１４】また、図２における、バイポーラデータ
は、トランス４の出力側の伝送路５における伝送信号の
波形を基本クロックとの関係で示している。図２では、
基本クロックの１サイクルの内の、信号レベルが１の期
間と、０の期間とにそれぞれ、バイポーラの電圧が出力
されるようになっている。
は、トランス４の出力側の伝送路５における伝送信号の
波形を基本クロックとの関係で示している。図２では、
基本クロックの１サイクルの内の、信号レベルが１の期
間と、０の期間とにそれぞれ、バイポーラの電圧が出力
されるようになっている。
【００１５】即ち、最初の基本クロックが１の期間に、
プラスのＢの電圧が、その基本クロックが０の期間にマ
イナスのＡの電圧が示されている。また、次の基本クロ
ックが１の期間に、プラスのＣの電圧が、その基本クロ
ックが０の期間にマイナスのＤ電圧が示されている。
プラスのＢの電圧が、その基本クロックが０の期間にマ
イナスのＡの電圧が示されている。また、次の基本クロ
ックが１の期間に、プラスのＣの電圧が、その基本クロ
ックが０の期間にマイナスのＤ電圧が示されている。
【００１６】上記の如く、基本クロックの２サイクル
（２クロック）で８ビットのデータの伝送が行われる。
（１クロック当たり４ビットであり、従来の４倍のデー
タ伝送速度になる。）
（２クロック）で８ビットのデータの伝送が行われる。
（１クロック当たり４ビットであり、従来の４倍のデー
タ伝送速度になる。）
【００１７】図３は、受信したバイポーラ信号をシリア
ルデータに復元する受信部の構成を示している。図３に
おいて、５は図１に示した送信部からの伝送信号を伝送
する伝送路であり、トランス７を介して、受信したバイ
ポーラデータを正電圧用及び負電圧用の２個のコンパレ
ータ群８ａ及び８ｂに与える構成になっている。
ルデータに復元する受信部の構成を示している。図３に
おいて、５は図１に示した送信部からの伝送信号を伝送
する伝送路であり、トランス７を介して、受信したバイ
ポーラデータを正電圧用及び負電圧用の２個のコンパレ
ータ群８ａ及び８ｂに与える構成になっている。
【００１８】前記２個のコンパレータ群８ａ及び８ｂ
は、それぞれ４個のコンパレータによって、構成され、
個々のコンパレータの一方の入力端子には、それぞれ異
なった正及び負の比較電圧（＋Ｖａ，＋Ｖｂ，＋Ｖｃ，
＋Ｖｄ）（−Ｖａ，−Ｖｂ，−Ｖｃ，−Ｖｄ）が与えら
れている。また、前記正及び負の個々のコンパレータの
他方の入力端子には、トランス７の巻線の両端端子が接
続されている。
は、それぞれ４個のコンパレータによって、構成され、
個々のコンパレータの一方の入力端子には、それぞれ異
なった正及び負の比較電圧（＋Ｖａ，＋Ｖｂ，＋Ｖｃ，
＋Ｖｄ）（−Ｖａ，−Ｖｂ，−Ｖｃ，−Ｖｄ）が与えら
れている。また、前記正及び負の個々のコンパレータの
他方の入力端子には、トランス７の巻線の両端端子が接
続されている。
【００１９】また、前記正電圧用及び負電圧用コンパレ
ータ群８ａ、８ｂの出力は、それぞれクロック再生回路
９によって駆動される変換器１０ａ及び１０ｂに接続さ
れている。なお、クロック再生回路９は、伝送路５を介
して伝送されてくるバイポーラ信号から、送信部で発生
された基本クロックを再生して、前記コンパレータ群の
出力の選択のタイミングを制御する。
ータ群８ａ、８ｂの出力は、それぞれクロック再生回路
９によって駆動される変換器１０ａ及び１０ｂに接続さ
れている。なお、クロック再生回路９は、伝送路５を介
して伝送されてくるバイポーラ信号から、送信部で発生
された基本クロックを再生して、前記コンパレータ群の
出力の選択のタイミングを制御する。
【００２０】図３の構成によって、基本クロックが１の
時に伝送されたバイポーラ信号は、変換器１０ａで比較
電圧（＋Ｖａ，＋Ｖｂ，＋Ｖｃ，＋Ｖｄ）で選択された
出力（Ａ，Ｂ，Ｃ，Ｄ）に対応したコード信号（（０，
０）、（０，１）、（１，０）、（１，１））として変
換される。また、基本クロックが０の時に伝送されたバ
イポーラ信号は、変換器１０ｂで比較電圧（−Ｖａ，−
Ｖｂ，−Ｖｃ，−Ｖｄ）で選択された出力（−Ａ，）−
Ｂ，−Ｃ，−Ｄ）に対応したコード信号（（０，０）、
（０，１）、（１，０）、（１，１））として変換され
る。
時に伝送されたバイポーラ信号は、変換器１０ａで比較
電圧（＋Ｖａ，＋Ｖｂ，＋Ｖｃ，＋Ｖｄ）で選択された
出力（Ａ，Ｂ，Ｃ，Ｄ）に対応したコード信号（（０，
０）、（０，１）、（１，０）、（１，１））として変
換される。また、基本クロックが０の時に伝送されたバ
イポーラ信号は、変換器１０ｂで比較電圧（−Ｖａ，−
Ｖｂ，−Ｖｃ，−Ｖｄ）で選択された出力（−Ａ，）−
Ｂ，−Ｃ，−Ｄ）に対応したコード信号（（０，０）、
（０，１）、（１，０）、（１，１））として変換され
る。
【００２１】なお、伝送信号をバイポーラ信号にして、
電圧レベルの０を使用しないのは、受信側において基本
クロックを正確に再生するためである。したがって、上
記（Ａ，Ｂ，Ｃ，Ｄ）に対応したコード信号（（０，
０）、（０，１）、（１，０）、（１，１））は、（−
Ａ，−Ｂ，−Ｃ，−Ｄ）に対応したコード信号と同じに
なる。
電圧レベルの０を使用しないのは、受信側において基本
クロックを正確に再生するためである。したがって、上
記（Ａ，Ｂ，Ｃ，Ｄ）に対応したコード信号（（０，
０）、（０，１）、（１，０）、（１，１））は、（−
Ａ，−Ｂ，−Ｃ，−Ｄ）に対応したコード信号と同じに
なる。
【００２２】
【発明の効果】請求項１に記載の発明では、シリアルデ
ータを所定ビット毎に区切るステップと、前記区切られ
た所定ビットのビット構成に応じた、複数種類の電圧を
発生するステップと、前記発生された電圧を、基本クロ
ック毎に伝送路を介して送信するステップと、受信した
電圧を基本クロック毎に、対応した所定ビットのシリア
ルデータに復元するステップとで、シリアルデータを伝
送することにより、シリアルデータ伝送において、基準
クロック周波数を変更することなく、高い伝送速度でデ
ータを伝送することができる。
ータを所定ビット毎に区切るステップと、前記区切られ
た所定ビットのビット構成に応じた、複数種類の電圧を
発生するステップと、前記発生された電圧を、基本クロ
ック毎に伝送路を介して送信するステップと、受信した
電圧を基本クロック毎に、対応した所定ビットのシリア
ルデータに復元するステップとで、シリアルデータを伝
送することにより、シリアルデータ伝送において、基準
クロック周波数を変更することなく、高い伝送速度でデ
ータを伝送することができる。
【００２３】また、請求項２に記載の発明では、前記伝
送路を介して伝送されるデータは、前記基本クロックの
１と０の期間に応じて変化するバイポーラデータとする
ことによって、受信側において基本クロックの再生を確
実に行うことが可能になる。また、請求項３に記載の発
明では、前記所定ビット毎の区切りは、２ビット毎に行
われ、４種類の電圧が発生することによって、基準クロ
ック周波数を変更することなく、４倍の伝送速度でデー
タを伝送することが可能になる。
送路を介して伝送されるデータは、前記基本クロックの
１と０の期間に応じて変化するバイポーラデータとする
ことによって、受信側において基本クロックの再生を確
実に行うことが可能になる。また、請求項３に記載の発
明では、前記所定ビット毎の区切りは、２ビット毎に行
われ、４種類の電圧が発生することによって、基準クロ
ック周波数を変更することなく、４倍の伝送速度でデー
タを伝送することが可能になる。
【００２４】また、請求項４に記載の発明では、シリア
ルデータを所定ビット毎に区切る手段と、前記区切られ
た所定ビットのビット構成に応じて、複数種類の電圧を
発生する手段と、前記発生された電圧を、基本クロック
毎に伝送路を介して送信する送信手段と、受信した電圧
を基本クロック毎に、対応した所定ビットのシリアルデ
ータに復元する手段とで、シリアルデータ伝送システム
を公正することによって、基準クロック周波数を変更す
ることなく、より高い伝送速度でデータを安価に伝送す
るシステムを構成することができる。
ルデータを所定ビット毎に区切る手段と、前記区切られ
た所定ビットのビット構成に応じて、複数種類の電圧を
発生する手段と、前記発生された電圧を、基本クロック
毎に伝送路を介して送信する送信手段と、受信した電圧
を基本クロック毎に、対応した所定ビットのシリアルデ
ータに復元する手段とで、シリアルデータ伝送システム
を公正することによって、基準クロック周波数を変更す
ることなく、より高い伝送速度でデータを安価に伝送す
るシステムを構成することができる。
【００２５】また、請求項５に記載の発明では、前記伝
送されるデータを、前記基本クロックの１と０の期間に
応じて変化するバイポーラデータとして送信する送信手
段とすることによって、受信側において基本クロックの
再生を確実に行うことのできるシステムが構成できる。
また、請求項６に記載の発明では、前記所定ビット毎に
区切る手段は、シリアルデータを２ビット毎に区切り、
前記電圧を発生する手段は４種類の電圧を発生するよう
にして、基準クロック周波数を変更することなく、４倍
の伝送速度でデータを伝送することが可能なシステムが
構成できる。
送されるデータを、前記基本クロックの１と０の期間に
応じて変化するバイポーラデータとして送信する送信手
段とすることによって、受信側において基本クロックの
再生を確実に行うことのできるシステムが構成できる。
また、請求項６に記載の発明では、前記所定ビット毎に
区切る手段は、シリアルデータを２ビット毎に区切り、
前記電圧を発生する手段は４種類の電圧を発生するよう
にして、基準クロック周波数を変更することなく、４倍
の伝送速度でデータを伝送することが可能なシステムが
構成できる。
【図１】本発明の送信部の構成を示す図である。
【図２】本発明の所定ビット毎に応じた電圧の発生を説
明するための図である。
明するための図である。
【図３】本発明の受信部の構成を示す図である。
１ コード化回路 ２ 電圧発生回路 ３ ドライバ回路 ４，７ トランス ５ 伝送路 ８ａ，８ｂ コンパレータ群 ９ 基本クロック再生器 １０ａ，１０ｂ 変換器
Claims (6)
- 【請求項１】 シリアルデータを所定ビット毎に区切る
ステップと、 前記区切られた所定ビットのビット構成に応じた、複数
種類の電圧を発生するステップと、 前記発生された電圧を、基本クロック毎に伝送路を介し
て送信するステップと、 受信した電圧を基本クロック毎に、対応した所定ビット
のシリアルデータに復元するステップと、 を含むことを特徴とするシリアルデータ伝送方法。 - 【請求項２】 前記伝送路を介して伝送されるデータ
は、前記基本クロックの１と０の期間に応じて変化する
バイポーラデータとされていることを特徴とする請求項
１に記載のシリアルデータ伝送方法。 - 【請求項３】 前記所定ビット毎の区切りは、２ビット
毎に行われ、４種類の電圧が発生される、ことを特徴と
する請求項１または２に記載のシリアルデータ伝送方
法。 - 【請求項４】 シリアルデータを所定ビット毎に区切る
手段と、 前記区切られた所定ビットのビット構成に応じて、複数
種類の電圧を発生する手段と、 前記発生された電圧を、基本クロック毎に伝送路を介し
て送信する送信手段と、 受信した電圧を基本クロック毎に、対応した所定ビット
のシリアルデータに復元する手段と、 を含むことを特徴とするシリアルデータ伝送システム。 - 【請求項５】 前記送信されるデータを、前記基本クロ
ックの１と０の期間に応じて変化するバイポーラデータ
として送信する伝送手段であることを特徴とする請求項
１に記載のシリアルデータ伝送システム。 - 【請求項６】 前記所定ビット毎に区切る手段は、シリ
アルデータを２ビット毎に区切り、前記電圧を発生する
手段は４種類の電圧を発生することを特徴とする請求項
１または２に記載のシリアルデータ伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109493A JP2002305557A (ja) | 2001-04-09 | 2001-04-09 | シリアルデータ伝送方法及び伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109493A JP2002305557A (ja) | 2001-04-09 | 2001-04-09 | シリアルデータ伝送方法及び伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002305557A true JP2002305557A (ja) | 2002-10-18 |
Family
ID=18961419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001109493A Pending JP2002305557A (ja) | 2001-04-09 | 2001-04-09 | シリアルデータ伝送方法及び伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002305557A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020156809A (ja) * | 2019-03-27 | 2020-10-01 | 株式会社平和 | 遊技機 |
-
2001
- 2001-04-09 JP JP2001109493A patent/JP2002305557A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020156809A (ja) * | 2019-03-27 | 2020-10-01 | 株式会社平和 | 遊技機 |
| JP7239369B2 (ja) | 2019-03-27 | 2023-03-14 | 株式会社平和 | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07105818B2 (ja) | 並列伝送方式 | |
| JP5908362B2 (ja) | 機敏なサンプルレート切換えのためのシリアルプロトコル | |
| JPH0124387B2 (ja) | ||
| US4086587A (en) | Apparatus and method for generating a high-accuracy 7-level correlative signal | |
| JP2001352318A (ja) | 送信回路とその方法、受信回路とその方法およびデータ通信装置 | |
| JP2002305557A (ja) | シリアルデータ伝送方法及び伝送システム | |
| WO2001063829A1 (fr) | Systeme de transmission de donnees | |
| JPH039638A (ja) | 高速回線データ送信方式 | |
| US6037884A (en) | Technique to encode multiple digital data streams in limited bandwidth for transmission in a single medium | |
| WO2004057821A8 (en) | System and method for communicating digital information using time-and-frequency-bounded base functions | |
| US7912143B1 (en) | Biphase multiple level communications | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| JP2001069181A (ja) | ディジタルデータ伝送方法およびこの方法を実施する装置 | |
| JP2958733B2 (ja) | 同期信号伝送装置 | |
| JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| RU2214044C1 (ru) | Устройство для кодирования - декодирования данных | |
| JPH0193227A (ja) | シグナリング挿入回路 | |
| SU1474850A1 (ru) | Дельта-модул тор | |
| JPH0136294B2 (ja) | ||
| KR100210394B1 (ko) | 다치논리데이터송신시스템 | |
| SU1164892A1 (ru) | Способ передачи и приема двоичных сигналов и устройство дл его осуществлени | |
| SU1356240A2 (ru) | Устройство дл контрол достоверности передачи информации квазитроичным кодом | |
| JP2830886B2 (ja) | Ａｄｐｃｍ符復号化装置 | |
| JPS6335144B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |