JPH0124387B2 - - Google Patents

Info

Publication number
JPH0124387B2
JPH0124387B2 JP56055531A JP5553181A JPH0124387B2 JP H0124387 B2 JPH0124387 B2 JP H0124387B2 JP 56055531 A JP56055531 A JP 56055531A JP 5553181 A JP5553181 A JP 5553181A JP H0124387 B2 JPH0124387 B2 JP H0124387B2
Authority
JP
Japan
Prior art keywords
symbol
signal
polarity
burst
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56055531A
Other languages
English (en)
Other versions
JPS57170652A (en
Inventor
Hiroshi Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56055531A priority Critical patent/JPS57170652A/ja
Priority to US06/368,235 priority patent/US4464765A/en
Priority to EP82103138A priority patent/EP0062922B1/en
Priority to DE8282103138T priority patent/DE3260525D1/de
Priority to CA000401010A priority patent/CA1198824A/en
Publication of JPS57170652A publication Critical patent/JPS57170652A/ja
Publication of JPH0124387B2 publication Critical patent/JPH0124387B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4923Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
    • H04L25/4925Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】
本発明はバースト的に通信を行う2つのデジタ
ル通信装置間の伝送方式、特にバースト同期ビツ
トを特別に付与しない伝送方式に関する。 通信システムのデジタル化は拡大の方向にあ
り、例えば交換機と加入者端末間をデジタル回線
で接続する方式が考えられておりその1つとして
交換機と加入者端末、すなわち2つのデジタル通
信装置の間をバースト的に通信を行う方式があ
る。かかる通信方式においては一般にはPCM符
号や信号ビツト等の情報ビツトにバースト同期ビ
ツトを付与してバースト通信を行なつている。 しかし、バースト同期ビツトを付与するとバー
スト長が長くなるため伝送クロツク周波数が高く
なりより広い帯域の伝送路を必要としたり、一定
の周期で双方向の時分割通信を行う場合、伝送可
能距離が短かくなるという問題点がある。これ
は、伝送符号として多値符号を用いた場合も同じ
で送信デジタル信号が長くなれば、より多数値の
符号を必要としたりバースト信号におけるシンボ
ル数を増やす必要がある。一方、バースト同期ビ
ツトを付与しないバースト通信方式として、先に
特願昭55−85376で提案したようにデジタル信号
を複数の多値シンボルの絶対値に変換し互に逆極
性の第1および第2の極性のシンボルおよび零レ
ベルシンボルにより伝送する多値符号を用い、送
信側にあつては前記デジタル信号の第1ビツトが
“1”の場合、前記デジタル信号をそのまま多値
シンボルの絶対値に変換し、バースト信号の第1
シンボルに前記第1の極性を与え、前記第1ビツ
トが“0”の場合、前記デジタル信号の“0”と
“1”とを反転させて多値シンボルの絶対値に変
換し前記第1シンボルに前記第2の極性を与え、
前記バースト信号の第2シンボル以降の各シンボ
ルに対しては前記各シンボル以前における平均レ
ベルと逆極性となるように、あるいは前記平均レ
ベルが零の場合は前記零レベルシンボルを除いた
直前のシンボルと逆極性となるように極性を与え
符号化すると共に、受信側にあつては前記バース
ト信号の第1シンボルよりバースト同期信号を抽
出すると共に各シンボルの絶対値をデジタル信号
に変換し、前記第1シンボルが前記第1の極性の
場合は前記デジタル信号はそのままに、前記第1
シンボルが前記第2の極性の場合は前記デジタル
信号の“0”と“1”とを反転させて復号化する
方式がある。しかし、この方式によれば伝送路上
の雑音等によつてバースト信号の第1シンボルの
極性に誤りが生じたとき、この誤りがデジタル信
号全体におよぶという問題点がある。例えば、送
信側においてデジタル信号“1000011101”を多値
化して“+2,0,−1,−3,+1”の多値符号
を送出し、伝送路上の雑音等によつて、受信側で
第1シンボルの極性を誤つて受信すると、第2シ
ンボル以降を正しく受信しても第2シンボル以下
の“0,−1,−3,+1”を一旦2値信号
“00011101”に変換したのち、第1シンボルの極
性が負であることにより、“0”と“1”とをす
べて反転させて“11100010”に復号してしまうた
め、第1シンボルの極性誤りが全体に波及するの
である。同様なことは、正負パルスおよび零レベ
ルの3値符号を用いた場合でも生じ、第1ビツト
の極性誤りにより全ビツトに誤りが生じる。ま
た、第1ビツトが誤まつて零レベルで受信された
場合、第2ビツト以降のデジタル信号を反転して
復号するか否か決定できない。このように従来の
方式によつては高い信頼性のバースト伝送が得ら
れない。 本発明の目的は、バースト信号に特別のバース
ト同期ビツトを付与することなくバースト長を短
くし、しかも伝送路上の雑音等による符号誤り率
を減少したバースト伝送方式を提供することにあ
る。なお、別の目的はバースト信号に生じる直流
的な不平衡量を極力小さくすることにもある。 本発明のバースト信号伝送方式は、バースト的
にデジタル信号の伝送を行う伝送方式において、
前記デジタル信号を複数の多値シンボルの絶対値
に変換し互いに逆極性の第1および第2の極性の
シンボルおよび零レベルシンボルにより伝送する
多値符号を用い、送信側にあつては前記デジタル
信号の第1ビツトが“1”の場合、前記デジタル
信号をそのまま多値シンボルの絶対値に変換しバ
ースト信号の第1シンボルに前記第1の極性を与
え、前記第1ビツトが“0”の場合、前記デジタ
ル信号の第1ビツトのみ“1”に反転し第1ビツ
ト以外のビツトはそのままにしたデジタル信号を
複数の多値シンボルの絶対値に変換し、該複数の
多値シンボルの第1シンボルに前記第2の極性を
与え、第2シンボル以降の各シンボルに対しては
それぞれのシンボル以前における平均レベルに対
して逆極性を、または上記平均レベルが零の場合
は前記零レベルシンボルを除いた直前のシンボル
に対して逆極性を与えて送出し、受信側において
は、前記バースト信号の第1シンボルよりバース
ト同期信号を抽出すると共にそれぞれのシンボル
の絶対値をデジタル信号に変換し、前記第1シン
ボルの極性が前記第1の極性のときは上記デジタ
ル信号をそのままとし、前記第1シンボルの極性
が前記第2極性のときは上記デジタル信号の第1
ビツトを“0”にし第1ビツト以外のビツトはそ
のままにして復号化することを特徴とする。 以下、図面を参照しながら本発明を詳細に説明
する。 第1図は本発明の伝送方式が適用されるデジタ
ル通信システムの一例を示す図であり、送信装置
1と受信装置2とは伝送路3により接続されてい
る。はじめに本発明の一実施例であつて多値符号
を用いた場合について2ビツトの2値信号が零レ
ベルを含む4レベルの絶対値を有する7値シンボ
ルに対応している例を用い説明する。下表は2値
信号と7値シンボルとの関係を示す表である。
【表】 この表でも明らかなように2値信号は7値シン
ボルの絶対値とのみ対応している。本発明の一実
施例における符号化・復号化方式について第2図
に示す例を用いて説明する。送信側においては、
送信すべきデジタル信号が第2図のa1に示すよう
に“1000011101”の場合、第1ビツトが“1”な
のでこのデジタル信号をそのまま2ビツトずつ上
記の表に従い多値化する。多値化された信号の絶
対値は2,0,1,3,1となる。今第2図のa1
に示すデジタル信号の第1ビツトが“1”なので
第1シンボルには正極性を与える。従つて、第1
シンボルは+2となる。次のシンボルは“0”な
ので零レベルを与える。第3シンボルにおいて
は、第1シンボルおよび第2シンボルの和、すな
わち第2シンボルまでの平均レベルは正極性なの
で負極性を与える。よつて第3シンボルは−1と
なる。以下同様に第3シンボルまでの平均レベル
は正極性なので第4シンボルは−3、第4シンボ
ルまでの平均レベルは負極性なので第5シンボル
は+1となる。この7値5シンボルのバースト信
号を第2図のc1に示す。一方、送信すべきデジタ
ル信号が第3図のa2に示すように“0010011110”
の場合、第1ビツトが“0”なのでこのデジタル
信号を第3図のb2に示すように第1ビツトのみ
“1”にし、それ以外のビツトはそのままとした
デジタル信号を2ビツトずつ前記表に従い多値化
する。多値化された信号の絶対値は2,2,1,
3,2となる。今第3図のa2に示すデジタル信号
の第1ビツトは“0”なので第1シンボルには負
極性を与える。従つて、第1シンボルは−2とな
る。第1シンボルは負極性なので第2シンボルは
正極性となり+2となる。第2シンボルまでの平
均レベルは零なので第3シンボルの極性は零レベ
ルでない直前のシンボル、すなわち第2シンボル
の極性とは逆極性となり、第3シンボルは−1と
なる。第3シンボルまでの平均レベルは負極性で
あるから第4シンボルは+3となり、第4シンボ
ルまでの平均レベルは正極性なので第5シンボル
は−2となる。この7値5シンボルのバースト信
号を第3図のc2に示す。受信側においては第2図
のc1または第3図のc2に示されるバースト信号を
受信し整流する。よつて整流後のバースト信号の
第1シンボルは常に正極性なのでバースト同期信
号を抽出することができる。この整流後のバース
ト信号を2値信号に変換すると、それぞれ第2図
のb1または第3図のb2に示される信号となる。ま
た抽出されたバースト同期信号を用い第2図のc1
または第3図のc2に示されるバースト信号の第1
シンボルの極性を判定し、第2図のc1に示される
ように第1シンボルが正極性の場合は、変換後の
2値信号はそのままにし第3図のc2に示されるよ
うに第1シンボルが負極性の場合は変換後の2値
信号の第1ビツトのみ“0”に反転し、それ以外
のビツトはそのままにする。従つて、第2図のc1
または第3図のc2のバースト信号は第2図a1また
は第3図のa2に示すデジタル信号に復号される。
このように本発明における符号化・復号化方式を
用いれば各シンボルの極性はバースト信号の直流
的な不平衡度を小さくするように与えられるた
め、送信デジタル信号のビツトパターンおよび多
値符号のシンボル数に依存することなく不平衡量
を1シンボルの最大絶対値以内に抑制することが
でき、かつバースト信号の第1シンボルは零レベ
ルとはならないのでバースト同期ビツトを付加す
ることなくバースト同期信号を抽出することがで
きる。また、第1シンボルの極性とは無関係に第
2シンボル以降はそのまま2値のデジタル信号に
復号化されるので、第1シンボルに極性誤りが生
じてもビツト誤りは第1シンボルに対応したビツ
トのみに生じ、第2シンボル以降に対応したビツ
トには誤りは生じないので誤り率が低く、信頼性
の高い伝送方式を提供することができる。さら
に、1ビツトのみの誤りであれば冗長ビツトを付
加することにより誤り訂正をすることも可能であ
るからすこぶる有益である。 この符号化および復号化方式を実現するための
送信装置および受信装置の一例を第4図および第
5図に示す。すなわち、第4図に示す送信装置に
おいては、送信すべき2値のデジタル信号8は
ORゲート10およびフリツプフロツプ12のデ
ータ入力Dに供給される。ORゲート10のもう
一方の入力にはデジタル信号8の第1ビツトに対
応して論理状態が“1”となる制御信号9を入力
する。 従つて、ORゲート10はデジタル信号8の第
1ビツトを“1”にしそれ以外のビツトはそのま
まにしてレジスタ11に出力する。一方、フリツ
プフロツプ12はデジタル信号8をデータ入力D
より入力し、その第1ビツトの論理状態を制御信
号9によりラツチする。すなわち、第1ビツトが
“1”のときはフリツプフロツプ12の出力Qは
“1”となり、第1ビツトが“0”のときはフリ
ツプフロツプ12の出力は“0”となる。フリツ
プフロツプ12の出力Qは選択回路14の一方の
端子に入力させ、選択回路14のもう一方の端子
には演算ユニツト17の出力信号が入力される。
そして、選択回路14は制御信号19により上記
両入力のいずれか一方を択一的に選択してレジス
タ15の極性ビツト位置に接続する。すなわち、
第1シンボル時においてはフリツプフロツプ12
の出力を選択し、第2シンボル時以後においては
演算ユニツト17の出力を選択する。 前記レジスタ11は、入力された2値のデジタ
ル信号を(例えば、第2図および第3図に示した
例では2ビツトずつの)単位ブロツクごとにレジ
スタ15に入力させる。レジスタ15は、この入
力デジタル信号と前記選択回路14から与えられ
た信号によつて、例えば前記表に示した7値シン
ボルを出力してデジタル・アナログ変換器13お
よび前記演算ユニツト17に入力せる。演算ユニ
ツト17は、入力データを積分し、積分結果の極
性ビツトの逆極性を出力して前記選択回路14に
与える。積分結果が零の場合は零レベルでない直
前の入力データの極性ビツトの逆極性を出力す
る。なお、この積分結果はバースト信号送出後に
クリアされる。 デジタル・アナログ変換器13はレジスタ15
の出力データを対応する7値のアナログ信号に変
換し、ドライバ16およびトランス18を介して
伝送路3に送出する。 従つて、第2図a1または第3図a2に示すデジタ
ル信号8がORゲート10に入力された場合、第
2図c1または第3図c2に示される多値符号がデジ
タル・アナログ変換器13から出力される。この
多値符号は、ドライバ16において制御信号7に
よりバースト長が制限された後トランス18を介
して伝送路3に送出される。 第5図に示した受信装置においては、伝送路3
からの入力信号はトランス27を介して負荷28
によつて終端され、レシーバ24を経て整流回路
23および比較器26の(−)端子に与えられ
る。整流回路23によつて整流された(絶対値に
対応した)多値符号は、アナログ・デジタル変換
器21および同期回路22に供給される。アナロ
グ・デジタル変換器21は、整流後の多値符号を
シンボル毎に2値のデジタル信号に変換する。例
えば第2図c1または第3図c2に示される多値符号
は整流された後、第2図b1または第3図b2に示さ
れる2値信号に変換される。 一方、同期回路22は、整流後の多値符号の第
1シンボルより第1ビツトに対応して“1”とな
る(必ず“1”である)バースト同期信号を抽出
してNANDゲート25に供給する。NANDゲー
ト25のもう一方の入力には比較器26の出力が
入力されている。比較器26は(+)端子は接地
されており、(−)端子に入力した前記多値符号
の極性を判定し、極性が正のときは“0”を出力
し、負のときは“1”を出力する。従つて、
NANDゲート25は、バースト同期信号が“1”
のとき、すなわち、2値化されたバースト信号の
第1ビツトがアナログ・デジタル変換器21より
出力されるとき比較器26の出力を反転させて
ANDゲート20に与え、それ以外のときは“1”
を出力する。すなわち、ANDゲート20は
NANDゲート25の出力が0のとき、換言すれ
ば第1シンボルの極性が負で、かつ2値化された
バースト信号の第1ビツトがアナログ・デジタル
変換器21から出力されるときに限り、アナロ
グ・デジタル変換器21の出力を禁止し、それ以
外ではアナログ・デジタル変換器21の出力をそ
のまま出力する。従つて、例えば、第2図b1また
は第3図b2に示すアナログ・デジタル変換器の出
力はANDゲート20の出力ではそれぞれ第2図
a1または第3図a2に示すデジタル信号に復号され
る。 次に本発明の他の実施例であつて、多値符号と
して正負パルスおよび零レベルの3値を用いた場
合について説明する。はじめに符号化・復号化方
式についてのべる。この場合も、前述の法則はそ
のまま適用できるが、多値の絶対値は0および1
の2通りしかないので簡単な法則で表わすことが
できる。すなわち、送信側においては、送信すべ
きデジタル信号の第1ビツトが“1”のときは、
そのまま第1ビツトを正パルスにし、AMI符号
(Alternate Mark Inverse符号;猪瀬博編
「PCM通信の基礎と新技術」産報刊第3章バイポ
ーラ方式参照)として送出する。すなわち、2値
符号“1”が来るたびに極性を反転したパルスを
送出する。例えば、第6図a1に示すような2値符
号列“1000011101”に対しては第1ビツトをその
ままにした同図b1のような符号列に一旦変換し、
これを同図c1に示すように第1ビツトの“1”を
正パルスにし、第2〜5ビツトの“0”に対して
零レベル、第6ビツトの“1”は負パルス第7ビ
ツトの“1”は正パルスとして以下同様にバイポ
ーラ方式でパルス送出する。また、同図a2に示す
ような第1ビツトが“0”の符号列に対しては、
同図b2に示すように、第1ビツトのみ“1”にし
他はそのままにした符号列に変換し、これを同図
c2に示すように、第1ビツトの“1”に対して負
パルスを送出し第2ビツトの“0”に対しては零
レベル、第3ビツトの“1”に対しては正パルス
を送出する。以下同様にバイポーラ方式によつて
送出する。従つて、第6図c1またはc2に示す例か
ら理解されるように各バースト信号の直流的な不
平衡は高々±1に抑制されている。また、第1ビ
ツトは常に正または負のパルスとして送出される
ので各バーストは特別のバースト同期ビツトを附
加しなくてもバースト同期信号を有することがで
きる。すなわち、受信側において、バースト信号
の第1ビツトの正パルスまたは負パルスを、バー
スト同期信号として抽出すると共に、第1ビツト
の極性を判定し、更に整流する。そして、第1ビ
ツトの極性が正の場合はそのままにし、負の場合
は上記整流後のデジタル信号の第1ビツトのみ
“0”にしその他のビツトはそのままにして復号
する。例えば、第6図c1またはc2に示された場合
は、それぞれ同図a1またはa2に示すデジタル信号
に復号される。従つて、受信側において、バース
ト信号の第1ビツトが誤つて零レベルで受信され
たり、または極性が誤つて受信された場合、その
誤りは復号されたデジタル信号の第1ビツトに限
定され、他のビツトには波及しないという効果が
ある。次に、上述の符号化、復号化方式を実現さ
せる送受信装置の一例について述べる。 第7図は、この場合の送信装置の一例を示す。
すなわち、送信すべきデジタル信号8はORゲー
ト10および1ビツトのカウンタ32のデータ入
力Dへ供給される。そして、制御信号9により
ORゲート10はデジタル信号8の第1ビツトを
強制的に“1”にして出力する。カウンタ32は
端子LDに入力される前記制御信号9によりデジ
タル信号8の第1ビツトを格納する。一方、前記
ORゲート10の出力はANDゲート30で制御信
号7によりバースト長を制限された後ANDゲー
ト31,33および34に供給される。上記アン
ドゲート31は制御信号38によりANDゲート
30の出力をRZ符号化してカウンタ32のクロ
ツク入力Cpに供給する。カウンタ32は、デジ
タル信号8の第1ビツトを切期値として第2ビツ
ト以降ANDゲート30から出力される“1”の
数をカウントする。従つて、デジタル信号8の第
1ビツトが“1”の場合はカウンタ32の非反転
出力Qおよび反転出力は、それぞれ“1”およ
び“0”となるので、ANDゲート33の出力は
“1”,ANDゲート34の出力は“0”となる。
ANDゲート33および34の出力はそれぞれド
ライバー35および36を介してトランス37の
1次側に供給される。トランス37の1次側の中
点は電源Vに接続されており、第1ビツトに対応
して正パルスが伝送路3に送出される。一方、デ
ジタル信号8の第1ビツトが“0”の場合はカウ
ンタ32の非反転出力Qは“0”、反転出力は
“1”となるから、ANDゲート33および34の
出力はそれぞれ“0”および“1”となつて伝送
路3には負パルスが第1ビツトに対応して送出さ
れる。第2ビツト以降は、ANDゲート30の出
力が“0”のときは、ANDゲート33,34の
出力は“0”であり伝送路3は零レベルとなる。
また、カウンタ32はカウントを進めない。そし
て、ANDゲート30の出力に“1”があらわれ
るとカウンタ32はこれをカウントし、交互に
ANDゲート33および34に“1”を供給する。
従つて、伝送路3にはANDゲート30の出力の
“1”に対応して交互に正パルスおよび負パルス
が送出される。例えば、第6図a1またはa2に示す
デジタル信号8をORゲート10に入力させる
と、ORゲート10の出力には、それぞれ第6図
b1またはb2に示す信号があらわれ、同図c1または
c2に示す信号が伝送路3に送出されることにな
る。 第8図は、この場合の受信装置の一例を示す。
すなわち、伝送路3から受信される3値のバース
ト信号は、トランス27およびレシーバ24を介
して比較器42の(+)端子および比較器43の
(−)端子に入力する。比較器42の(−)端子
には正の規準電圧が接続されていて、受信バース
ト信号が正パルスのとさは比較器42の出力は
“1”となる。また、比較器43の(+)端子に
は負の規準電圧が与えられていて、受信バースト
信号が負パルスのとき比較器43の出力は“1”
となる。そして、上記両比較器の出力はORゲー
ト41を介してANDゲート20に入力させる。
すなわち、上記ORゲート41の出力は受信され
たバースト信号が整流された信号となる。一方、
同期回路44は、上記ORゲート41から出力さ
れるデジタル信号の第1ビツトを検出し、バース
ト同期信号をNANDゲート25に供給する。同
期回路44には、例えば先に、特願昭54−136158
で提案したようなバースト同期回路すなわち、受
信デジタル信号と自己の格納データとの論理和を
前記受信デジタル信号のクロツクで入力する記憶
回路と、前記論理和を生成する第1の論理回路
と、前記記憶回路の格納データが0かつ前記論理
和が1のときフレームパルスを生成する第2の論
理回路と、前記フレームパルスにより所定の値に
設定され前期クロツクあるいは前記クロツクに位
相同期したクロツクで計数を行うカウンタと、前
記カウンタの出力が前記受信デジタルが前記受信
デジタル信号の受信終了状態を示しているとき前
記記憶回路の格納データをクリアする第3の論理
回路とから構成すればよい。 そして、NANDゲート25の一方の入力は上
記同期回路44からの同期信号により、バースト
信号の第1ビツトに対応して“1”となり、もう
一方の入力には前記比較器43の出力が接続され
ている。従つて、NANDゲート25は3値のバ
ースト信号の第1ビツトが負パルスのときに限り
“0”を出力し、それ以外のときは“1”を出力
する。この結果、ANDゲート20はNANDゲー
ト25の出力が“0”のときは“0”を出力し、
それ以外のときはORゲート41の出力をそのま
ま出力する。例えば、第6図c1またはc2に示すバ
ースト信号が伝送路3より受信されたときは、
ORゲート41の出力にはそれぞれ同図b1または
b2に示す信号があらわれ、ANDゲート20によ
り同図a1またはa2に示す信号に復号される。従つ
て、この場合も前述の実施例と同様な効果を奏す
ることができる。 なお、上述では、伝送路3に送出する符号は
NRZ符号を用いているが、本発明はRZ符号に対
しても同様に適用することができる。この場合
は、例えば第4図に示した送信装置のデジタル・
アナログ変換器13の出力信号のパルス幅を狭く
し、または、第7図のANDゲート30の出力信
号をRZ符号化すればよい。一例として後者の場
合の送信装置の一部を第9図に示す。第9図にお
いて、ANDゲート130はORゲート10の出力
信号を制御信号7によりバースト長を制限すると
共に、制御信号38によりRZ符号化して出力す
るので、ANDゲート33および34を介して伝
送路3に供給される符号はRZ符号となる。 以上は、一方向のバースト通信を例に説明した
が、本発明は時間分割による双方向のバースト通
信に対しても適用可能である。この場合は、通信
装置は送信部と受信部を併せ備えて伝送路3に接
続され、かつ、送信路と受信路とを分離する伝送
路インタフエース回路を設ければよい。第10図
は3値符号を用いた場合の伝送路インタフエース
回路の一例を示す。すなわち、レシーバ24は自
己の送信信号を受信しないよう制御信号29によ
り送信時において受信動作を停止する。 なお、バースト信号の直流成分をさらに抑制す
るには、例えば特開昭54−163612に示されるよう
に、平衡用ビツトを付加すればよい。このように
平衡用ビツトを付加した場合でも、特別のバース
ト同期ビツトは不要であり、その分だけバースト
長が短くなるという本発明の特徴は保有される。 以上のように、本発明においては、バースト信
号の直流成分がよく抑圧されると共に、バースト
長を短かくすることができる。従つて、帯域幅の
狭い伝送路によつても多くの情報を伝送できると
いう効果を有する。経済的に伝送路を使用するこ
とが可能である。また、バースト信号の第1ビツ
トに符号誤りが生じても、この誤りは従来のよう
にバースト信号全体に波及しないから、誤り率を
向上し、高い信頼性のデジタル通信システムの提
供が可能となる。
【図面の簡単な説明】
第1図は本発明が適用されるデジタル通信シス
テムの一例を示す図、第2図および第3図は本発
明による多値符号の符号化、復号化の一例を説明
するためのタイムチヤートであり、第2図は2値
デジタル信号の第1ビツトが“1”の場合、第3
図は2値デジタル信号の第1ビツトが“0”の場
合を示す。第4図および第5図はそれぞれ本発明
の一実施例に使用する送信装置および受信装置の
一例を示すブロツク図、第6図は本発明による3
値符号の符号化および復号化の一例を説明するた
めのタイムチヤート、第7図および第8図は本発
明の他の実施例に使用する送信装置および受信装
置の一例を示す図、第9図は本発明をRZ符号に
適用した場合の送信装置の一例を示す図、第10
図は本発明を時間分割による双方向バースト通信
に適用するための一例を示す図である。 図において、1……送信装置、2……受信装
置、3……伝送路、11,15……レジスタ、1
2……フリツプフロツプ、13……デジタル・ア
ナログ変換器、14……選択回路、17……演算
ユニツト、21……アナログ・デジタル変換器、
22,24……同期回路、23……整流回路、3
2……カウンタ。

Claims (1)

  1. 【特許請求の範囲】 1 送信側から受信側へ伝送路を介してバースト
    信号の伝送を行い、 前記送信側では、2値の送信すべきデジタル信
    号列をその1以上のビツト毎に零レベルを含む2
    値または多値シンボルの絶対値に変換する変換則
    にしたがつて変換し、前記2値または多値シンボ
    ルのうち零レベルのシンボルは零レベルで、零レ
    ベル以外のシンボルは互いに逆極性である第1ま
    たは第2の極性をそれぞれ与えて信号列を作り、
    この信号列を前記バースト信号として前記伝送路
    へ送信し、 前記変換則は、前記1以上のビツトの最初のビ
    ツトが「0」であるときに多値シンボルの絶対値
    が零レベルになり得るものである バースト信号の伝送方式において、 前記送信側では、 前記送信すべきデジタル信号の第1ビツトが
    「1」の場合には、その送信すべきデジタル信号
    を前記変換則にしたがつて多値シンボルの絶対値
    に変換しかつバースト信号の第1シンボルに前記
    第1の極性を与え、 前記第1ビツトが「0」の場合には、その第1
    ビツトのみを反転した前記送信すべきデジタル信
    号を前記変換則にしたがつて多値シンボルの絶対
    値に変換しかつバースト信号の第1のシンボルに
    前記第2の極性を与え、 各バースト信号の第2シンボル以降の各シンボ
    ルに対してはそれぞれのシンボル以前における平
    均レベルの極性の逆極性を与え、その平均レベル
    が零レベルの場合にはその零レベルのシンボルを
    除く直前のシンボルの極性の逆極性を与えて送信
    し、 前記受信側では、 前記伝送路から受信されるバースト信号の第1
    シンボルよりバースト同期信号を抽出するととも
    に、それぞれのシンボルの絶対値を検出して前記
    変換則に対応する逆変換を行つて再生された2値
    のデジタル信号を得て、 前記第1シンボルの極性が前記第1の極性のと
    きはその再生された2値のデジタル信号を復号化
    された信号とし、前記第1シンボルの極性が前記
    第2の極性であるときにはその再生された2値の
    デジタル信号の第1ビツトのみを反転した信号を
    復号化された信号とする ことを特徴とするバースト信号の伝送方式。 2 前記変換則は、前記送信すべきデジタル信号
    列をその2ビツト毎に零レベルを含む多値シンボ
    ルの絶対値に変換する変換則であり、 前記多値シンボルは、その絶対値が、0,1,
    2,3のいずれかをとる多値シンボルである特許
    請求の範囲第1項に記載のバースト信号の伝送方
    式。 3 前記変換則は、前記送信すべきデジタル信号
    列をその1ビツト毎に2値の信号列に変換する変
    換則であり、 前記多値シンボルは、0,+1,−1のいずれか
    をとる多値シンボルである 特許請求の範囲第1項に記載のバースト信号の
    伝送方式。
JP56055531A 1981-04-15 1981-04-15 Transmitting system for burst signal Granted JPS57170652A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP56055531A JPS57170652A (en) 1981-04-15 1981-04-15 Transmitting system for burst signal
US06/368,235 US4464765A (en) 1981-04-15 1982-04-13 Burst signal transmission system
EP82103138A EP0062922B1 (en) 1981-04-15 1982-04-14 Burst signal transmission system
DE8282103138T DE3260525D1 (en) 1981-04-15 1982-04-14 Burst signal transmission system
CA000401010A CA1198824A (en) 1981-04-15 1982-04-14 Burst signal transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56055531A JPS57170652A (en) 1981-04-15 1981-04-15 Transmitting system for burst signal

Publications (2)

Publication Number Publication Date
JPS57170652A JPS57170652A (en) 1982-10-20
JPH0124387B2 true JPH0124387B2 (ja) 1989-05-11

Family

ID=13001305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56055531A Granted JPS57170652A (en) 1981-04-15 1981-04-15 Transmitting system for burst signal

Country Status (5)

Country Link
US (1) US4464765A (ja)
EP (1) EP0062922B1 (ja)
JP (1) JPS57170652A (ja)
CA (1) CA1198824A (ja)
DE (1) DE3260525D1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807231A (en) * 1986-03-08 1989-02-21 Honda Giken Kogyo Kabushiki Kaisha Multiplex communication method
KR930007937B1 (ko) * 1988-03-28 1993-08-21 마쯔시다덴기산교 가부시기가이샤 디지틀신호 자기기록 재생장치
US5022051A (en) * 1988-11-02 1991-06-04 Hewlett-Packard Company DC-free line code for arbitrary data transmission
US5438621A (en) * 1988-11-02 1995-08-01 Hewlett-Packard Company DC-free line code and bit and frame synchronization for arbitrary data transmission
US5065133A (en) * 1989-08-25 1991-11-12 The Siemon Company Method and apparatus converting digital signals to analog signals and simultaneous transmission of ac power and signals over wire conductors
DE69128616T2 (de) * 1990-11-13 1998-08-06 Hewlett Packard Co Gleichstromfreier leitungskode und bit- und rahmensynchronisation für beliebige datenübertragung
CA2170380A1 (en) * 1993-02-11 1994-08-18 O.S. Mogdil Telemetry and control system
US5796781A (en) * 1993-07-09 1998-08-18 Technitrol, Inc. Data receiver having bias restoration
JPH07212334A (ja) * 1994-01-13 1995-08-11 Fujitsu Ltd バースト伝送装置及びバースト伝送システム
US5970103A (en) 1996-09-06 1999-10-19 Townshend; Brent High speed communications system for analog subscriber connections
US6233275B1 (en) 1994-12-09 2001-05-15 Brent Townshend High speed communications system for analog subscriber connections
US5691998A (en) * 1995-05-10 1997-11-25 Teltrend Inc. Data transmission protection circuit with error correction
US5608397A (en) * 1995-08-15 1997-03-04 Lucent Technologies Inc. Method and apparatus for generating DC-free sequences
US5999571A (en) * 1995-10-05 1999-12-07 Silicon Image, Inc. Transition-controlled digital encoding and signal transmission system
US5825824A (en) * 1995-10-05 1998-10-20 Silicon Image, Inc. DC-balanced and transition-controlled encoding method and apparatus
US5974464A (en) * 1995-10-06 1999-10-26 Silicon Image, Inc. System for high speed serial video signal transmission using DC-balanced coding
US5943365A (en) * 1996-10-16 1999-08-24 Cirrus Logic, Inc. Device, system, and method for modem communication utilizing DC or near-DC signal suppression
US5926505A (en) * 1996-10-16 1999-07-20 Cirrus Logic, Inc. Device, system, and method for modem communication utilizing two-step mapping
PT927469E (pt) * 1997-02-20 2006-06-30 Brent Townshend Sistema de comunicacoes de alta velocidade para ligacoes analogicas de um assinante
EP1233587B1 (en) * 2000-10-13 2010-12-15 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for optical transmission
EP1283607B1 (en) * 2001-08-09 2005-11-16 Alcatel Receiver, sender, method and burst signal
EP1296457B1 (en) * 2001-09-21 2009-04-29 Ricoh Company, Ltd. Multi-level data processing for recording
JP5052256B2 (ja) * 2006-08-30 2012-10-17 パナソニック株式会社 データ通信装置及びデータ通信方法
WO2011102351A1 (ja) * 2010-02-19 2011-08-25 古河電気工業株式会社 パルス受信機およびバースト信号の受信方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL162008B (nl) * 1950-06-16 Koppers Co Inc Trekmachine met rupsbanden.
US3571794A (en) * 1967-09-27 1971-03-23 Bell Telephone Labor Inc Automatic synchronization recovery for data systems utilizing burst-error-correcting cyclic codes
FR2139665B1 (ja) * 1971-05-28 1973-05-25 Labo Cent Telecommunicat
US4003041A (en) * 1973-04-25 1977-01-11 De Staat der Nederlanden, te Deze Vertegenwoordigd door De Directeur-General der Posterijen, Telegraphie en Telefonie System for converting binary signals into shorter balanced ternary code signals
DE2346984B2 (de) * 1973-09-18 1975-10-30 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Übertragung von digitalen Informationen eines Zeitmultip lexfernmeldenetzes

Also Published As

Publication number Publication date
DE3260525D1 (en) 1984-09-13
JPS57170652A (en) 1982-10-20
CA1198824A (en) 1985-12-31
EP0062922A2 (en) 1982-10-20
US4464765A (en) 1984-08-07
EP0062922B1 (en) 1984-08-08
EP0062922A3 (en) 1983-02-16

Similar Documents

Publication Publication Date Title
JPH0124387B2 (ja)
US4408189A (en) Method and apparatus for code conversion of binary to multilevel signals
US4387460A (en) Supplementary information transmitting arrangement for a digital data transmission system
KR100303581B1 (ko) 데이타코딩및디코딩시스템
JPS62269443A (ja) 並列伝送方式
US5160929A (en) System for parallel communication of binary data via trinary transmission lines
US5614901A (en) Method and apparatus for providing data stream for cost effective transmission links
GB2110509A (en) Apparatus for and methods of processing digital data
US3968328A (en) Circuit for automatically correcting the timing of clock pulse in self-clocked pulse signal decoders
US5303265A (en) Frequency independent encoding technique and apparatus for digital communications
US7180886B2 (en) Synchronized data communication on a one-wired bus
CA1154539A (en) Code converter for polarity-insensitive transmission systems
US5253274A (en) Means to differentiate between commands and data on a communications link
US4346367A (en) Circuit for converting binary digital signals into pseudoternary A.C. pulses
US4928289A (en) Apparatus and method for binary data transmission
EP0065849B1 (en) Apparatus for code conversion of binary to multi-level signals
JPH0136294B2 (ja)
US4688226A (en) Code error overlaying in digital transmission signals
JPS6222293B2 (ja)
US4283789A (en) Data transmission method and devices for practicing said method
US4255813A (en) Dicode transmission system
JPH0611149B2 (ja) ディジタル加入者伝送回路
JPS5923946A (ja) デイジタル信号伝送の誤り訂正方式
JPH0511694B2 (ja)
JP2024044040A (ja) 送信装置および受信装置