DE3015449A1 - Signalverarbeitungssystem unter verwendung einer digitalen technik - Google Patents
Signalverarbeitungssystem unter verwendung einer digitalen technikInfo
- Publication number
- DE3015449A1 DE3015449A1 DE19803015449 DE3015449A DE3015449A1 DE 3015449 A1 DE3015449 A1 DE 3015449A1 DE 19803015449 DE19803015449 DE 19803015449 DE 3015449 A DE3015449 A DE 3015449A DE 3015449 A1 DE3015449 A1 DE 3015449A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- memory
- input signal
- sign
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/44—Signalling arrangements; Manipulation of signalling currents using alternate current
- H04Q1/444—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies
- H04Q1/45—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling
- H04Q1/457—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling with conversion of multifrequency signals into digital signals
- H04Q1/4575—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling with conversion of multifrequency signals into digital signals which are transmitted in digital form
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/16—Spectrum analysis; Fourier analysis
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Signalverarbeitungssystem unter Verwendung einer digitalen Technik
Die Erfindung betrifft ein Signalverarbeitungssystem unter Verwendung
einer digitalen Technik, insbesondere ein Tonsignaldetektorsystem in einem Telefonschaltsystem unter Verwendung einer digitalen
Signalverarbeitung.
Die bekannten Tonsignaldetektorsysteme in einem Telefonschaltsystem
sind auf einem Analogschaltkreis aufgebaut, welcher mehrere analog arbeitende Filter und analog arbeitende Verstärker aufweist. Demgemäß
weisen diese bekannten Systeme eine große Baugröße auf und da multiplexe Geräte nicht möglich sind, sind diese Systeme nicht
ökonomisch. Weiterhin ist eine regelmäßige Wartung in periodischen Zeitabständen erforderlich, damit die gewünschten Charakteristika
des Geräts eingehalten werden, da die analogen Bauteile in ihren Kennwerten durch unterschiedliche Einflüsse beeinflußt werden.
Eine bekannte digitale Technik zum Erfassen von Tonsignalen in
einem Telefonschaltsystem ist ein sog." Diskret Fourier Transform-"
030044/0864
8112/03/Ch/Gr _ 6 - 10. April 1980
System (DFTj, bei welchem das Eingangssignal bei jeder vorbestimmten
Periode T (Sek.) erfaßt wird, wobei die erfaßten Werte xQ, Xj, Xp>
χ, geliefert werden. Die Umformung wird ausgeführt zwischen
diesen erfaßten Werten und erfaßten Werten eines Referenzsignals der Frequenz f (Hz), welche die gleiche Frequenz ist wie die zu
erfassende. Auf diese Weise werden zwei Produktserien erhalten, nämlich s^ = X1- χ sin 2Tf fT^ und C1- = xi χ cos 2YfT1-. Diese
Serien werden jeweils in einer bestimmten Dauer akumuliert. Jeder 'der akumulierten Werte wird quadriert und die beiden quadrierten
Werte werden sodann miteinander addiert. Die Summe dieser Addition ergibt die Spektrumskomponente der Frequenz f des Eingangssignals.
Falls das Eingangssignal außer der Frequenz f weitere Frequenzkomponenten aufweist, dann werden diese bei dem obigen Rechenverfahren
unterdrückt. Das DFT-System ist geeignet, unter Verwendung von digitalen Komponenten aufgebaut zu werden, da lediglich diskrete
Werte des Eingangssignals erfaßt und verwendet werden. Im Falle eines digital aufgebauten Vermittlungssystems, wo die Kanalschalter
digitale Elemente umfassen, da die Schaltung durchgeführt wird, nachdem alle Telefonsignale in einen digitalen Code, wie
beispielsweise PCM umgesetzt wurden, hat das Diskret-Fourier-Transform-System (DFT) gute Aussichten, stark eingesetzt zu werden in
dem Multifrequenzsignalempfänger dieses Vermittlungssystems.
Die Figur 1 zeigt ein Ausführungsbeispiel eines konventionellen Signaldetektorsystems unter Verwendung des DFT-Systems. In Fig.
bilden die Bauteile 1 bis 6 den DFT-Schaltkreis, der, basierend auf dem DFT-Systemsdas Errechnen der Frequenzkomponenten ausführt.
Jedes Bauteil 1 bis 6 ist hierbei einer Frequenz f, bis fg zugeordnet.
Das Eingangssignal wird in Form eines PCM-Codes dem Eingangsanschluß 8 zugeführt. Dieses Eingangssignal wird multipliziert im
inneren Block IA des DFT-Schaltkreises 1 zu einem Signal sin21Tf, t
und cos 2iTfjt . Der Block IA umfaßt hierbei zwei Multiplikatoren
und eine Codegenerator (oder Oszillator) der Sinus- und Cosinusfolge. Der nächste Block IB umfaßt zwei Addierer und einen Speicher zur
kumulativen Kalkulation der Resultate des vorerwähnten Verfahrens.
030044/0864
8112/03/Ch/Gr . - 7 - 10. April 1980
Nachdem die kumulative Kalkulation für eine gegebene Anzahl von Perioden ausgeführt wurde, wird das Ergebnis dem Block IC zugeführt,
wo jedes der Resultate quadriert und die Quadrate sodann miteinander addiert werden. Der DFT-Schaltkreis 2 hat einen
gleichen Aufbau, jedoch werden die Frequenzen von Sinus und Cosinus abgeleitet von der Frequenz f~. Insgesamt sind sechs DFT-Schaltkreise
für unterschiedliche Frequenzen vorgesehen, so daß jede Komponente von sechs verschiedenen Frequenzen erhalten wird. Die
Ausgänge dieser DFT-Schaltkreise werden einem Entscheidungsschaltkreis 7 zugeführt, der bestimmt, ob jede der Frequenzkomponenten
einen vorbestimmten Signalpegel aufweist oder nicht. Vom Ergebnis dieses Entscheidungsprozesses wird die Beziehung der
Kombination zweier verschiedener Frequenzen geprüft. Auf diese Weise wird die numerische Information, die in dieser Kombination
enthalten ist, erhalten und gelangt als Ausgang zum Ausgangsanschluß 9. Bei Verwendung als Telefontonsignalernpfänger wird diese
so erhaltene numerische Information einer Vermittlungssteuervorrichtung des Telefonvermittlungssystems zugeführt.
Die vorerwähnte Arbeitsweise bedingt, daß die in den Blocks IA und
IB ausgeführten Multiplikationen und Additionen vollständig innerhalb
der Prüf- bzw. Abtastdauer des PCM-Eingangssignals durchgeführt
werden. Diese Dauer beträgt normalerweise 125 Microsekunden. Insbesondere der Multiplikator jedoch weist einen komplizierten
Schaltkreisaufbau auf mit einer relativ langsamen Arbeitsgeschwindigkeit infolge der Bitfortptlanzung. Falls bei dem bekannten
System eine Zeitteilung verwendet wird, um viele zeitgeteilte multipiexe PCM-Eingangssignale verarbeiten zu können, dann wird
das Multiplexsystem begrenzt durch die Arbeitsgeschwindigkeit des Multiplikators im Block IA. Dies ist der Nachteil des Stands der
Technik. Beim Stand der Technik ist ein komplizierter Aufbau mit vielen teuren Multiplikatoren vorhanden, was zu einem hohen Preis
und einer geringen Zuverlässigkeit führt.
Es besteht daher die Aufgabe, das Tonsignaldetektorsystem so auszubilden,
daß die Multiplikation einfach und rasch ausgeführt wird.
030044/0864
8112/03/Ch/Gr - 8 - 10. April 1980
Bei der Lösung wird im Prinzip davon ausgegangen, daß bei der diskreten
Fourier'sehen Transformation ein Digitalspeicher abgefragt
wird.
Gelöst wird diese Aufgabe mit den Merkmalen des Anspruches 1. Vorteilhafte
Ausgestaltungen sind den Unteransprüchen entnehmbar. Ausführungsbeispiele werden nachfolgend anhand der Zeichnungen
näher erläutert. Es zeigen:
Fig. 1 ein Blockdiagramm eines bekannten DFT-Schaltkreises;
Fig. 2 ein Blockdiagramm eines Signaldetektorsystems gemäß der vorliegenden Erfindung;
Fig. 3 die Multiplikation des Eingangssignals und des Bezugssignals;
Fig. 4 ein Blockdiagramm eines Sinuskomponenten-Umrechnungsschaltkreises;
Hg. 5 ein Blockdiagramm eines Quadrierschaltkreises;
Fig. 6 ein Blockdiagramm eines zweiten Ausführungsbeispiels
des Signaldetektorsystems;
Fig. 7 eine Erläuterung der Cosinus- und Sinussignale der Frequenzen f^ (2400 Hz) und f2 (2600 Hz).
Fig. 8 ein Blockdiagramm eines DFT-Umsetzungsschaltkreises;
Fig. 9 ein Blockdiagramm eines Akkumulationsschaltkreises;
Fig. 10 ein Blockdiagramm eines Quadrierschaltkreises und eines Addierers;
- 9 030044/0864
8112/03/Ch/Gr - 9 - 10. April 1980
Fig. 11 ein Blockdiagramm eines Entscheidungsschaltkreises;
Fig. 12 ein Blockdiagramm eines anderen Ausführungsbeispiels des Signaldetektorsystems;
Fig. 13 ein Zeitdiagramm zur Verdeutlichung der Arbeitsfolge
des Systems nach Fig. 12;
Fig. 14 ein Zeitdiagramm der akkumulierten Zeit;
Fig. 15 die Beziehung zwischen der allgemeinen erfaßten Zahl und der Koeffizientzahl;
Fig. 16 die Kurve zwischen der Koeffizientzahl und dem
Wert des Koeffizienten .
Fig. 17 ein Blockdiagramm des Koeffizientzahlgenerators;
Fig. 18 die Gedächtniskarte des Speichers 274;
Fig. 19 ein Blockdiagramm eines zweiten Ausführungsbeispiels des Koeffizientenzahlgenerators;
Fig. 20 eine Darstellung zur Erläuterung der Arbeitsweise des Systems nach Fig. 19;
Fig. 21 ein Zeitdiagramm zur Erläuterung der Arbeitsweise des Systems nach Fig. 19 und
Fig. 22 eine Darstellung der Erzeugung der Speicherwerte für die Multiplikation.
Die Fig. 2 zeigt ein Blockdiagramm eines ersten Ausführungsbeispiels
eines Signaldetektorsystems. Es besteht aus einem Signaleingangsanschluß 10, einem PCM-Decoder 11, einem Sinuskomponenten-
- 10 -
030044/0864
8112/03/Ch/Gr - 10 - 10. April 1980
Umsetzungsschaltkreis 12a, einem Cosinuskomponenten-Umsetzungsschaltkreis
12b, den Akkumulatoren 13a und 13b, den Quadrierschaltkreisen 14a und 14b, einem Addierer 15, einem Entscheidungsschaltkreis 16 und einem Ausgangsanschluß 17 für das erfaßte
Signal. Der Signaleingangsanschluß 10 ist verbunden mit einer Außenleitung eines Telefonvemiittlungssystems. Die Schaltung nach
Fig. 2 ermittelt, ob im Eingangssignal eine Frequenzkomponente mit einem Pegel höher als einem bestimmten Schwellwert vorhanden
ist und übermittelt das ermittelte Resultat dem Vermittlungssystem. Die spezielle Frequenzkomponente ist ein Tonsignal zur Steuerung
des Vermittlungssystems.
Das am Eingangsanschluß Io anliegende analoge Signal wird mittels
eines konventionellen PCM-Decoders 11 in eine digitale Form umgesetzt.
Im vorliegenden Fall weist der PCM-Code ein sogenanntes μ - law-Signal mit einer Tastdauer von 125 Microsekunden auf. Bei
Verwendung eines digitalen Vermittlungssystems weist das Eingangssignal am Eingangsanschluß 10 natürlich eine digitale Form
auf, so daß der Decoder 11 entfallen kann.
Das decodierte PCM-Signal wird den Schaltkreisen 12a und 12b zugeführt,
welche die Sinuskomponente und die Cosinuskomponente der zu erfassenden Frequenz errechnet. Es sei vorausgesetzt, daß das
Eingangssignal χ (nT) ist, wobei T = 125 Microsekunden, also die
Tastdauer und η eine ganze Zahl (n = 1, 2, 3 ) ist. Die Ausgänge
s (i) und c^i) der Schaltkreise 12a und 12b sind wie folgt:
s (i) = x(iT) x sin (i2VfT)
c (i) = x(iT) χ cos (i'2VfTj.
c (i) = x(iT) χ cos (i'2VfTj.
Der Aufbau der Schaltkreise 12a und 12b wird später beschrieben. Die Rechnung in den Schaltkreisen 12a und 12b wird ausgeführt zu
jedem Zeitpunkt, wenn ein Eingangssignal auftritt. Die Ergebnisse werden über eine bestimmte Zeit (NXT) in den Schaltkreisen 13a und
13b akkumuliert. Es handelt-sich hierbei um Akkumulatoren üblichen
Aufbaus. Deren Ausgänge lauten wie folgt:
-11-
0 30044/0864
8112/03/Ch/Gr - 11 - 10. April 1980
N-I
S = S s(i)
i-D
i-D
N-I
c = D
i-D
Beide Ausgänge werden durch die Quadrierschaltkreise miteinander quadriert und sodann durch den Summierschaltkreis summiert, der in
konventioneller Digitaltechnik ausgeführt sein kann. Der Ausgang
? 2 P des Summenschaltkreises 15 beträgt P = S + C . Während dieses
Prozesses werden Frequenzkomponenten des Eingangssignals mit Ausnahme des bestimmten Signals f gegeneinander aufgehoben und
einer großen Dämpfung unterworfen, so daß der Wert P proportional der Komponente f wird.
Das vorliegende Ausführungsbeispiel verwendet Sinus- und Cosinuswellen
als Bezugswellen. Es ist jedoch möglich, diese Sinus- und Cosinuswellen ganz allgemein durch zwei Arten von orthogonalen
Funktionen zu ersetzen. Die beschriebenen Sinus- und Cosinusformen stellen also nur ein Ausführungsbeispiel dar.
Der Entscheidungsschaitkreis 16 wird verwendet zur Entscheidung darüber, ob die Komponente f des Eingangssignals einen vorbestimmten
Schwellwert überschreitet. Der Ausgang des Summierschaltkreises 15 wird einem Schaltkreis 16 zugeführt, der diesen
Ausgang vergleicht mit vorbestimmten Werten einer .oberen und unteren Grenze. Lediglich wenn der Ausgang innerhalb dieser beiden
Grenzwerte liegt, wird dem Ausgangsanschluß 17 ein Signal zugeführt, das den Empfang eines Tones mit der Frequenz f signalisiert.
Der Entscheidungsschaltkreis 16 ist konventionell aufgebaut.
Der Aufbau und die Arbeitsweise des Sinuskomponentenkonverterschaltkreises
12a wird nachfolgend erläutert. Fig. 3 zeigt ein
- 12 -
030044/0864
8112/03/Ch/Gr - 12 - · 10. April 1980
Diagramm der Multiplikationsbeziehung zwischen dem Eingangssignal x(t) und der Sinusbezugswelle zYft. Das Eingangssignal wird in
regelmäßigen Intervallen während der PCM-Decodierung abgetastet. Um das Produkt des Eingangssignals mal der Referenzwelle bei
jeder Tastdauer zu erhalten, werden bei den konventionellen und
bekannten Systemen beide Werte durch einen Multiplizierer miteinander multipliziert. Hierdurch entsteht ein komplizierter und
teurer Schaltungsaufbau. Gemäß dem vorliegenden Ausführungsbeispiel ist unter Verwendung eines ROM eine Multiplikationstabelle
vorgesehen, wodurch ein Ausgang erzeugt wird, der äquivalent ist diesem Rechenvorgang bei Zugriff in die Multiplikationstabelle.
Es sei vorausgesetzt, daß die Tastdauer 125 Microsekunden und die zu erfassende Frequenz f = 2666,7 Hz ist, dann erscheinen drei
Werte sinO, sin2/3if und sin 4/3ΊΓ wiederholend als Abtastwerte
bei der Bezugswelle. Andererseits ist das Eingangssignal digitalisiert und wenn es durch 8 Bits codiert ist, dann sind insgesamt
28 = 256 Werte vorgesehen, so daß, nicht berücksichtigt die positiven
und negativen,Polaritäten 128 Amplitudenwerte für den absoluten
Wert übrig bleiben. Bei Multiplikationen des Eingangssignals
mit der Bezugswelle sind lediglich dreimal 128 Muster als mögliche Kombinationen für den praktischen Gebrauch von Bedeutung. Da
sinO = 0 ist, wird die Multiplikation mit sinO wiederum 0, so
daß 2 χ 128 Kombinationen praktisch möglich sind.
Die Fig. 4 zeigt ein Blockdiagramm eines Beispiels eines Sinuskomponentenkonverters
12a.
Die modulierten PCM-Eingangssignale werden von den Eingangsleitungen
21 parallel zugeführt.Gleichzeitig wird ein Zeittakt einer Abtastzeit zugeführt über die Leitung 22 einem Dreierzähler. Die
Speicher 23 und 24 umfassen Festwertspeicher (ROM) mit jeweils 128 Worten, wobei jedes Wort durch sieben Bits adressierbar ist, die
den Wert der Amplitude darstellen. Im Eingangssignal ist weiterhin noch ein Polarbit vorhanden. Der Ausgang des Dreierzählers 25
- 13 -
030044/0864
8112/03/Ch/Gr - 13 - 10. April 1980
bestimmt, welcher Speicher 23 oder 24 adressiert wird. In jedem der Speicher 23 oder 24 ist jedes Wort, das von den Amplitudenbits
des Eingangssignals adressiert wird, als Rechenwert gespeichert nämlich in Form( Eingangsampl itudenwertj χ sin2/3'¥r bzw.
(Eingangsamplitudenweri) χ sin 4/3ΊΓ. Es handelt sich hierbei um
die Multiplikationstabelle. Der Dreierzähler 25 bestimmt eine
dieser beiden Tabellen.
Zur Abtastzeit tQ öffnet der Dreierzähler 25 das Gatter 27, so
daß die Ausgangswerte bei 28 alle 0 sind. Dies entspricht einer Multiplikation der Eingangswerte mit SinO = 0. Zum nächsten Zeitpunkt
t, wird die Multiplikationstelle im Speicher 23 bestimmt, so daß das Eingangssignal ein bestimmtes Ergebnis aus dem Speicher
23 ausliest, das nach seiner Ausgabe dem Ausgang 28 zugeführt wird. Zu dieser Zeit wandert das Polarbit durch das EX-OR-Gatter
26, wobei der Wert nicht verändert wird. Auf diese Weise wird die Multiplikation mit sin2/3*V (eine positive ganze Zahl) ausgeführt.
Zum Zeitpunkt t2 wird der Speicher 24 angesteuert und
das Polarbit wird am Gatter 26 mit seinem Vorzeichen umgedreht, wodurch eine Multiplikation mit sin4/3Tf (einer negativen ganzen
Zahl) ausgeführt wird. Da im vorliegenden Fall sin4/3'V =
-sin2/3Y ist, sind die Absolutwerte beider Koeffizienten gleich
und beide Inhalte gleich, so daß ein Speicher den anderen ersetzen kann. Auf diese Weise kann die Zahl der erforderlichen
Speicher weiter vermindert werden.
Der Aufbau des Cosinuskomponentenkonverters 12b entspricht demjenigen
des Schaltkreises 12a mit Ausnahme, daß die gespeicherten Werte der Referenzwelle cosO = 1, cos2/3T( , cos4/3f = cos2/3if
sind. Demzufolge kann der Schaltkreis 12b gleich ausgebildet sein wie der Schaltkreis 12a mit Ausnahme, daß die Speicherinhalte der
hestwertspeicher andere sind und daß die Vorzeichenumkehrung durch das
Polarbits nicht notwendig ist. Weiterhin kann der Dreierzähler in Fig. 3 für beide Schaltkreise 12a und 12b gemeinsam verwendet werden.
Es ist auch möglich, daß die Speicherwerte für Sinus und die
- 14 -
030044/0864
8112/03/Ch/Gr - 14 - 10. April 1980
Speicherwerte für Cosinus gespeichert sind in unterschiedlichen
Bereichen des gleichen Speicherchips und der Zugriff ausgeführt wird durch Zeitschaltung.
Wenn die Multiplikation ausgeführt wird durch einen digitalen Operationsschaltkreis, dann muß das Codeformat des PCM-Eingangssignals
ein linearer Code sein. In PCM-Systemen jedoch werden allgemein nicht!ineare Codes durch kompandierendes Decodieren verwendet.
Bei den Schaltkreisen gemäß dem Stand der Technik war es daher erforderlich, einen Vorschaltkreis zu verwenden, der den
kompandierten Eingangscode in einen linearen Code umwandelt. Gemäß der vorliege-de" Erfindung kann jedoch das PCM-Eingangssignal
direkt für den Zugriff in die Speicher verwendet werden, so daß es nicht notwendig ist, den Eingangscode in einen linearen Code
umzuwandeln, so daß ein Codeumwandler entfallen kann.
Die Arbeitsweise zur Erzeugung der Codes, welche in den Speicher 23 in Fig. 4 eingelesen werden, ist folgende: Vorausgesetzt, daß
das PCM-Eingangssignal dem ^-Gesetz entspricht, dann entspricht die Beziehung des Codes aus sieben Bits mit Ausnahme des Polarbits
den Analogwerten der CC.I.T.T. Empfehlung G.711. Beispielsweise
entspricht ein PCM-Code "0000000" einem Analogwert von 8031 und der PCM-Code "0000001" dem Analogwert 7775. Da
andererseits sin2/3Y des Koeffizienten gleich 0,8660 ist, dann
ist die Multiplikation des Codes "0000000" mit 51^2/3^ gleich
8031 χ 0,8660 = 6954,8 im Analogwert. Um die Summierung in der
nachfolgenden Stufe ausführen zu können, wird dieser Analogwert umgesetzt beispielsweise in einen linearen PCM-Code von 13 Bits,
wobei als Ergebnis xQ = 1101100101011" entsteht. Entsprechend gilt
7775 χ 0,8660 = 6733,2 für den Code "0000001", wobei für diesen Analogwert sich ein Linearcode x, = "1101001001101" ergibt. Demzufolge
wird der lineare PCM-Code xQ eingespeichert in die Speicherstelle des Speichers 23, welche vom Eingangscode "0000000"
angesteuert wird. Entsprechend wird X·, eingespeichert an die
Adressenstelle, welche vom Eingangswert "0000001" angesteuert wird.
- 15 -
030044/0864
8112/03/Ch/Gr - 15 - 10. April 1980
Für alle Eingangscodes werden auf diese Weise die Werte errechnet und sodann eingespeichert in den Speichern.
Als nächstes werden die Quadrierkonverterschaltkreise 14a und 14b beschrieben. Wie die Fig. 5 zeigt, besteht der Quadrierschaltkreis
aus einem Eingangssignalanschluß 31, einem ROM-Festwertspeicher 32 und einem Ausgangssignalanschluß 33. Uie Funktion
dieses Schaltkreises besteht darin, daß ein Eingangsdigitalsignal Di eingegeben wird, welches einem Analogwert a entspricht
und ein Digitalsignal Do ausgegeben wird, das dem Analogwert a entspricht. Demgemäß wird das Eingangssignal Di am Eingangssignalanschluß
31 betrachtet als Adressensignal, das den Zugriff zu einer bestimmten Speicherstelle des Speichers 32 ermöglicht.
Im Speicher erfolgt der Zugriff zur Speicherstelle und es wird
ein Digitalsignal Do ausgegeben, welches dem Analogwert a entspricht,
wobei diese Werte zuvor errechnet und eingelesen wurden. Im Speicher 32 sind somit alle Quadratwerte der möglichen Eingangssignale in digitaler Form gespeichert und können auf diese Weise
rasch abgegriffen werden. Da ein bestimmtes Quadratsignal Do an der Speicherstelle vorhanden ist, welche vom Eingangssignal
Di angesteuert wird, kann die erwartete Quadratfunktion rasch erhalten werden. Der Zugriff und das Auslesen durch die Adresse
kann durchgeführt werden unter Verwendung konventioneller Speicher.
Für den Fall, daß die Bitzahl in einem Wort des Eingangssignals η-Bits beträgt, dann wird eine Zahl von Speicherwörtern gleich 2n
benötigt. Ist η groß, dann beeinflußt die Polarität des Eingangssignals das Ergebnis der Quadrierung nicht, so daß diese Polarität
unberücksichtigt bleiben kann, so daß das Eingangssignal um ein Bit vermindert werden kann. Für den Fall,daß beim Codierungsschema des Eingangssignals das Polarbit plus Amplitudensystem ist,
dann kann das Polarbit entfallen. Für den Fall, daß das Codierungsschema umgekehrt ist, dann braucht das Polarbit nur dann den
Generatorschaltkreis zu durchwandern, wenn es negativ ist. Weiterhin können weniger signifikante Bits des Eingangssignals unterdrückt
werden, so daß die erforderliche Speicherkapazität weiter
vermindert werden kann. Obwohl in diesem Fall die Fehlermöglichkeit
- 16 -
Q300U/0864
8112/03/Ch/Gr - 16 - . 10. April 1980
bei den Ergebnissen erhöht wird, so wird doch die Funktion hierdurch
praktisch nicht beeinträchtigt, insbesondere wenn mehr als 8 bis 12 Bits verwendet werden.
Da der Quadrierkonverterschaltkreis 14b den gleichen Aufbau hat wie der Schaltkreis 14a und die Inhalte beider Speicher gleich
zueinander sind, ist es möglich, lediglich einen dieser Schaltkreise vorzusehen, der dann taktweise über eine Zeitmultiplexsteuerung
angesteuert wird.
Als alternative Form eines Quadrierkonverterschaltkreises ist es möglich, einen Schaltkreis vorzusehen, der lediglich absolute
Werte erzeugt. In diesem Fall werden die resultierenden Charakteristika der Tonerfassung geringfügig gestört, was jedoch nicht
von erheblichem Einfluß ist. Der vorerwähnte Schaltkreis zur Erzeugung absoluter Werte kann einfach realisiert werden durch Entfernen
des Polarbits oder des Vorzeichengenerators unter Verwendung bekannter Techniken.
Die Fig. 6 zeigt das Blockdiagramm eines weiteren Ausführungsbeispiels
zum Erfassen von Vermittlungssignalen nach dem Signalsystem Nr. 5 des Telefonvermittlungssystems nach der CCITT Empfehlung.
In diesem Anwendungsfall sind zwei Tonsignalfrequenzen zu erfassen, nämlich f, = 2400 Hz und f2 = 2600 Hz. Hierbei sind
drei Fälle zu unterscheiden, nämlich die Fälle, in denen entweder die Frequenz f, oder f~ empfangen werden und der Fall, wo
beide Frequenzen gleichzeitig auftreten. Hiervon abgesehen ist ein vierter Fall möglich, nämlich der, daß keine der Frequenzen
auftritt. Bei dem Ausführungsbeispiel nach Fig. 6 werden diese vier Fälle insgesamt voneinander unterschieden, wobei diese vier
Zustände die übermittelten Steuerinformationen zum Steuern des Vermittlungssystem darstellen.
Das System nach Fig. 6 besteht aus einem analogen Eingangssignalanschluß
51, einem PCM-Decoder 52, einem DFT-Konverter 53, einem Akkumulator 54, einem Quadrierer und Summierer 55, einem Entscheidungsschaltkreis
56 und einem Ausgangssignalanschluß 57.
- 17 -
030044/086A
8112/03/Ch/Gr - 17 - 10. April 1980
Ein in der Telefonleitung auftretendes Signal wird dem Eingangsanschluß 51 zugeführt. Der PCM-Decoder 52, welcher konventionell
aufgebaut sein kann, setzt das analoge Eingangssignal in ein PCM-Signal um. Hierbei kann ein PCT-Decoder für jeden Analogeingang
vorgesehen sein, es ist jedoch auch möglich, einen PCM-Decoder für mehrere Analogeingänge vorzusehen, der dann in
multiplexer Arbeitsweise betrieben wird. Beide Methoden sind konventionell und vom Stand der Technik her bekannt. Wird dem
Eingangsanschluß bereits ein PCM-moduliertes Signal zugeführt, dann kann der PCM-Decoder entfallen, wie dies bereits beim ersten
Ausführungsbeispiel erwähnt wurde. Der DFT-Konverter führt Multiplikationen der Eingangssignale sowohl mit den Sinus- als auch
mit den Cosinuskoeffizienten der zu erfassenden Frequenzen f,
und fp unter Verwendung von ROM-Festwertspeichern aus.
Fig. 7 zeigt ein Zeitdiagramm, wobei die Cosinus- und Sinuswellenformen
von fj = 2400 Hz und f2 = 2600 Hz bei T = 125 Microsekunden
abgetastet werden. Diese Werte sind Koeffizienten, welche mit dem Eingangssignal multipliziert werden. Zieht man die
Periodizität der Wellenform in Betracht, dann sind die erforderlichen Koeffizientenwerte begrenzt auf elf Arten, wie in
Tabelle 1 gezeigt.
C1 = cos ^ iir , i -- 0,1,2 , 10
Da Cg = 1,0 und C-,Q = 0,0 ist, sind nur neun Arten von Koeffizienten
für die Multiplikationen von Bedeutung.
- 18 -
030044/0864
8112/03/Ch/Gr
10. April 1980
Zeit punkt |
fi ( | 2400 Hz ) | 0 bis 9 | f2 ( | 2600 | Hz ) |
O | cos | cos | sin | |||
r-l | Co | C0 | Cio | |||
2 | C4 | Ci | ι C9 |
|||
' 3 | C6 | C2 | Ca | |||
4 | - C8 | C3 | C7 | |||
5 | - C4 | C4 | C6 | |||
6 | - C0 | C5 | Cs | |||
7 | - C4 | C6 | C4 | |||
8 | - C8 | C7 | C3 | |||
9 | C8 | Ca | C2 | |||
10 | C4 | C9 | Ci | |||
11 | sin | Cio | Co | |||
12 | Cio | - C9 | Ci | |||
13 | C6 | - Ca | C2 | |||
14 | C2 | - C7 | C3 | |||
15 | C2 | - C6 | C, | |||
16 | C6 | - C5 | ι | C5 | ||
17 | Cio | - Cw | j | C6 | ||
18 | - C6 | - C3 | C7 | |||
19 | - C2 | - C2 | i | Ca | ||
- C2 | - Ci | I | C9 | |||
- C6 | ||||||
Wiederholung der | ||||||
Koeffizienten | ||||||
von | ||||||
--fi-
030044/0864
8112/03/Ch/Gr - 19 - 10. April 1930
Da andererseits die Eingangssignale einer Wertung unterworfen werden,
bleiben beispielsweise im Fall eines 8 Bit-Codes lediglich 2 = 128 Pegel übrig, unter Außerachtlassen der positiven und
negativen Polaritäten. Der DFT-Konverter 53 umfaßt einen Festwertspeicher, in welchem alle Multiplikationen des Eingangssignals mit
den Koeffizienten C^ gespeichert sind in Form der vorerwähnten
Tabelle. Die Fig. 8 zeigt ein Beispiel eines DFT-Konverters mit den Abrufspeichern 72 und 74, einem Zähler 73 und einem EX-OR-Gatter
76.
Das PCM-Eingangssignai wird von den Eingangsanschlüssen 71a und 71b
zugeführt. Hierbei ist 71a der Eingangsanschluß für das Polarbit und der Anschluß 71b der Anschluß für die insgesamt sieben Amplitudenbits.
Ein Takteingangsanschluß 71c ist vorgesehen, über welchen Taktsignale simultan mit dem PCM-Zeitzählsignal zugeführt
werden und zwar viermal während einer Zeitzählung. Bei dem Zähler 73 handelt es sich um einen Zähler üblichen Aufbaus, der zurückstellt,
nachdem er 80 Takte gezählt hat. Der Speicher 74 speichert 80 Worte, von denen jedes Wort 1 Bit umfaßt zur Anzeige der Polarität
und 4 Bits zum Ansteuern eines der 11 Segmente des ROM 72. Die Ausgänge werden den Ausgangsleitungen 75A und 75B zugeführt, üie
11 Segmente des ROM 72 speichern die Multiplikationstabelle mit
den Koeffizientenwerten Cn, C, C« und C,q. Durch das am
Eingangsanschluß 71b anlieende PCM-Signal wird ein Wort bzw. eine
Speicherstelle in jedem Segment angesteuert. Der Code, der an der angesteuerten Stelle gespeichert ist, wird dem Ausgangsanschluß 77b
zugeführt. Dieser Code entspricht dem Multiplikationswert des Eingangssignals mit einem Koeffizienten C=. Die Reihenfolge, mit
welcher die Segmente bestimmt werden, bzw. angesteuert werden, ist folgende: Als erstes werden vier Koeffizienten in der ersten Reihe
von Tabelle 1 aufeinanderfolgend bestimmt, sodann bei der nächsten Zeitzählung aufeinanderfolgend die Koeffizienten der zweiten Zeile.
Falls im ROM 74 die Segmentzahlen zuvor in dieser Reihenfolge gespeichert wurden, dann wird das RuM 74 zyklisch durch den Zähler
73 adressiert bzw. angesteuert, so daß aus der Multiplikationstabelle,
welche im ROM 72 gespeichert ist, die Koeffizientenwerte
- 20 -
03G0U/0864
8112/03/Ch/Gr - 20 -- 10. April 1980
korrekt ausgewählt werden. Das Polarbit des Eingangssignals wird einem EX-OR-Gatter 76 zugeführt und das die inverse Operation anzeigende
Bit, welches vom ROM 74 ausgegeben wird, wird ebenfalls dem Schaltkreis 76 über die Signal leitung 75a zugeführt, so daß
die Polarität umgedreht wird und am Ausgangsanschluß 77a anliegt, wenn der Koeffizient C- negativ ist.
Um die Beschreibung zu vereinfachen, wurde vorstehend eine zeit-■multiplexe
Arbeitsweise nicht berücksichtigt, jedoch kann eine solche einfach angewendet werden. Hierbei werden N-Kanäle mehrfach
ausgenutzt, so daß eine Anzahl von η PCM-Signalen aufeinanderfolgend
während der Zeitdauer T = 125 Microsekunden zugeführt werden. In diesem Fall treten am Takteingang 71c viermal mehr Impulse auf als
bei der Kanalzeitzählung mit einer Rahmenzeit für jeweils 125 Microsekunden. Der Zähler 73 umfaßt zwei Zählergruppen, von denen der
eine ein Viererzähler ist, welcher vier Kanaltakte zählt, während der andere ein Zwanzigerzähler ist, der die Zeitrahmentakte zählt.
Beide Ausgänge werden miteinander kombiniert und dienen als Adressensignal für das ROM 74. Bei diesem System werden vier Koeffizientenmultiplikationsresultate
des Cosinus und des Sinus von f·, und des Cosinus und des Sinus von fp dem Ausgangsanschluß in
einer Zeitfolge für jeden Kanal zugeführt. Da bei C-,Q = 0 das
Multiplikationsergebnis stets Null ist bei allen Eingangswerten weisen alle Worte im Segment mit dem Faktor C-.Q stets den Speicherwert 0 auf. Demgemäß können diese Speicherstellen entfallen, so
daß der Inhalt des ROM 72 weiter vermindert werden kann, wobei ein
zusätzlicher Schaltkreis mit dem Ausgangsanschluß 77b verbunden ist, der ein O-Code zuleitet, wenn ein Segment mit einem entsprechenden
Faktor C-,q angesteuert wird.
In Fig. 9 ist im Blockdiagramm der Aufbau des Akkumulators 54 wiedergegeben.
Dieser Akkumulator 54 umfaßt eine Summierschaltung 82, Speicher 83a, 83b, 83c und 83d, einen Selektor 84 und einen Zähler
86. Dem Schaltkreis 54 werden die Ausgangssignale des DFT-Konverters 53 über den Anschluß 81 zugeführt und dieser Schaltkreis 54
akkumuliert die Sinus- und Cosinuskomponenten der Frequenzen f,
- 21 -
030044/0864
8112/03/Ch/Gr - 21 - 10. April 1980
und f„ über eine bestimmte Zeitdauer von beispielsweise 20 Millisekunden.
Das Signal am Eingangsanschluß 81 ist eine Folge von Signalen Cosinus von f, Sinus von f, Cosinus von fp und Sinus von
f?. Der Zähler 86 wird mit 1/4 der Takte der Abtastung beaufschlagt und
zwar durch einen Anschluß 86a.Er zählt die Anzahl von Takten mittels
des Viererzählers und steuert somit die vier Speicher 83a bis 83d zyklisch und aufeinanderfolgend über die Adressenleitung 86b an.
Der Zähler 86 ist weiterhin mit einem 160er Zähler ausgerüstet zur ' Ausgabe der Speicherinhalte an den Selektor 84 und zwar jeweils
dann, wenn die vier Speicher 160 mal beaufschlgt wurden. Der Schaltkreis 86 stellt die jeweils ausgelesenen Speicherinhalte
für den nächsten Zählrythmus zurück.
Der Summierer 82 addiert das Eingangssignal zu den Inhalten der Speicher 83 a bis 83d , in welchem die vorherigen Multiplikationswerte gespeichert wurden. Demgemäß werden die vier Speicher 160 mal
mit Werten von Cosinus und Sinus von f, und f~ angesteuert. Da die
Tastdauer des Eingangssignals mit 125 Microsekunden festgelegt ist, entspricht jede der 160 Zeitakkumulationen 160 mal 125 Microsekunden
= 20 Millisekunden. Die Resultate dieser Akkumulation werden zugeführt dem Ausgangsanschluß 87 in einer zeitlichen Aufeinanderfolge
über den Selektor 84.
Die Fig. 10 zeigt den Aufbau des Quadrierers und des Summierers 56. Dieser Schaltkreis umfaßt einen Speicher 91 für die Quadratumwandlung,
Pufferspeicher 92a, 92b, 92c und 92d, Addierer 93a und 93b und einen Taktschaltkreis 95. Der Speicher 91 zur Quadratumwandlung
ist der gleiche wie der Quadratumwandler bei dem ersten
Ausführungsbeispiel nach Fig. 5. Entsprechend der Eingangszeitzählung können die Ausgänge des Speichers 91 klassifiziert
werden in vier Gruppen, d.h. in eine Cosinusbeziehung von f·,, eine
Sinusbeziehung von f,, eine Cosinusbeziehung von f~ und eine Sinusbeziehung
von fg. Diese vier Gruppen werden in den Pufferspeichern
92a bis 92d für eine Zeitdauer gespeichert. Der Taktschaltkreis 95 umfaßt einen Viererzähler zur Bestimmung der Pufferspeicher, welche
simultan mit den Taktimpulsen der vorhergehenden Stufe angesteuert
- 22 -
030044/0864
8112/03/Ch/Gr - 22 - 10. April 1980
werden. Die Summierer 93a und 93b summieren die Signale der zwei
auf f-, und f9 bezogenen Gruppen, so daß die Resultate von (cos)
2
+ (sin) bezogen auf f, am Ausgangsanschluß 94a auftreten und die entsprechenden Ergebnisse bezogen auf fp am Ausgangsanschluß 94b.
+ (sin) bezogen auf f, am Ausgangsanschluß 94a auftreten und die entsprechenden Ergebnisse bezogen auf fp am Ausgangsanschluß 94b.
Die Fig. 11 zeigt den Aufbau des Entscheidungsschaltkreises 55. Er umfaßt Komparatoren 102a und 102b und einen Festcodegenerator
iO3. Eingangsanschllisse 101a und 101b sind verbunden mit den Ausgangsanschlüssen
94a und 94b in Fig. 9. In den Festcodegenerator 103 wurden zuvor eingespeist die Signalwerte nach dem DFT-Verfahren
bezüglich der oberen und unteren Grenzen eines bestimmten Pegel bereichs des zu erfassenden Tonsignals, so daß der Schaltkreis 103
feststehend die Codes von zwei Schwellwerten erzeugt, welche an den Anschlüssen 103a und 103b auftreten. Der Komparator 102a stellt
fest, ob das dem Eingangsanschluß 101a zugeführte Signal innerhalb der beiden von 103a und 103b gelieferten Schwellwerten liegt.
Liegt das Signal innerhalb der beiden Schwellwerte, dann zeigt der
Komparator 102a an, daß ein Tonsignal f, vorhanden ist, wobei diese Anzeige am Ausgangsanschluß 104a auftritt. Der Komparator
102b erzeugt eine Anzeige bei Auftreten der Frequenz fp am Ausgangs
anschluß 104b in gleicher Weise. Tritt f, und f~ gleichzeitig auf,
dann treten entsprechende Signale gleichzeitig an den Anschlüssen 104a und 104b auf. Die Komparatoren 102a und 102b und der Festcodegenerator
103 sind konventionell aufgebaut. Ist das Vermittlungssystem so ausgelegt, daß der obere Grenzwert nicht bestimmend ist,
dann können die Komparatoren 102a und 102b so ausgelegt sein, daß nur der untere Grenzwert maßgebend ist.
Ein weiteres Ausführungsbeispiel wird nachfolgend anhand der Fig.12
erläutert.
Ein zeitgeteiltes multiplexes PCM-Signal wird dem Eingang vom Eingangsanschluß
221 zugeführt. Zeitrahmenimpulse und Kanalimpulse, welche mit dem PCM-Eingangssignal synchronisiert sind, werden dem
Takteingang 222 zugeführt. Die Form der PCM-Eingangsimpulse soll
- 23 -
030044/0864
8112/03/Ch/Gr - 23 - 10. April 1980
so sein, daß der Zeitrahmen 125 Microsekunden beträgt. Der Zeitkanalschlitz
des komprimierten und expandierten 8 Bit-Codes sollte einem 32-Kanalband entsprechen. Der Polaritätstrennkreis 223 umfaßt ein
Gatter und einen Serien- Parallelumwandlungsschaltkreis und erzeugt
ein erstes Polaritätsbit, das erste Bit für jeden Kanal, welches dem EX-OR-Gatter 226 zugeführt wird. Die weiteren dem Absolutwert
der Amplitude entsprechenden 6 Bits, außer dem letzten signifikanten Bit werden dem Speicher 224 zugeführt, und zwar als Teil eines
Adressensignals. Der Speicher 224 speichert eine Multiplikationstabelle. Der die Koeffizientenzahl erzeugende Schaltkreis 225, welcher
synchronisiert ist mit dem Zeitrahmenimpuls und dem Kanalimpuls liefert Ausgangssignale zur Bestimmung des Segments im Speicher
224 und zwar zum gleichen Zeitpunkt, wo ein Polaritätssignal nach dem Gatter 226 übermittelt wird.
Die Fig. 13 zeigt das Zeitdiagramm beim Zeitrahmen des PCM-Eingangssignals,
wobei eine Einheit des Kanalzeitschlitzes (#0, P 1,...)
unterteilt ist in zwölf Teilzeitschlitze von 0,326 Microsekunden. Der die Koeffizientenzahl erzeugende Schaltkreis 225 erzeugt erneuerte
Ausgänge für jeden der unterteilten Zeitschlitze. Jeder dieser zwölf Teilzeitschlitze wird verwendet für die Koeffizientenoperation
von Sinus und Cosinus von sechs erfaßten Frequenzen. Der Speicher 224 weist einen Festwertspeicher auf und enthält Segmente
und Adressen, deren Grundmuster noch nachfolgend beschrieben wird. Als Ergebnis wird unter Verwendung des PCM-Eingangssignals und des
Ausgangs des Schaltkreises 225 als Adressensignal ein Code ausgegeben, der gleich dem Absolutwert des Produkts des
Eingangssignals und der trigonometrischen Funktion der Frequenz ist. Gleichzeitig wird ein Multiplikationsvorgang der Po.larität durchgeführt
durch den exklusiven logischen Summenschaltkreis (EX-OR-Gatter) und das Resultat wird als Steuerimpuls dem Komplement erzeugenden
Schaltkreis 227 zugeführt. Falls die Polarität nach der Multiplikation negativ ist, dann erzeugt der Komplementschaltkreis
227 den Negativwertdes Ausgangscodes des Speichers 224. Ist dagegen
die Polarität positiv, dann passiert dieser Ausgangscode unverändert. 228 ist ein Addierer, 229 ein Schieberegister mit 32 χ 12
- 24 -
0300AA/0864
8112/03/Ch/Gr - 24 - " 10. April 1930
Worten, welches bei jedem Zeitrahmen einmal durchlaufen wird. Diese
beiden Schaltteile bilden den Akkumulator. Die diesem Akkumulator zugeführten Signale betragen 32 Zeitschlitze für einen Zeitrahmen
und da jeder Zeitschlitz aus 12 Teilzeitschlitzen besteht, wird eine kummulative Kalkulation für eine Periode einer bestimmten
Zahl von Zeitrahmen separat durchgeführt, d.h. bei insgesamt 32 χ 12 Zeitschlitzen. Wenn die kummulative Kalkulationsperiode
vorbei ist, dann wird das Ergebnis dem Quadrierer der nächsten Stufe zugeführt. Gleichzeitig wird dieser Teil des Schieberregisters
diese Operation zurückgestellt, damit es für die nachfolgende
kummulative Kalkulation wieder bereit ist. Der Ausgang des Akkumulators kann eine beliebige Akkumulationszeit, beispielsweise
20 Millisekunden aufweisen, wobei jeder einzelne Teilzeitschlitz verzögert sein kann, um eine Koinzidenz der Zeitzählung
zu vermeiden. Wie der Fig. 14 entnommen werden kann, kann eine Multiplexanordnung vorgesehen sein. Der Multiplikator 230 kann
ein konventioneller Multiplikator sein oder ein Speicher, in welchem eine Quadratumrechnungstabelle gespeichert ist. Der Ausgangscode
entspricht jeweils dem Quadrat des Eingangs. Mit 231 ist ein zweistufiges Schieberegister bezeichnet, welches jeweils zwei
Zeitschlitzsignale speichert, die dem Sinus und Cosinus der
gleichen Frequenz zugehören. Der Addierer 232 führt eine Addition der gespeicherten Werte durch. Als Ergebnis wird der Wert jeder
Frequenzkomponente jedes Kanals als Ausgang in einer Aufeinanderfolge vom Addierer 232 erhalten. Der Entscheidungsschaltkreis 233
vergleicht die Resultate dieser Operationen mit einem vorbestimmten Schwellwert. Für den Fall, daß zwei Frequenzen gleichzeitig erfaßt
werden, dann tritt als Ausgang eine numerische Information in Übereinstimmung mit dem Kombinationsmuster am Ausgang 234 auf.
Der Multiplikationstabellenspeicher 224 und der die Koeffizientenzahl erzeugende Schaltkreis 225, die den wesentlichen Bestandteil
der Erfindung darstellen, sind wie nachfolgend beschrieben ausgebildet:
Ihre Funktion besteht darin, einen Ausgang zu erzeugen, der das Produkt der Multiplikation des Eingangssignals mit Koeffizienten
darstellt, welche Werte der Sinuswelle und der Cosinuswelle von jeweils einer der sechs verschiedenen Frequenzen sind.
- 25 -
030044/0864
8112/03/Ch/Gr
- 2b -
10. April 1980
Dieser Rechenvorgang wird nicht durch einen eigentlichen Multiplikator
durchgeführt, sondern durch den Zugriff auf eine zuvor erzeugte Multiplikationstabelle. Falls diese Multiplikationstabelle zu umfangreich
ist, ist damit keine ökonomische Wirkung verbunden. Es ist daher für diesen Rechenvorgang eine möglichst kleine Tabelle anzustreben.
Der PCM-Eingangscode umfaßt sieben Bits mit Ausnahme des Polaritätsbits. Weiterhin kann das letzte signifikante Bit vernachlässigt
werden, da es für die Genauigkeit keinen Einfluß hat. Damit ■wird der quantifizierte Pegel des Eingangssignals 2 = 64. Die
Koeffizienten sind sin 21Tf-Tk und cos 2Tif.jTk wie in Tabelle 2
wiedergegeben. Es sind sechs Frequenzen vorhanden, nämlich f. = 700, 900, 1100, 1300, 1500 und 1700 Hz. T ist die Tastdauer von beispielsweise
125 Microsekunden und k sind die Abtastfolgen 0, 1, 2, 3, ).
Frequenz | Hz | Sinuskoeffizient | 7 | - π | •k | Cosinuskoeff | 7 | izient | i | |
fi | inn | Hz | sin | 40 | • π | •k | cos | 40 | TT-k | |
f2 | Hz | sin | 9 | π | •k | cos | 9 | π-k | ||
ti | Hz | sin | 40 | π | •k | cos | 40 | π-k | ||
f* | Hz | sin | 11 | π | •k | cos | 11 | π-k | ||
f5 | Hz | sin | 40 | π | •k | cos | 40 | π-k | ||
f-6 | sin | 13 | cos | 13 | ||||||
40 | 40 | |||||||||
15 | 15 | |||||||||
900 | 40 | 40 | ||||||||
1100 | 17 | 17 | ||||||||
1300 | 40 | 40 | ||||||||
1500 | ||||||||||
1700 | ||||||||||
-ZC-
030044/0864
8112/03/Ch/Gr
10. April 1980
3015Λ49
Abtastfolge No. k | m | Koeffizient No. j (700 Hz) | cos |
0 | 0 | sin | + 20 |
1 | 7 | + 0 | + 13 |
2 | 14 | + 7 | + 6 |
3 | 21 | + 14 | - 1 |
4 | 28 | + 19 | - 8 |
5 | 35 | + 12 | - 15 |
6 | 42 | + 5 | - 18 |
7 | 49 | - 2 | - 11 |
8 | 56 | - 9 | - 4 |
9 | 63 | - 16 | + 3 |
! 10 | 70 | - 17 | + 10 |
11 i | 77 | - 10 | + 17 |
12 '. | 84 | - 3 | + 16 |
13 | 91 | + 4 | + 9 [ |
14 ! | 98 | + 11 | + 2 : |
15 | 105 | + 18 | - 5 |
16 | 112 | + 15 | - 12 |
17 I | 119 | + 8 | - 19 |
18 | 126 | + 1 | - 14 |
19 ; | 133 | - 6 | - 7 j |
20 | 140 | - 13 ! | + 0 |
21 | 147 | - 20 j | + 7 |
22 | 154 | - 13 j | + 14 I |
39 | t 273 |
- 6 j | • ι I - 13 |
40 | 280 | I + 7 |
- 20 |
+ 0 i |
-2-f-
030044/0864
8112/03/Ch/Gr - 27 - 10. April 1980
Bei dieser Tabelle sind die Winkel der trigonometrischen Funktionen
in der Form-^- TT angegeben.
Falls die folgenden Formeln für die trigonometrische Funktion verwendet
werden,
sin (0 + 2Tf) = sin 9
sin (Q + Y ) = sin 0
cos 0 = sin ( 0 +γ- )
sin (Q + Y ) = sin 0
cos 0 = sin ( 0 +γ- )
dann werden alle Sinuskoeffizienten in Tabelle 2 gleichmäßig verwandelt in die Form sin -^Tf (wobei j eine ganze
Zahl - 20 oder darüber und + 20 oder darunter ist), während die Funktion von m und j zu einer solchen wird, wie in Fig. 15 gezeigt.
Wie der Fig. 15 zu entnehmen ist, gilt 0 < m <20, j = m und
20 < m< 60 , j = 40-m und 60 S m
<80, j = m-80. Für eine Periode von 80 wiederholt sich diese Folge für m£80. Da Cosinus -^- "^
= Sinus ■ ■ ■ Tt gemäß den Formeln ist, wird in Bezug auf den
Cosinuskoeffizienten, falls m, Koeffizient von Sinus, ersetzt wird
durch m + 20, die Beziehung zwischen m und j erhalten in der gleichen Weise wie oben.
Aus dem Obenstehenden ergibt sich, daß für die Abtastfolge k und die Koeffizientenzahl j im Falle von 700 Hz die Werte der Tabelle
sich ergeben.
In dieser Tabelle ist es angebracht, daß wenn die Abtastfolge k 40 oder höher wird, eine Umkehr der Polarität der Koeffizientenzahlen
bei jeden weiteren 40 Abtastfolgen wiederholt wird. Dies ergibt sich aus Fig. 15, wo dann die Funktion mit m an der rechten
Seite von 280 (zusammenfallend mit k = 40) eine Umkehr der positiven und negativen Werte der bei 0 beginnenden Kurve dargestellt.
Eine entsprechende Entwicklung kann ausgeführt werden mit den anderen
- 28 -
03G0U/0864
81i2/03/Ch/Gr - 28 -. 10. April 1980
Frequenzen wie mit der Frequenz 700 Hz. Falls die Abtastfolgezahlen
k Koeffizientenzahlen j erzeugen, entsprechend jeder der Zahlen 0 bis 39, dann können die Beziehungen zwischen k und j eingestellt
werden durch wiederholte Umkehr der Polarität für jeweils 40 bei einem größeren k.
"Zur Durchführung der DFT-Operation sind also insgesamt 41 verschiedene
Arten von Koeffizienten erforderlich, welche den zuvor
erwähnten sechs verschiedenen Arten von Frequenzen zugeordnet sind. Weiterhin wird mit positiven und negativen Polaritäten gearbeitet.
Die Absolutwerte der Koeffizienten beträgt somit nur
noch 21. Die Beziehung zwischen der vorerwähnten Koeffizientenzahl j und dem tatsächlichen Koeffizientenwert kann der Fig. 16
entnommen werden.
Auf diese Weise können die Produkte der vorerwähnten 21 verschiedenen
Arten von Koeffizienten errechnet werden, welche allen Abtastpunkten (64 verschiedene Arten) zugeordnet sind, welche durch
den 6 Bit PCM-Eingangscode bestimmt werden. Diese Produkte werden codiert in einem geeigneten Codemuster zur Verarbeitung in
der nächsten Stufe und werden dann gespeichert im Speicher 224 gemäß Fig. 12. Bei Verwendung der Koeffizientenzahl als Segmentzahl
kann der Zugriff mit den 6 Bits des PCM-Eingangscodes zur Adresse innerhalb des Segments bewirkt werden. Die erforderliche
Speicherkapazität beträgt 21 χ 64 = 1344 Worte. Die Größe jedes Wortes kann etwa 8 Bits betragen, obwohl dies abhängig ist von
der erforderlichen Arbeitsgenauigkeit. Koeffizientenwerte der
Koeffizientenzahl Null sind Null und das Ergebnis ist stets unabhängig von der Größe des zu multiplizierenden PCM-Eingangscodes.
Soll ein Zugriff zum Speicher mit einer Koeffizientenzahl 0 erfolgen, dann kann ein Generatorschaltkreis dazu verwendet werden,
hierbei einen Ausgangscode gleich dem Wert 0 zu erzeugen, so daß der Speicher 224 zusätzlich auf 20 χ 64 Worte bzw. Speicherstellen
vermindert werden kann.
- 29 -
03CQ44/0864
8112/03/Ch/Gr - 29 - 10. April 1980
Der die Koeffizientenzahl erzeugende Generator 225 kann aufgebaut
sein wie in Fig. 17 gezeigt. Der vom Taktanschluß 222 empfangene Zeitrahmenimpuls liegt als Eingang am quaternären Zähler 271. Der
Kanalimpuls ist Eingang an einem Multiplexer 272, welcher Zeitimpulse erzeugt, die einen Kanalzeitschlitz in 12 Teilzeitschlitze
unterteilt. 273 ist ein Duodezimalzähler, welcher mit den schmalen Zeitschlitzen synchronisiert ist. 274 ist ein Speicher mit 12 χ
40 Speicherstellen. Ein Minimum von 6 Bits ist ausreichend für jedes Wort zur Speicherung der Koeffizientenzahlen j. Sowohl der
Ausgang 271a des Zählers 271 als auch der Ausgang 273a des Duodezimalzählers 273 dienen zur Adressierung des Speichers 274. In
diesem Speicher sind die vorerwähnten Koeffzientenzahlen j gespeichert. Die Inhalte der Adresse 271a stimmen überein mit den
vorerwähnten Abtastzahlen k und der Ausgang bei 273a wird verwendet zur Identifikation der Sinus- und Cosinuswellen der sechs
verschiedenen Frequenzen. Im Speicher 274 sind Tabellen gespeichert, wie die Tabelle 3 in Bezug auf die Frequenz von 700 Hz. Entsprechende
Werte sind gespeichert für die anderen Frequenzen. Der Umkehrschaltkreis 275 besteht aus einem Flipflop, welches Umkehrimpulse
erzeugt jeweils wenn der Inhalt des Zählers 271 die Zählung 40 übersteigt. Bei Verwendung dieses Ausgangs wird lediglich
das Polaritätsbit der Codes in den ausgegebenen Werten vom Speicher 274 dem Ausgang 226 übermittelt, wobei die Polarität
umgekehrt wird bei jeweils 40 Zeitrahmen durch den exklusiven logischen Summenschaltkreis 276 (EX-OR-Gatter). Mit der Ausgabe
der Werte aus dem Speicher 274 werden außer der Polarität auch die anderen Komponenten dem Ausgang 224 zugeführt.
Die Fig. 19 zeigt ein weiteres Ausführungsbeispiel eines Koeffizientenzahlgenerators
225, bei welchem die Zählschaltkreise etwas komplizierter ausgebildet sind. Hierdurch kann jedoch die Speicherkapazität
verringert werden. Wie der Tabelle 3 entnommen werden kann, sind in der Sinuskoeffizientenspalte die k-Werte oberhalb
20 und die k-Werte unterhalb 19 symmetrisch zueinander. Die Folge der Cosinuskoeffizienten ist gleich derjenigen der Sinuskoeffizienten
k jedoch in umgekehrter Reihenfolge mit umgekehrten Vor-
- 30 -
030044/0864
8112/03/Ch/Gr - 30 - 10. April 1980
zeigen. Wenn man dies beachtet, können die einander überlappenden Bereiche eliminiert werden, wie in Fig. 20 gezeigt.
In Fig. 20 bedeuten die Doppelkreise die Ausgangslage und die gestrichelten
Linien zeigen die Polaritätsumkehr. Wie die Fig. 20 zeigt, kann das Speichervolumen des Speichers zur Bestimmung der
Koeffizientenzahlen um 1/4 reduziert werden verglichen mit dem ersten Ausführungsbeispiel durch Verschieben der Ausgabefolge und
der Jnversionsperiode der Polarität der Sinus- und Cosinuskoeffizientenzahl.
In Fig. 19 wird dem Anschluß 291a der Zeitrahmenimpuls zugeführt. Es sind weiterhin zwei Bidezimalzähler 292 und 293 vorhanden.
Der Zähler 292 ist ein Aufwärtszähler, dessen Ursprungswert gleich 0 ist und dessen Zählwert jeweils um 1 anwächst. Der Zähler 293
ist ein Abwärtszähler, dessen Ursprungswert 20 beträgt und der jeweils eine Zählung um den Wert 1 verringert. Beide Zähler kehren
auf ihren ursprünglichen Wert zurück, wenn der 20. Impuls gezählt wird. Zwei zweistufige Flip-Flops 294 und 295 zählen die Anzahl
der Zyklen des Zählers 293. Der Selektor 296 wählt einen der Zählwerte der zwei Zähler 292 und 293 aus und führt diesen Zählwert
dem Speicher 298 als Teil der Adresse zu. Zur gleichen Zeit empfängt der Anschluß 291b einen Kanalimpuls. Der Multiplexer 300
teilt den Kanalzeitschlitz in 12 Teile auf und erzeugt einen Tei1 zeitschlitzimpuls.
Mit 301 ist ein Flip-Flop bezeichnet, und 302 ist ein hexanärer Zähler. Der Selektor 296 weist einen selektiven
Ausgang durch Kombination des Ausgangswertes der zwei Flip-Flops 294 und 301 auf. Wie aus dem Zeitdiagramm von Fig. 21 entnehmbar,
wechselt das Flip-Flop 294 bei jedem 20. Zeitrahmen und das Flip-Flop 301, welches die Sinus- und Cosinuswerte schaltet, wechselt
bei jedem Teilzeitschritt, wobei, wenn beide Stellungen in Koinzidenz stehen, der numerische Wert des Zählers 292 der Ausgangswert
des Selektors 296 ist. Herrscht jedoch keine Koinzidenz, dann wird
vom Selektor 296 der Wert des Zählers 293 ausgegeben. Das Flip-Flop 294 schaltet entweder in die obere oder untere Richtung, um die
Tabelle gemäß Fig. 20 auszugeben, während das Flip-Flop 301 die
- 31 030044/0864
8112/03/Ch/Gr - 31 - 10. April 1980
3015U9
Sinus- und Cosinuswerte schaltet. Was das Verarbeiten der Polarität
betrifft, ist ein weiteres Flip-Flop 295 dem Flip-Flop 294 nachgeschaltet und die Kombination der Flip-Flops 294 und 295
steuert diese Verarbeitung. Wie der gestrichelten Linie der Fig.20
zu entnehmen ist, wird mit dem dritten und vierten großen Zeitrahmen die Polarität des vom Speicher 298 ausgegebenen Codes bezüglich
des Vorzeichens umgedreht in Bezug auf den Sinuskoeffizienten. Ein großer Zeitrahmen soll 20 Einheiten der Zeitrahmenperiode
erfassen. Bezüglich des Cosinuskoeffizienten erfolgt
eine Vorzeichenumkehr bei dem ersten und vierten großen Zeitrahmen. Zählungen eines großen Zeitrahmens können vom Ausgang der
Flip-Flops 294 und 295 identifiziert werden und zusammen mit dem Ausgang des Flip -Flops 301, der den Sinus und Cosinus schaltet,
wird ein Polaritätsumkehrbefehl erzeugt im logischen Schaltkreis 297. Der Speicher 298 ist ein Festwertspeicher, bei welchem der
Wert j1 zuvor gespeichert wurde0 der sechs verschiedenen Frequenzen
zugeordnet ist und zwar in der Adresse bzw. Speichersteile k1, wie aus Tabelle 4 entnehmbar ist. Die Auswahl der
Adresse der Frequenzlage innerhalb dieses Speichers wird durch den Sechserzähler 302 bewirkt, welcher die Frequenzen schaltet.
Die für diesen Speicher erforderliche Kapazität beträgt 6 χ 21
Worte. Hierbei sind zumindest 6 Bits für jedes Wort erforderlich. Das Gatter 299 ist ein EX-OR-Gatter, das eine Polaritätsumkehr
der Bits bewirkt.
Wie schon zuvor erläutert, speichert der Speicher 224 die Multiplikationstabelle
für die Absolutwerte, außer der Polarität. Die Operationsverarbeitung der Polarität wird dem Ausgang des Speichers
224 getrennt hinzugefügt. Für die praktische Anwendung ist es jedoch nicht stets notwendig, eine Trennung der Polarität vorzunehmen.
Es ist ohne weiteres möglich, die Größe des Speichers 224 zu vergrößern, um die Multiplikationswerte mit iher Polarität
zu erhalten. Hierbei ist dann der Multiplikationswert mit
der Polarität im Speicher 224 als Adresse gespeichert und wird abgerufen durch das PCM-Eingangssignal. In diesem Fall sind
dann die Schaltkreise 223, 22G und 227, die sich auf das
- 32 -
030044/0864
8112/03/Ch/Sr - 32 - ■ 10. April 1980
Verarbeiten der Polarität beziehen, nicht erforderlich. Dies wird jedoch mit einem Speicher 224 größerer Kapazität erkauft.
Die Fig. 22 ist ein Diagramm, welches den Multiplikationsspeicher betrifft. In diesem Diagramm ist die Wellenform W gleich
sin -TfjTT» wobei m eine ganze Zahl ist. Das Erstellen dieses
Multiplikationstabellenspeichers wird ausgeführt durch den PCM-Eingangscode
und die Zahl (Koeffizientenzahl) m der Abtaststelle der Wellenform W. Bei der jeweiligen Adresse wird das Produkt des
Eingangswertes und des abgegriffenen Wertes der Wellenform W gespeichert. Da die Wellenform W nach jeweils 20 Änderungen im Verlauf
sich ändert, genügt es, den Bereich von -40 bis +40, wie im Diagramm gezeigt, zu benutzen. Daher umfaßt das grundlegende
Speicherdiagramm die positiven und negativen Werte des PCM-Eingangscodes und den kompletten Verlauf eines Gesamtzyklusses der
Wellenform W. In diesem Fall ist beispielsweise bei der Verarbeitung der 700 Hz eine zyklische Wiederholung wie in I der Fig.22
gezeigt geeignet, wobei ein Fortschreiten der Koeffizientenzahladresse
m um 7 bewirkt wird. Falls der Speicher die Werte einschließlich der Polarität speichert, ist es nicht notwendig,die
Polarität für den Ausgang des Speichers zu verarbeiten.
Zur Verminderung der Kapazität des Grundmultiplikationstabellenspeichers
gibt es zwei Wege. Diese können getrennt oder gemeinsam verwirklicht werden. Bei der ersten Methode wird die Polarität des
PCM-Eingangscodes abgetrennt. Hierbei wird dann lediglich der Absolutwert zur Adressierung bzw. Anwahl des Multiplikationstabellenspeichers
verwendet, wodurch die Speicherkapazität auf die Hälfte verringert werden kann. Hierbei ist jedoch dann eine multiplexe
Verarbeitung der Polarität des Eingangs zum Speicherausgang erforderlich. Bei einem Pluseingang bleibt der Ausgangswert unverändert,
während bei einem Minuseingang eine Vorzeichenumkehr des Ausgangs bewirkt wird. Eine zweite Möglichkeit besteht in der Verwendung
der Charakteristika der Wellenform W, welche punktsymmetrisch ist. Wie der Fig. 22 Teil II entnommen werden kann, wird der Bereich
von -20 bis +20 verwendet für m. Jeweils, wenn m die + 20
- 33 -
Q300U/Q864
8112/03/Ch/Gr - 33 - 10. April 1980
3015U9
Grenze erreicht, wird die Richtung umgekehrt und die Adressierung wird vorwärtsgeschaltet. Auf diese Weise wird die Speicherkapazität
des Speichers um die Hälfte vermindert. Eine weitere Methode beschreitet einen anderen Weg. Wie der Fig. 22 Teil III entnommen
werden kann, wird der Bereich von 0 bis 20 fUr m verwendet. Jeweils, wenn m die Grenze 0 oder +20 erreicht, wird die Bewegungsrichtung
umgekehrt, wobei die Polarität des Speicherausganges jeweils umgekehrt wird, wenn die Nullgrenze erreicht wird. In diesem Fall
wird die Speicherkapazität nochmals um die Hälfte reduziert. Bei dem in der Fig. 22 dargestellten Ausführungsbeispiel wird die
erste und die letztgenannte Methode verwendet. Ersichtlich können auch weitere Kombinationen durchgeführt werden.
- 34 -
030044/0864
8112/03/Ch/Gr
10. April 19S0
k1 | j' | 700 Hz | 900 Hz | 1100 Hz | 1300 Hz | 1500 Hz | 1700 Hz |
O | + 0 | + 0 | + 0 | + 0 | + 0 | + 0 | |
1 | + 7 | + 9 | + 11 | + 13 | + 15 | + 17 | |
2. | + 14 | + 18 | + 18 | + 14 | + 10 | + 6 | |
3 | + 19 | + 13 | + 7 | + 1 | - 5 | - 11 | |
•4 | + 12 | + 4 | - 4 | - 12 | - 20 | - 12 | |
5 | + 5 | - 5 | - 15 | - 15 | - 5 | + 5 | |
6 | - 2 | - 14 | - 14 | - 2 | + 10 | + 18 | |
7 | - 9 | - 17 | - 3 | + 11 | + 15 | + 1 | |
8 | - 16 | - 8 | + 8 | + 16 | + 0 | - 16 | |
9 | - 17 | + 1 | + 19 | + 3 | + 15 | - 7 | |
10 | - 10 | + 10 | + 10 | - 10 | + 10 | + 10 | |
11 | - 3 | + 19 | - 1 | - 17 | - 5 | + 13 | |
12 | + 4 | + 12 | - 12 | - 4 | - 20 | - 4 | |
13 | + 11 | + 3 | - 17 | + 9 | - 5 | - 19 | |
14 | + 18 | - 6 | - 6 | + 18 | + 10 | - 2 | |
15 | + 15 | - 15 | + 5 | + 5 | + 15 | + 15 | |
16 | + 8 | - 16 | + 16 | - 8 | + 0 | + 8 | |
17 | + 1 | - 7 | + 13 | - 19 | + 15 | - 9 | |
18 | - 6 | + 2 | + 2 | - 6 | + 10 | - 14 | |
19 | - 13 | + 11 | - 9 | + 7 | - 5 | + 3 | |
20 | - 20 | + 20 | - 20 | + 20 | - 20 | + 20 |
- vr-
0300AA/086A
8112/03/Ch/Gr - 35 - 10. April 1930
Bei dem zuvor beschriebenen Ausführungsbeispiel bezog sich die Beschreibung
auf sechs Bezugsfrequenzen im Bereich von 700 bis 1700 Hz. Die Erfindung ist jedoch nicht auf diesen Frequenzbereich begrenzt.
Werden die Frequenzen verallgemeinert, dann fuhrt dies zu folgendem:
Das Abtastintervall wird festgesetzt auf T und der Reziprokwert
von N verschiedenen Bezugsfrequenzen f^ oder Zyklen ist Ti
(i = 1,2 N). Der gemeinsame mehrfache Zyklus für T und für
alle T. ist T.. Wenn m und m. ganzzahlige Zahlen sind, dann ergeben
sich folgende Gleichungen:
Tc = m χ Ts
Tc = m.j χ T.
Tc = m.j χ T.
Der gemeinsame mehrfache Zyklus Tc wird unterteilt in m Einheiten von Abtastintervailen Ts. Dieser gemeinsame mehrfache Zyklus Tc
ist gleich m^ Einheiten des Bezugswellenzyklusses Ti. Die Phase
für jeden Zyklusteil beträgt 2Trad. Wird der Abtastzeitintervall
Ts für den gemeinsamen mehrfachen Zyklus Tc umgesetzt in eine Phasenänderung, dann ergibt sich
Gleichzeitig wird die Phasenänderung des Abtastintervalls Ts für
den Bezugswellenzyklus Ti:
•Vtt
= Pc χ mi
Hieraus wird ersichtlich, daß für die Abtastung der Bezugswelle es
ausreichend ist, die Abtastung jeder n^ Einheit durch Abtastung
- 36 -
030QU/0864
8112/03/Ch/Gr - 36 - 10. April 1980
der Sinuswelle, die den gemeinsamen mehrfachen Zyklus Tc besitzt.
Win£die Symmetrie der Sinuswelle innerhalb eines Zyklusses beachtet, wie dies anhand von Fig. 22 erfolgte, dann ist die Abtastung
des gesamten Zyklusses nicht immer notwendig. Es reicht aus, wenn ein halber Zyklus oder ein Viertel Zyklus abgetastet werden. In
Bezug auf die Cosinusfunktion unter den Bezugswellen ist anzumerkken, daß diese gleich der Sinusfunktion ist mit einer Phasenverschiebung von ΤΓ/2, so daß es möglich ist, die Abtastzahl um m /4
•zu verschieben zum Zeitpunkt der Abtastung des vorerwähnten gemeinsamen Zyklusses. Falls jedoch m kein Mehrfaches von 4 ist, ist es
besser, ein großes Tc zu nehmen, so daß m ein Mehrfaches von 4 wird.
Alternativ hierzu wird die Cosinuswelle mit einem Tc-Zyklus speziell abgetastet mit Ts zur Verwendung als Cosinusfunktion und
die so erhaltenen Abtastwerte können bei jeder nu Einheit verwendet
werden. Im Falle der Verwendung von sechs Bezugsfrequenzen (700 bis 17CD Hz) betragen Ts = 1/8000 Sek. Tc = 1/100 Sek. mg = 80
nii = 7, nip = 9 , mg = 17.
Wie sich aus der vorhergehenden Beschreibung ergibt, werden die
Daten mit hoher Geschwindigkeit verarbeitet und ausgelesen, ohne daß hierbei Multiplikatoren erforderlich sind. Die anstelle der
Multiplikatoren verwendeten Speicher sind von einfachem Aufbau,
von hoher Güte und weisen einen nur geringen Energieverbrauch auf. Es ist die Verwendung von einfachen in Massenproduktion hergestellten Komponenten möglich. Dies führt zu geringen Kosten. In
den gezeigten Ausführungsbeispielen beträgt die Minimalkonfiguration des Hauptspeichers 21 χ 64 χ 8 = 10752 Bits und 21 χ 6 χ b
= 756 Bits für die Verarbeitung der Sinus- und Cosinuswelle für 6 Frequenzen.
Dies kann untergebracht werden in einem oder zwei Chips von LSI-Speichern. Eine Zykluszeit von 326 Nanosekunden ist für eine Multiplexverarbeitung von 32 Kanälen geeignet.
030044/0864
• 31-
Leerseite
Claims (11)
- Dipl.-Ing.PatentanwaltRchlingenstraße 8 · Postfach 260
D-8900 Augsburg 31Telefon 08 2J/36015+36016
Telex 533 275P»->iM-HaIUuIIi.! München Nr. 154""89-8UlSil2/03/Ch/Gr Augsburg, 10. April 1980Anm.: Kokusai Denshin Denwa Co. Ltd.Patentansprüchei. Jsignaldetektorsystem zum Erfassen einer bestimmten Frequenz unter einer Vielzahl von Frequenzen mit einem Eingangsanschluß, an dem die Frequenzen anliegen, mit zwei Multiplikatoren zur Multiplikation des Eingangssignals mit zwei Bezugssignalen, die orthogonal zueinander verlaufen und eine Periode der zu erfassenden Frequenz aufweisen, zwei Akkumulatoren zum akkumulieren jedes Ausgangs der Multiplikatoren, zwei Quadrierkreisen zum quadrieren jedes Ausgangs der Akkumulatoren, einem Addierer zum Bilden der Summe der Ausgänge der Quadrierkreise und einem Entscheidungsschaltkreis, der den Ausgang dieses Addierers mit mindestens einem Schwellwert vergleicht und das Vorhandensein dieser bestimmten Frequenz anzeigt, wenn dieser Schwellwert überschritten wird, dadurch gekennzeichnet, daß die Multiplikatoren je einen Speicher aufweisen, in welchem das Produkt der abgetasteten Pegel des Eingangssignals und der abgetasteten Pegel des jeweiligen Bezugssignals gespeichert sind in einer Adresse bzw. Speicherstelle, die definiert ist durch den abgetasteten Pegel des Eingangssignals und die Multiplikation ausgeführt wird durch Abfragen des Speichers gemäß dem abgetasteten Pegel, der Folge des Eingangssignals und der Koeffizientenzahl des Bezugssignals.8112/03/Ch/Gr - 2 - 10. April 198Ü - 2. Signaldetektorsystem nach Anspruch 1, dadurch gekennzeichnet, daß im Speicher die Produkte nur für verschiedene abgetastete Werte des Bezugssignals gespeichert sind.
- 3. Signaldetektorsystem nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher lediglich den Absolutwert des Produkts speichert und ein weiterer Speicher vorgesehen ist, der das Vorzeichen des abgetasteten Pegels des Bezugssignals speichert und das Vorzeichen des Produkts bestimmt wird durch das Vorzeichen am Ausgang des weiteren Speichers und das Vorzeichen des Eingangssignals.
- 4. Signaldetektorsysteni nach Anspruch 1, dadurch gekennzeichnet, daßa) ein Koeffizientenzahlgenerator vorgesehen ist, der eine Mehrzahl von Gruppen von Folgezahlen erzeugt, die synchron sind mit einem Abtastimpuls zum Abtasten des Eingangssignals, wobei die Folgezahlen eine Periode M haben, die der Quotient T /T ist, mit T gleich der Dauer der Abtastung des Eingangssignals und mit T gleich einer gemeinsamen vielfachen von T und der Periode Tj jedes Bezugssignals und dieser Generator mit dem Schritt M- gleich dem Quotienten T/T- aufwärts oder abwärts arbeitet,b) der Speicher das Produkt des abgetasteten Werts des Eingangs signals und den Koeffizientenwert speichert, der erhalten wird durch Abtasten des Bezugssignals während jeder Abtastdauer T an der Adresse, die bestimmt wird durch den Code des abgetasteten Werts des Eingangssignals und der Folgezahl des Koeffizientenwerts undc) dieser Speicher das Produkt jeweils liefert, wenn ein Eingangssignal anliegt an einer Adresse, welche bestimmt ist durch den Abtastwert des Eingangssignals und den Koeffizientenwert des Generators. .030044/0864
BAD ORIGINAL8112/03/Ch/Gr - 3 - 10. April 1980 - 5. Signaldetektorsystem nach Anspruch 4, dadurch gekennzeichnet, daß die yemeinsame Vielfache die kleinste gemeinsame Vielfache von T und jedem der T. ist.
- 6. Signaldetektorsystem nach Anspruch 4, dadurch gekennzeichnet, daß der Ausgang des Koeffizientenzahigenerators um M- aufwärts arbeitet in der ersten Hälfte der Periode M-, um M. abwärts arbeitet in der zweiten Hälfte der Periode M und der Speicher das Produkt lediglich für eine halbe Periode der gemeinsamen Vielfachen T speichert.
- 7. Signaldetektorsystem nach Anspruch 4, dadurch gekennzeichnet, daß der Ausgang des Koeffizientenzahlgenerators um Μ.: aufwärts arbeitet im ersten und dritten Quadranten der Periode M , um M. abwärts arbeitet im zweiten und vierten Quadranten der Periode M , dieser Generator ein Vorzeichenumkehrsignal im dritten und vierten Quadranten erzeugt und der Speicher das Produkt lediglich für ein Viertel der gemeinsamen Vielfachen T speichert, wobei das Vorzeichen am Ausgang des Speichers umgedreht wird, wenn der Generator ein Vorzeichenumkehrsignal erzeugt.
- 8. Signaldetektorsystem nach Anspruch 4, dadurch gekennzeichnet, daß der Speicher lediglich den Absolutwert des Produkts speichert, ein Vorzeichenabtrennschaltkreis vorgesehen ist, der das Vorzeichen des Eingangssignals abtrennt und lediglich den Absolutwert des Eingangssignals dem Speicher zuführt und weiterhin ein Vorzeichenkombinationsschaltkreis der Ausgangsseite des Speichers vorgesehen ist, der das Vorzeichen des Vorzeichenabtrennschaltkreises dem Ausgang des Speichers zu führt.
- 9. Signaldetektorsystem nach Anspruch 4, dadurch gekennzeichnet, daß das Bezugssignal ein Sinuswellensignal und ein Cosinuswellensignal der jeweils gleichen Periode umfaßt- 4 030044/08648112/03/Ch/Gr - 4 - · 10. April 1980und der Koeffizientenzahlgenerator zwei Ausgänge für jeweils eine Koeffizientenzahl aufweist und die Differenz zwischen diesen Ausgängen gleich M /4 ist.
- 10. Signaldetektorsystem nach einem der Ansprüche 1 bis 9 zur Multiplikation eines periodischen Wellenformsignals mit einem Eingangssignal, dadurch gekennzeichnet, daß in einem Digitalspeicher das Produkt des abgetasteten Werts des Eingangssignals und des abgetasteten Werts des periodischen Wellenformsignals an einer Adresse gespeichert ist, welche durch den abgetasteten Wert des Eingangssignals und die Abtastzahl des periodischen Wellenformsignals definiert ist, wobei dieser Speicher abgefragt wird durch Bestimmung der Adresse mit dem abgetasteten Wert des Eingangssignals und der Abtastzahl des periodischen Wellenformsignals.
- 11. Signaldetektorsystem nach Anspruch 10, dadurch gekennzeichnet, daß der Digitalspeicher eine erste und eine zweite Speichereinheit aufweist, die erste Speichereinheit lediglich den Absolutwert des Produkts speichert und abgelesen wird gemäß einer Adresse, welche bestimmt wird durch den Absolutwert des Abtastwerts des Eingangssignals und der Abtastzahl des periodischen Wellenformsignals, die zweite Speichereinheit das Vorzeichen des Abtastwerts des periodischen Wellenformsignals in der Folge der Abtastzahl speichert und diese zweite Speichereinheit abgefragt wird in der Folge der Abtastzahl, wobei das Vorzeichen des Produkts bestimmt ist durch den Ausgang der zweiten Speichereinheit und das Vorzeichen des Eingangssignals.030044/0864
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54049732A JPS5917594B2 (ja) | 1979-04-24 | 1979-04-24 | 信号検出方式 |
JP54058109A JPS6027408B2 (ja) | 1979-05-14 | 1979-05-14 | ディジタル信号処理方式 |
JP54061030A JPS6040069B2 (ja) | 1979-05-19 | 1979-05-19 | 信号と三角関数との演算方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3015449A1 true DE3015449A1 (de) | 1980-10-30 |
DE3015449C2 DE3015449C2 (de) | 1986-01-23 |
Family
ID=27293720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3015449A Expired DE3015449C2 (de) | 1979-04-24 | 1980-04-22 | Frequenzdekoder |
Country Status (3)
Country | Link |
---|---|
US (1) | US4334273A (de) |
DE (1) | DE3015449C2 (de) |
GB (1) | GB2049360B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3531793A1 (de) * | 1984-11-09 | 1986-05-15 | Mitel Corp., Kanata, Ontario | Digitaler zustandstondetektor fuer telefonsysteme |
EP0405512A2 (de) * | 1989-06-20 | 1991-01-02 | Siemens Aktiengesellschaft | Signalerkennungseinrichtung zur Auswertung von Mehrfrequenz-Codezeichen-Signalen |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE892241A (fr) * | 1982-02-23 | 1982-06-16 | Dev Et D Industrialisation Des | Circuit de calcul rapide de la transformee de fourier discrete d'un signal, destine notamment a un appareil de controle par courants de foucault. |
SE430554B (sv) * | 1982-04-06 | 1983-11-21 | Ericsson Telefon Ab L M | Anordning for att identifiera digitala flerfrekvenssignaler |
US4499550A (en) * | 1982-09-30 | 1985-02-12 | General Electric Company | Walsh function mixer and tone detector |
FR2572820B1 (fr) * | 1984-11-06 | 1986-12-26 | Thomson Csf | Dispositif de test en ligne de circuit de calcul de la transformee de fourier discrete et circuit comportant un tel dispositif |
US4635207A (en) * | 1984-11-19 | 1987-01-06 | Ici Americas Inc. | Field measuring system |
US4730257A (en) * | 1985-01-25 | 1988-03-08 | Szeto Lai Wan M | Apparatus for analyzing signals, to obtain parameters of constituents |
US4901244A (en) * | 1985-01-25 | 1990-02-13 | Szeto Lai Wan M | Apparatus for, and method of, analyzing signals |
US4617427A (en) * | 1985-02-13 | 1986-10-14 | Northern Telecom Limited | Square root circuit |
GB2176321B (en) * | 1985-06-03 | 1988-09-21 | Westinghouse Brake & Signal | Apparatus for performing a fast fourier transform |
NL8502008A (nl) * | 1985-07-12 | 1987-02-02 | Philips Nv | Ontvanginrichting voor het onder bescherming van een stoorsignaal/spraaksignaalbewakingsfunctie herkennen van een aantal verschillende en voorafbepaalde frequentiecombinaties van toonfrequente signaleringscomponenten. |
US4783845A (en) * | 1985-12-20 | 1988-11-08 | Itt Aerospace Optical | Digital tone squelch detector |
CA1289281C (en) * | 1988-05-05 | 1991-09-17 | Jerry Stroobach | Digital dtmf tone detector |
JPH09243679A (ja) * | 1996-03-05 | 1997-09-19 | Takayoshi Hirata | 任意区間波形を用いた非調和的周波数分析法 |
JP2002247025A (ja) * | 2001-02-22 | 2002-08-30 | Hitachi Ltd | 情報処理装置 |
US6976049B2 (en) * | 2002-03-28 | 2005-12-13 | Intel Corporation | Method and apparatus for implementing single/dual packed multi-way addition instructions having accumulation options |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3882283A (en) * | 1972-08-10 | 1975-05-06 | Commw Of Australia | Method and apparatus for detecting the presence of signal components of predetermined frequency in a multi-frequency signal |
DE2644823B2 (de) * | 1975-10-06 | 1981-04-09 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, Eindhoven | Kreuzkorrelationsanordnung zur Bestimmung des Vorhandenseins bzw. Fehlens mindestens eines in seiner Frequenz bekannten elektrischen Tonsignals |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3824471A (en) * | 1972-12-01 | 1974-07-16 | Gte Automatic Electric Lab Inc | Pcm tone receiver using floating-point digital spectrum analysis |
US4164036A (en) * | 1977-12-07 | 1979-08-07 | Honeywell Inc. | Quadrature correlation phase reversal pulse detector |
-
1980
- 1980-04-17 US US06/140,449 patent/US4334273A/en not_active Expired - Lifetime
- 1980-04-22 DE DE3015449A patent/DE3015449C2/de not_active Expired
- 1980-04-23 GB GB8013452A patent/GB2049360B/en not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3882283A (en) * | 1972-08-10 | 1975-05-06 | Commw Of Australia | Method and apparatus for detecting the presence of signal components of predetermined frequency in a multi-frequency signal |
DE2644823B2 (de) * | 1975-10-06 | 1981-04-09 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, Eindhoven | Kreuzkorrelationsanordnung zur Bestimmung des Vorhandenseins bzw. Fehlens mindestens eines in seiner Frequenz bekannten elektrischen Tonsignals |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3531793A1 (de) * | 1984-11-09 | 1986-05-15 | Mitel Corp., Kanata, Ontario | Digitaler zustandstondetektor fuer telefonsysteme |
EP0405512A2 (de) * | 1989-06-20 | 1991-01-02 | Siemens Aktiengesellschaft | Signalerkennungseinrichtung zur Auswertung von Mehrfrequenz-Codezeichen-Signalen |
EP0405512A3 (en) * | 1989-06-20 | 1992-02-12 | Siemens Ag | Signal detection device for the evaluation of multifrequency coded signals |
Also Published As
Publication number | Publication date |
---|---|
GB2049360B (en) | 1983-05-25 |
GB2049360A (en) | 1980-12-17 |
DE3015449C2 (de) | 1986-01-23 |
US4334273A (en) | 1982-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3015449A1 (de) | Signalverarbeitungssystem unter verwendung einer digitalen technik | |
DE2839548C2 (de) | ||
DE3124653C2 (de) | ||
DE2818704A1 (de) | Uebertragungssystem fuer die uebertragung analoger bild- und synchronisiersignale und zugemischer synchroner numerischer datensignale ueber analogleitungen | |
DE2652459A1 (de) | Umsetz-vorrichtung | |
DE2541054C2 (de) | Schaltungsanordnung zur Synthetisierung einer phasenmodulierten Trägerwelle in Abhängigkeit von Digitaldatenelementen | |
DE3736193A1 (de) | Sprachsignal-kodierverfahren | |
EP0329158B1 (de) | Verfahren für die digitale und/oder analoge Codierung von Information eines, zweier oder mehrerer Kanäle und/oder Frequenz- oder Bandbreitenreduzierung und/oder Erhöhung der Übertragungssicherheit | |
DE2629707C3 (de) | System zur Umwandlung von zeitsequentiell übertragenen Farbfernsehsignalen | |
DE3786581T2 (de) | Kodierung und dekodierung von digitalen videokomponentensignalen. | |
DE2756251C3 (de) | Verfahren und Digitalempfänger zum Erkennen von mehrfrequenzcodierten digitalisierten Fernmeldesignalen | |
DE19525428C2 (de) | Spektrum-Aufspreiz-Kommunikationssystem | |
DE2716770A1 (de) | Verfahren und vorrichtung zum koppeln digitaler und analoger traegersysteme | |
DE2330263A1 (de) | Uebertragungs- und vermittlungsverfahren mit hilfe der amplitudenselektion | |
DE2850555C2 (de) | ||
EP0010600B1 (de) | Verfahren zur codierten Übertragung von Sprachsignalen, Verwendung des Verfahrens in einem Zeitmultiplex-Übertragungssystem und Anordnung zur Durchführung des Verfahrens | |
DE2557922A1 (de) | Verfahren und vorrichtung zur faksimile-datenkomprimierung | |
DE2723570C3 (de) | Signalempfänger | |
EP1537681B1 (de) | Einrichtung und verfahren zur durchführung von korrelationen in einem mobilfunksystem | |
DE2051589A1 (de) | Anordnung zur Synthese eines Signals | |
DE2060375B2 (de) | Empfänger für frequenzumgetastete Signale | |
CH668520A5 (de) | Ausruestung zum pruefen von kanaelen eines pcm/fdm-transmultiplexers. | |
DE3687507T2 (de) | Vierphasiges phasenmodulationssystem. | |
DE3639756C2 (de) | ||
DE3904900A1 (de) | Verfahren fuer die digitale und/oder analoge codierung von information eines, zweier oder mehrerer kanaele und/oder frequenz-oder bandbreitenreduzierung und/oder erhoehung der uebertragungssicherheit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: G01R 23/15 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |