DE1762128C3

DE1762128C3 - Decodervorstufe für ein mehrkanaliges Übertragungssystem

Info

Publication number: DE1762128C3
Application number: DE1762128A
Authority: DE
Inventors: Roger Nizza Marsollier (Frankreich)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1967-07-18
Filing date: 1968-04-13
Publication date: 1979-08-02
Also published as: DE1762128A1; DE1762128B2

Description

Die Erfindung betrifft einen Dekoder für ein mehrkanaliges Übertragungssystem. Bei der automatischen Telefonie zum Beispiel, erfolgt die Übertragung mehrkanalig kodiert und bei bekannten Systemen ist zu diesem Zweck empfängerseitig für jeden Übertragungskanal ein besonderer Dekoder vorgesehen. Dies bedingt beträchtlichen empfängerseitigen Aufwand, insbesondere wenn es sich um viele Übertragungsleitungen handelt.

Aufgabe der Erfindung ist es, einen Dekoder der eingangs genannten Art so auszugestalten, daß der empfängerseitige Schaltungsaufwand möglichst reduzierbar ist.

Die Erfindung ist dadurch gekennzeichnet, daß eingangsseitig ein Multiplexor vorgesehen ist, der diverse Übertragungsleitungen zyklisch austastet und die gewonnenen Tastabschnitte einkanalig an eine Verzögerungsleitung gelangen läßt, deren Ausgang über eine Rückkopplungsschleife an ihren Eingang angeschlossen ist und deren Verzögerungszeit so bemessen ist, daß ein Tastabschnitt einer Übertragungsleitung zeitlich unmittelbar neben den folgenden der gleichen Übertragungsleitung rückgekoppelt erneut an den Eingang gelangt, und daß ein rückgekoppelter Tastabschnitt in die Verzögerungsleitung eingespeichert wird im Austausch gegen einen vorher eingespeicherten, die betreffende Position besetzende, und daß die Speicherung der Verzögerungsleitung in Zonen, umfassend jeweils eine Folge benachbart eingespeicherter Tastabschnitte der gleichen Übertragungsleitung bei jedem Verzögerungszyklus einmal für eine solche Zone aufgetastet wird und daß diese aufgetastete Zone an Dekodiermittel weitergeleitet wird. Nach der Erfindung erfolgt die Dekodierung multiplex einkanalig, so daß nur ein einziger Dekodierer für alle beteiligten Übertragungskanäle erforderlich ist. Die Erfindung ermöglicht diese multiplexe Dekodierung durch eine voraufgegangene in einem Verzögerungsleitungssystem bewirkte Umordnung der aus den Übertragungssignalen gewonnenen Tastabschnitte, so daß für die dekodicrseitige Analyse immer die erforderliche Zeit zur Verfugung steht.

Die Verzögerungsleitung faßt durch Umordnung die Tastabschnitte einer Übertragungsleitung in einer Zone zusammen. Die Speicherung einer Übertragungsleitung, die zyklisch umgewälzt wird, besteht aus aufeinander folgenden solchen Zonen die zyklisch den einzelnen Übertragungsleitungen zugeordnet sind, wobei jede Zone, zum Beispiel zehn Tastabschnitte der zugehörigen Übertragungsleitung fassen kann.

Diese Zonen werden nun zonenweise ausgetastet, und zwar so, daß bei jedem Zyklus die Speicherung einer ι υ Zone ausgetastet wird. Auf diese Weise wird immer wieder genügend Platz geschaffen, um sämtliche neuen Tastabschnitte in die Verzögerungsleitung einzuordnen. Analysenseitig hat man nun für eine ausgetastete Zone einen Zyklus der Verzögerungsleitung Zeit, um die is gesamte mehrkanalige Übertragung multiplex, also einkanalig, zu dekodieren. Reicht diese Zeit nicht aus, kann man sie durch eine zweite Verzögerungsleitung vergrößern- Eine dementsprechende Weitet bildung der Erfindung ist dadurch gekennzeichnet, daß eine erste mit einer Rückkopplungsschleife versehene zonenweise ausgetastete Verzögerungsleitung und eine zweite mit einer Rückkopplungsschleife versehene Verzögerungsleitung vorgesehen ist, welche zweite Verzögerungsleitung die Zonen erster Ordnung der ersten Verzöge- rungsleitung entsprechend zu Zonen zweiter Ordnung umordnet und aus deren Speicherung bei jedem Verzögerungszyklus eine Zone Z weiter Ordnung ausgetastet und an die Dekodiermittel weitergeleitet wird. Umfassen die Zonen erster Ordnung zehn 3» Tastabschnitte und die Zonen zweiter Ordnung jeweils zehn Zonen erster Ordnung, dann umfaßt eine Zone zweiter Ordnung hundet Tastabschnitte und die zur Verfügung stehende Zeit verzehnfacht sich durch die zweite Verzögerungsleitung. J

Die Erfindung wird nun anhand der Zeichnung näher erläutert. In der Zeichnung zeigt

F i g. 1 im Blockschaltbild ein Ausführungsbeispiel nach der Erfindung,

F i g. 2 ein Impulszeitdiagramm zur Erläuterung der Wirkungsweise der ersten Verzögerungsleitung dieses Ausführungsbeispiels,

F i g. 3 ein zweites Impulszeitdiagramm zur Erläuterung der Funktionsweise der ersten Verzögerungsleitungaus Fig. 1, -n

Fig.4 ein Impulszeitdiagramm zur Erläuterung der Funktionsweise der zweiten Verzögerungsleitung aus F i g. 1 und

F i g. 5 ein Zeitdiagramm zur Erläuterung der sich für die endgültige Analyse oder Dekodierung ergebenden ~> <> Zeitverhältnisse des in F i g. 1 dargestellten Ausführungsbeispiels.

F i g. 1 zeigt schematisch ein bevorzugtes Ausführungsbeispiel nach der Erfindung. Mit L\ bis L% sind acht parallele Übertragungsleitungen bezeichnet, auf denen r> Signale, die jeweils aus zwei Frequenzen kombiniert sind, übertragen werden. Mit S ist ein zyklisch arbeitender Multiplexer bezeichnet, der die übertragenen Signale auf einer Leitung multiplex zusammenfaßt Die so zusammengefaßten Signale werden in einem · > Digitalkodierer M digitalisiert Die digitalisierten Ausgangssignale gelangen über einen ODER-Kreis U\ an die Verzögerungsleitung LR\. Der Ausgang der Verzögerungsleitung LR\ gelangt einerseits über eine Rückkopplungsschleife an den anderen Eingang des > ODER-Kreises U\ und andererseits an den einen Eingang eines UND-Kreises E\. Der andere Eingang des UND-Kreises E\ wird von Svnchronisierimpulsen eines im einzelnen nicht dargestellten Synchronisiergenerators G\ getastet

Der Ausgang des UND-Kreises E\ gelangt über einen ODER-Kreis U₂ an eine zweite Verzögerungsleitung LR₂- Der Ausgang dieser Verzögerungsleitung LR₂ gelangt einerseits über eine Rückkopplungsschleife zurück an den einen Eingang des ODER-Kreises U₂ und andererseits an den einen Eingang eines UND-Kreises E₂, dessen zweiter Eingang von Svnchronisierimpulsen eines im einzelnen nicht dargestellten Synchronisiergenerators G₂ getastet wird. Der Ausgang des UND-Kreises E₂ wird in einem Demodulierer D eingespeist, dessen Ausgang in zwei parallelgeschaltete Gruppenbandpaßfilter FRa und FRb eingespeist wird. Jedem dieser Gruppenbandpaßfilter ist eine Gruppe von Bandpaßfiltern A_t bis A4 bzw. B\ bis B₃ nachgeschaltet Die Ausgänge dieser Bandpaßfilter werden in einen Dekodierer C eingespeist und die dekodierten Werte werden anschließend in einem Register RS gespeichert und von da gegebenenfalls weiter verwendet

F i g. 2 zeigt in der obersten Zeile aufgetragen gegen die Zeit t die in die Verzögerungsleitung LR₁ eingespeisten Signale und in der unteren Zeile die zyklische Neuordnung dieser Signale durch die Wirkung der Verzögerungsleitung und der Rückkopplungsschleife.

F i g. 3 zeigt die den einzelnen Übertragungsleitungen L] bis Le zugeordneten, vom Multiplexer ausgetasteten und anschließend digital kodierten Signale in der zeitlichen Folge, wie sie in die Verzögerungsleitung LR\ eingespeist werden. In der untersten Zeile ist angegeben, wie diese Signale durch die Wirkung der Verzögerungsleitung LR\ umgruppiert werden, und zwar bilden die Signale einer jeden Übertragungsleitung eine der Zonen, nämlich die in der Übertragungsleitung L₁ die Zone Z_n, die in der Übertragungsleitung L₂ die Zone Zn und so fort

F i g. 4 zeigt einen Übergang zwischen der Verzögerungsleitung LR\ und der Verzögerungsleitung LR₂. Ir. den obersten Zeilen der Fig.4 sind die Zyklen aufgetragen, während die unteren Zeilen anzeigen, wie die Zonen Zn bis Zi₈ der Verzögerungsleitung LR₁ neuen Zonen Z₂\ bis Z₂S der Verzögerungsleitung LRi zugeordnet werden. Die in Fig.4 eingezeichneten Pfeile zeigen, daß der Inhalt der Zone Zn in die Zone Z21, der der Zone Z_t3 in die Zone Z₂₃ und so fort gelangt.

In Fig.5 sind in der ersten Zeile die aufeinander folgenden Zyklen der Verzögerungsleitung LR₂ aufgetragen, während in der zweiten Zeile die Zeitabschnitte aufgetragen sind, während derer die Analyse stattfindet und in der dritten Zeile die Zeitabschnitte aufgetragen sind, während derer die Speicherung in dem Register RS stattfindet

Im folgenden wird die Funktionsweise des dargestellten Ausführungsbeispiels im einzelnen beschrieben. Das dargestellte Ausführungsbeispiel findet vorzugsweise Anwendung bei der automatischen Telefonie, insbesondere bei solchen Telefonsystemen, bei denen jeder Digit einer Rufnummer durch ein kombiniertes Signal aus zwei Frequenzen übertragen wird. Die dabei beteiligten Frequenzen sind in zwei Gruppen unterteilt, die sich nicht überlappen und die im Tonfrequenzbereich liegen. Die erste Frequenzgruppe umfaßt die Frequenzen au a₂, ai, Ü4, während die zweite Gruppe die drei Frequenzen öi, tu und b} umfaßt Jeder Digit wird bei diesem hier unterstellten Anwendungsfall durch die Kombination von zwei Signalfrequenzen angezeigt, wobei die beiden Frequenzen jeweils verschiedenen Frequenzgruppen

angehören. Man kann also ein solches Signal ausdrükken durch a„ bj. Die Übertragung eines solchen Digitsignals muß hier im Minimum 20 Millisekunden andauern, damit es aufgenommen werden kann. In der Praxis wird dieses Signal durch Niederdrücken einer Taste ausgelöst und es dauert demzufolge in der Regel wesentlich länger als 20 Millisekunden an.

Gemäß F i g. 1 bilden die Übertragungsleitungen L\ bis Le insgesamt acht Eingangsleitungen für den zyklischen Multiplexer 5. In dem Multiplexer S werden zyklisch diese Eingänge bzw. Übertragungsleitungen abgetastet und die Ergebnisse dieser Abtastung nacheinander auf eine gemeinsame Ausgangsleitung gegeben. Theoretisch ist die Zyklusfrequenz bestimmt durch die Maximalfrequenz, mit der Informationen eingespeist werden und durch das Nyquist'sche Theorem. In dem hier zu beschreibenden Ausführungsbeispiel beträgt die Zyklusfrequenz 5000 Hz, ein Zyklus also 200 Mikrosekunden. Jeder Tastabschnitt, mit dem also eine der Übertragungsleitungen angetastet wird, dauert 2,5 Mikrosekunden. Diese Tastabschnitte gelangen aufeinander folgend an den Digitalkodierer. Der hier verwendete Digitalkodierer ist in an sich bekannter Weise ausgeführt und auch unter der Bezeichnung PCM-Modulator bekannt Ein solcher Digitalkodierer bzw. PCM-Modulator kodiert aufeinander folgende Impulse, hier also Tastabschnitte, nach verschiedenen Charakteristika in digitale Form. Im vorliegenden Fall wird jeder Tastabschnitt durch eine fünf Bit umfassende Gruppe digital kodiert bzw. digital ausgedrückt.

Die so digitalisierten Tastabschnitte gelangen unter Beibehalt ihrer Aufeinanderfolge an die Verzögerungsleitung LR\ und werden dort rückgekoppelt. Die zeitliche Länge dieser Verzögerungsleitung ist die eines Tastzyklus (200 Mikrosekunden) zuzüglich der Dauer eines Tastabschnittes (2,5 Mikrosekunden), mithin also 2023 Mikrosekunden lang. Infolge dieser Bemessung der Verzögerungszeit und der Wirkung der Rückkopplungsschleife, ordnet sich ein Tastabschnitt unmittelbar hinter den Tastabschnitt, der 200 Mikrosekunden später auftritt, wie dies auch in F i g. 2 in der unteren Zeile angegeben ist

Gemäß Fig.3 ist die Verzögerungsleitung mit der Gesamtlänge von 202,5 Mikrosekunden in acht Zonen unterteilt, von denen sieben eine zeitliche Länge von 25 Mikrosekunden und die achte eine zeitliche Länge von 273 Mikrosekunden haben. Jeder der Eingangsleitungen L\ bis Le ist eine Zone zugeordnet, in der Weise, daß in dieser Zone die Tastabschnitte der betreffenden Eingangsleitung nebeneinander untergebracht sind, und zwar bis zu maximal zehn Tastabschnitten. Die Zone Zu entspricht der Übertragungsleitung Lj, die Zone Zn der Übertragungsleitung Li, die Zone Z\$ der Übertragungsleitung Li und so fort In F i g. 3 sind die Tastabschnitte der verschiedenen Leitungen künstlich auseinander gezogen gezeichnet, um die Funktion besser zu erläutern. In der Praxis folgen diese Tastabschnitte jedoch auf einer einzigen Leitung, nämlich der Ausgangsleitung des Digitalkodierers unmittelbar aufeinander. Es sei hier noch angemerkt, daß bei der Erläuterung davon ausgegangen wird, daß die Verzögerungsleitung LR₁ eine Verzögerungszeit von 2023 Mikrosekunden hat Stattdessen kann aber auch eine Verzögerungszeit von 1973 Mikrosekunden, entsprechend der Zeitdauer des Tastzyklus 200 Mikrosekunden abzüglich der Zeitdauer des Tastabschnittes 23 Mikrosekunden gewählt werden. Im letztgenannten Fall kehrt sich die Reihenfolge der Tastabschnitte in den Zonen gegenüber der in F i g. 2 eingezeichneten um. Die Funktion des gesamten Ausführungsbeispiels ist aber auch in diesem Falle im Prinzip die gleiche.

Auf diese Weise befindet sich immer eine bestimmte ^r> Anzahl von Tastabschnitten innerhalb der Verzögerungsleitung LR] und die dadurch bedingte Information wird ständig auf dem neuesten Stand gehalten, in dem bevor ein neuer Tastabschnitt eingeschrieben wird, der jeweils älteste gelöscht wird, um für den neuen Platz zu

i" schaffen. Diese Löschtechnik ist bei Verzögerungsleitungen an sich bekannt und bedarf hier keiner ins einzelne gehenden Erläuterung.

Am Ausgang der Verzögerungsleitung LR] liegt also zeitlich komprimiert eine Tastabschnittfolge der auf det betreffenden Übertragungsleitung eingespeisten Signale vor. Diese Zeitstauchung entspricht einer Frequenzvervielfachung. Die eingespeisten Informationsfrequenzen sind mithin im Anschluß an die Zirkulationen det Verzögerungsleitung um den gleichen Faktor verviel-

2" facht

Unter den angegebenen Voraussetzungen ist die Verzögerungsleitung LR\ so ausgebildet, daß sie zehr fünf Bit umfassende Tastabschnitte für jede einzelne Übertragungsleitung speichern kann. Diese Speicherka-

r, pazität ist jedoch unzureichend, um eine präzise Analyse der auf den einzelnen Übertragungsleitungen vorliegenden Signale zu ermöglichen. Die zehn Tastabschnitte einer Übertragungsleitung überdecken bei einer Tastperiodendauer von 200 Mikrosekunden insgesamt 2

ι« Millisekunden, während man für eine präzise Analyse ungefähr 20 Millisekunden benötigt

Aus diesem Grunde ist die zweite Verzögerungsleitung LRi vorgesehen, in die der inhalt der Verzögerungsleitung LR\ periodisch übertragen wird. Dies«

i> Übertragung erfolgt zonenweise, wie dies im einzelner noch weiter unten erläutert wird. Die Zeitkompressior die durch die Verzögerungsleitung LRi stattfindet, wird im wesentlichen mit den gleichen Prinzipien bewirkt wie die der Verzögerungsleitung LR\. Die Verzögerungszeil der Verzögerungsleitung LRi beträgt 2000 Mikrosekunden zuzüglich der Zeitdauer einer Zone der Verzögerungsleitung LR], also 25 Mikrosekunden, mithin insgesamt 2025 Mikrosekunden. Die Verzögerungszeil der Verzögerungsleitung kann auch 2000 Mikrosekun-

■i"· den abzüglich der Zonendauer, mithin 1975 Mikrosekunden betragen. Dann ergibt sich eine entsprechenc Umkehr der Reihenfolge entsprechend, wie das im Texi zu der Verzögerungsleitung LR] schon erläutert wurde Die Verzögerungsleitung LRi wird nach den selber

in Prinzipien wie die Verzögerungsleitung LR] betrieben Sie ist in insgesamt acht Zonen Zn bis Zm (vgl. F i g. 4' unterteilt, wobei jede eine zeitliche Länge von 25( Mikrosekunden aufweist, zuzüglich eines einmaliger Zeitabstandes von 25 Mikrosekunden für die Verschie bung. Jede dieser Zonen der Verzögerungsleitung LR. nimmt den Inhalt von zehn aufeinander folgender entsprechenden Zonen der Verzögerungsleitung LR auf, und zwar unmittelbar aufeinander folgend infolge der bereits erläuterten Verschiebung.

*·" Die Übertragung der Zonen aus der Verzögerungslei tung LR\ in die Verzögerungsleitung LR₂ wird durch die Synchronisierimpulse des Synchronisiergenerators G gesteuert Dieser Synchronisiergenerator sendet aiii 250 Mikrosekunden einen Synchronisierimpuls aus. Dei

*'· erste dieser Synchronisierinipulse tritt auf, wenn di< Zone Zu am Ausgang der Verzögerungsleitung LR folgt, und öffnet den UND-Kreis £1, so daß diese Zone Z,i in die erste Position der Zone Zzi des Verzögerung*

kreises LR2 gelangen kann. Der nächste Synchronisierimpuls tritt 250 Mikrosekundcn danach auf und tastet die Zone Zu, die dann in die erste Position der Zone Zn gelangt und so fort.

Auf diese Weise werden die einzelnen Zonen der Verzögerungsleitung LR\ in folgender Reihenfolge in die Verzögerungsleitung LRi übertragen: Zn, Zn, Zn, Ζ,?, Zn, Zh, Z\_b, Zi₈. Diese Reihenfolge ist bedingt durch die Tatsache, daß die Zonenübertragung alle 250 MikroSekunden stattfindet, eine Zeitspanne, die der Verzögerungszeit der Verzögerungsleitung LR\ zuzüglich zweier Zonenbreiten entspricht.

Die Verzögerungsleitung LR2 wird zunächst auf diese Weise aufgefüllt und speichert dann immer zur Zeit die gleiche Anzahl von Tastabschnitten. Wie bereits in Verbindung mit der Verzögerungsleitung LR\ beschrieben, wird der Inhalt der Verzögerungsleitung LR2 immer auf dem neuesten Stand gehalten, indem bei Übertragung einer neuen Zone die jeweils älteste gelöscht wird. Die Verzögerungsleitung LR2 enthält mithin in jeder Zone zehn Zonen der Verzögerungsleitung LR\, was einem Gesamtinhalt von einhundert Tastabschnitten der Übertragungsleitungen L\ bis Lg entspricht. Diese einhundert Tastabschnitte überdecken einen Zeitraum von 20 Millisekunden und diese Zeitspanne reicht aus, um eine präzise Analyse, wie sie im folgenden anhand der Fig.5 beschrieben wird, durchzuführen.

Der Inhalt der Verzögerungsleitung LR2 wird periodisch Zone für Zone, gesteuert durch den Synchronisiergenerator G2, analysiert. Der Synchroniesiergenerator sendet Synchronisierimpulse aus, und zwar alle zwei Millisekunden einen Impuls mit 250 Mikrosekunden Länge. Diese Synchronisierimpulse tasten den UND-Kreis £2 periodisch auf, mit der Maßgabe, daß bei jedem Zyklus der Verzögerungsleitung LR2 eine neue Zone dieser Verzögerungsleitung analysiert wird.

Zur Analysierung der einzelnen Zonen der Verzögerungsleitung LRi und damit zur Analysierung der zugehörigen Signale auf den Übertragungsleitungen L\ bis Lg wird zunächst das Signal in die analoge Form zurückverwandelt und zwar in dem Analogdekodierer D, der nach Art eines bekannten sogenannten PCM-Demodulierers ausgebildet sein kann und die umgekehrte Funktion hat wie der Digitalkodierer M. Am Ausgang eines solchen PCM-Demodulators liegt ein Signal wieder in Form von kombinierten Frequenzen vor, wobei jedoch jede Frequenzkomponente, bedingt durch die frequenzvervielfachende Wirkung der Verzögerungsleitung ein Vielfaches der zugehörigen Ursprungsfrequenzkomponente ist

Es sei hier daran erinnert, daß die Frequenzkomponenten aus zwei Frequenzgruppen stammen, und zwar die Frequenzen au 32, az und 24 aus einer ersten Frequenzgruppe und die Frequenzen b\, bi und bj aus einer zweiten Frequenzgruppe. Am Ausgang des Analogdekodierers D, werden diese beiden Frequenzgruppen wiedergefunden. Die erste Frequenzgruppe enthält die Frequenzen Ai, A₂, A3, A4 als Vielfache der ursprünglichen Frequenzen dieser Gruppe und die

■i zweite Gruppe enthält die Frequenzen Bi, Bi und S₃, ebenfalls als Vielfache der Ursprungsfrequenzen, wobei der Faktor der Frequenzvervielfachung bei allen Frequenzen der gleiche ist. Die Gruppenbandpaßfilter FRa und FRb lassen jeweils die nicht zugeordnete

i" Frequenzgruppe nicht passieren. Das Gruppenbandpaßfilter FRa läßt mithin nur die Frequenzgruppe A, nicht dagegen die Frequenzgruppe B passieren; das Filter FR_B entsprechend umgekehrt. Die Gruppenbandpaßfilter trennen mithin das zu analysierende Signal in die beiden Frequenzgruppen.

Am Ausgang des Gruppenpaßfilters FRa sind parallel vier Bandpaßfilter A/, A2, A₃, A4 angeschlossen, die den einzelnen verschiedenen Frequenzen aus jeder Gruppe zugeordnet sind. Das Bandpaßfilter Ai läßt nur die Frequenz Ai passieren. Entsprechend läßt das Bandpaßfilter A₂ nur die Frequenz A₂ passieren und so fort In entsprechender Weise sind dem Gruppenbandpaßfilter FRbparallel drei Bandpaßfilter Bi, Bi, Bz nachgeschaltet, die den Frequenzen der Gruppe B zugeordnet sind.

2) In dieser Filteranordnung wird also das Ausgangssignal des Analogdekodierers D zunächst in die beiden Frequenzgruppen getrennt und dann in die einzelnen Frequenzen getrennt. Dieser Filteranordnung schließt sich ein in bekannter Weise ausgeführter Dekodierer C

J" an, in dem die Ausgangswerte der Filteranordnung in binäre Signale umgewandelt werden, entsprechend den ursprünglich zu übertragenden Digits. Die so wieder gewonnenen Digits werden dann in dem Ausgangsregister RS gespeichert und können von da weiter

.n verarbeitet werden.

Das Ausführungsbeispiel wurde beschrieben anhand der Verarbeitung von gleichzeitig übertragenen Signalen verschiedener Frequenzkombinationen, und zwar in Verbindung mit einer Anwendung bei der automati-

*> sehen Telefonie. Dabei wurden der Einfachheit halber die Schaltkreise zur Unterdrückung von Störgeräuschen, Schaltkreise zur Anzeige, daß Signale nicht vorhanden sind, und Schaltkreise, die aus einer binären Dekodierung im Dekodierer C eine dezimale Kode

■»"' herstellen und dergleichen, nicht angegeben. Solche Kreise und ihre Anwendung sind bekannt und sie können in Verbindung mit der Erfindung ebenfalls Anwendung finden.

Die Erfindung wurde in Verbindung mit Verzögert rungsleitungen erläutert Natürlich können anstelle von Verzögerungsleitungen auch Verschieberegister und dergleichen verwendet werden.

Die Erfindung ist auch nicht auf die Anwendung in Verbindung mit der automatischen Telefonie be-

^ schränkt Sie ist anwendbar in all den Fällen, in denen gleichzeitig eingehende Informationen zyklisch getastet und multiplex weiterverarbeitet werden können.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Dekoder für ein mehrkanaliges Übertragungssystem, dadurch gekennzeichnet, daß eingangsseitig ein Multiplexer (S) vorgesehen ist, der diverse Übertragungsleitungen (Li-L 8) zyklisch abtastet und die gewonnenen Tastabschnitte einkanalig an eine Verzögerungsleitung (LR X) gelangen läßt, deren Ausgang über eine Rückkopplungsschleife an ihren Eingang angeschlossen ist und deren Verzögerungszeit so bemessen ist, daß ein Tastabschnitt einer Übertragungsleitung zeitlich unmittelbar neben den folgenden der gleichen Übertragungsleitung rückgekoppelt erneut an den Eingang gelangt, und daß ein rückgekoppelter Tastabschnitt in die Verzögerungsleitung eingespeichert wird im Austausch gegen einen vorher eingespeicherten, die betreffende Position besetzende, und daß die Speicherung der Verzögerungsleitung (LRl) in Zonen, umfassend jeweils eine Folge benachbart eingespeicherter Tastabschnitte der gleichen Übertragungsleitung bei jedem Verzögerungszyldus (LR X) einmal für eine solche Zone aufgetastet wird und daß diese aufgetastete Zone an Dekodiermittel (C) weitergeleitet wird.

2. Dekodierer nach Anspruch 1, dadurch gekennzeichnet, daß eine erste mit einer Rückkopplungsschleife versehene zonenweise ausgetastete Verzögerungsleitung (LR X) und eine zweite mit einer Rückkopplungsschleife versehene Verzögerungsleitung (LR 2) vorgesehen ist, welche zweite Verzögerungsleitung (LR2) die Zonen (ZU...) erster Ordnung der ersten Verzögerungsleitung entsprechend zu Zonen (Z 2t...) zweiter Ordnung umord- net und aus deren Speicherung bei jedem Verzögerungszyklus eine Zone zweiter Ordnung ausgetastet und an die Dekodiermittel (C) wehergeleitet wird.

3. Dekodierer nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß einer Verzögerungsleitung (LR 1, LR 2) ein ODER-Kreis (UX, U2) vorgeschaltet ist, dessen einer Eingang mit den neu aufzunehmenden Signalen (Tastabschnitte oder Zonen erster Ordnung) beschickt wird und an dessen zweiten Eingang die Rückkopplungsschleife angeschlossen ist.

4. Dekodierer nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Verzögerungszeit der ersten Verzögerungsleitung (LR X) bemessen ist wie die Tastperiode w des Multiplexers β? zuzüglich (oder abzüglich) einer Tastabschnittdauer.

5. Dekodierer nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Verzögerungszeit der zweiten Verzöge- rungsleitung (LR 2) bemessen ist wie ein Vielfaches der Tastperiode des Multiplexers (S) zuzüglich (oder abzüglich) der Zeitdauer einer Zone erster Ordnung, wobei das Vielfache so groß ist wie die Zahl der Tastabschnitte in einer Zone erster Ordnung. w

6. Dekodierer nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß einer Verzögerungsleitung (LR X, LR 2) zum Austasten ein UND-Kreis (EX, E2) nachgeschaltet ist, an dessen einen Eingang der Ausgang der <'> zugehörigen Verzögerungsleitung angeschlossen ist und an dessen anderen Eingang Synchronisierimpulse eines Synchronisieriiiipuisgenerätors (GX, G 2)

zur Auftastung gekoppelt sind.

7. Dekodierer nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Übertragungssignale Signale aus je zwei Frequenzen sind, und daß dem System der Verzögerungsleitung (LRX, LR2) ein Digitalkodierer (M) zur Digitalansetzung dieser Signale vorgeschaltet und ein Analogkodierer zur Rückkodierung nachgeschaltet ist

8. Dekodierer nach Anspruch 7, dadurch gekennzeichnet, daß die Digitalkodierung mit Erhalt der Signalfrequenzen erfolgt und daß die Dekodiermittel (C) auf die aus diesen Frequenzen abgeleiteten Frequenzen der analog dekodierten Signale ansprechen.

9. Dekodierer nach Anspruch 7 und 8, dadurch gekennzeichnet, daß dem Analogdekodierer (D) eine Bandpaßfilterkombination (FRa, FRb, A X, /42...) nachgeschaltet ist mit Bandpaßfiltern, die den einzelnen beteiligten Signalfrequenzen eindeutig zugeordnet sind.