DE1222533B - Abtastschaltung fuer einen Zeitmultiplex-UEbertragungskanal, welcher fuer jeden Eingangskanal ein Pufferregister zur Zwischenspeicherung aufweist - Google Patents
Abtastschaltung fuer einen Zeitmultiplex-UEbertragungskanal, welcher fuer jeden Eingangskanal ein Pufferregister zur Zwischenspeicherung aufweistInfo
- Publication number
- DE1222533B DE1222533B DEJ26931A DEJ0026931A DE1222533B DE 1222533 B DE1222533 B DE 1222533B DE J26931 A DEJ26931 A DE J26931A DE J0026931 A DEJ0026931 A DE J0026931A DE 1222533 B DE1222533 B DE 1222533B
- Authority
- DE
- Germany
- Prior art keywords
- sampling
- circuit
- signal
- channel
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1629—Format building algorithm
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/068—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
Description
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. α.:
H04j
Deutsche KL: 21 al -10/03
Nummer: 1222533
Aktenzeichen: J 26931 VIII a/21 al
Anmeldetag: 20. November 1964
Auslegetag: 11. August 1966
Die Erfindung bezieht sich auf eine Abtastschaltung für einen Zeitmultiplex-Übertragungskanal,
welcher für jeden Eingangskanal ein Pufferregister zur Zwischenspeicherung der auf den Eingangskanälen
in festen Zeitabständen auftretenden Daten und eine Abtastschaltung zur wiederholten Abtastung des Inhalts
der Pufferregister aufweist.
Es ist bekannt, Daten, die von Datenquellen mit verhältnismäßig geringer Arbeitsgeschwindigkeit geliefert
werden, über einen gemeinsamen Kanal mit hoher Arbeitsgeschwindigkeit durch verschiedene
Multiplex-Arbeitsweisen zu übertragen. Wenn beispielsweise ein Rechner in der Lage ist, Daten in
einer viel größeren Geschwindigkeit zu verarbeiten, als sie von einer angeschlossenen Eingabeeinheit geliefert
werden, können, sofern die Synchronisation nicht kritisch ist, verschiedene Eingabeeinrichtungen
in beliebiger Folge nacheinander abgetastet werden. Nach einer anderen Technik können die Eingabeeinrichtungen
in der Ordnung der relativen Arbeitsgeschwindigkeiten, mit denen sie die Daten liefern,
abgetastet werden, wobei in jedem Abtastzyklus diejenige Einrichtung abgetastet wird, die die schnellste
von den abtastbereiten Einrichtungen ist. Der Wirkungsgrad ist bei diesen Arbeitsweisen gering, wenn
die Eingabeeinrichtungen untereinander in verschiedenen Arbeitsgeschwindigkeiten betrieben werden.
Bei einer Abtastfrequenz /s und bei Datenverfügbarkeitsfrequenzen.
fv /2, ..., jn für η Eingabeeinrichtungen
wird der maximale theoretische Wirkungsgrad erreicht, wenn /s ist gleich Z1 + /2 + ... + /„. Das
bedeutet, daß während eines jeden Abtastzyklus eine der Eingabeeinrichtungen abgetastet wird. Es ist
offensichtlich, daß bei /s < Z1+ /2 +... + /„ das
System fehlerhaft arbeitet, da die zu übertragenden Daten schneller geliefert werden, als sie abgetastet
werden können.
Das nachfolgende Beispiel zeigt einige typische Bedingungen, die bei den bekannten Anordnungen zu
Fehlern führen. Im dargestellten Beispiel entspricht die Abtastfrequenz fs 1 MHz, und die Eingabeeh>
Abtastschaltung für einen
Zeitmultiplex-Übertragungskanal, welcher für
jeden Eingangskanal ein Pufferregister zur
Zwischenspeicherung aufweist
Zeitmultiplex-Übertragungskanal, welcher für
jeden Eingangskanal ein Pufferregister zur
Zwischenspeicherung aufweist
Anmelder:
International Business Machines Corporation,
Armonk, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. E. Böhmer, Patentanwalt,
Böblingen (Württ), Sindelfinger Str. 49
Als Erfinder benannt:
Herbert Hellerman, Yorktown Heights, N. Y.;
Kenneth Eugene Iverson, Mount Kisco, N. Y.
(V. St. A.)
Kenneth Eugene Iverson, Mount Kisco, N. Y.
(V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 29. November 1963
(326768)
V. St. v. Amerika vom 29. November 1963
(326768)
richtungen besitzen die Arbeitsfrequenzen fv /2, f3
und /4 mit 333 333 Hz, 250 000 Hz, 200 000 Hz und
000 Hz. Da /s die Summe von fv f2, f3 und fs
überschreitet, wird der maximale theoretische Wirkungsgrad nicht erreicht. In der nachstehenden
Tabelle sind jeweils die für eine Abtastung zur Verfügung stehenden Abtastintervalle für die vier eingehenden
Signale dargestellt. Beispielsweise hat die Eingabeeinrichtung 1 eine Arbeitsfrequenz von einem
Drittel der Abtastfrequenz, so daß sie nach jeweils drei Abtastintervallen neue Daten liefert.
Ein | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | Anzahl der | 10 | 11 | verfügbaren Abtastintervalle | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 | 25 |
richtung | 3 | 2 | 1 | 3 | 2 | 1 | 3 | 2 | 9 | coi | CSl | 12 | 3 | 2 | 1 | 3 | 2 | 1 | 3 | 2 | 1 | 2 | Its) | 1 | 3 |
1 | 2 | 1 | 4 | 3 | 2 | 1 | 4 | 3 | 1 | 1 | 4 | 1 | 2 | 1 | 4 | 3 | 2 | 1 | 4 | 3 | 2 | 1 | 4 | 3 | 2 |
2 | 5 | 4 | 3 | 2 | 1 | 5 | 4 | 3 | 2 | 1 | 5 | 3 | 3 | 2 | 1 | 5 | 4 | 3 | 2 | H-I | 5 | 4 | 3 | 2 | 1 |
3 | 3 | 2 | 1 | 5 | 4 | 3 | 2 | 1 | 2 | 4 | 3 | 4 | 1 | 5 | 4 | 3 | 2 | 1 | 3 | 2 | 1 | 5 | 4 | ||
4 | 5 | 2 | |||||||||||||||||||||||
609 609/258
3 4
Das dargestellte Beispiel zeigt, daß die Abtastung neue. Daten zu ihnen- übertragen werden und bevor
der Daten von den Eingabeeinrichtungen nach einer die Operation der Steuerschaltung 49 beginnt,
vorgegebenen Folge fehlerhaft arbeitet. Bei Verwen- Die Daten in den Pufferregistem 21 bis 24 werden dung dieser Technik werden die Einrichtungen nach abgetastet durch die Und-Tore 31 bisä 34, die durch folgendem Schema abgetastet: 1234123 4... 5 Signale von. der Steuerschaltung 49 geöffnet werden. Aus Zeile 1 der dargestellten Tabelle ist ersichtlich, Diese Schaltung überwacht die verbleibende Verdaß während der. unterstrichenen ,Zeitintervalle 10 fügbarkeit von Daten von jeder der Eingabeeinrichbis 12 und 22 bis 24.die Eingabeeinrichtung 1 nicht tungen und liefert die Auswahlen-Signale zu den abgetastet wird. Außerdem werden" die Eingabe- Und^Toren -31 bis 34, so daß die Daten in einem einrichtungen 3 und 4 in versdhiedenea Abtastzyklen io Pufferregister, welches der Eingabeeinrichtung mit (8, 15) zweimal abgetastet, während die gleichen der geringsten verbleibenden Verfügbarkeit entEingabedaten vorliegen. Wird die Abtastung in der spricht, während jedem vorgegebenen Zeitintervall Reihenfolge vorgenommen, daß jeweils diejenige der abgetastet werden.
vorgegebenen Folge fehlerhaft arbeitet. Bei Verwen- Die Daten in den Pufferregistem 21 bis 24 werden dung dieser Technik werden die Einrichtungen nach abgetastet durch die Und-Tore 31 bisä 34, die durch folgendem Schema abgetastet: 1234123 4... 5 Signale von. der Steuerschaltung 49 geöffnet werden. Aus Zeile 1 der dargestellten Tabelle ist ersichtlich, Diese Schaltung überwacht die verbleibende Verdaß während der. unterstrichenen ,Zeitintervalle 10 fügbarkeit von Daten von jeder der Eingabeeinrichbis 12 und 22 bis 24.die Eingabeeinrichtung 1 nicht tungen und liefert die Auswahlen-Signale zu den abgetastet wird. Außerdem werden" die Eingabe- Und^Toren -31 bis 34, so daß die Daten in einem einrichtungen 3 und 4 in versdhiedenea Abtastzyklen io Pufferregister, welches der Eingabeeinrichtung mit (8, 15) zweimal abgetastet, während die gleichen der geringsten verbleibenden Verfügbarkeit entEingabedaten vorliegen. Wird die Abtastung in der spricht, während jedem vorgegebenen Zeitintervall Reihenfolge vorgenommen, daß jeweils diejenige der abgetastet werden.
noch nicht abgetasteten Eingabeeinrichtungen abge- Die Steuerschaltung 49 ist im Detail in den
tastet wird, die die höchste Arbeitsfrequenz aufweist, 15 Fig. 2a und 2b dargestellt. Diese Schaltung empso
ergibt sich nach vorliegendem Beispiel ebenfalls ein fängt die Bereit-Signale von den Verzögerungsschalfehlerhaftes
Arbeiten. In diesem Fall werden die Ein- tungen 41 bis 44 (Fi,g. .1) und erzeugt die Ausgabeeinrichtungen
in folgender Reihenfolge abgetastet: wählen-Signale zum Öffnen der Und-Tore 31- bis 34
13 2 143124123142130123124, ^ iß'1L " . u *n ' a»u ■ rr »1 ·
- ao Die Steuerschaltung 49 enthalt vier Kanäle, je-
worin die »0« anzeigt, daß in diesem Intervall keine weils einen für jede Eingabevorrichtung.-JederKanal
Daten abgetastet werden. Wie aus Zeile 4 der Ta- umfaßt neben anderen Schaltungen einen Dreistufen-
belle ersichtlich ist, wird die Eingabeeinrichtung 4 Zeitzähler 51 bis 54, bistabile Bereit-Sehaltungen 61
während der unterstrichenen Absatzintervalle 19 bis bis 64, bistabile Abtasten-Schaltungen 71 bis 74 und
23 nicht abgetastet. ■■·-■■ 25 bistabile Verfügbar-Schaltungen 81 bis .84. -, .
Aufgabevorliegender Erfindung ist es, eine Multi- Ein Taktgeber reguliert die Operation der Steuerplex-Abtastschaltong
anzugeben, die diese Schwierig- schaltung. Dieser Taktgeber enthält einen Oszillator
keiten überwindet und dennoch einen hohen Wir- 88, der kontinuierlich Impulse erzeugt, welche den
kungsgrad gestattet, d.h. Abtastzyklen, in denen Ringzähler 89. durchschalten. Der Ringzähler 89
keine Abtastung vorgenommen wird, vermeidet, so- 30 liefert daher sequentiell Ausgangs-Signale Φο, Φ±, Φζ,
fern noch zu übertragende Daten-vorliegen. Erfin- Φ3 und Φ4.- Die' relative-Zeitlage dieser Signale ist
dungsgemäß wird dies bei einer einleitend bezeich- au& F i g. 3 zu ersehen. : .
neten Abtastschaltung dadurch erreicht, daß für Jedes Bereit-Signal wird zu der entsprechenden jeden Eingangskanal eine Zeitüberwachungsschaltung bistabilen Bereit-Schaltung 61 bis 64 geleitet, um die vorgesehen ist,, die den bis zur Eingabe neuer Daten 35 betreffende Schaltung in ihren 1-Zustand zu bringen, in das zugeordnete Pufferregister verbleibenden Zeit- Die; Operation: des. Systems wird in Verbindung mit raum anzeigt, und daß eine von den Zeitüber- dem eingangs erläuterten Beispiel erklärt.: Die .Bewachungsschaltungen gesteuerte Kanalauswahlschal- reitrSignalefür dieses Beispiel sind in Fig. 3 gezeigt, tung vorgesehen ist, die in jedem Abtastintervall in Der . Einfachheit halber sind synchrone Eingabe-Abhängigkeit von dem kleinsten.verbleibenden Zeit- 40 einrichtungen dargestellt, und die Bereit-Signale raum anzeigenden Signal den diesem Signal entspre- liegen in Koinzidenz mit dem ©„-Ausgang des Ringchenden Eingangskanal abtastet. ' Zählers 89. Der 1-Ausgang einer jeden bistabilen
neten Abtastschaltung dadurch erreicht, daß für Jedes Bereit-Signal wird zu der entsprechenden jeden Eingangskanal eine Zeitüberwachungsschaltung bistabilen Bereit-Schaltung 61 bis 64 geleitet, um die vorgesehen ist,, die den bis zur Eingabe neuer Daten 35 betreffende Schaltung in ihren 1-Zustand zu bringen, in das zugeordnete Pufferregister verbleibenden Zeit- Die; Operation: des. Systems wird in Verbindung mit raum anzeigt, und daß eine von den Zeitüber- dem eingangs erläuterten Beispiel erklärt.: Die .Bewachungsschaltungen gesteuerte Kanalauswahlschal- reitrSignalefür dieses Beispiel sind in Fig. 3 gezeigt, tung vorgesehen ist, die in jedem Abtastintervall in Der . Einfachheit halber sind synchrone Eingabe-Abhängigkeit von dem kleinsten.verbleibenden Zeit- 40 einrichtungen dargestellt, und die Bereit-Signale raum anzeigenden Signal den diesem Signal entspre- liegen in Koinzidenz mit dem ©„-Ausgang des Ringchenden Eingangskanal abtastet. ' Zählers 89. Der 1-Ausgang einer jeden bistabilen
Die Merkmale der Erfindung sind aus einem nach- Bereit-Schaltung 61 bis 64 sorgt dafür, daß die zufolgend
erläuterten Ausführungsbeispiel zu ersehen. geordneten Und-Tore 91 bis 94 geöffnet werden.
Es zeigt 45 Das Signal (P0 wird über eine Verzögerungs-Schal·-
Fig. 1 ein Blockschaltbild einer bevorzugten Aus- tung 90 zu Und-Toren 91 bis 94 geleitet, welche,
führungsform der Erfindung, · nachdem sie geöffnet sind, ein Signal hindurchlassen,
Fig. 2 die Zusammengehörigkeit der Fig. 2a das einen zugeordneten der Zeitzähler 51 bis. 54 auf
jmd 2b, ".-.-..' denjenigen Wert einstellen, der der Anzahl der Takt-
■ Fig.r2aund-2b ein detailliertes Blockschaltbild 50 zyklen entspricht, in denen Daten von der Eingabe-
zur Einrichtung nach Fig. .!und . einrichtung zur Abtastung verfügbar sind. Im darge-
Fig..3 ein Impulszeitdiagramm für ein typisches stellen Beispiel sind der Zeitzähler51 auf »3«, der
Operationsbeispiel der Anordnung nach F i g. 1 Zeitzähler 52 auf »4« und die Zeitzähler 53 und 54
. In der-Fig.-1 -sind vier Eingabeeinrichtungen 1 auf »5« eingestellt. Da die Bereit-Signale zu den bibis
4. dargestellt, welche- Daten über Und-Tore 11 55 stabilen Schaltungen 61 bis 64 zu der Zeit Φο auftre-
bis 14.ZU Bufferregistern 21 bis 24 liefern. Die Daten ten, wird das Signal Φο vor seiner Verwendung zur
in den Registern werden abgetastet durch Und-Tore Öffnung der Tore 91 bis 94 durch die Schaltung 90
31 bis 34 und über ein Oder-Tor 38 zum Ausgangs- verzögert, wodurch sichergestellt wird, daß diese bi-
kabel 39 übertragen. stabilen Schaltungen sich nicht im Umschaltvorgang
Jede Eingabeeinrichtung erzeugt ein Daten-Bereit- 60 befinden, wenn die Torschaltungen 91 bis 94 geöffnet
Signal, wenn sie zur Eingabe von Daten vorbereitet werden. Das verzögerte Signal Φο tritt vor dem nachworden'
ist." Diese Signale dienen zur Rückstellung folgenden Signal Φ± auf. Während der Anfangsoperades entsprechenden der. Pufferregister 21 bis 24 auf tion des Systems wird ein Startsignal zu den Zeitzäh-NuIl.
Sie gelangen ferner über Verzögerungsschal- lern 51 bis 54 geleitet, um diese auf den Wert »7«
tungen-41 bis 44 zu den Toren 11 bis 14, um diese 65 (ihren höchsten Wert) einzustellen und dadurch Feh-ZU
öffnen, sowie zu einer Steuerschaltung 49. Die ler zu vermeiden, wenn die ersten Bereit-Signale die
Verzögerung durch die Schaltungen 41 bis 44 stellt Zeitzähler auf ihre geeigneten niedrigen Werte einsicher,
daß die Pufferregister rückgesteUt sind, bevor stellen.
Sobald daher eine der Eingabeeinrichtungen ihre
Bereitschaft signalisiert, wird der zugeordnete Zeitzähler auf einen Wert eingestellt, der der Anzahl der
Abtastzeiten (Taktzyklen) entspricht, die zur Verfügung stehen, bevor nachfolgende Daten von der
Eingabeeinrichtung geliefert werden. Obgleich das Beispiel auf synchron arbeitende Eingabeeinrichtungen
Bezug nimmt, ist das System auch geeignet für die Zusammenarbeit mit nicht synchronisierten Eingabeeeinrichtungen.
In diesem Fall treten die Bereit-Signale zu irgendeinem Zeitpunkt während eines Taktzyklus auf, und die Zeitzähler werden eingestellt
bei Auftreten des folgenden verzögerten Signals Φο auf denjenigen Wert, der die minimale Anzahl
von ganzen Taktzyklen zwischen zwei aufeinanderfolgenden Bereit-Signalen anzeigt.
Die Signale von den Und-Toren 91 bis 94 setzen außerdem die Verfügbar-Schaltungen 81 bis 84 und
über Oder-Tore 101 bis 104 die Abtasten-Schaltungen 71 bis 74 in ihren 1-Zustand. Die Bereit-Schaltungen
61 bis 64 werden in ihren 0-Zustand zurückgestellt durch das Signal Φχ vom Ringzähler 89.
Während des Auftretens der Signale Φν Φ2 und
Φ3 vom Ringzähler 89 werden die Daten in den
Zeitzählern 51 bis 54 überwacht. Die höchste Wertstelle (»4«) eines jeden der Zeitzähler 51 bis 54
öffnet ein zugeordnetes Und-Tor 111 bis 114, wenn
der im Zähler stehende Wert »4« oder mehr als »4« ist. Das Signal Φχ gelangt ebenfalls zu den Und-Toren
111 bis 114, welche nachdem sie geöffnet sind, Ausgangssignale über das zugeordnete einer Gruppe
von Oder-Toren 141 bis 144 zu einem von einer Gruppe Und-Toren 151 bis 154 liefern. Da die Verfügbar-Schaltungen
81 bis 84 in ihrem 1-Zustand stehen, wenn die Bereit-Signale von den Eingabevorrichtungen
auftreten, sind die Und-Tore 151 bis 154 geöffnet und lassen die Signale von den Oder-Schaltungen
141 bis 144 zu einer weiteren Gruppe von Oder-Toren 161 bis 164 hindurch zur Rückstellung
der entsprechenden Abtasten-Schaltungen 71 bis 74 in ihren 0-Zustand. Beim Auftreten des Taktsignals
Φχ werden daher die Abtasten-Schaltungen
derjenigen Kanäle, in denen ein Wert von »4« oder mehr als »4« im Zeitzähler 51 bis 54 enthalten ist,
in ihren 0-Zustand zurückgestellt.
Während des Auftretens des Taktsignals Φ2 übertragen
eine Gruppe von Und-Toren 171 bis 174 Daten in der zweiten Wertstelle »2« des Zeitzählers
51 bis 54 über Oder-Tore 141 bis 144, Und-Tore 151 bis 154 und Oder-Tore 161 bis 164 zur Steuerung
der Abtasten-Schaltungen 71 bis 74. Nach Auftreten des Signals Φ2 werden daher alle Abtasten-Schaltungen
rückgestellt, wenn der entsprechende Zeitzähler einen Wert von »2« oder mehr als »2«
enthält, während die durch das Signal Φί zurückgestellten
Abtasten-Schaltungen im rückgestellten Zustand verbleiben.
In gleicher Weise wird bei Auftreten des Signals Φ3 eine Datenübertragung von der niedrigsten Stelle
»1« eines jeden der Zeitzähler bewirkt, um den Zustand der Abtasten-Schaltungen über eine Gruppe
von Und-Toren 181 bis 184 zu steuern.
Zum gleichen Zeitpunkt des vorausgehend erläuterten, aus drei Schritten bestehenden Ablaufs, der
durch die Signale Φν Φ2 und Φ3 ausgelöst wird, sind
alle Abtasten-Schaltungen 71 bis 74 in ihren 0-Zustand zurückgestellt. Wenn z. B. der niedrigste Wert
in einem der Zeitzähler »2« oder mehr als »2« ist, werden alle Abtasten-Schaltungen durch das Signal
Φ2 rückgestellt. Die O-Ausgänge aller Abtasten-Schaltungen
sind über eine Oder-Schaltung 185 mit einem Inverter 186 verbunden. Wenn alle Abtasten-Schaltungen
zurückgestellt sind, liefert das Oder-Tor 185 ein 0-Ausgangssignal, welches durch den Inverter
186 in ein 1-Signal umgewandelt jvird. Dieses
Signal öffnet eine Gruppe von Und-Toren 191 bis 194. Der 1-Ausgang einer jeden der Abtasten-Schaltungen
71 bis 74 ist über eine Gruppe von Verzögerungsschaltungen 201 bis 204 mit den Und-Toren
191 bis 194 verbunden. Sobald daher das Oder-Tor 185 die Rückstellung aller Abtasten-Schaltungen
feststellt, übertragen die Und-Tore 191 bis 194 ein den vorhergehenden Schaltzustand dieser bistabilen
Schaltungen anzeigendes Signal (die 1-Signale derjenigen
Schaltungen, die in ihren 1-Zustand unmittelbar vor dem Zeitpunkt gebracht wurden, in dem die
letzte dieser Schaltungen in den 0-Zustand zurückgestellt wurde). Die Signale von den Und-Toren 191
bis 194 passieren Oder-Tore 101 bis 104 und dienen zur erneuten Einstellung der entsprechenden Abtasten-Schaltungen
71 bis 74 in ihren 1-Zustand. Wenn einer der Zeitzähler einen Wert enthält, der kleiner ist als die in allen übrigen Zeitzählern enthaltenen
Werte, so wird nur die diesem Zeitzähler entsprechende Abtasten-Schaltung in ihren 1-Zustand
am Ende der oben geschilderten Operation (nach Auftreten des Signals Φ3) eingestellt. Wenn zwei
oder mehr Zeitzähler gleiche Werte enthalten, die niedriger sind als die Werte der übrigen Zeitzähler,
so werden die entsprechenden zwei Abtasten-Schaltungen in ihren 1-Zustand am Ende der Operation
eingestellt.
Im vorliegenden Beispiel wird angenommen, daß alle Zeitzähler durch das gleichzeitige Auftreten von
allen Bereit-Signalen neu eingestellt worden sind (Zeitzähler 51 auf den Wert »3«, Zeitzähler 52 auf
den Wert »4«, Zeitzähler 53 und 54 auf den Wert »5«). Das Signal ^1 ergibt eine Rückstellung der
Abtasten-Schaltungen 72, 73 und 74 in ihren 0-Zustand, da die Zeitzähler 52, 53 und 54 einen Wert
von »4« oder größer als »4« enthalten. Das Signal Φ2 bewirkt eine zeitweise Rückstellung der Abtasten-
Schaltung 71. In diesem Augenblick sind alle Abtasten-Schaltungen rückgestellt, und durch den Inverter
168 wird ein Signal erzeugt, welches den Schaltzustand der Abtasten-Schaltungen erneut so
einstellt, wie er unmittelbar vor dem Auftreten des Signals Φ2 existiert hat, d. h., die bistabile Schaltung
71 wird in ihren 1-Zustand gebracht, und die bistabilen Schaltungen 72, 73 und 74 verbleiben im 0-Zustand.
Das Signal S3 bewirkt wiederum eine zeitweise Rückstellung der bistabilen Schaltung 71, aber
das Signal vom Inverter 186 bewirkt eine erneute Einstellung der Einrichtung, wie vorausgehend beschrieben.
Nach dem Auftreten des Signals Φ3 befindet
sich daher nur die Abtasten-Schaltung 71 in ihrem 1-Zustand, welcher anzeigt, daß der zugeordnete
Zeitzähler 51 den niedrigsten Wert enthält. Als ein anderes Beispiel wird die Operation betrachtet,
die auftritt, wenn zwei Zeitzähler den gleichen Wert enthalten, z. B. wenn die Zeitzähler 51 und 52 den
Wert »3« und die Zeitzähler 53 und 54 den Wert »5« enthalten. In diesem Fall bewirkt das Signal Φν daß
die Abtasten-Schaltungen 73 und 74 in ihren 0-Zustand zurückgestellt werden. Das Signal Φ2 stellt
daraufhin die Abtasten-Schaltungen 71 und 72 zeit-
weise zurück, aber das Signal vom Inverter 186 bewirkt eine erneute Einstellung der bistabilen Schaltungen
71 und. 72 in ihren 1-Zustand. In gleicher
Weise werden bei Auftreten des Signals Φ3 die bistabilen
Schaltungen 71 und 72 zeitweise zurückgestellt und daraufhin wiederum in ihren 1-Zustand
gebracht. Nach dem Auftreten des Signals Φ3 befinden
sich daher die bistabilen Schaltungen 71 und 72 in ihrem 1-Zustand zur Anzeige dafür, daß die
Zähler 51 und 52 gleiche Werte und kleinere Werte als die Zähler 53 und 54 enthalten.
Das Signal Φ4 löst ein Auswahlen-Signal auf der
geeigneten Ausgangsleitung aus. Wenn nur eine der Abtasten-Schaltungen 71 bis 74 in ihrem 1-Zustand
verbleibt, wird das zugeordnete Und-Tor 201 bis 214 durch das Signal vom 1-Ausgang dieser Abtasten-Schaltung
und im Fall der Und-Tore 212, 213 und 214 durch eines oder mehrere Signale der
O-Ausgänge der übrigen Abtasten-Schaltungen geöffnet. Das Signal Φί gelangt zu jedem der Und-Tore
211 bis 214, und die geöffneten Tore erzeugen ein Auswahlen-Signal an ihrem Ausgang. Wenn mehr
als eine Abtasten-Schaltung in ihrem 1-Zustand verbleibt, nach Auftreten des Signals Φ3, wird nur das
Und-Tor 211 bis 214 mit der niedrigsten Kanalnummer geöffnet, und das übrige bzw. die übrigen
Und-Tore bleiben gesperrt durch die Abwesenheit des Signals von dem 0-Ausgang der Abtasten-Schaltung,
die dem geöffneten Und-Tor entspricht. Wenn z. B. die Abtasten-Schaltungen 72 und 73 in ihrem
1-Zustand verbleiben, so ist das Und-Tor 212 geöffnet und das Und-Tor 213 durch die Abwesenheit
eines Signals vom O-Ausgang der bistabilen Schaltung 72 gesperrt. In dieser Weise wird jeweils nur
ein Auswahlen-Signal bei Auftreten des Tastsignals Φί erzeugt.
Das Auswahlen-Signal wird verwendet zur Öffnung von einem der Und-Tore 31 bis 34 in Fig. 1.
Das Auswahlen-Signal wird außerdem zur Rückstellung der entsprechenden Verfügbar-Schaltungen
■81 bis 84 benutzt und über ein Oder-Tor 161 bis
164 zur Rückstellung der entsprechenden Abtasten-Schaltung 71 bis 74. Die betreffenden Und-Tore 151
bis 154 werden daher gesperrt, und die zugeordneten Zeitzähler 51 bis 54 werden daran gehindert, eine
erneute Operation der Abtasten-Schaltungen einzuleiten, bis neue Daten und ein Bereit-Signal von der
entsprechenden Eingabe-Schaltung geliefert worden sind. Dadurch wird sichergestellt, daß das gleiche
Pufferregister 21 bis 24 (F i g. 1) nicht mehr als einmal abgetastet wird, während die gleichen Daten
vorliegen.
Das nächste Signal Φο gelangt zu allen Zeitzählern
51 bis 54 und vermindert den in diesen Zählern gespeicherten Zählwert um »1«. Die nachfolgenden
Taktsignale Φ±, Φ2, Φ3 und Φί bewirken daraufhin
die Erzeugung eines anderen Auswahlen-Signals für das nächste Abtastintervall.
Die Operation der Steuerschaltungen für das anfangs beschriebene Beispiel ist aus den Zeilen CC1,
CCg, CC3 und CC1 sowie aus den Zeilen Auswählen
1, 2, 3 und 4 der F i g. 3 zu ersehen. Die CC-Daten zeigen den im Zeitzähler gespeicherten Wert und
entsprechen den Daten in· der oben beschriebenen Tabelle. Eine Schrafiur ist verwendet, um diejenigen
Abtastintervalle zu kennzeichnen, während denen keine Daten verfügbar sind, d. h. daß die zugeordneten
Pufferregister 21 bis 24 (Fig. 1) bereits abgetastet
und neue Daten noch nicht vorhanden sine
Während dieser Nichtverfügbar-Intervalle befinde; sich die Verfügbar-Schaltungen 81 bis 84 in ihrer
0-Zustand. Im vorliegenden Beispiel wird dahe jeder der Datenkanäle während des letzten Intel
valls vor einer Serie von schraffierten Intervalle] abgetastet. So wird beispielsweise während de
ersten Abtastintervalls der Kanal 1 abgetastet, wäh rend des zweiten Intervalls der Kanal 3, während de
dritten Intervalls der Kanal 2 usw. In Fig. 3 win
angenommen, daß die Kanäle 2 und 4 (CC2 un< CC^) bereits während nicht dargestellter frühere
Intervalle abgetastet worden sind. Die Auswählen-1- -2-, -3-, -4-Daten in Fig. 3 zeigen die Zeiten de
Auftretens von Auswahlen-Signalen an den Aus gangen der Und-Tore 212 bis 214 (F i g. 2) an. Diesi
Signale koinzidieren mit den Taktsignalen Φ4, wii
vorausgehend beschrieben.
Obgleich die Erfindung in Verbindung mit vie Eingabeeinrichtungen beschrieben wurde, so ist ihn
Verwendbarkeit nicht auf diese Anzahl von Eingabe einrichtungen beschränkt. Eine Grenze für die An
zahl der anschließenden Eingabeeinrichtungen win lediglich durch das eingangs erläuterte theoretisch!
Leistungsmaximum gegeben.
Claims (6)
1. Abtastschaltung für einen Zeitmultiplex Übertragungskanal, welcher für jeden Eingangs
kanal ein Pufferregister zur Zwischenspeicherung der auf den Eingangskanälen in festen Zeitabständen
auftretenden Daten sowie eine Abtastschaltung zur wiederholten Abtastung de!
Inhalts der Pufferregister aufweist, dadurcl gekennzeichnet, daß für jeden Eingabekanal
eine Zeitüberwachungsschaltung (51 bii 54) vorgesehen ist, die den bis zur Eingabe neuei
Daten in das zugeordnete Pufferregister verbleibenden Zeitraum anzeigt, und daß eine von der
Zeitüberwachungsschaltungen gesteuerte Kanalauswahlschaltung (Fig. 2b) vorgesehen ist, die
in jedem Abtastintervall in Abhängigkeit vor dem den kleinsten verbleibenden Zeitraum anr
zeigenden Signal den diesem Signal entsprechenden Eingabekanal abtastet.
2. Abtastschaltung nach Anspruch 1, dadurcl gekennzeichnet, daß jede der Zeitüberwachungsschaltungen
(51 bis 54) einen Zähler aufweist der jeweils bei Auftreten neuer Daten iir
zugeordneten Kanal auf einen dem Verhältnis der Abtastfrequenz fs zur Eingangsfrequenz ft
J2.. .jn entsprechenden Wert voreinstellbar isi
und der mit jedem Abtastintervall um den Wert 1 gegen 0 schaltbar ist, und daß die einzelnen
Zählstufen über Anzeigesignalleitungen mit dei Kanalauswahl-Schaltung (Fig. 2b) verbunden
sind.
3. Abtastschaltung nach Anspruch 1 oder 2. dadurch gekennzeichnet, daß ein von einem Abtasttaktgeber
(88) gesteuerter Abtastzähler (89) vorgesehen ist, der innerhalb eines Abtastintervalls
für jede der von einem -der Zeitüberwachungszähler (51 bis 54) ausgehenden Anzeigesignalleitungen
einen Abtastimpuls erzeugt in der Folge von der höchsten zur niedrigsten Zählwertanzeige.
4. Abtastschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Abtastzähler
(89) vor jeder Zählwertabtastimpulsfolge einen Abtastimpuls für das Eintreffen neuer
Daten auf den Eingangskanälen anzeigender Bereit-Signale erzeugt und im Anschluß an jede
Zählwertabtastimpulsfolge einen Abtastimpuls für das Auswahlergebnis der Kanalauswahlschaltung
(Fig. 2b) erzeugt.
5. Abtastschaltung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet,
daß die Kanalauswählschaltung (Fig. 2b) für
jeden Eingangskanal eine Verfügbarkeits-Anzeigeschaltung (81 bis 84) aufweist, die durch
ein Bereit-Signal in den Ein-Zustand und mit durchgeführter Abtastung dieses Kanals in den
Aus-Zustand gebracht wird, daß Torschaltungen (151 bis 154) vorgesehen sind, die aus den Zeitwerten
von der Zählwertabtastschaltung (89, 111 bis 114, 171 bis 174, 181 bis 184, 141 bis 144)
und aus dem Verfügbarkeitssignal von der Verfügbarkeit-Anzeigeschaltung (81 bis 84) ein
Löschsignal für Abtast-Speicherschaltungen (71 bis 74) bilden, die durch ein Bereit-Signal in
ihren Speicherzustand gestellt werden, daß eine den gelöschten Zustand der Abtast-Speicherschaltungen
aller Kanäle überwachende Schaltung (185, 186) die jeweils zuletzt gelöschte Abtast-Speicherschaltung
in ihren Speicherzustand zurückschaltet und daß die Ausgänge aller Abtast-Speicherschaltungen
über Torschaltungen (211 bis 214) ein Auswahlsignal zur Abtastung des Kanals mit dem kleinsten zur Abtastung verbleibenden
Zeitraum bilden.
6. Abtastschaltung nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet,
daß die Ausgänge der Kanalauswahlschaltung (Fig. 2b) zu einer Vorrangschaltung (71 bis 74
und 211 bis 214) verkünpft sind, die nur einen Kanal zur Abtastung freigibt, wenn mehrere
Kanäle den gleichen kleinsten zur Abtastung verbleibenden Zeitraum aufweisen.
Hierzu 2 Blatt Zeichnungen
609 609/258 8.66 © Bundesdruckerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US326768A US3303475A (en) | 1963-11-29 | 1963-11-29 | Control system |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1222533B true DE1222533B (de) | 1966-08-11 |
Family
ID=23273632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEJ26931A Pending DE1222533B (de) | 1963-11-29 | 1964-11-20 | Abtastschaltung fuer einen Zeitmultiplex-UEbertragungskanal, welcher fuer jeden Eingangskanal ein Pufferregister zur Zwischenspeicherung aufweist |
Country Status (3)
Country | Link |
---|---|
US (1) | US3303475A (de) |
DE (1) | DE1222533B (de) |
GB (1) | GB1017879A (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3390379A (en) * | 1965-07-26 | 1968-06-25 | Burroughs Corp | Data communication system |
US3395398A (en) * | 1965-12-16 | 1968-07-30 | Rca Corp | Means for servicing a plurality of data buffers |
US3419852A (en) * | 1966-02-14 | 1968-12-31 | Burroughs Corp | Input/output control system for electronic computers |
US3497627A (en) * | 1966-04-15 | 1970-02-24 | Ibm | Rate conversion system |
US3864524A (en) * | 1971-10-30 | 1975-02-04 | Electronic Communications | Asynchronous multiplexing of digitized speech |
JPS5413950B2 (de) * | 1973-11-21 | 1979-06-04 | ||
US3919483A (en) * | 1973-12-26 | 1975-11-11 | Ibm | Parallel multiplexed loop interface for data transfer and control between data processing systems and subsystems |
JPS50105241A (de) * | 1974-01-23 | 1975-08-19 | ||
US4320502A (en) * | 1978-02-22 | 1982-03-16 | International Business Machines Corp. | Distributed priority resolution system |
US4317196A (en) * | 1978-06-02 | 1982-02-23 | Texas Instruments Incorporated | Transparent intelligent network for data and voice |
US4375097A (en) * | 1978-06-02 | 1983-02-22 | Texas Instruments Incorporated | Transparent intelligent network for data and voice |
US4317197A (en) * | 1978-06-02 | 1982-02-23 | Texas Instruments Incorporated | Transparent intelligent network for data and voice |
US4316283A (en) * | 1978-06-02 | 1982-02-16 | Texas Instruments Incorporated | Transparent intelligent network for data and voice |
US4334306A (en) * | 1978-06-02 | 1982-06-08 | Texas Instruments Incorporated | Transparent intelligent network for data and voice |
US4312065A (en) * | 1978-06-02 | 1982-01-19 | Texas Instruments Incorporated | Transparent intelligent network for data and voice |
US4905219A (en) * | 1983-09-22 | 1990-02-27 | Aetna Life Insurance Company | Three level distributed control for networking I/O devices |
CA1320290C (en) * | 1988-10-19 | 1993-07-13 | Kuldip Singh Bains | Algorithms for minimizing excursion in placement of channel selects into multiplexer frame |
JPH0785592B2 (ja) * | 1989-01-27 | 1995-09-13 | 富士通株式会社 | 交換機におけるデータ線切替方式 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2495739A (en) * | 1945-04-02 | 1950-01-31 | Standard Telephones Cables Ltd | Selectable band width electrical pulse multichannel communication system |
US2564419A (en) * | 1947-04-14 | 1951-08-14 | Bell Telephone Labor Inc | Time division multiplex system for signals of different band width |
NL229160A (de) * | 1958-06-30 | |||
US3046346A (en) * | 1958-12-17 | 1962-07-24 | Bell Telephone Labor Inc | Multiplex signaling system |
US3099818A (en) * | 1959-06-30 | 1963-07-30 | Ibm | Scan element for computer |
NL278500A (de) * | 1961-05-18 |
-
1963
- 1963-11-29 US US326768A patent/US3303475A/en not_active Expired - Lifetime
-
1964
- 1964-10-27 GB GB43684/64A patent/GB1017879A/en not_active Expired
- 1964-11-20 DE DEJ26931A patent/DE1222533B/de active Pending
Also Published As
Publication number | Publication date |
---|---|
US3303475A (en) | 1967-02-07 |
GB1017879A (en) | 1966-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1222533B (de) | Abtastschaltung fuer einen Zeitmultiplex-UEbertragungskanal, welcher fuer jeden Eingangskanal ein Pufferregister zur Zwischenspeicherung aufweist | |
DE3300261C2 (de) | ||
DE2015971C3 (de) | Datenverarbeitungsanlage mit einer Anzahl von zeitmultiplex von einem zentralen Rechenwerk bedienten virtuellen Prozessoren | |
DE2155159B2 (de) | Anordnung zum synchronisieren der rechner in einem mehrrechnersystem | |
DE2901762A1 (de) | Datenuebertragungs- und verarbeitungsanlage | |
DE2750818A1 (de) | Anordnung zur zeitmultiplexen datenuebertragung | |
DE3111555C2 (de) | Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung | |
DE2059434A1 (de) | Steuerbarer Taktimpulserzeuger | |
EP1076847B1 (de) | Verfahren zum a/d-wandeln analoger signale sowie entsprechende a/d-wandleranordnung | |
DE2752996A1 (de) | Digitale multiplexiervorrichtung fuer plesiochrone bitfolgen | |
DE1774990B2 (de) | Trennkriterienprüfvorrichtung für einen Zeichenerkenner | |
DE1957872A1 (de) | Digital-Analog-Umsetzer | |
DE1524181B2 (de) | Auswahlvorrichtung fuer ein und ausgabegeraete einer daten verarbeitungsanlage | |
DE1275088B (de) | Schaltungsanordnung fuer rechnergesteuerte Speichervermittlungsanlagen | |
DE1251378B (de) | ||
DE3843372C2 (de) | Verfahren und Schaltungsanordnung zur Taktanpassung in der digitalen Nachrichtentechnik | |
DE2000564A1 (de) | Einrichtung zum Synchronisieren | |
DE2157515C3 (de) | Digitale Datenverarbeitungs-Einrichtung | |
DE1006632B (de) | Multiplikationsvorrichtung fuer Dualzahlen in Seriendarstellung | |
DE2609640C2 (de) | Digitales Regelsystem | |
DE1762128C3 (de) | Decodervorstufe für ein mehrkanaliges Übertragungssystem | |
DE1925917A1 (de) | Binaere Impulsfrequenz-Multiplizierschaltung | |
DE1171656B (de) | Einrichtung zur Darstellung von Zeichen auf dem Schirm einer Kathodenstrahlroehre | |
DE2641488B1 (de) | Schaltungsanordnung zum Phasenausgleich bei PCM-Vermittlungsstellen | |
DE1257197B (de) | Verfahren zur Umwandlung von Digitalwerten in eine Impulsfolge fuer Zwecke der Steuerungstechnik |