DE2155159B2

DE2155159B2 - Anordnung zum synchronisieren der rechner in einem mehrrechnersystem

Info

Publication number: DE2155159B2
Application number: DE19712155159
Authority: DE
Inventors: Oleg Huddinge Grodal Agnar Vidar Farsta Avsan, (Schweden)
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1970-11-20
Filing date: 1971-11-05
Publication date: 1973-07-05
Also published as: FR2114901A5; DK134167C; JPS4710758A; BR7107720D0; SE347826B; IT946078B; FI54747C; NO128885B; FI54747B; PL81689B1; BE775624A; NL7115969A; GB1350150A; DK134167B; CA946520A; ES397173A1; AU3562671A; DE2155159A1; US3761884A; DE2155159C3

Description

arbeitender und gleichzeitig aktiver Rechner bestehen und wo folglich das Verhältnis aktive Einheit/Reserveeinheit nicht klar feststeht.

Der Erfindung liegt die Aufgabe zugrunde, in einem Mehrrechnersystem eine gegenseitige Synchronisierung zwischen den im System enthaltenen Rechnern auf solche Weise durchzuführen, daß, wenn irgendeiner der Rechner fehlerhaft wird, die übrigen

1. Anordnung zum Synchronisieren von Zählern, die jeweils zu einem Rechner eines Mehrrechnersystems gehören, von jeweils einem Taktoszillator Zählimpulse erhalten und durch Erreichen einer bestimmten Zählstellung die Dauer
der Verarbeitungsintervalle bestimmen und die

ferner durch ein Synchronisiersignal in eine Aus- io aktiven Einheit zu steuern, um eine unterbrechungsgangszählstellung setzbar sind und bei Erreichen freie Übernahme der Datenbehandlung durch die dieser AusgängszählsteÜung selbst ein Synchroni- Reserveeinheit zu ermöglichen, wenn die aktive Einsiersignal abgeben, dadurch ge kennzeich- heit fehlerhaft wird.

net, daß die Abgabe der Synchronisiersignale Der Nachteil dieser Art von Synchronisierung be-

auf eine allen Rechnern (D 1 bis D 3) gemeinsame 15 steht darin, daß sie sich nicht für solche Rechner-Leitung (PIB) erfolgt, die in jedem Rechner rnit systeme eignet, die aus einer Mehrzahl zusämmeneiner Logikschaltung verbunden ist* welche einerseits eine durch das Synchronisiersignal gesetzte
Flip-Flop-Schaltung (FF) uiid andererseits eine
nach dem Setzen der Flip-Flop-Schaltung einen 20
Impuls von bestimmter Dauer ableitende Impulserzeugungsschaltung (G) umfaßt, und daß der
Ausgang der Impulserzeugungsschaltung mit dem
Eingang zum Setzen des Zählers (CLR) und dem

Rückstelleingang der Flip-Flop-Schaltung ver- 25 Rechner den Synchronismus zwischeneinander aufbunden ist, wodurch die Flip-Flop-Schaltung rechterhalten.

während der Dauer des Synchronisiersignals ge- Diese Aufgabe wird mit einer Anordnung der einsperrt ist. ' gangs beschriebenen Art erfiüdungsgemäß dadurch

2. Anordnung nach Anspruch 1, dadurch ge- gelöst, daß die Abgabe der Synchronisiersignale auf kennzeichnet, daß sie zur Verhinderung einer Zu- 30 eine allen Rechnern gemeinsame Leitung erfolgt, die Standsänderung des Zählers (CLR) zur gleichen iri jedem Rechner mit einer Logikschaltung verZeit durch den Weiterschaltimpuls und durch das bunden ist, welcher einerseits eine durch das Syn-Signal von der Flip-Flop-Schaltung (FF) mit einer ; chronisiersignal gesetzte Flip-Flop-Schaltung und an-Verzögeruhgsschaltung (A) versehen ist, die die derefseits eine nach dein Setzen der Flip-Flöp-Schal-Impulserzeugungsschaltung (G) ersetzt uiid eine 35 turig einen Impuls von bestimmter Dauer ableitende Und-Schaltung (21) umfaßt, deren Eingänge mit Impulserzeugungsschaltung umfaßt, und daß der dem Taktoszillator (CLO) und der Flip-Flop- Ausgang der Impulserzeugungsschaltung mit dem Schaltung (FF) und deren Ausgang mit einer Eingang zum Setzen des Zählers und dem Rückstellersten, monostabilen Kippschaltung (SSl) ver- eingang der Flip-Flop-Schaltung verbunden ist, wo-¹ bunden sind, daß die Verzögerungsschaltung wei- 40 durch die Flip-Flöp-SChältuhg während der Dauer ter eine Und-Schaltung (23) mit einem inver- des Synchronisiersignals gesperrt ist.

tierenden Eingang umfaßt, mit welchem der Aus- Gemäß der Erfindung wird jeder im System entgang einer zweiten monostabilen, vom Taktoszil- haltene Rechner einmal durch seinen eigenen Takt-. lator angesteuerten Kippschaltung (SS 2) ver- geber getrieben, und zum anderen erfolgt eine gegen* bunden ist, während mit dem zweiten Eingang der 45 seitige Synchronisierung dadurch, daß irgendeiner Und-Sehaltung (23) der Ausgang von der ersten der genannten Rechner periodisch einen Synchronimonostabilen Kippschaltung (SSl) verbunden ist. sierungsimpuls über eine für alle Rechner gemeinsame Leitung abgibt.

Zweckmäßig ist die erfindungsgemäße Anordnung

— 50 so aufgebaut, daß sie zur Verhinderung einer Zu-

■ ■ · Standsänderung des Zählers zur gleichen Zeit durch

den Weiterschaltimpuls und durch das Signal von

Die Erfindung betrifft eine Anordnung zum Syn- der Flip-Flop-Schaltung mit einer Verzögerungschronisieren von Zählern, die jeweils zu einem Rech- schaltung versehen ist, die die Impulserzeugungsner eines Mehrreehiiersystems gehören^ von jeweils 55 schaltung ersetzt und eine Und-Schaltung umfaßt, einem Taktoszillator Zählimpulse erhalten und durch deren Eingänge mit dem Taktoszillator und der Flip-Erreichen einer bestimmten Zählstellung die Dauer Flop-Schaltung und deren Ausgang mit einer ersten, der Verarbeitungsintervalle bestimmen und die fer- monostabilen Kippschaltung verbunden sind, daß die ner durch ein Synchronisiersignal in eine Ausgangs- Verzögerungsschaltung weiter eine Und-Schaltung zählstellung setzbar sind und bei Erreichen dieser 60 mit einem invertierenden Eingang umfaßt, mit wel-Ausgangszählstellung selbst ein Synchronisiersignal chem der Ausgang einer zweiten monostabilen, vom abgeben. Taktoszillator angesteuerten Kippschaltung verbun-

In einem aus mehreren zusammenarbeitenden den ist, während mit dem zweiten Eingang der Und-Rechnern bestehendes Rechnersystem sollten die Schaltung der Ausgang von der ersten monostabilen Rechner miteinander synchronisiert werden, um z. B. 65 Kippschaltung verbunden ist.

Speichereinheiten verwenden und Informationen zwi- Im folgenden soll die Erfindung in Verbindung mit

sehen den Rechnern austauschen zu können. Es ist den Zeichnungen näher erläutert werden. In der bekannt, mehrere Rechner von einem gemeinsamen Zeichnung zeigt

ι Fig. 1 ein Beispiel eines Blockschaltbildes eines stellung wie der Zähler in dem Rechner D3 eirierfmdüngsgemäßen Systems; bestehend aus drei Rech- nimmt, welcher das Synchronisiersignal abgegeben nern, hat.

F i g. 2 den Aufbau einer der Blöcke in F i g. 1 im In bestimmten Fällen kann es jedoch Unerwünscht

einzelnen und 5 sein, daß das ankommende Synchronisiersignal zu

F i g. 3 bis 5 erläuternde Diagramme. jeder Zeit dem Zähler zugeführt werden kann, da die

In Fig. 1 sind mit Dl, D2 und D3 drei Rechner Synchronisierung dann gleichzeitig mit dem Vorbezeichnet, welche miteinander über eine Leitung wärtsschalten des Zählers durch den Taktoszillator PIB verbunden sind. In Fig. 1 sind nur die für die auftreten könnte. Die Gleichzeitigkeit dieser zwei Erläuterung der Erfindung erforderlichen Anordhuh- io Sehältvorgänge kann nämlich bewirken, daß urigen gezeigt. Es wird angenommen, daß diese Ahord- erwünschte Einschaltvorgänge in dem Zähler äüfnungen in den drei Rechnern auf die gleiche Weise treten, was zur Folge hat, daß das Weiterschälten des aufgebaut sind. Ein Taktoszillator CLO des Rechners Zählers nicht unzweideutig definiert ist. ist so angeordnet^ daß ein binärer Zähler CLR weiter- Beispielsweise wird durch Anordnung einer Vergeschaltet wird, welcher z. B. aus zwölf in Reihe ge- 15 zögerungsschältühg/4 zwischen dem Ausgang der geschalteten, binären Schalt-Flip-Flops besteht* d.h., Flip-Flop-SchaltungFF und dem Steüereifigang des , der Zähler hat zwölf Ziffernstellen, welche in Fig. 1 Zählers CLR erreicht, daß die Synchronisierung nicht mit Ό bis 11 bezeichnet sind, wobei die Ziffernstelle 0 während der Zeit auftritt, während welcher der Zätidie geringefwertige Ziffer bezeichnet. ler aktiviert ist. Diese Lösung ist durch die Stellung 6

Die Synchronisieranordnung kann kurz wie folgt 20 des Schaltkontakts B mit den beiden Stellungen ä beschrieben werden. Die Taktoszillatoren in den und b angedeutet. Ein Synchronisiersignal, welches Rechnern sehalten die entsprechenden Zähler weiten von einem Zähler in Abhängigkeit von der Änderung und es wird angenommen, daß der Zähler in dem seiner Ziffernstelle 7 von Eins auf Null abgegeben Rechner D 3 am schnellsten geschaltet wird. Dieser wird, wird entweder in Schaltung C in der äbgehen-Zähler wird so zuerst z.B. die Zählstellüng ein- 25 den Leitung des übertragenden Rechners öder in der nehmen, welche dadurch bezeichnet ist, daß der Schaltung C in der ankommenden Leitung des emp-Flip-Flop in der Ziffernstelle 7 sich von Eins in Null fangenden Rechners in einen Impuls umgeformt, ändert, so daß die acht geringerwertigen Ziffern- Fig. 2 zeigt den Aufbau der Verzögerungsschäl-

stellen Nullen enthalten. Durch das Umschalten turigA in Fig. I₁ Der Eingang24 ist mit dem Eirisdieses Flip-Flöps wird ein Synchronisiersignal auf 30 Ausgang der Flip-Flbp-SchaltungFF in Fig. 1 vereine Leitung E 3 abgegeben. Der Leitung £3 ent- bünden, und dem Eingang 25 werden die Weitersprechen in den Rechnern D1 und D 2 Leitungen El schältimpulse des Taktoszillatbrs CLO zugeführt, bzw. E2. Dieses Synchronisiersignal wird der ge- Der Weiterschaltimpuls wird einem der zwei Einmeinsamen Leitung PIB und weiter über Leitungen gänge einer Und-Schaltung 21 zugeführt; deren zwei-Fl; F2 und F3 allen Rechnern zugeführt. Der Vor- 35 tem Eingang das Signal von dem Eins-Ausgang der gang; welcher durch das ankommende Synchronisier- Flip-Flöp-Schaltung zugeführt wird. Mit Hilfe dieser signal bewirkt wird, ist der gleiche in den Rechnern Uhd-Schaltüng wird immer ein Weiterschältimpüls Dl und D 2, und daher Wird nur der Vorgang in dem abgewartet; ehe ein Signal einer moriostäbilen Kipp-Rechner D1 im einzelnen beschrieben werden. schaltung 551 zugeführt wird.

Das ankommende Synchronisiersignal wird dem 40 Der Impuls, welcher von der Kippschaltung 551 Rechner Dl über die Leitung Fl über eine Schal- geformt wird, hat eine Länge, welche als in zwei ZeittungC zugeführt, welche die von dem Rechner ab- dauern I₁ und ^ aufgeteilt beträchtet Werden kann, gehenden Signale sperrt, und es wird weiter dent Ein- wobei I₁ die maximale Zeitdauer zum Weiterschalteii gang zum Setzen auf Eins einer bistabilen Flip-Flop- der acht geringerwertigen Stellen des Zählers CLjR Schaltung FF zugeführt. Diese Flip-Flop-Schaltüng 45 und i₂ die Zeitdauer ist; während welcher die Flipsperrt die folgenden Synchronisiersignale während Flop-Schaltung FF weitere ankommende Synchroni-einer gewissen Zeit, nachdem das erste Synchronisier- siersignale sperren wird, d. h. die Zeit, welche zur signal angekommen ist; wie es später erläutert werden Synchronisierung des Zählers gebraucht wird. Der wird. Alle Rechner geben ein Synchronisiersignal ab, Impuls von der Kippschaltung 551 wird dem einen wenn ihre Zähler entweder durch Weiterschalten so von zWei Eingängen einer Und-Schaltung 23 zu- oder durch Synchronisieren die obenerwähnte be^ geführt. Der Weiterschältimpüls von dem Täktstimmte Zählstellüng erreichen, es ist jedoch infolge- oszillator ist weiter dazu geeignet; eine weitere möiiodessen nur das erste dieser Synchronisiersignale; wel- stabile Kippschaltung 552 zu aktivieren. Der von der ches die Synchronisierung der Rechner durch das Kippschaltung 552 geformte Impuls hat eine Zeit-Setzen der-Flip-Flop-Schaltung FF auf Eins beeiii- 55 dauer t_t und wird dem zweiten Eingang der Uridflussen kann. Entsprechend einer einfacheren Lösung, Schaltung 23 zugeführt, welcher ein invertierender welche durch die Stellung eines Schaltkontakts B ah- Eingang ist. Am Ausgang der Ünd-Schaltüng 23 wird gedeutet ist, aktiviert dieses Setzen der Flip-Flop- damit ein Impuls der Länge oder Zeitdauer t₂ erSchaltung auf Eins eine Impulserzeügungsschäl- reicht, dessen Vörderflanke um einen Abstand oder rung G, Welche hiermit eitlen Impuls erzeugt. Dieser ⁶° eine Zeitdauer J₁ nach der Vorderflänke des Weiterimpuls wird einerseits zu der Flip-Flop-Schaltung FF schaltimpulses liegt; Der Impuls von der Uhd-Schalzurückgeführt und setzt diese auf Null, in welchem tung 23 wird vbn dem Ausgang 26 einerseits der Zustand sie während einer Zeit entsprechend der Flip-Flop-Sehaltung FF zugeführt, so daß diese Dauer des Impulses gesperrt bleibt, und andererseits Schaltung am Ende des Impulses aufhört, die anwird er dem Steuereingang des Zählers CLR zu- 65 kommenden Synchronisiersignale zu sperren; und angeführt. Auf diese Weise sind die acht gerihgerWer- dererseits wird er dem Steüereingang des Zählers tigen Ziffernstellen, d. h. die Zifferhstellen O bis 7, auf CLR zugeführt, um die acht gerihgerwertigeh Zif-Nüll gesetzt, so daß der Zähler die gleiche Zähl- fernstellen, d. h. die Ziffernstellen O bis 7, auf Null

5 6

zu setzen, wobei der Zähler solcher Art ist, daß die dem System als auch der Leitung Fl in dem gleichen Ziffernstelle 8 einen Schritt weitergeschaltet wird. Rechner Dl zugeführt. Ein solches Signal wird im

Mit Hilfe des Diagramms in Fig. 3, in welchem folgenden als »Eigensynchronisiersignal« bezeichnet die vertikalen Pfeile die Ursache und Wirkung der werden.

Impulse andeuten, wird im einzelnen erläutert wer- 5 Die Fig. 4a', 4b' bis 4f zeigen die Signale in dem den, wie die Synchronisierung erreicht wird. Die Rechner Dl, und die Fig. 4a", 4b" bis 4f" zeigen horizontale Achse des Diagramms stellt die Zeit dar; die Signale in dem Rechner D 2, dessen Zähler mehr Fig. 3a zeigt das Synchronisiersignal, welches z.B. als ein Weiterschaltintervall nach dem Zähler des von dem Rechner D3 zur Flip-Flop-Schaltung FF Rechners Dl liegt. Die Fig. 4a' und 4a" zeigen die des Rechners Dl kommt. Die Flip-Flop-Schaltung io Werte in den Ziffernstellen 0 bis 7 in dem entwird durch das Synchronisiersignal auf Eins gesetzt, sprechenden Rechner, die Fig. 4b' und 4b" zeigen was durch den vertikalen Pfeil von Fig. 3a nach die Weiterschaltimpulse, die Fig. 4c'und 4c" zeigen Fig. 3b in dem Diagramm angedeutet ist, Fig. 3b die abgehenden Synchronisiersignale, die Fig. 4d' zeigt das Signal am Ausgang der Flip-Flop-Schaltung und 4 d" zeigen die ankommenden Synchronisier- FF, d.h. am Eingang 24 in Fig. 2. Bis zum Ein- 15 signale. In den Fig. 4e' und 4e" zeigt der hohe treffen des Weiterschaltimpulses von dem Takt- Signalpegel den Fall, wenn die Flip-Flop-Schaltung oszillator des Rechners am Eingang 25 in Fig. 2 FF auf Eins gesetzt ist, und die Fig. 4f und 4f" wird sich nichts ereignen. Fig. 3c zeigt den Weiter- zeigen das Signal, welches die Ziffernstellen 0 bis 7 schaltimpuls, und F i g. 3 d zeigt das Signal am Aus- des Zählers und die Flip-Flop-Schaltung FF auf Null gang der Und-Schaltung 21. In dem Diagramm ist 20 setzt.

angedeutet, daß der Impuls in F i g. 3 d durch den Es wird angenommen, daß die Zähler des schnel-

Impuls in F i g. 3 c bewirkt wird, welcher korrekt ist, leren Rechners D1 in ihren acht geringerwertigen vorausgesetzt, daß die Flip-Flop-Schaltung auf Eins Ziffernstellen »Einsen« aufweisen (F i g. 4 a'). Dies gesetzt ist, d.h., daß das Signal in Fig. 3 b einen hat zur Folge, daß ein Synchronisiersignal abgegeben hohen Pegel hat. Der Impuls in Fig. 3d aktiviert die 25 werden sollte (Fig. 4b' und 4c'), wenn der Rechner monostabile Kippschaltung SSl, welche einen Impuls) das nächste Mal weitergeschaltet wird. Dieses Synmit der Länge oder Zeitdauer t_t und t₂ entsprechend chronisiersignal wird einerseits dem Rechner D 2 zu-Fig. 3e erzeugt. Der Weiterschaltimpuls in Fig. 3c geführt, was in Fig. 4d" gezeigt ist, und es wird anaktiviert weiter die monostabile Kippschaltung SS 2, dererseits als »Eigensynchronisiersignal« dem Rechweiche einen Impuls mit der Länge oder Zeitdauer t₂ 30 ner Dl zugeführt (Fig. 4d'). Die Flip-Flop-Schalentsprechend Fig. 3f erzeugt. Durch Invertieren des tungen FF werden in beiden Rechnern auf Eins geImpulses in F i g. 3 f beim Zuführen zu der Und- setzt (F i g. 4 e' und 4 e") worauf das Synchronisier-Schaltung 23 wird am Ausgang dieser Stellung ein signal auf einen neuen Weiterschaltimpuls wartet. Impuls erzeugt, wenn der Impuls von der Kippschal- Entsprechend dem Beispiel liegt der Rechner Ό2 tung SS2 beendet ist (s. Fig. 3g). Der Impuls in 35 sieben Schaltschritte nach dem Rechner Dl, und Fig. 3 g wird folglich die Länge oder Zeitdauer^ wenn der nächste Weiterschaltimpuls in jedem Rechhaben, welche sich aus der Differenz der Längen oder ner auftritt, werden die Zähler einen Schritt weiter-Zeitdauern der von den beiden Kippschaltungen SSl geschaltet und hierauf beide Zähler durch die war- und SS 2 erzeugten Impulsen ergibt. Der Impuls in tenden Synchronisiersignale synchronisiert, so daß Fig. 3g synchronisiert den Zähler durch Setzen der 40 die Ziffernstellen 0 bis 7 »Nullen« aufweisen. Ziffernstellen 0 bis 7 auf Null. Dieser Impuls setzt Wie oben erwähnt, wird ein Synchronisiersignal nur

auch die Flip-Flop-Schaltung FF auf Null und hält erzeugt, wenn die Ziffernstelle 7 ihren Wert von so die Flip-Flop-Schaltung FF in dieser Stellung »Eins« auf »Null« verschiebt. Bei dieser Synchroüiwährend der Dauer des Impulses gesperrt, d. h., bis sierung wird dies in dem Rechner Z) 2 auftreten, und die Synchronisierung durchgeführt ist. 45 als Folge hiervon gibt dieser ein Synchronisiersignal

Ein Weiterschaltintervall ist definiert als die Zeit, an den Rechner Dl (der zweite Impuls in Fig. 4d') welche zwischen zwei aufeinanderfolgenden Weiter- und ein »Eigensynchronisiersignal« an den Rechner schaltimpulsen von dem Taktoszillator CLO ver- D 2 (zweiter Impuls in F i g. 4 d") ab. Weil die Flipstreicht. Für den 'Synchronisiervorgang sind zwei Flop-Schaltung FF unter der Zeit auf Null zurück-Hauptmöglichkeiten denkbar, und der Einfachheit 50 gesetzt werden konnte, kann der Synchronisierhalber ausgehend von einem System mit nur zwei Vorgang erneut ausgelöst werden. Dieses Mal wird Rechnern wird eine Hauptmöglichkeit darin be- jedoch keine der Ziffernstellen 7 des Zählers von stehen, daß der Zähler des ersten Rechners zur Zeit »Eins« auf »Null« verschoben, weshalb keine weider Synchronisierung in einem Zustand ist, welcher teren Synchronisiersignale erzeugt werden. So wursich mehrmals ein Weiterschaltintervall nach dem- 55 den in dem beschriebenen Synchronisiervorgang die jenigen des Zählers des zweiten Rechners befindet. tatsächlichen Ziffernstellen jeweils zweimal in dem Die andere Hauptmöglichkeit besteht darin, daß sich Rechner auf Null gesetzt.

der Zählzustand des einen Rechners weniger als ein Fig. 5 zeigt schematisch, wie die Synchronisierung

Weiterschaltintervall nach dem Zählzustand des an- in einem Zweirechnersystem erfolgt, wenn einer der deren Rechners befindet. 60 Zähler weniger als ein Weiterschaltintervall nach dem

F i g. 4 zeigt schematisch, wie die Synchronisie- anderen Zähler liegt.

rung in einem Zweirechnersystem durchgeführt wird, Die F i g. 5 a', 5 b' bis 5 f' zeigen die Signale in

wenn der Zählzustand des einen Zählers sich mehr dem Rechner Dl, und die Fig. 4a", 4b" bis 4f" als ein Weiterschaltintervall nach dem zweiten Zäh- zeigen die Signale in dem Rechner D 2, dessen Zähler befindet. 65 ler weniger als ein Weiterschaltintervall nach dem

Wenn ein Synchronisiersignal z. B. von dem Rech- Zähler des Rechners D1 liegt.

ner Dl auf der Leitung El in Fig. 1 vorhanden ist, Fig. 5 zeigt die Signale in der gleichen Weise wie

wird dieses Signal sowohl den anderen Rechnern in Fig. 4. Die Zähler der zwei Rechner haben in ihren

acht geringerwertigen Ziffernstellen »Eins« entsprechend den Fig. 5a', 5a". Der Weiterschaltimpuls in dem Rechner Dl (Fig. 5b') liegt etwas vor dem Weiterschaltimpuls in dem Rechner D 2 (Fig. 5b"), weshalb der Zähler in dem Rechner Dl durch den Weiterschaltimpuls so weitergeschaltet werden wird, daß er »Nullen« in den Ziffernstellen 0 bis 7 gleichzeitig mit der Erzeugung des Synchronisiersignals (F i g. 5 c') aufweist. Dieses Synchronisiersignal hat keine Wirkung in dem Rechner D 2, weil mittlerweile sein Zähler durch den Einfluß eines Weiterschaltimpulses (F i g. 5 b") in den Ziffernstellen 0 bis 7 (Fig. 5a") »Nullen« erhalten hat. Andererseits erhält der Rechner D1 ein »Eigensynchronisiersignal« (F i g. 5 d'), welches den Rechner synchronisiert, nachdem der nächste Weiterschaltimpuls erhalten worden ist, und wenn folglich der Zähler Zeit gehabt hat, um einen Schritt weitergeschaltet zu werden (F i g. 5 a'). Dies kann so zusammengefaßt werden, daß, wenn die Zähler zwei Rechner um weniger als ein Weiterschaltintervall in der Zeit auseinanderliegen, der schnellere Zähler auf den langsameren Zähler warten wird.

Aus diesen beiden Fällen ergibt sich, daß die Wirkung von zwischen zwei in einem System zusammenarbeitenden Rechnern zugeführten Signalen in weitem Maße von den Toleranzen der Taktoszillatoren abhängen wird. Je geringer die Toleranzen sind, desto geringer ist die Wahrscheinlichkeit, daß der Doppelsynchronisiervorgang auftritt, wie er im Zusammenhang mit F i g. 4 beschrieben worden ist.

Dadurch, daß der häufigste Synchronisiervorgang derjenige ist, bei welchem der schnellere Rechner auf

ίο den langsameren wartet, wird nicht der gleiche Rechner die ganze Zeit die Synchronisierung steuern, sondern es tritt ein Wechsel der synchronisierenden Rechner auf. Dies läßt sich erkennen aus F i g. 5, wo der Rechner Dl so weit verzögert wird, daß er nach der Synchronisierung hinter dem Rechner D 2 liegt, so daß das nächste Synchronisiersignal mit großer Wahrscheinlichkeit von dem Rechner D 2 erzeugt werden wird.

In einem System mit einer Anzahl von Rechnern wird die Steuerung der Synchronisierung unregelmäßig zwischen den Rechnern wechseln, die Rechner, deren Zähler am schnellsten weitergeschaltet werden, werden jedoch die Synchronisierung im Mittel öfter als die anderen Rechner steuern.

Hierzu 1 Blatt Zeichnungen

Claims

155 159

Patentansprüche:

Taktoszillator steuern zu lassen. Dieses Verfahren hat jedoch den großen Nachteil, daß, wenn der Taktoszillator fehlerhaft wird, das ganze Rechnersystem durch diesen Fehler beeinflußt wird.

Durch die deutsche Offenlegungsschrift 1952 926 ist es bekanntgeworden, in einem Rechnersystem mit zwei parallelarbeitenden Einheiten, einer aktiven Einheit und einer Reserveeinheit, den Taktgeber der Reserveeinheit synchron durch den Taktgeber der