JPS6198425A - クロツク同期ずれ検出方式 - Google Patents
クロツク同期ずれ検出方式Info
- Publication number
- JPS6198425A JPS6198425A JP59219831A JP21983184A JPS6198425A JP S6198425 A JPS6198425 A JP S6198425A JP 59219831 A JP59219831 A JP 59219831A JP 21983184 A JP21983184 A JP 21983184A JP S6198425 A JPS6198425 A JP S6198425A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- counter
- synchronization
- devices
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、クロνり分配光装置より供給されるクロック
によって動作する複数台の装置間のクロックの同期ずれ
を検出する方式に関する。
によって動作する複数台の装置間のクロックの同期ずれ
を検出する方式に関する。
最近のデータ処理装置のオンライン化に伴い、データ処
理装置も多重化の動向にある。
理装置も多重化の動向にある。
従って、多重化されたデータ処理装置に対するクロック
も、１つのクロック分配元装置から、それぞれのデータ
処理装置に対して同位相で分配されている。
も、１つのクロック分配元装置から、それぞれのデータ
処理装置に対して同位相で分配されている。
この場合、１つのデータ処理装置で、該クロックの歯抜
は障害が発生すると、同期運転されている場合には、同
期筋れが発生し、分離運転されている場合にも、該クロ
ックの歯抜は障害によって、該データ処理装置は誤動作
となる場合がある。
は障害が発生すると、同期運転されている場合には、同
期筋れが発生し、分離運転されている場合にも、該クロ
ックの歯抜は障害によって、該データ処理装置は誤動作
となる場合がある。
一方、最近のデータ処理装置は、半導体技術の著しい進
歩に伴って益々高集積化していく傾向にある。
歩に伴って益々高集積化していく傾向にある。
従って、多重化されたデータ処理装置におけるクロック
の歯抜は障害に対しても、該高集積化されたデータ処理
装置に通した効果的な検出方法が待たれていた。
の歯抜は障害に対しても、該高集積化されたデータ処理
装置に通した効果的な検出方法が待たれていた。
第３図は、従来方式によるクロックの同期ずれ検出方式
をブロック図で示したもので、１はクロツク分配元装置
、２は該クロックの供給を受けて動作する装置、２１は
クロック位相調整回路で、後述するクロック分配線の長
さの違い等によって発生する位相のずれを調整する。３
はクロック歯抜は検出回路で、通常績クロックの歯抜け
を、コンデンサに対する蓄積電荷の変化として検出する
アナログデバイスで構成される。４は上記クロック分配
線である。
をブロック図で示したもので、１はクロツク分配元装置
、２は該クロックの供給を受けて動作する装置、２１は
クロック位相調整回路で、後述するクロック分配線の長
さの違い等によって発生する位相のずれを調整する。３
はクロック歯抜は検出回路で、通常績クロックの歯抜け
を、コンデンサに対する蓄積電荷の変化として検出する
アナログデバイスで構成される。４は上記クロック分配
線である。
本図から明らかな如く、クロック歯抜は検出回路３は、
各装置２に対するクロック分配！４に接続されており、
１つの装置２に対するクロック分配線４に接続されてい
るクロック歯抜は検出回路３において、該クロックの歯
抜けが検出されると、他の装置３に対するクロック分配
線４との間で、クロックの同期ずれが起こるので、該検
出信号Ｅによって、当該クロックが供給されている装置
２の動作を停止させるようにしていた。
各装置２に対するクロック分配！４に接続されており、
１つの装置２に対するクロック分配線４に接続されてい
るクロック歯抜は検出回路３において、該クロックの歯
抜けが検出されると、他の装置３に対するクロック分配
線４との間で、クロックの同期ずれが起こるので、該検
出信号Ｅによって、当該クロックが供給されている装置
２の動作を停止させるようにしていた。
（〔発明が解決しようとする問題点〕
） 従来方式によるり・・り歯抜は検出回
路３は、上記のように、通常はクロックパルスによって
コンデンサを充電してお基、該クロ・ツクに歯抜けが発
生すると、該コンデンサの蓄積電荷に変化が起こること
を検出して、該変化を論理レヘルの信号に変換して出力
するように動作するので、検出感度が低いと云う問題と
、該クロック歯抜は検出回路３がクロック分配光装置１
側に設けられているので、該クロック分配光装置１から
各装置３への分配線４上において、例えば外来雑音等に
よって発生したクロックの歯抜けは検出できないと云う
問題と、更に本りロック歯抜は検出回路３はアナログデ
バイスであって実装体積が大きい為、上記のように高集
積化されている各装置２側には設置できないと云う問題
があった。
路３は、上記のように、通常はクロックパルスによって
コンデンサを充電してお基、該クロ・ツクに歯抜けが発
生すると、該コンデンサの蓄積電荷に変化が起こること
を検出して、該変化を論理レヘルの信号に変換して出力
するように動作するので、検出感度が低いと云う問題と
、該クロック歯抜は検出回路３がクロック分配光装置１
側に設けられているので、該クロック分配光装置１から
各装置３への分配線４上において、例えば外来雑音等に
よって発生したクロックの歯抜けは検出できないと云う
問題と、更に本りロック歯抜は検出回路３はアナログデ
バイスであって実装体積が大きい為、上記のように高集
積化されている各装置２側には設置できないと云う問題
があった。
本発明は上記従来の欠点に鑑み、クロック分配光装置か
らクロックの供給を受けて動作する複数台の装置間で、
クロック同期信号を送受信することにより、該装置間の
クロックの同期ずれを厳密にチェックする方法を提供す
ることを目的とする↑ ものである。
らクロックの供給を受けて動作する複数台の装置間で、
クロック同期信号を送受信することにより、該装置間の
クロックの同期ずれを厳密にチェックする方法を提供す
ることを目的とする↑ ものである。
この目的は、クロック分配光装置より供給されるクロッ
クによって動作する複数台の装置の各々に、該クロック
で動作する同一周期のカウンタを備え、１つの装置内の
上記カウンタより発生する同期信号を、他方の装置へ伝
送し、受信側では、該同期信号によって、該装置内のカ
ウンタをリセットすると共に、リセット直前のカウンタ
の値をチェ、ツクすることによって、上記複数台の装置
間のクロックの同期ずれを検出する本発明のクロック同
期ずれ検出方式によって達成される。
クによって動作する複数台の装置の各々に、該クロック
で動作する同一周期のカウンタを備え、１つの装置内の
上記カウンタより発生する同期信号を、他方の装置へ伝
送し、受信側では、該同期信号によって、該装置内のカ
ウンタをリセットすると共に、リセット直前のカウンタ
の値をチェ、ツクすることによって、上記複数台の装置
間のクロックの同期ずれを検出する本発明のクロック同
期ずれ検出方式によって達成される。
即ち、本発明によれば、クロック分配光装置からクロッ
クを供給されて動作する、例えば２台の装置の各々に、
該クロックによって動作する同一周期のカウンタを備え
、一方の装置内のカウンタより発生する同期信号を、他
方の装置へ伝送し、受信側の装置内のカウンタをリセッ
トすることにより、カウンタ間の同期化を行うと共に、
上記リセットの直前のタイミングにおける上記カウンタ
値をチェックし、期待値でない場合に、何れがの装置に
おいて、クロックの歯抜けが生じたことを検出するよう
にしたものであるので、装置側でのクロックの歯抜けに
伴うクロックの同期ずれを厳密に検出でき、システムの
信頼度を向上させる効果がある。
クを供給されて動作する、例えば２台の装置の各々に、
該クロックによって動作する同一周期のカウンタを備え
、一方の装置内のカウンタより発生する同期信号を、他
方の装置へ伝送し、受信側の装置内のカウンタをリセッ
トすることにより、カウンタ間の同期化を行うと共に、
上記リセットの直前のタイミングにおける上記カウンタ
値をチェックし、期待値でない場合に、何れがの装置に
おいて、クロックの歯抜けが生じたことを検出するよう
にしたものであるので、装置側でのクロックの歯抜けに
伴うクロックの同期ずれを厳密に検出でき、システムの
信頼度を向上させる効果がある。
以下本発明の実施例を図面によって詳述する。
第１図は、本発明の一実施例をブロック図で示したもの
であり、第２図はその動作をタイムチャートで示した図
である。第１図において、第３図と同じ記号は同じ対象
物を示している。
であり、第２図はその動作をタイムチャートで示した図
である。第１図において、第３図と同じ記号は同じ対象
物を示している。
第１図において、２２はカウンタ、 ２３．２３’はデ
コーダ（ＤＥＣ）で、２３は同期信号発生回路、２３゛
は同期ずれ検出回路として機能する。２４ば同期信号受
信用フリップフロップ（ＳＦＦ）、 ２５は同期ずれエ
ラーフリソフ゛フロップ（ＥＦＦ）、 ２６ はカウン
タ２２のリセット直前、５は同期信号伝送線１である。
コーダ（ＤＥＣ）で、２３は同期信号発生回路、２３゛
は同期ずれ検出回路として機能する。２４ば同期信号受
信用フリップフロップ（ＳＦＦ）、 ２５は同期ずれエ
ラーフリソフ゛フロップ（ＥＦＦ）、 ２６ はカウン
タ２２のリセット直前、５は同期信号伝送線１である。
又、説明の便宜上、クロック分配光装置１からクロック
を供給されて動作する装置２は装置１．装置■の２台と
している。
を供給されて動作する装置２は装置１．装置■の２台と
している。
装置１ ２．装置■２内に設けられているカウンタ２２
は、本実施例においては、２ビツトの２進カウンタで、
通常、第２図の■、■に示すように、°００゛→’０１
’＝＝＞□１０゛に）１１゛とカウントしている。
は、本実施例においては、２ビツトの２進カウンタで、
通常、第２図の■、■に示すように、°００゛→’０１
’＝＝＞□１０゛に）１１゛とカウントしている。
装置■ ２のカウンタ２２が、カウント値°１１゛を示
した時、同期信号発生回路（ＤＥＣ） ２３から同期信
号Ｓを同期信号伝送線５に乗せて装置■２に伝送する。
した時、同期信号発生回路（ＤＥＣ） ２３から同期信
号Ｓを同期信号伝送線５に乗せて装置■２に伝送する。
装置■２においては、上記同期信号Ｓを同期信号受信用
フリップフロップ（ＳＦＦ） ２４にセットし、その次
のタイミングで、カウンタ２２を°Ｏｏ”にリセットす
る。該カウンタ２２はリセット後、′００”仲“０１゛
に）“１０゛悼°１１゛とカウントする。
フリップフロップ（ＳＦＦ） ２４にセットし、その次
のタイミングで、カウンタ２２を°Ｏｏ”にリセットす
る。該カウンタ２２はリセット後、′００”仲“０１゛
に）“１０゛悼°１１゛とカウントする。
又１同期信号受信用フリップフロップ（ＳＦＦ） ２４
に同期信号Ｓがセットされたタイミングで、リセット直
前のカウンタ２２の値を同期ずれ検出回路（ＤＥＣ）
２３’ でチェックし、°１１″であれば同期がとれて
いると認識するが１１′でなければ、「同期ずれ」と云
うことで、同期ずれエラーフリップフロップ（ＥＦＦ）
２５をセント実るように動作する。
に同期信号Ｓがセットされたタイミングで、リセット直
前のカウンタ２２の値を同期ずれ検出回路（ＤＥＣ）
２３’ でチェックし、°１１″であれば同期がとれて
いると認識するが１１′でなければ、「同期ずれ」と云
うことで、同期ずれエラーフリップフロップ（ＥＦＦ）
２５をセント実るように動作する。
今、第２図のタイムチャートで示されているタイミング
ＴＩにおいて、装置Ｉ ２のクロックに歯抜けが発生し
たとすると、カウンタ２２は■のようにカウントアツプ
し、上記タイミングＴ１において、“０１”−０’０１
’で示すカウント誤りを発生する為、同期ずれ検出回路
２３からの同期信号Ｓの発生が１τ遅れて装置■２に送
出される。
ＴＩにおいて、装置Ｉ ２のクロックに歯抜けが発生し
たとすると、カウンタ２２は■のようにカウントアツプ
し、上記タイミングＴ１において、“０１”−０’０１
’で示すカウント誤りを発生する為、同期ずれ検出回路
２３からの同期信号Ｓの発生が１τ遅れて装置■２に送
出される。
この結果、装置■２において、同期信号受信用フリップ
フロップ（ＳＦＦ） ２４に、該同期信号Ｓがセットさ
れるタイミング■におけるカウンタ２２の値は、■から
明らかな如＜ ’ｏｏ’となり１期待値°１１゛と異な
る為、この時点において、装置Ｉ ２におけるクロック
の歯抜けにより発生したクロックの同期ずれを検出する
ことができる。
フロップ（ＳＦＦ） ２４に、該同期信号Ｓがセットさ
れるタイミング■におけるカウンタ２２の値は、■から
明らかな如＜ ’ｏｏ’となり１期待値°１１゛と異な
る為、この時点において、装置Ｉ ２におけるクロック
の歯抜けにより発生したクロックの同期ずれを検出する
ことができる。
上記クロックの同期すれか、同期ずれ検出回路（ＤＥＣ
） ２３°で検出されると、同期ずれエラーフリ鼻 ツブフロップ（ＥＦＦ） ２５がセットされ、クロック
同 ）期ずれエラー処理に入るように動作す
る。
） ２３°で検出されると、同期ずれエラーフリ鼻 ツブフロップ（ＥＦＦ） ２５がセットされ、クロック
同 ）期ずれエラー処理に入るように動作す
る。
該クロック同期ずれエラー処理としては、例えば、クロ
ック分配光装置１に備わっているシステム全体に対する
クロックの停止、再開機能を用いて、直ちに、システム
全体のクロックの停止を行い、該クロックの同期ずれに
伴う障害の波及を少なくすると共に、上記同期ずれエラ
ーフリップフロップ（ＥＦＦ） ２５が示す障害個所の
修復を行って後、クロックを再開させて、システムの復
旧を行うような処理である。
ック分配光装置１に備わっているシステム全体に対する
クロックの停止、再開機能を用いて、直ちに、システム
全体のクロックの停止を行い、該クロックの同期ずれに
伴う障害の波及を少なくすると共に、上記同期ずれエラ
ーフリップフロップ（ＥＦＦ） ２５が示す障害個所の
修復を行って後、クロックを再開させて、システムの復
旧を行うような処理である。
以上、詳細に説明したように、本発明のクロック同期ず
れ検出方式は、クロック分配光装置からクロックを供給
されて動作する、例えば２台の装置の各々に、該クロッ
クによって動作する同一周期のカウンタを備え、一方の
装置内のカウンタより発生する同期信号を、他方の装置
へ伝送し、受信側の装置内のカウンタをリセットするこ
とにより、クロックの同期化を行うと共に、上記リセッ
トの直前のタイミングにおける上記カウンタ値をチェッ
クし、期待値でない場合に、何れかの装置において、ク
ロックの歯抜けが生じたことを検出するようにしたもの
であるので、装置側でのクロックの歯抜けに伴うクロッ
クの同期ずれを厳密に検出でき、システムの信頼度を向
上させる効果がある。
れ検出方式は、クロック分配光装置からクロックを供給
されて動作する、例えば２台の装置の各々に、該クロッ
クによって動作する同一周期のカウンタを備え、一方の
装置内のカウンタより発生する同期信号を、他方の装置
へ伝送し、受信側の装置内のカウンタをリセットするこ
とにより、クロックの同期化を行うと共に、上記リセッ
トの直前のタイミングにおける上記カウンタ値をチェッ
クし、期待値でない場合に、何れかの装置において、ク
ロックの歯抜けが生じたことを検出するようにしたもの
であるので、装置側でのクロックの歯抜けに伴うクロッ
クの同期ずれを厳密に検出でき、システムの信頼度を向
上させる効果がある。
第１図は、本発明の一実施例をブロック図で示した図。
第２図は、本発明によってクロックの同期ずれを検出す
る場合の動作をタイムチャートで示した図。 第３図は、従来方式によるクロックの同期ずれ検出方式
をブロック図で示した図、である。 図面において、 １はクロック分配光装置１ ２は装置、装置■、詰装置。 ２１はクロック位相調整回路。 ２２はカウンタ。 ２３は同期信号発生回路（ＤＥＣ） 。 ２３′ は同期ずれ検出回路（ＤＥＣ）。 ２４は同期信号受信用フリップフコツブ（ＳＦＦ）。 ２５は同期ずれエラーフリップフロップ（ＥＦＦ） 。 ２６はカウンタ２２に対するリセ・ノド信号。 ３はクロック歯抜は検出回路。 ４はクロック分配線、５は同期信号伝送線。 ■、■はカウンタ２２のカウンタアップ値。 ■は同期信号受信用フリップフロップ（ＳＦＦ）の値を
それぞれ示す。 第２図
る場合の動作をタイムチャートで示した図。 第３図は、従来方式によるクロックの同期ずれ検出方式
をブロック図で示した図、である。 図面において、 １はクロック分配光装置１ ２は装置、装置■、詰装置。 ２１はクロック位相調整回路。 ２２はカウンタ。 ２３は同期信号発生回路（ＤＥＣ） 。 ２３′ は同期ずれ検出回路（ＤＥＣ）。 ２４は同期信号受信用フリップフコツブ（ＳＦＦ）。 ２５は同期ずれエラーフリップフロップ（ＥＦＦ） 。 ２６はカウンタ２２に対するリセ・ノド信号。 ３はクロック歯抜は検出回路。 ４はクロック分配線、５は同期信号伝送線。 ■、■はカウンタ２２のカウンタアップ値。 ■は同期信号受信用フリップフロップ（ＳＦＦ）の値を
それぞれ示す。 第２図
Claims (1)
- クロック分配元装置より供給されるクロックによって動
作する複数台の装置の各々に、該クロックで動作する同
一周期のカウンタを備え、１つの装置内の上記カウンタ
より発生する同期信号を、他方の装置へ伝送し、受信側
では、該同期信号によって、該装置内のカウンタをリセ
ットすると共に、リセット直前のカウンタの値をチェッ
クすることによって、上記複数台の装置間のクロックの
同期ずれを検出することを特徴とするクロック同期ずれ
検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219831A JPS6198425A (ja) | 1984-10-19 | 1984-10-19 | クロツク同期ずれ検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219831A JPS6198425A (ja) | 1984-10-19 | 1984-10-19 | クロツク同期ずれ検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6198425A true JPS6198425A (ja) | 1986-05-16 |
| JPH0431128B2 JPH0431128B2 (ja) | 1992-05-25 |
Family
ID=16741726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59219831A Granted JPS6198425A (ja) | 1984-10-19 | 1984-10-19 | クロツク同期ずれ検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6198425A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05252152A (ja) * | 1992-03-04 | 1993-09-28 | Fujitsu Denso Ltd | クロック断検出回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4710758A (ja) * | 1970-11-20 | 1972-05-30 | ||
| JPS5769030U (ja) * | 1980-10-15 | 1982-04-26 |
-
1984
- 1984-10-19 JP JP59219831A patent/JPS6198425A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4710758A (ja) * | 1970-11-20 | 1972-05-30 | ||
| JPS5769030U (ja) * | 1980-10-15 | 1982-04-26 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05252152A (ja) * | 1992-03-04 | 1993-09-28 | Fujitsu Denso Ltd | クロック断検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0431128B2 (ja) | 1992-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297702B1 (en) | Phase lock loop system and method | |
| JPH07177130A (ja) | エラーカウント回路 | |
| KR100201333B1 (ko) | 클럭의 페일 판별 장치 | |
| EP0319186B1 (en) | Synchronization failure detection | |
| JPS6198425A (ja) | クロツク同期ずれ検出方式 | |
| KR20020020229A (ko) | 입력 데이터 처리 회로 | |
| JPH04306930A (ja) | クロック異常検出器 | |
| US20230289248A1 (en) | Semiconductor device | |
| US4837783A (en) | Device for deriving a synchronizing signal | |
| KR200262927Y1 (ko) | 클럭 페일 검출장치 | |
| EP0572135A2 (en) | State machine phase lock loop | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| KR100221496B1 (ko) | 동기상태 감시회로 | |
| JP2526705B2 (ja) | フレ―ム同期保護装置 | |
| JPH01300637A (ja) | フレーム同期装置 | |
| KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
| JPS597974B2 (ja) | ル−プ伝送システムの同期装置 | |
| JP2970690B2 (ja) | 同期制御回路 | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| JPH0541643A (ja) | クロツク障害検出方式 | |
| JPH0983612A (ja) | 処理信号保護回路 | |
| JPH0470025A (ja) | 誤り測定装置 | |
| JPH0591100A (ja) | 高速フレーム付信号の同期方式 | |
| JPH04207832A (ja) | 同期検出方式 | |
| JPS60154186A (ja) | 時刻同期方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |