DE2155159C3 - Anordnung zum Synchronisieren der Rechner in einem Mehrrechnersystem - Google Patents

Anordnung zum Synchronisieren der Rechner in einem Mehrrechnersystem

Info

Publication number
DE2155159C3
DE2155159C3 DE2155159A DE2155159A DE2155159C3 DE 2155159 C3 DE2155159 C3 DE 2155159C3 DE 2155159 A DE2155159 A DE 2155159A DE 2155159 A DE2155159 A DE 2155159A DE 2155159 C3 DE2155159 C3 DE 2155159C3
Authority
DE
Germany
Prior art keywords
circuit
flip
computer
flop
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2155159A
Other languages
English (en)
Other versions
DE2155159A1 (de
DE2155159B2 (de
Inventor
Oleg Huddinge Avsan
Agnar Vidar Farsta Groedal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of DE2155159A1 publication Critical patent/DE2155159A1/de
Publication of DE2155159B2 publication Critical patent/DE2155159B2/de
Application granted granted Critical
Publication of DE2155159C3 publication Critical patent/DE2155159C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Die Erfindung betrifft eine Anordnung zum Synchronisieren von Zählern, die jeweils zu einem Rechner eines Mehrrechnersystems gehören, von jeweils einem Taktoszillator Zählimpulse erhallen und durch Erreichen einer bestimmten Zählstcllung die Dauer der Verarbeitungsintervallc bestimmen und die ferner durch ein Synchronisiersignal in eine Ausgangs-/ählstcllung setzbar sind und bei Erreichen dieser Ausgangszählstcllung seihst ein Synchronisiersignal abgeben.
In einem aus mehreren zusammenarbeitenden Rechnern bestehendes Rechnersystem sollten die Rechner miteinander synchronisiert werden, um z. B. Spcichcrcinheiten verwenden und Informationen zwischen den Rechnern austauschen zu können. P.s ist bekannt, mehrere Rechner von einem gemeinsamen Tak'.osHJÜaror steuern zu lassen. Dieses Verfahren hat jedoch den großen Nachteil, daß, wenn der Tafel· oszillator fehlerhaft wird, das ganze Rechnersystem durch diesen Fehler beeinfluß! wird.
Durch die deuts-.-he Olfenieauog&schrifC 1 952 926 isi es bekanntgeworden, in einem Rechncrsystem mit zwei parallelarbeitenden Einheiten, einer aktiven Einheii und einer Reserveeinheit, den Taktgeber der Reserveeinheit synchron durch den Taktgeber der
ίο aktiven hinheit zu steuern, um eine untcrbrechur.gsfreie übernähme der Datenbehandlung durch die Reserveeinheit zu ermöglichen, wenn die aktive Einheit fehlerhaft wird.
Der Nachteil dieser Alt von Synchronisierung bcsteht darin, daß sie sich nicht für solche Rechnersysteme eignet, die aus einer Mehrzahl zusammenarbeitender und e.leichzeitig aktiver Rechner bestehen und wo folglich" das Verhältnis aktive Einheit/Reserveeinheit nicht klar feststeht.
so Der Erfindung liegt die Aufgabe zugrunde, in einem Mehrrechnersystem eine gegenseitige Synchronisierung zwischen den im System enthaltenen Rechnern auf solche Weise durchzuführen, daß, wenn irgendeiner der Rechner fehlerhaft wird, die übr'.gen
Rechner den Synchronismus zwischeneinander auf rcchterhalten.
Diese Aufgabe wird mit einer Anordnung der eingangs beschriebenen Art erfindungsgemäß dadurch gelöst, daß die Abgabe der Synchronisiersignale auf
eine allen Rechnern gemeinsame Leitung erfolgt, d-c in jedem Rechner mit einer Logikschaltung verbunden ist, welcher einerseits eine durch das Synchronisiersignal gesetzte Flip-Flop-Schaltung und andererseits eine nach dem Setzen der Flip-Flop-Schaltung einen Impuls von bestimmter Dauer ableitende Impulserzeugungsschaltung umfaßt, und daß der Ausgang der Impulserzeugungsschaltung mit dem Eingang zum Setzen des Zählers v,nd dem Rückstelleingang der Flip-Flop-Schaltung verbunden ist, wo-
4ö durch die Flip-Flop-Schaltung während der Dauer des Synchronisiersignals gesperrt ist.
Gemäß der Erfindung wird jeder im System enthaltene Rechner einmal durch seinen eigenen Taktgeber getrieben, und zum anderen erfolgt eine gegen-
seitige Synchronisierung dadurch, daß irgendeiner der genannten Rechner periodisch einen Synchronisierungsimpuls über eine für alle Rechner gemeinsame Leitung abgibt.
Zweckmäßig ist die erfindungsgemäße Anordnung
so aufgebaut, daß sie zur Verhinderung einer Zustandsänderung des Zählers zur gleichen Zeit durch den Weiterschaltimpuls und durch das Signal von der Flip-Flop-Schaltung mit einer Verzögerungsschaltung verschen ist, die die Impulserzcugungs- schaltung ersetzt und eine Und-Schaltung umfaßt, deren Eingänge mit dem Taktoszillator und der Flip-Flop-Schaltung und deren Ausgang mit einer ersten, monos'.dbilcn Kippschaltung verbunden sind, daß die Vcrzögerungsschaltung weiter eine Und-Schaltung mit einem invertierenden Eingang umfaßt, mit welchem der Ausgang einer /weiten monostabilcn, vom Taktoszillator angesteuerten Kippschaltung verbunden ist, während mit dem /weiten Eingang der Und-Schaltung tier Ausgang von der ersten monostabilcn Kippschaltung verbunden ist.
Im folgenden soll die Erfindung in Verbindung mit den Zeichnungen näher erläutert werden. In der Zeichnung zeigt
2 ί 55 159
rig. I c!i) Beispiel nnes Blockschaltbildes cine·=, erfiruiirngsjiemiiuen Systems, bestehend ;ius drei Rechnern,
Fig. 2 dc η Aufbau einer da Blöcke m ί- ι u. 1 im einielnen nnii
Fi ti. 3 his 5 erläuternde Diagramm!..
In I- i e. 1 si:ul mil /Π. ;>2\md />3 diei Rechner bezeichnet, welche [!ineinander über eine Leitung ΓΙΒ verbunden sind. In Fig. 1 sind nur die für die Erläuterung der l-rfiuitmu', erforderlichen Anordnungen gezeigt. Fs wird anpeiuMiimcn, i!ali diese Anordnungen in den drei Rechnern auf die gleiche Weise aufgebaut sind, liin Taktoszillator CLO des Rechners v,i so angeordnet, dal1 ein binärer ZählerCLR weiteri>escha!tei wird, welcher ü. B. aus zwölf in Reihe gegeschalieteti. binaren Schalt-Flip-Flops besieht, d. h., ,•!er / ililer has zwölf Ziffernstellen. welche in Fig. ] PMi si nis Il bezeichnet sind, wobei die ZiiTernstelle O CSi-' geringerwertige Ziffer bezeichnet.
Die Synehronisieran'Hdnung kann kurz wie foläi beschrieben weiden. Die Taktoszillatoren in den Heehnern schallen die entsprechenden Z:;hler weiter, und es wird angenommen, daU der Zähler in dem Kecliner D 3 am schnellsten geschaltet wird. Dieser /ahler wird so zuerst /.B. die Ziihlsiellung einn-.hinen, welche, daJureh bezeichnet ist. daß der f-üp-Flop in der ZiffernsteUe 7 sieh -.on Eins in Null i'i.dert. so daß die acht geringerweitigen Zifferns:-Ilen Nullen enthalten. Durch das Umschalten dieses Flip-Flops wird ein Synchronisiersigna1 auf i.üie Leitung O abgegeben. Der Leitung Ei eni-VHechen in den Rechnern Z)I und Dl Leitungen El b'w. El. Dieses Synchronisiersignal wird der ge-■r.jinsamen Leitung PIB und weiter über Leitungen ,'· 1. Fl und F3 allen Rechnern zugeführt. Der Vereng, welcher durch das ankommende Synchronisier-■ i^nal bewirkt wird, ist der gleiche in den Rechnern /ϊ 1 line D 2, und daher wild nur der Vorgang in dem Rechner D 1 im einzelnen beschrieben werden.
Das ankommende Synchronisiersignal wird dem Rechner Dl über die Leitung Fl über eine Schaltung C zugeführt, welche die von dem Rechner abgehenden Signale sperrt, und es wird weiter dem Eingang z.fim Setzen auf Eins einsr bistabilen Flip-Flop-Schaltung FF zugeführt. Diese Flip-Flop-Schaltung sperrt die folgenden Synchronisiersignale während einer gewissen Zeit, nachdem das erste Synchronisiersignal angekommen ist, wie es später erläutert werden wird. Alle Rechner [!.eben ein Synchronisiersignal ab. wenn ihre Zähler entweder durch Weiterschalten oder durch Synchronisieren die obenerwähnte bestimmte Zählstellung erreichen, es ist jedoch infolgedessen nur das erste dieser Synchronisiersignale, welches die Synchronisierung der Rechner durch das Setzen der Flip-Flop-Schaltung FF auf Eins beeinflussen kann. Entsprechend einer einfacheren Lösung, welche durch die Stellung eines Schaltkontakts B angedeutet ist, aktiviert dieses Setzen der Flip-Flop-Schaltung auf Eins eine Impulserzeugungsschaltung G, welche hiermit einen Impuls erzeugt. Dieser Impuls wird einerseits zu der Flip-Flop-Schaltung FF zurückgeführt, und setzt diese auf Null, in welchem Zustand sie während einer Zeit entsprechend der Dauer des Impulses gesperrt bleibt, und andererseits wird er dem Steuercingang des Zählers CLR zugeführt. Auf dies·· Weise sind die acht geringerweitigen Ziffernstellen, d. h. die Zilfcrnstellcn O bis 7. auf Null Besetzt, so daß der Zähler die gleiche Zähl-McIIung vue der Zahler in dem Rechner D 3 einnimnü. welcher das Synchronisiersignal abgegeben hai.
in bestimmten Fallen kann e·.; jedoch unerwünscht sein, &■& das ankommende Synchronisiersignal zu jeder Zeit dem Zähler zugeführt werden kann, da die Synchronisierung dann gleichzeitig mit dem Vorwausschalten des Zahlers dutch den Taktosziiiator auftreten könnte. Die Gleichzeitigkeit dieser zwei ίο Schaitvoraänae kann nämlich bewirken, daß unerwünschte Einschaltvorgänge in dem Zähler auftreten, was zur Folge hat, daß das Weilerschal ten des Zählers nicht unzweideutig definiert ist.
Beispielsweise wird durch Anordnung einer Ver-
zögerungsschaitung^ zwischen dem Ausgang der Flip-F!op-Scha!tung FF und dem Steuereingang de:« Zählers CLR erreicht, daß die Synchronisierung nicht während der Zei' auftritt, während welcher der Zähier aktiviert ist. Diese Lösung ist durch die Stellung/)
to des Schaltkontakts B mit den beiden Stellungen a und b angedeutet. Ein Synchronisiersignal, welches von einem Zähler in Abhängigkeit von der Änderung seiner Ziffernstelle 7 von Eins auf .V'ill abgegeoen wird, i\ird entweder in Schaltung C in der abgehen-Ji" Leitung des übertragenden Rechners oder in der Schaltung C in der ankommenden Leitung des empfangenden Rechners in einen Impuls umgeformt.
F i g. 2 zeigt den Aufbau der Verzögerungsschaltung ,1 in Fig. !. Der Eingang24 ist mit dem Ein?<Ausgang der Flip-Flop-SchaltungFF in Fig. 1 verbunden, und dem Eingang 25 werden die Weiterschahimpulse des Taktoszillators CLO zugeführt. Der Weiterschaltimpuls wird einem der zwei Eingänge einer Und-Schaltung 21 zugeführt, deren zweitem Eingang das Signal von dem Eins-Ausgang der Flip-Flop-Schaltung zugeführt wird. Mit Hilfe dieser L'nd-Schaltung wird immer ein Weiterschaltimpuls abgewartet, ehe ein Signa! einer monostabilen Kippschaltung 551 zugeführt wird.
4» Der Impuls, welcher von der Kippschaltung 551 geformt wird, hat eine Länge, welche als in zwei Zeitdauern /, und t., aufgeteilt betrachtet werden kann, wobei r, die maximale Zeitdauer zum Weiterschalten der acht geringerwertigen Stellen des Zählers CLR und r, die Zeitdauer ist, während welcher die Flip-Flop-Schaltung FF weitere ankommende Synchronisiersignale sperren wird, d. h. die Zeit, welche zur Synchronisierung des Zählers gebraucht wird. Der Impuls von der Kippschaltung 551 wird dem einen von zwei Eingängen einer LJnd-Schallung 23 zugeführt. Der Weiterschaltimpuls von dem Taktoszillator ist weiter dazu geeignet, eine weitere monostabile Kippschaltung 552 zu aktivieren. Der von dei Kippschaltung 552 geformte Impuls hat eine Zeit
dauer /, und wird dem zweiten Eingang der Und Sciiaitunc 23 zugeführt, welcher ein invertierende Eingang ist. Am Ausgang der Und-Schaltung 23 win damit ein Impuls der Länge oder Zeitdauer l., er reicht, dessen Vorderflanke um einen Abstand ode eine Zeitdauer (, nach der Voiderflanke des Weiter schaltimpulses liegt. Der Impuls von der Und-Schal tung 23 wird von dem Ausgang 26 einerseits de Flip-Flop-Scnaltung FF zugeführt, so daß diesi Schaltung am Ende de: Impulses aufb-rl. die an
kommenden Synchronisiersignale zu sperren, und an dererseits wird er dem Steuereingang des Zähler CLR zugeführt, um die acht geringerwertigen Zit fernstellen. d. b. die ZilTernstcllen O bis 7. auf Nu
zu setzen, wobei der Zähler solcher Art ist. daß die dem System als auch der Leitung Fl in dem gleichen
ZifTcmstclle 8 einen Schritt weitergeschaltct wird. Rechner /) 1 zugeführt. Ein solches Signal wird im
Mit HiIIc des Diagramms in Fig. 3, in welchem folgenden als »Higensynchronisicrsigiial« bezeichnet
die vertikalen Pfeile die Ursache und Wirkung der werden.
Impulse andeuten, wird im einzelnen erläutert wer- 5 Die F i g. 4 a'. 4 b' bis 4 Γ zeigen die Signale in dem
den. wie die Synchronisierung erreicht wird. Die Rechner A)I, und die Fig. 4a", 4b" bis 4f" zeigen
horizonlale Achse des Diagramms stellt die Zeit dar. die Signale in dem Rechner A)2. dessen Zähler mehl
F i g. 3 a zeigt das Synchronisiersignal, welches z.H. als ein Weilerschaltintervall nach dim Zähler do
von dem Rechner AJ3 zur Flip-Flop-Schaltung AA' Rechners /> 1 liegt. Die I ig. 4a' und 4a" /eigen die
des Rechners A)I kommt. Die Flip-Flop-Schaltung io Weile in den Zillemstellen 0 bis 7 in dem ein
wird durch das Synchronisiersignal auf Hins gesetzt. sprechenden Rechner, die Fig. 4b' und 41V zeigen
was durch den vertikalen Pfeil von F" ig. 3 a nach die Weilerschahimpulse, die F-" i g. 4 c' und 4 c" zeigen
Fig. 3 b in dem Diagramm angedeutet ist. Fig. 3 b die abgehenden S\ nchronisicrsignale. die Fig. 4i!
,.cigi das Signal am Ausgang der Flip-Flop-Schaltung und Id" /eigen die ankommenden Synchronisk ■
AA'. d.h. am Hingang 24 in Fig. 2. His zum Hin- 15 signale. In t\cn I ig. 4e' und 4e" zeigt der Ιιοΐκ
treffen des Weitetschaltimpulses von dem Takt- Signalpegel den Fall, wenn die Füp-Flop-Schaltmii
oszillator des Rechners am Hingang 25 in F i g. 2 AA auf I-ins gesetzt ist. und die Fig.4f und 4i
wird sich nichts ereignen. Fig. 3c zeigt den Weiter- /eigen das Signal, welches die ZilTernstellen 0 bis "
schallimpuls, und Fig. 3d zeigt das Signal am Aus- des Zählers und die Flip-Flop-Sduiltung AT auf NuT
gang der Und-Sehaltimg 2! In dem Diagramm ist 20 setzt
angedeutet, daß der Impuls in Fig. 3d durch den Fs wird angenommen, daß die Zähler des schnei Impuls in H ig. 3 c bewirkt wird, welcher korrekt ist. leren Rechners /) 1 in ihren adit geringe! wenige* vorausgesetzt, daß die Hlip-Flop-Schallung auf Hins ZilTernstellen linsen· aufweisen (Fii:. 4n"). l)i< > gesetzt ist, d.h.. daß das Signal in F ig. 3 b einen hat zur Folge, daß ein Svnchronisk rsignal abgcgebec hohen Pegel hat. Der Impuls in Fig. 3d aktiviert die 25 werden .ollte (Fig. 4b' und 4c'). wenn dei Rechn. 1 monostabile Kippschaltung SS 1. welche einen Impuls das nächste Mal weitergeschaltet wird. Dieses Syn mit der Hänge oder Zeitdauer /, und /., entsprechend ehronisiersignal wird einerseits dem "Rechner />2 /u F ig. 3 e erzeugt. Der Weilerschallimpuls in F" ig. 3 c gelührl. was in Fig. 4d" ge/eigl ist. und es winl an aktiviert weiter die monoslabile Kippschaltung .S.V2. dererseils als "l.-.igensynchronisiersignal··. dem Rechwelche einen Impuls mit der Hänge oder Zeitdauer r., .1° ner /) 1 zugeführt (F-" ig. 4d'). Die Flip-F"lop-Schai einsprechend F i g. 3 f erzeugt. Durch Invertieren tics tungen AA werden in beiden Rechnern auf Hins ge Impulses in F i g. 3 f beim Zuführen zu der l'nd- setzt (Fig. 4e' und 4e") worauf das Svnchroniski Schaltung 23 wird am Ausgang dieser Stellung ein signal auf einen neuen Wciterschaltimpuls warte! Impuls erzeugt, wenn der Hnpuls von der Kippschal- Entsprechend dem Heispiel liegt der Rechner Dl :1111g .V.V2 beendet ist (s. Fig. 3g). Der Impuls in 3Γ, sieben SchalNchritte nach dem Rechner/'!, um F'ig. 3g wird folglich die Hänge oder Zeitdauer/, wenn der nächste Weilerschaltimpuls in jedem Rech haben, welche sich aus der DifTcren/der Hängen i-der ner auflriti. werden die Zahler eini;n Schrill weile: Zeitdauern der \on den beiden Kippschaltungen .VV I ucschaiict imil hierauf beide Zähler (.lurch die war- und S.S 2 erzeugieii Impulsen ergibi. Der Impuls in lendcn Synchronisiersignale synchronisicit. so il.i! I-ig. 3g synchronisiert den Zähler durch Setzen der ^o die ZiiTernstellen O bis 7 Nulieiu aufweisen. Züfernstellen O l>s 7 ;:uf Null. Dieser Impuls set/! Wie oben erwähnt, wird ein Synchronisiersignal mn auch die Flip-Flop-Schaltung FA auf Null und hüll er/cugi. wenn die ZilTernsk-lk 7 ihren Wert \os '■;■> die FTip-F iop-Schaltung AT in >.lieser Stellung «Hins-, auf -Null ■.crschichi. Bei dieser Synchroni während der Dauer des Impulses gesperrt, d h.. bis <κπι:;μ wird dies in dem Rechner /) 2 auflruen. uiu die Synchronisierung durchgeführt ist. 4·~> ah 1 olge !iier\-m gibt dieser ein Synchronisiersiuiia F. in Weiiersc!ialtinlLT\ all ist definiert als die Zeit. an Jen Rechner OI (der zweite ImpuK in F:.c. 4d" welche /wischen zvvei aufeinanderfolgenden Weite;- und ·ίπ Higensynchrcinisicrsignal·-· an den Rechnci schalümpulsen von dem Taklos/.illator CLO vcr- Ol (zweiter Impuls in I" ig. 4 ti") ab. Weil die Flipstreicht. Für den Synchronisiervorgang sind zwei Flop-Schaltung FA unter der Zeit auf Null zurück Hauptmöcüchkeitcn denkbar, und der Einfachheit 50 gesetzt werden konnte, kann der Synchronisierhalber ausgehend von einem System mit nur zwei vorhang einem ausgelöst werden. Dieses Mal wnc Rechnern wird eine Hauptmögüchkcit darin he- jedoch keine der ZilTernsiellcn 7 des Zählers vor stehen, daß der Zähler des ersten Rechners zur Zeit -Hins auf ^NuIl vorschoben, weshalb keine weider Synchronisierung in einem Zustand ist, welcher teren Synchronisiersignale erzcusl werden. So vwirsich um mehr als ein Weiterschaltintervail nach dem- 55 den in dem beschriebenen Synehronisiervoreane du jenigen des Zählers des zweiten Rechners befindet. tatsächlichen ZifTernstellen jeweils zweimarin den Die andere Haupimöclichkcit besteht darin, daß sich Rechner auf Null gesetzt.
der Zählzustand des einen Rechners weniger als ein F , g. 5 zeigt schematisch, wie die Synchronisieruni
Weilerschaltintcrvall nach dem Zählzustand des an- in einem Zweirechnerswcm erfolgt, wenn einer dci
deren Rechners befindet. 6o Zähier weniger als ein Wciterschaltinlervall nach derr
Fig. 4 zeigt schematisch, wie die Synchronisic- anderen Zähler liegt.
nni'-i in einem ZwcircchnersvsJcm durchgeführt wird. Die Fig. 5 a'. 5 b' bis 5 F zeigen die Signale ir K'ii der Zählziistand des einen Zählers sich mehr dem Rechner A)I. und die Fig.~4a", 4b" bis 4Γ ,-,Is ein Weiterschaltintervail nach dem zweiten Zäh- zeigen die Signale in dem Rechner Dl, dessen Zähler befindet. 65 ler weniger als ein Wciterschaltintervall nach dem
Wenn ein Synchronisiersignal z. B. von dem Rech- Zähler des Rechners D\ liegt.
ncl /)1 auf der Leitung E\ in F i g. 1 \orhanden ist. F7 ig. 5 zeigt die Sienale in der gleichen Weise wie
dieses Signal sowohl den anderen Rechnern in Fig. 4. Die Zähler der zwei Rechner haben in ihrer
acht geringerwertigen ZitTcrnstellcn »Eins« entsprechend den Fig. 5a'. 5a". Der Weitersehaltimpuls in dem Rechner Di (Fig. 5b') liegt etwas vor dem Weiterschaltimpuls in dem Rechner Dl (Fig. 5b"). weshalb der Zählci in dem Rechner Dl durch den Weiterschaltimpuls so weitergcschaltet werden wird, daß er »Nullen« in den ZifTemstellcn 0 bis 7 gleichzeitig mit der Erzeugung des Synchro- §isiersignals (F i g. 5 c') aufweist. Dijses Synchronisiersignal hat keine Wirkung in dem Rechner D 2, %rcil mittlerweile sein Zähler durch den Einfluß eines IVeiterschaltimpulses (Fig. 5b") in den ZifTernstelten 0 bis 7 (Fig. 5a") »Nullen« erhalten hat. Andererseits erhält der Rechner D 1 ein »Eigensynchroiisiersignal« (Fig. 5d'), welches den Rechner synthronisicrt. nachdem der nächste Weiterschaltimpuls trhaltcn worden ist, und wenn folglich der Zähler Jfceit gehabt hat. um einen Schritt weitergeschaltet zu Werden (Fig. 5a'). Dies kann so zusammengefaßt !»erden, daß. wenn die Zähler zwei Rechner um welliger als ein Weiterschaltintervall in der Zeit austinanderliegen. der schnellere Zähler auf den langsameren Zähler warten wird.
Aus diesen beiden Fallen ergibt sich, daß die Wirkung von zwischen zwei in einem System zusammenarbeitenden Rechnern zugeführten Signalen in weitem Maße von den Toleranzen der Taktoszillatoren abhängen wird. Jc geringer die Toleranzen sind, desto geringer ist die Wahrscheinlichkeit, daß der Doppelsynchronisiervorgang auftritt, wie er im Zusammenhang mit F i g. 4 beschrieben worden ist.
Dadurch, daß der häVigstc Synchronisiervorganc derjenige ist, bei welchen Jer schnellere Rechner aul
ίο den langsameren wartet, wird nicht der gleiche Rechner die ganze Zeit die Synchronisierung steuern, son dem es tritt ein Wechsel der synchronisierender Rechner auf. Dies läßt sich erkennen aus Fig. 5, wc der Rechner D 1 so weit verzögert wird, daß er nacl der Synchronisierung hinter dem Rechner Dl liegt so daß das nächste Synchronisiersignal mit große Wahrscheinlichkeit von dem Rechner D 2 erzeug werden wird.
In einem System mit einer Anzahl von Rechnen
ao wird die Steuerung der Synchronisierung unregel mäßig zwischen den Rechnern wechseln, die Rech ner, deren Zähler am schnellsten weitergeschalte werden, werden jedoch die Synchronisierung im Mit tel öfter als die anderen Rechner steuern.
Hierzu 1 Blatt Zeichnungen
809 686/4

Claims (2)

2 i 55 159 Patentansprüche:
1. Anordnung zum .synchronisieren von Zählern, die jeweils zu einem Rechner eines Mehrrechnersyslcms gehören, von jeweils einem Taktoszillator Zählimpulse erhalten und durch Erreichen eine- bestimmten Zählstellung die Dauer der Verai'Deitungsintervalle bestimmen und dit ferner durch ein Synchronisiersignal in eine Ausgangszählstellung setzbar sind und bei Erreichen dieser Ausgangszählstellung selbst ein Synchronisiersignal abgeben, dadurch gekennzeichnet, daß die Abgabe der Synchronisiersignale auf eine allen Rechnern (D I bis D 3) gemeinsame Leitung (PIB) erfolgt, die in jedem Rechner mit einer Logikschaltung verbunden ist, welche einerseits eine durch das Synchronisiersignal gesetzte Flip-Flop-SchaUung (FF) und andererseits eine nach dem Seuen der Flip-Flop-Schaltung einen Impuls von bestimmter Dauer ableitende Impulserzeugungsschaltung (G) umfaßt, und daß der Ausgang der Impulserzeugungsschaltung mit dem Eingang zum Setzen des Zählers (CLR) und dem Rückstelleingang der Flip-Flop-Schaltung verbunden ist, wodurch die Flip-Flop-Schaltung während der Dauer des Synchronisiersignals gesperrt ist.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie zur Verhinderung einer Zustandsänderung des Zählers (CLR) zur gleichen Zeit durch den Weiterschal timpuls und durch das Signal von der Flip-Flop-Schaltu.'g (FF) mit einer Vcrzögerungsschaltung (A) versehen ist, die die Impulserzeugungsschaltung (G) ersetzt und eine Und-Schaltung (21) umfaßt, deren Eingänge mit dem Taktoszillator (CLO) und der Flip-Flop-Schaltung (FF) und deren Ausgang mit einer ersten, monostabilen Kippschaltung (551) verbunden sind, daß die Verzögerungsschaltung weiter eine Und-Schaltung (23) mit einem invertierenden Eingang umfaßt, mit welchem der Ausgang einer zweiten monostabilen, vom Taktoszillator angesteuerten Kippschaltung (552) verbunden ist, während mit dem zweiten Eingang der Und-Schaltung (23) der Ausgang von der ersten monostabilen Kippschaltung (551) verbunden ist.
DE2155159A 1970-11-20 1971-11-05 Anordnung zum Synchronisieren der Rechner in einem Mehrrechnersystem Expired DE2155159C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE15702/70A SE347826B (de) 1970-11-20 1970-11-20

Publications (3)

Publication Number Publication Date
DE2155159A1 DE2155159A1 (de) 1972-06-08
DE2155159B2 DE2155159B2 (de) 1973-07-05
DE2155159C3 true DE2155159C3 (de) 1974-02-07

Family

ID=20301081

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2155159A Expired DE2155159C3 (de) 1970-11-20 1971-11-05 Anordnung zum Synchronisieren der Rechner in einem Mehrrechnersystem

Country Status (17)

Country Link
US (1) US3761884A (de)
JP (1) JPS4710758A (de)
AU (1) AU456350B2 (de)
BE (1) BE775624A (de)
BR (1) BR7107720D0 (de)
CA (1) CA946520A (de)
DE (1) DE2155159C3 (de)
DK (1) DK134167B (de)
ES (1) ES397173A1 (de)
FI (1) FI54747C (de)
FR (1) FR2114901A5 (de)
GB (1) GB1350150A (de)
IT (1) IT946078B (de)
NL (1) NL7115969A (de)
NO (1) NO128885B (de)
PL (1) PL81689B1 (de)
SE (1) SE347826B (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49111890U (de) * 1972-12-09 1974-09-25
CH556576A (de) * 1973-03-28 1974-11-29 Hasler Ag Einrichtung zur synchronisierung dreier rechner.
US3932847A (en) * 1973-11-06 1976-01-13 International Business Machines Corporation Time-of-day clock synchronization among multiple processing units
US3919695A (en) * 1973-12-26 1975-11-11 Ibm Asynchronous clocking apparatus
JPS53111991U (de) * 1977-02-16 1978-09-06
DE2711283C2 (de) * 1977-03-15 1985-08-14 Jurij Egorovi&ccaron; Moskva &Ccaron;i&ccaron;erin Mikroprozessor
DE2737713C2 (de) * 1977-08-22 1983-09-29 Siemens AG, 1000 Berlin und 8000 München Zeitmultiplex-Digital-Vermittlungsanlage, insbesondere PCM-Fernsprechvermittlungsanlage, mit doppelt vorgesehenen Koppelfeldeinrichtungen
DE2838969B2 (de) * 1978-09-07 1981-01-22 Nsm-Apparatebau Gmbh & Co Kg, 6530 Bingen Schaltkreis zur Steuerung der Frequenz eines einem MikroprozeBrechner zugeordneten Taktgenerators
DE2907608A1 (de) * 1979-02-27 1980-08-28 Siemens Ag Schaltungsanordnung zur takterzeugung in fernmeldeanlagen, insbesondere zeitmultiplex-digital-vermittlungsanlagen
US4428044A (en) * 1979-09-20 1984-01-24 Bell Telephone Laboratories, Incorporated Peripheral unit controller
US4342083A (en) * 1980-02-05 1982-07-27 The Bendix Corporation Communication system for a multiple-computer system
US4368514A (en) * 1980-04-25 1983-01-11 Timeplex, Inc. Multi-processor system
US4392196A (en) * 1980-08-11 1983-07-05 Harris Corporation Multi-processor time alignment control system
US4503490A (en) * 1981-06-10 1985-03-05 At&T Bell Laboratories Distributed timing system
US4388688A (en) * 1981-11-10 1983-06-14 International Business Machines Corp. Shared TOD clock modification bit
EP0131658B1 (de) * 1983-07-08 1987-10-28 International Business Machines Corporation Synchronisationsvorrichtung für ein Multiprocessing-System
US4584643A (en) * 1983-08-31 1986-04-22 International Business Machines Corporation Decentralized synchronization of clocks
US4569017A (en) * 1983-12-22 1986-02-04 Gte Automatic Electric Incorporated Duplex central processing unit synchronization circuit
JPS6198425A (ja) * 1984-10-19 1986-05-16 Fujitsu Ltd クロツク同期ずれ検出方式
EP0223031A3 (de) * 1985-11-18 1990-04-04 International Business Machines Corporation Taktsynchronisation in einem verteilten Datenverarbeitungssystem
DE3638947C2 (de) * 1986-11-14 1995-08-31 Bosch Gmbh Robert Verfahren zur Synchronisation von Rechnern eines Mehrrechnersystems und Mehrrechnersystem
US5185877A (en) * 1987-09-04 1993-02-09 Digital Equipment Corporation Protocol for transfer of DMA data
AU616213B2 (en) * 1987-11-09 1991-10-24 Tandem Computers Incorporated Method and apparatus for synchronizing a plurality of processors
CA2003338A1 (en) * 1987-11-09 1990-06-09 Richard W. Cutts, Jr. Synchronization of fault-tolerant computer system having multiple processors
JPH0797328B2 (ja) * 1988-10-25 1995-10-18 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン フオールト・トレラント同期システム
AU625293B2 (en) * 1988-12-09 1992-07-09 Tandem Computers Incorporated Synchronization of fault-tolerant computer system having multiple processors
US4965717A (en) * 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
US5163138A (en) * 1989-08-01 1992-11-10 Digital Equipment Corporation Protocol for read write transfers via switching logic by transmitting and retransmitting an address
US5068780A (en) * 1989-08-01 1991-11-26 Digital Equipment Corporation Method and apparatus for controlling initiation of bootstrap loading of an operating system in a computer system having first and second discrete computing zones
US5251227A (en) * 1989-08-01 1993-10-05 Digital Equipment Corporation Targeted resets in a data processor including a trace memory to store transactions
US5153881A (en) * 1989-08-01 1992-10-06 Digital Equipment Corporation Method of handling errors in software
US5295258A (en) * 1989-12-22 1994-03-15 Tandem Computers Incorporated Fault-tolerant computer system with online recovery and reintegration of redundant components
US5203004A (en) * 1990-01-08 1993-04-13 Tandem Computers Incorporated Multi-board system having electronic keying and preventing power to improperly connected plug-in board with improperly configured diode connections
ATE127598T1 (de) * 1990-06-01 1995-09-15 Bell Telephone Mfg Verfahren zum modifizieren eines fehlertoleranten datenverarbeitungssystems.
US5450573A (en) * 1990-08-14 1995-09-12 Siemens Aktiengesellschaft Device for monitoring the functioning of external synchronization modules in a multicomputer system
US5504878A (en) * 1991-02-04 1996-04-02 International Business Machines Corporation Method and apparatus for synchronizing plural time-of-day (TOD) clocks with a central TOD reference over non-dedicated serial links using an on-time event (OTE) character
US5420801A (en) * 1992-11-13 1995-05-30 International Business Machines Corporation System and method for synchronization of multimedia streams
JPH08507165A (ja) * 1993-02-26 1996-07-30 ハネウエル・インコーポレーテッド 同期アービトレーション技法及び装置
US5835953A (en) * 1994-10-13 1998-11-10 Vinca Corporation Backup system that takes a snapshot of the locations in a mass storage device that has been identified for updating prior to updating
US5649152A (en) * 1994-10-13 1997-07-15 Vinca Corporation Method and system for providing a static snapshot of data stored on a mass storage system
US6567376B1 (en) 1999-02-25 2003-05-20 Telefonaktiebolaget Lm Ericsson (Publ) Using system frame number to implement timers in telecommunications system having redundancy
JP5676950B2 (ja) * 2009-08-20 2015-02-25 キヤノン株式会社 画像形成装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL297037A (de) * 1962-08-23
US3364472A (en) * 1964-03-06 1968-01-16 Westinghouse Electric Corp Computation unit
US3312951A (en) * 1964-05-29 1967-04-04 North American Aviation Inc Multiple computer system with program interrupt
US3421150A (en) * 1966-08-26 1969-01-07 Sperry Rand Corp Multiprocessor interrupt directory
US3480914A (en) * 1967-01-03 1969-11-25 Ibm Control mechanism for a multi-processor computing system
US3576570A (en) * 1968-12-12 1971-04-27 Sperry Rand Corp Synchronous timing scheme for a data processing system
US3551892A (en) * 1969-01-15 1970-12-29 Ibm Interaction in a multi-processing system utilizing central timers

Also Published As

Publication number Publication date
DK134167B (da) 1976-09-20
SE347826B (de) 1972-08-14
FI54747B (fi) 1978-10-31
NL7115969A (de) 1972-05-24
DE2155159A1 (de) 1972-06-08
CA946520A (en) 1974-04-30
ES397173A1 (es) 1974-04-16
US3761884A (en) 1973-09-25
FR2114901A5 (de) 1972-06-30
AU456350B2 (en) 1974-12-19
FI54747C (fi) 1979-02-12
IT946078B (it) 1973-05-21
GB1350150A (en) 1974-04-18
BR7107720D0 (pt) 1973-05-10
BE775624A (fr) 1972-03-16
NO128885B (de) 1974-01-21
AU3562671A (en) 1973-05-17
DK134167C (de) 1977-02-21
PL81689B1 (de) 1975-08-30
JPS4710758A (de) 1972-05-30
DE2155159B2 (de) 1973-07-05

Similar Documents

Publication Publication Date Title
DE2155159C3 (de) Anordnung zum Synchronisieren der Rechner in einem Mehrrechnersystem
DE2731336C2 (de) Taktsystem
DE3544820C2 (de)
DE2443579C3 (de) Asynchroner Arbiter
DE2841079C3 (de) Verfahren und Vorrichtung zur Extrahierung von periodischen Taktsignalen aus einem PCM-Signal
DE2056545B2 (de) Schaltungsanordnung zur erzeugung eines impulsfoermigen ausgangssignals mit einer gegenueber einer flanke eines eingangsimpulses um eine vorgegebene zeit verzoegerten flanke
DE1524151C2 (de) Schaltungsanordnung zur Verbindung des Speicherwerkes einer Zentralen Datenverarbeitungsanlage mit asynchronarbeitenden angeschlossenen Dateneinheiten
DE2850769C3 (de) Speicher für eine Katastrophenschutzschal tung
DE2461091C3 (de) Gerät zur Erfassung und Weitergabe der Anzahl von ein bestimmtes Ereignis repräsentierenden Signalen
DE60104336T2 (de) Fehlertolerante synchronisationseinrichtung für ein echtzeit-computernetzwerk
DE2228320A1 (de) Rundsteuerempfaenger
DE2655443A1 (de) Vervielfachte zeitsteuerung zum erzeugen von zeitsignalen fuer installationen mit signalverarbeitenden schaltungen
EP0485022B1 (de) Schaltungsanordnung zum Entfernen von Stopfbits
DE2345491C3 (de) Codewortdetektor
DE2602169C2 (de) Schaltungsanordnung zum zyklischen Erzeugen einer signaltechnisch sicheren Folge von Steuerimpulsen
EP0195457B1 (de) Vorrichtung zur Eigenüberwachung einer Schaltungsanordnung mit einem Mikrocomputer
DE3246211C2 (de) Schaltungsanordnung zur Detektion von Folgen identischer Binärwerte
DE2712847C3 (de) Sprachgeschützter frequenzselektiver Zeichenempfänger
DE2619238C3 (de) Verfahren und Anordnung zur zeitlichen Einordnung von unabhängigen Operationen, die in einem elektronischen Schaltungssystem ablaufen
DE2738836C2 (de) Überwachung von digitalen Signalen
DE1944058A1 (de) Schaltung zum Zaehlen von Impulsen
DE3633024C2 (de) Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen
DE1188647B (de) Schaltungsanordnung zur Unterdrueckung von Prellimpulsen
CH663703A5 (de) Impulskorrektur-schaltung und phasenverriegelte schleife mit einer solchen schaltung.
DE1209147B (de) Schaltungsanordnung zum Einordnen von in Gruppen auftretenden Impulsen in einen vorgegebenen Pulsraster, insbesondere von aus den Flanken von verzerrten Telegraphie-Schritten abgeleiteten Impulsen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)