DE2655443A1

DE2655443A1 - Vervielfachte zeitsteuerung zum erzeugen von zeitsignalen fuer installationen mit signalverarbeitenden schaltungen

Info

Publication number: DE2655443A1
Application number: DE19762655443
Authority: DE
Inventors: Pietro Belforte; Flavio Melindo
Original assignee: CSELT Centro Studi e Laboratori Telecomunicazioni SpA
Current assignee: Telecom Italia SpA
Priority date: 1975-12-09
Filing date: 1976-12-07
Publication date: 1977-07-07
Also published as: DE2655443B2; DE2655443C3; GB1565850A; IT1051350B; US4096396A

Description

CSELT Centro Studi e Laboratori Telecomunicazioni S.p.A.

Turin, Italien

Vervielfachte Zeitsteuerung zum Erzeugen von Zeitsignalen für Installationen mit signalverarbeitenden Schaltungen

Die Erfindung bezieht sich auf eine vervielfachte, insbesondere verdreifachte Zeitsteuerung, gegebenenfalls einschließlich einer hierauf bezogenen Überwachungsvorrichtung, für insbesondere duplizierte Installationen, nach dem Oberbegriff· des Anspruchs 1, nämlich auf eine aus Gründen der Zuverlässigkeit vermehrfachte Zeitsteuerung, die sich insbesondere für Fernmeldeinstallationen eignet.

Wird für die Installationen eine erhebliche Betriebszuverlässigkeit verlangt, beispielsweise im Fall von Fernmeldeinstallationen, so sind diese Installationen oft dupliziert und werden von einer besonderen Vorrichtung gesteuert und überwacht. Die Installationen und die Überwachungsvorrichtungen benötigen Zeitsignale, die genau zueinander synchronisiert sind. Aus Gründen der Zuverlässigkeit ist es hierbei nicht zweckmäßig, nur einen einzigen Zeitgeber zu verwenden, der alle notwendigen Zeitsignale liefert, da ein möglicher Ausfall des Zeitgebers sowohl die duplizierten Installationen als auch die überwachungsvorrichtungen, selbst wenn beide vollständig fehlerfrei sind, ausfallen lassen

709827/0896

würde. Es wird deshalb eine Mehrzahl von miteinander synchronisierten Zeitgebern verwendet, die beispielsweise jeweils in einem der betrachteten Blöcke angeordnet sind, nämlich in den beiden Installationen und in der überwachungsvorrichtung.

Die bisher angewandten Lösungen haben sich wegen verschiedener Ursachen, die im folgenden zusammengefaßt aufgeführt sind, als nicht zufriedenstellend erwiesen:

- wegen erheblicher Schaltungskomplexität, die eine hohe Zahl von Komponenten und somit hohe Kosten und begrenzte Zuverlässigkeit mit sich bringt;

- wegen unzureichender Wiederherstellung nach einem Fehler oder in der Startphase;

- wegen der Verwendung von sehr zuverlässigen und sehr teuren Signalgeneratoren;

- wegen der Schwierigkeiten beim Erhalten einer ausreichenden Präzision im Synchronismus der erzeugten Zeitsignale;

- wegen der Schwierigkeiten der Durchführung eines Austauschs zwischen einem Oszillator und seinen Ersatzschaltungen im Fall des Ausfalls;

- wegen unzureichender Flexibilität hinsichtlich der Anpassung an Konfigurationen, die sich von der ersten verdreifachten Schaltung unterscheiden.

Diese Nachteile werden durch die erfindungsgemäße, im Anspruch 1 gekennzeichnete Zeitsteuerung vermieden, die genau synchronisierte Ausgangssignale ermöglicht und deren Zeitgeber untereinander auch bei Ausfall eines von ihnen synchronisiert bleiben, die unter Verwendung sehr einfacher Schaltungen und gewöhnlich verwendeter Bauteile aufgrund ihres Lösungswegs sehr billig und zuverlässig ist, nach einem Außerbetriebszustand automatisch wieder eingestellt werden kann, zwei Oszillatoren von nicht allzu spezieller Bauart verwenden kann, deren Operation automatisch gegeneinander austauschbar, ist und eine erhebliche Gebrauchsflexibilität aufweist, da sie leicht an von der verdreifachten Konfiguration abweichende Konfigurationen angepaßt werden kann.

709827/0836

Weitere Vorteile, Einzelheiten und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen und aus der folgenden Beschreibung von bevorzugten Ausführungsbeispielen unter Bezugnahme auf die Zeichnung. Es zeigen:

Fig. 1 den Blockschaltplan einer Ausführung erfindungsgemäßer Zeitsteuerung;

Fig. 2 den Schaltplan einer Einzelschaltung DC1 in Fig. 1;

Fig. 3a, 3b und 3c qualitativ den zeitlichen Verlauf von auf einigen Verbindungen nach Fig. 2 liegenden Signalen im Fall der korrekten Operation (Fig.3a) bzw. im Fall einer Blockierung aufgrund eines Fehlers beim booleschen Pegel 1 (Fig.3b) bzw. einer Blockierung aufgrund eines Fehlers beim booleschen Pegel 0 (Fig.3c) eines der beiden von der Vorrichtung benützten Zeitsignale;

Fig. 4 den Blockschaltplan einer Einzelschaltung CT1 in Fig. 1;

Fig. 5 qualitativ den zeitlichen Verlauf von an bestimmten Verbindungen in der Schaltung nach Fig. 4 vorliegenden Signalen;

Fig. 6 eine Kontrollschaltung für die Schaltung nach Fig. 1;

Fig. 7 eine im Vergleich zur Zeitsteuerung nach Fig. 1 alternative Lösung.

Die Schaltung nach Fig. 1 umfaßt drei Zeitgeber BT1, BT2 und BT3, die als Gerät vollkommen miteinander übereinstimmen. Die Zeitgeber BT1, BT2 und BT3 erzeugen jeweils eine Gesamtheit periodischer Zeitsignale U1, U2 bzw. U3. Drei gleiche Laufzeitketten CT1, CT2 und CT3 werden später im einzelnen unter Bezugnahme auf Fig. 4 beschrieben. Drei gleiche Majoritätssteuerschaltungen LM1, LM2 und LM3 mit jeweils drei Eingängen und einem Ausgang verknüpfen in an sich bekannter Weise ihre drei Eingangssignale so, daß sie zu ihrem Ausgang das boolesche Signal, das gleichzeitig an wenigstens zweien ihrer jeweiligen Eingänge anliegt, übertragen. Drei einander glei-

709827/0896

-ft-

chende automatische Umschaltglieder DC1, DC2 und DC3 mit jeweils zwei Eingängen und einem Ausgang werden später im einzelnen unter Bezugnahme auf Fig. 2 beschrieben. Zwei einander gleichende Oszillatoren G1 und G2 von irgendwelcher bekannter Bauart erzeugen Grund-Taktsignale CK1 bzw. CK2, die theoretisch die gleiche Periode T haben, auf Leitern 10 bzw. 11. Das Taktsignal CK1 dient als Haupt-Taktsignal und CK2 als Ersatz-Taktsignal. Die Oszillatoren G1 und G2 sind den Zeitgebern BT1 bzw. BT2 zugeordnet. Weiterhin in der Schaltung enthaltene Alarmschaltungen AL1, AL2 und AL3 werden später unter Bezugnahme auf die Fig. 2 und 3 beschrieben.

Der automatische Umschalter DC1 umfaßt gemäß Fig. 2 eine Verzögerungsstrecke LR mit vier Zwischen-Klemmen a, b, c und d, die jeweils ein für alle Zwischen-Klemmen gleiches VerzögerungsIntervall haben, das T/4 beträgt (T = Periode von CK1, CK2). Die Verzögerungsstrecke LR kann von irgendwelcher geeigneter Bauweise sein.

In der Schaltung sind weiterhin zwei Exklusiv-ODER-Glieder P1 und P2, ein ODER-NOR-Glied P3 und drei NOR-Glieder P4, P5 und P6 enthalten. Diese Glieder P1 bis P6 sind von bekannter Art. Die Betriebsweise des aus ihnen gebildeten Netzwerks wird unter Bezugnahme auf Fig. 3 beschrieben.

Fig. 3a zeigt den zeitlichen Verlauf der Signale, die an den Klemmen a, b, c, d (Fig.2) der Verzögerungsstrecke LR und somit an hiermit verbundenen Leitern 10, 12, 13, 14 auftreten. Das Signal am Leiter 10 (Fig.1,2) ist das Grund-Taktsignal CK1 vom Oszillator G1, das aufgrund unvermeidlicher Verzerrungen durch die Schaltungen, die es durchläuft, eine nicht vollständig symmetrische Form haben kann, da die Verzögerung dieser Schaltungen allgemein für die ansteigende und die abfallende Flanke unterschiedlich ist. Zur Berücksichtigung dieser Tatsache ist in Fig. 3 die maximale Unsicherheitsspanne, die mit der abfallenden Flanke des Signals CK1 verbunden ist, qualitativ mit t bezeichnet. Hierbei ist willkür lich die ansteigende Flanke des Signals CK1 mit der Periode T als Bezug gewählt.

709827/0896

ν-

Als Folge der von der Verzögerungsstrecke LR (Fig.2) bewirkten Verzögerung sind die auf den Leitern 12, 13 und 14 auftretenden Signale in Vergleich zum Signal CK1 um T/4, T/2 bzw. 3T/4 außer Phase, wie in Fig. 3a dargestellt ist. Bei diesen verzögerten Signalen muß für die abfallende Flanke mit der gleichen Unsicherheitsspanne wie beim Signal CK1 gerechnet werden.

Die von den Leitern 10 und 13 geführten Signale kommen zum Glied P1 und die von den Leitern 12 und 14 geführten Signale zum Glied P2, wo sie jeweils einer Exklusiv-ODER-Verknüpfung unterworfen werden.

Ausgangsseitig von den Exklusiv-ODER-Gliedern P1 und P2 treten auf Leitern 15 und 16 Signale in Obereinstimmung mit Zeilen 15 und 16 in Fig. 3a auf, die ständig den booleschen Pegel 1 innehalten mit der einzigen Ausnahme der schraffierten Bereiche mit der Dauer t als Folge der Unsicherheit der abfallenden Flanken der Eingangssignale. Wie Fig. 3a zeigt, ermöglicht es die geeignete Wahl der von LR eingeführten Verzögerungszexten, daß sich die Unsicherheitsbereiche des Signals am Leiter 15, der an einen der Eingänge von P3 angelegt ist, und die Unsicherheitsbereiche des Signals am Leiter 16, der an den anderen der Eingänge von P3 angelegt ist, im ungestörten Betrieb niemals zeitlich überlagern. Hierdurch können an den beiden Ausgängen von P3, an die Leiter 17 bzw. 18 angeschlossen sind, definierte boolesche Pegel erhalten werden. Im einzelnen tritt ausgangsseitig am Leiter 17, der mit dem negierten Ausgang des Glieds P3 verbunden ist, eine 0 auf und am gewöhnlichen Ausgang, der mit dem Leiter 18 verbunden ist, eine 1 auf, da stets an wenigstens einem der beiden Eingänge eine boolesche 1 anliegt.

Als Folge hiervon wird das NOR-Glied P4 durch den booleschen Wert 0 an seinem mit dem Leiter 17 verbundenen Eingang so angesteuert, daß das am Leiter 10, der mit seinem anderen Eingang verbunden ist, eintreffende Taktsignal CK1 durchgeschaltet wird, während gleichzeitig das NOR-Glied P5 aufgrund des an seinem mit dem Lei-

709827/0896

ter 18 verbundenen Eingang liegenden booleschen Werts 1 an seinem mit einem Leiter 20 verbundenen Ausgang auf den booleschen Pegel 0 festgelegt ist unabhängig davon, welchen Zustand das zweite Grund-Taktsignal CK2 einnimmt, das auf einem mit dem anderen Eingang des NOR-Glieds P5 verbundenen Leiter 11 vom Oszillator G2 her eintrifft. Somit wird das NOR-Glied P6 durch den Pegel 0, der an seinem mit dem Leiter 20 verbundenen einen Eingang anliegt, zum Durchschalten des am Leiter 19, der mit seinem anderen Eingang verbunden ist, eintreffenden Taktsignals CKI auf einen Ausgangsleiter 1 angesteuert.

Es wird nun die Möglichkeit eines Fehlers betrachtet, der bewirkt, daß das Taktsignal CK1 auf einem der beiden möglichen booleschen Pegel 1 oder 0 hängenbleibt. Der gleiche boolesche Pegel 1 oder 0, auf dem CK1 blockiert ist, schreitet mit einer Verzögerungszeit bis zu 3T/4 zu allen Klemmen a, b, c und d der Verzögerungsstrecke LR weiter und erscheint folglich auf den hiermit verbundenen Leitern 10, 12, 13 und 14.

Fig. 3b zeigt den Fall, daß das Taktsignal CK1 am Leiter 10 aufgrund eines Fehlers am booleschen Pegel 1 hängenbleibt. Nach der Zeit 3T/4 liegt der Pegel 1 auch auf den Leitern 12, 13 und 14. Da beide Eingangssignale der Glieder P1 und P2 (Fig.2) den booleschen Pegel 1 haben, tritt auf den mit den Ausgängen dieser Glieder verbundenen Leitern 15 und 16 der logische Pegel 0 auf. Als Eingangssignale des Glieds P3 erzeugen diese booleschen Pegel 0 auf den Leitern 17 und 18 eine boolesche Ziffer 1 bzw. eine boolesche Ziffer 0 (Fig.3b). Dieser Zustand ist demjenigen derselben Leiter im Fall des korrekten Auftretens von CK1 (Fig.3a) entgegengesetzt.

Als Folge hiervon tauschen automatisch die Glieder P4 und P5 die Durchschaltsteuerung, so daß das Glied P4, das vorher auf Durchschaltung gesteuert war, gesperrt wird und ausgangsseitig am Leiter 19 eine boolesche 0 abgibt, während das vorher gesperrte Glied P5 nunmehr das Grund-Taktsignal CK2 von dem mit dem einen seiner Eingänge verbundenen Leiter 11 durchschaltet.

709827/0896

^M-y-

Ober den Leiter 20 und das NOR-Glied P6, das durch den am Leiter 19 liegenden Wert 0 auf Durchlaß gesteuert ist, wird das Taktsignal CK2 zum Ausgangsleiter 1 übertragen.

Im Fall, daß das Grund-Taktsignal CK1 am Leiter 10 aufgrund eines Fehlers am booleschen Pegel 0 hängenbleibt, so ergibt sich ein Signalverlauf entsprechend dem nach Fig. 3c. In diesem Fall treten nach einer Zeitspanne, die beginnend von der Zeit des Auftretens des Fehlers etwas länger als T/4 beträgt, die gleichen Bedingungen wie nach Fig. 3b für die Signale auf den Leitern 17 und 18 auf. Auch in diesem Fall wechseln die NOR-Glieder P4 und P5 (Fig.2) die Sperrsteuerung und es wird also in einer Zeit, die kürzer ist als T/2, vom Taktsignal CK1 auf das Taktsignal CK2 für den Ausgangsleiter 1 umgeschaltet. Die Schaltung nach Fig. 2 bewirkt also das automatische Umschalten zwischen dem Taktsignal CK1, wenn dieses auf einem seiner binären booleschen Werte stehen geblieben ist, und einem Ersatz-Taktsignal CK2 bei exklusiver Steuerung durch das Erkennen des Fehlens der Periodizität von CK1, wobei das Umschalten in einer Zeit folgt, die jedenfalls kürzer ist als die Periode T des Taktsignals CK1.

Entsprechende Betrachtungen gelten für die automatischen Umschaltglieder DC2 und DC3 (Fig.1), die in ihrem Aufbau identisch zum soeben beschriebenen automatischen Umschaltglied DC1 sind. Zur Sicherstellung der Wirksamkeit des Signals CK2 zur Schaltzeit sind drei Alarmschaltungen AL1, AL2 und AL3 (Fig.1) vorhanden, die vom Leiter 11 nahe der entsprechenden Eingangsklemme der drei automatischen Umschaltglieder DC1, DC2 bzw. DC3 abzweigen.

Die Alarmschaltungen AL1, AL2 und AL3 gleichen einander und ermöglichen die stetige üb_erprüfung des richtigen Betriebs des Ersatz-Taktsignals CK2, indem sofort Alarm gegeben wird, wenn ein Fehler auftritt. Diese Alarmschaltungen und die automatischen Umschalter arbeiten nach gleichartigen Grundprinzipien. Die Alarmschaltungen sind ebenfalls nach Fig. 2 aufgebaut mit der Ausnahme, daß die Verknüpfungsglieder P4, P5 und P6 fehlen und der nach Fig. 2

709827/0896

mit dem Leiter 18 verbundene Ausgang von P3 nicht ausgewertet wird.

Die Alarmschaitungen empfangen vom Leiter 11 anstelle des Taktsignals CK1 nach Fig. 2 das Taktsignal CK2; gemäß dem schon beSignal ,
schrxebenen Vorgang dient das'am mit dem Leiter 17 verbundenen Ausgang des ODER-NOR-Glieds P3 der Feststellung der regelmäßigen Anwesenheit des Signals CK2. Sollte aufgrund eines Fehlers das Taktsignal CK2 auf dem Wert 0 oder 1 hängengeblieben sein, so erfolgt, wie bereits im Zusammenhang mit den Figuren 3b, 3c beschrieben wurde, eine Umschaltung des booleschen Werts am Nutzausgang des Glieds P3 zu einer Zeit, die jedenfalls kürzer ist als die Periode von CK2. Dieses Umschalten kann unmittelbar als Alarmsignal verwendet werden.

Die im Zeitgeber BT1 enthaltene Laufzeitkette CT1 enthält gemäß Fig.4 zwei Zählketten CP und CS von bekanntem Aufbau, deren Betriebsweise im einzelnen später anhand von Fig. 5 erläutert wird. Ein üblicher Flip-Flop MN erzeugt einen Nullstellungsimpuls für die Zählkette CP in Übereinstimmung mit positiven Signalübergängen des auf einem Leiter 2 liegenden Signals. Der Leiter 2 verbindet den Eingang des Flip-Flops MN mit dem Ausgang der Majoritätssteuerschaltung LM1 (Fic,.1). Dieser Nullstellungsimpuls, der zur Zählkette CP über einen Leiter 23 gelangt, hat eine geringfügig kürzere Länge als die Periode des am Leiter 1 vom Umschalter DC1 eintreffenden Taktsignals CK1 oder CK2.

Fig. 5 zeigt die Form der auf den Leitern 1,2 und 23 laufenden Signale in mit 1,2 bzw. 23 bezeichneten Zeilen. Zur übersichtlicheren Darstellung ist in Fig. 5 ein anderer Maßstab als in Fig.3 zur Darstellung der Taktsignale CK1, CK2 gewählt.

Ein Dekoder DEC (Fig.4) von bekanntem Aufbau empfängt über eine Verbindung 5 ein Zählzustand-Signal, das den von der Zählkette CP erreichten Zählwert angibt, und formt dieses Signal in ein Startsignal um, das über einen Leiter 6 zur Zählkette CS geleitet wird. Diese Zählzustände, die periodischen Konfigurationen des Signals

709627/0896

Ü1 (Fig.1,4) entsprechen, das auch auf der Verbindung 5 vorliegt, sind in Fig. 5 in Zeile 5 in üblicher Weise mit 0, 1, ....n bezeichnet. Beispielhaft ist in Fig. 5 der Zustand η für die Konfiguration gewählt worden, die vom Dekoder DEC dazu verwendet wird, das Startsignal am Leiter 6 zu erzeugen. Es könnte jedoch für diesen Zweck auch jeder andere Zustand verwendet werden, vorausgesetzt, daß er ein für alle Mal dazu bestimmt wird.

Auf diese Weise wird über die Verbindung 5, den Dekoder DEC und den Leiter 6 eine Synchronisation zwischen der Zählkette CS und der Zählkette CP hergestellt, so daß diese parallel fortschreiten. Im einzelnen laufen aufgrund der Wahl der Verwendung des Zustands η von CP für die Dekodierung in DEC und infolgedessen für den Start von CS, dessen Lauf in Fig. 5 durch eine Zeile CS dargestellt ist, die Zustände der Kette CS um eine Einheit im Vergleich zu den entsprechenden Zuständen der Kette CP, die in Fig. 5 durch Zeile 5 dargestellt sind, hinterher.

Die Zählkette CP dient hauptsächlich der Erzeugung der Zeitsignale U1 (Fig.1,4) des Zeitgebers BT1. Die Zählkette wird, wie gesagt, auf 0 durch das Signal gestellt, das über den Leiter 23 von Flip-Flop MN kommt, und sie empfängt vom automatischen Umschalter DC1 über den Leiter 1 das entweder vom Oszillator G1 oder vom Oszillator G2 erzeugte Taktsignal.

Die Zählkette CS, die, wie beschrieben, durch das über den Leiter 6 vom Dekoder DEC empfangenes Signal gestartet wird, empfängt von der Zählkette CP über einen Leiter 7 ein Signal mit der zweifachen Periode des Taktsignals am Leiter 1, wie es in den Zeilen 7 und 1 in Fig. 5 dargestellt ist, und gibt ausgangsseitig auf einen Leiter 4 ein Signal ab, dessen Periode gleich der Periode am Leiter 2 ist, jedoch im Vergleich zu letzterem um eine Zeitspanne D voreilend, wie in Zeile 4 von Fig. 5 dargestellt ist. Die Zeitspanne D wird durch diskrete Schritte dargestellt, deren Länge ein Vielfaches der Periode des Taktsignals am Leiter 1 ist, und ist angenähert gleich der Laufzeitverzögerung, welcher das Signal am Leiter 4 aufgrund der Verbindungslänge zwischen dem

- 10 -

709827/0896

Zeitgeber BTI (Fig.1) und den Zeitgebern BT2, BT3 unterworfen ist.

Analog kann für die Zeitgeber BT2 und BT3 erreicht werden, daß auf Leitern 42 und 43 liegende Signale synchron zum Signal auf einem Leiter 3 des Zeitgebers BT1 mit der Annäherung einer Periode des Taktsignals CK1 sind.

Es ist tatsächlich wesentlich für die Majoritätssteuerschaltung LM1, daß sie die drei Eingangssignale soweit als möglich in Phase empfängt. Im speziellen Beispiel nach Fig. 5 wurde angenommen, daß die für das Signal am Leiter 4 in Bezug zum Signal am Leiter

3 geforderte Voreilung gleich zwei Perioden des Taktsignals CK1 am Leiter 1 ist.

Ein übliches Schieberegister RS dient als Verzögerungsstrecke für das Signal am Leiter 4, das von der Zählkette CS kommt. Das Schieberegister RS empfängt außerdem das am Leiter 1 eintreffende Taktsignal und gibt am Leiter 3, der mit einem ausgewählten seiner Ausgänge verbunden ist, ein Synchronismussignal an die Majoritätssteuerschaltung LM1 (Fig.1) ab, das in Fig. 5 in Zeile 3 dargestellt ist. Das Schieberegister RS dient mit ausreichender Annäherung der Beseitigung der Voreilung D des Signals am Leiter

4 so, daß, wie gezeigt wurde, die an den drei Eingängen der Majoritätssteuerschaltung LM1 liegenden Signale soweit als möglich in Phase befindlich sein können, unabhängig von ihrem Weg außerhalb des Zeitgebers BT1.

Fig. 6 zeigt eine den Betriebszustand der drei Zeitgeber BT1, BT2 und BT3 (Fig.1) kontrollierende Schaltung, die im Schaltplan nach Fig. 1 nicht enthalten ist, um die Zeichnung nicht zu sehr zu komplizieren und um das Verständnis des operativen Teils der Erfindung zu erleichtern.

Der Schaltplan nach Fig. 6 enthält die drei Majoritätssteuerschaltungen LM1, LM2 und LM3 nach Fig. 1, die zu den Zeitgebern BT1, BT2 bzw. BT3 gehören. Die Schaltung enthält weitere drei Majorität sSteuerschaltungen LM11, LM22 und LM33 der gleichen Art wie

- 11 -

709827/0896

LM1, LM2 und LM3. Außerdem sind im Schaltplan nach Fig. 6 die Leiter 2, 3, 4, 4 2 und 4 3 gemäß Fig. 1 zu sehen. Neun Exklusiv-ODER-Glieder P7, P8, P9, P1O, P11, P12, P13, P14 und P15 haben jeweils zwei Eingänge und einen Ausgang, von denen die Eingänge drei um drei wie in der Zeichnung dargestellt mit den Majoritätssteuerschaltungen LM 1, LM2, LM3 so verbunden sind, daß sie einen Vergleich zwischen den booleschen Zuständen der drei Eingänge jeder der Majoritätssteuerschaltungen und dem booleschen Zustand am entsprechenden Ausgang durchführen.

Im normalen, synchronisierten Betrieb der drei Zeitgeber sind an jeder der Majoritätssteuerschaltungen LM1, LM2 und LM3 die drei Eingangssignale gleich dem Ausgangssignal. Sämtliche Exklusiv-ODER-Glieder P7 bis P15 geben ausgangsseitig eine boolesche 0 ab, desgleichen die Majoritätssteuerschaltungen LM11, LM22 und LM33. Liegt an einem der Eingangsleiter der Majoritätssteuerschaltungen LM1, LM2 und LM3 ein abweichendes Signal an, so wird die Synchronisation der störungsfreien Zeitgeber dadurch noch nicht zerstört, jedoch muß der das abweichende Eingangssignal liefernde, gestörte Zeitgeber ermittelt werden. Ist also der boolesche Zustand eines der Eingänge der Majoritätssteuerschaltung aufgrund eines Fehlers unterschiedlich vom booleschen Ausgangszustand, so liefert das Verknüpfungsglied, dessen Eingang mit diesem Eingang der Majoritätssteuerschaltung verbunden ist, ausgangsseitig eine boolesche 1, die als Alarmsignal mit Bezug zum Zeitgeber verwendet werden kann, der sich auf diesen fehlerhaften Eingang der Majoritäts:- steuersehaltung bezieht.

Liegt also beispielsweise am Ausgang des Exklusiv-ODER-Glieds P7 eine boolesche 1, so bedeutet dies, daß der boolesche Zustand am Leiter 3 am Eingang von LM1 sich vom booleschen Zustand am Leiter 2 am Ausgang von LM1 unterscheidet und somit der Zeitgeber BT1 fehlerhaft arbeitet. Die selben Betrachtungen gelten für das Verknüpfungsglied P8 mit Bezug zu den Verbindungen 42 und 2 und somit für den Zeitgeber BT3, mit dem der Leiter 42 verbunden ist. Es bedeutet in gleicher Weise eine 1 am Ausgang des Verknüpfungsglieds P9, daß der Zeitgeber BT2 fehlerhaft arbeitet.

- 12 -

709827/0896

Werden diese gleichen Betrachtungen auf die beiden Dreiergruppen von Verknüpfungsgliedern P10, P11, P12 und P13, P14, P15 angewandt, so ist gleich ableitbar, daß eine boolesche 1 an den Verknüpfungsgliedern P11 und P14 bedeutet, daß der Zeitgeber BT1 fehlerhaft arbeitet, wobei berücksichtigt ist, daß der Leiter 4 von BT1 kommt.

Man erhält also von den Verknüpfungsgliedern P7, P11 und P14, deren Ausgänge mit den Eingängen der Majoritätssteuerschaltung LM11 verbunden sind, eine Information über den Betriebszustand des Zeitgebers BT1. Von den Gliedern P9, P10 und P14, deren Ausgänge mit den Eingängen der Majoritätssteuerschaltung LM33 verbunden sind, wird eine Information über den Betriebszustand des Zeitgebers BT3 erhalten. Und von den Gliedern P8, P12 und P13, deren Ausgänge mit den Eingängen der Majoritätssteuerschaltung LM22 verbunden sind, wird eine Information über den Betriebszustand des Zeitgebers BT2 erhalten. Die drei Majoritätssteuerschaltungen LM11, LM22 und LM33 können also ausgangsseitig ein Alarmsignal abgeben,- wenn sie wenigstens zwei Alarmsignale empfangen, die sich auf den Zeitgeber, mit dem sie verbunden sind, beziehen, nämlich die Zeitgeber BT1, BT2 bzw. BT3.

BT1 und BT3 gemäß Fig. 7 gleichen den Zeitgebern BT1 und BT3 nach Fig. 1, sind jedoch gegenüber diesen um eine bestimmte Zahl von Schaltungsblöcken vereinfacht. Die verbleibenden Schaltungen CT1, CT3, LM1, LM3 nach Fig. 7, der Oszillator G1, die Signale U1 und U3 und die Leiter 2, 3, 4, 43 und 10 stimmen genau mit denen nach Fig. 1 überein.

Generell wird hinsichtlich der schaltungsmäßigen Verbindung der beschriebenen Schaltungsteile untereinander auf die Zeichnung verwiesen.

Im folgenden wird der Betrieb der Vorrichtung unter Bezugnahme auf die beschriebene Zeichnung auf der Grundlage der beispielhaften Annahme erläutert, daß der Oszillator G1 (Fig.1) in den Betrieb

- 13 -

709827/0896

einbezogen ist, während der Oszillator G2 sich in der Hilfsstellung befindet und infolgedessen die Umschaltglieder DC1, DC2 und DC3 gemäß Fig. 1 gestellt sind.

Beim Start des Systems sind im allgemeinen die drei Zähl- oder Laufzeitketten CT1, CT2, CT3 nicht miteinander synchronisiert, jedoch empfangen sie aufgrund der angewandten Hilfsmittel in Bezug zur Beseitigung der Verzögerung der an den drei Majoritätssteuerschaltungen LM1, LM2 und LM3 eintreffenden Signale gleichzeitig an ihren drei Eingängen die gleiche Bitkonfiguration und geben so ausgangsseitig drei identische Signale ab. Es genügt also, daß bei der Entwicklung der Signale, die in die Schaltungen LM1, LM2 und LM3 eingehen, wenigstens zwei gleichzeitige 1 vorliegen, um ausgangsseitig eine 1 zu erhalten, was einen identischen Synchronisationsimpuls für die drei Zählketten CT1, CT2 und CT3 zur Folge hat, die so synchronisiert werden. Als Folge werden die drei ausgehenden Signale U1, U2 und U3 miteinander synchronisiert. In diesem Zustand haben auch die drei Eingangssignale von LM1, LM2 und LM3 drei gleiche Konfigurationen, die aus drei gleichen Bits bestehen.

Ist aufgrund eines Fehlers in den drei Zeitgebern BT1, BT2 und BT3 eines der an den Eingängen von LM1, LM2, LM3 anliegenden Signale von den anderen verschieden, so läßt die Majoritätssteuerschaltung diesen Zustand außer Betracht, behält das gleiche Ausgangssignal bei und hält als Folge hiervon weiterhin die übrigen Zeitgeber synchronisiert.

Offensichtlich werden die vom Zeitsignal U1, U2, U3, das vom fehlerhaften Zeitgeber BT1, BT2, BT3 erzeugt wird, versorgten Schaltungen abgeschaltet, jedoch verhindert das beschriebene System, daß sich der Fehler auf die beiden verbleibenden Zeitgeber ausdehnen kann. Infolgedessen bleiben wenigstens zwei der drei versorgten Schaltungen in Betrieb, wobei diese Schaltungen, wie schon gesagt, aus den beiden duplizierten Installationen und aus der Steuervorrichtung bestehen.

- 14 -

709827/0396

Es wird somit der Fall vermieden, daß, wenn einer der drei Zeitgeber vollständig blockiert ist, eine von ihm kommende Zeitsteuerung fehlt oder einen falschen Alarm auslöst. Wie üblich, wird die Hypothese des Auftretens eines Fehlers auf den Fall begrenzt, daß nur ein Fehler gleichzeitig auftritt, und zwar aufgrund der Annahme, daß das System statistisch eine Fehlerwahrscheinlichkeit und eine Reparaturzeit derart haben, daß diese Hypothese gerechtfertigt ist.

Die einfache Kontrollschaltung gemäß Fig. 6 dient der sofortigen Feststellung, welcher der drei Zeitgeber BT1, BT2, BT3 möglicherweise fehlerhaft ist.

Das beschriebene Zeitsteuersystem ergibt eine gute Verwendungsmöglichkeit auch für einen höheren als einen verdreifachten Aufbau.

Beim Beispiel nach Fig. 7 ist der Fall dargestellt, daß nur zwei Zeitgeber benötigt werden, beispielsweise BT1 und BT3, wobei es nur erforderlich ist, eine Synchronisation zwischen den beiden herzustellen. In diesem Fall genügt es, den Eingang der Majoritätssteuerschaltungen LM1, LM3, der für den fehlenden Zeitgeber BT2 bestimmt war, auf einen definierten booleschen Pegel zu legen, der identisch für die beiden Zeitgeber BT1, BT3 ist. Die automatischen Umschaltglieder DC1 und DC3 sind ersichtlich nicht mehr länger erforderlich und das vom Oszillator G1 erzeugte Signal CK1 wird unmittelbar an die Laufzeitketten CT1 und CT3 angelegt. Die Synchronisation wird dann entsprechend dem beschriebenen Vorgang durchgeführt, wobei jedoch in diesem Fall ein Fehler an einem der beiden Zeitgeber den Betrieb des nächsten Zeitgebers und somit des Systems beeinträchtigt.

Der Aufbau nach Fig. 7 erweist sich als besonders nützlich in den Phasen der ersten Installation eines Komplexsystems, das vorübergehend nicht dupliziert ist, jedoch möglicherweise später dupliziert werden soll und das für seinen Betrieb nur die Zeitsignale UI, U3 benötigt.

- 15 -

709827/0898

Gemäß dem gleichen Prinzip ist es möglich, selbst nur einen der drei Zeitgeber zu betreiben. Es genügt dann, zwei Eingänge der Majoritätssteuerschaltung mit zwei definierten booleschen Pegeln zu belegen. Sind diese Pegel voneinander unterschiedlich, so wird eine "selbstsynchronisierte" Operation in dem Sinn erreicht, daß das vom einzigen Zeitgeber gebrauchte Synchronismussignal von ihm selbst erzeugt wird. Sind andererseits die Pegel gleich, so gibt es keine selbstsynchronisierte Operation.

- Patentansprüche - 16

709827/0896

Le

erseite

Claims

Patentansprüche

1J Vervielfachte Zeitsteuerung zur Erzeugung von Zeitsteuersignalen für Installationen mit signalverarbeitenden Schaltungen, mit einem Hauptoszillator zum Erzeugen eines Haupt-Taktsignals mit einer Periode T, wobei die Steuerung im Grundaufbau aus einer Mehrzahl miteinander synchronisierter Zeitgeber besteht, denen das Haupt-Taktsignal eingespeist ist, dadurch gekennzeichnet, daß jeder der Zeitgeber (BT1, BT2, BT3) an sich selbst und den bzw. die anderen Zeitgeber ein Synchronisationssignal abgibt und für den Betrieb jedes der Zeitgeber der Empfang der Synchronisationssignale von wenigstens der Hälfte der Zeitgeber (BT1, BT2, BT3) genügt.
2. Zeitsteuerung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Zeitgeber (BT1,BT2,BT3) zur Synchronisation eine Zählschaltung (011,012,CTS), die das Taktsignal (CK1 oder CK2) empfängt und ein für die zu steuernde Installation bestimmtes Zeitsignal (U1,U2,U3) sowie ein für den Synchronismus zwischen dem jeweiligen Zeitgeber und dem bzw. den übrigen Zeitgeber(n) erforderliches Synchronisationssignal erzeugt, und eine erste Majoritätssteuerschaltung (LM1,LM2,LM3), die die von den Zählschaltungen (CT1,CT2,CT3) jedes der Zeitgeber (BT1,BT2,BT3) erzeugten Synchronisationssignale empfängt und ausgangsseitig an ihre eigene Zählschaltung (CT1,CT2,CT3) ein Rückstellsignal abgibt, das durch einen Majoritätsverknüpfungsvorgang zwischen den drei empfangenen Synchronisationssignalen erhalten wird, enthält.
3. Zeitsteuerung nach Anspruch 2, dadurch gekennzeichnet, daß die Zeitgeber (BT1,BT2,BT3) in ihren Betriebsbedingungen durch folgende Bestandteile kontrolliert sind: In einer Anzahl gleich der Anzahl der Zeitgeber (BT1,BT2,BT3) vorhandene Gruppen von jeweils in einer Anzahl gleich der Anzahl der Zeitge-

- 17 -

709827/0896

ORIGINAL INSPECTED

ber (81"1,812,BTS) vorhandenen Verknüpfungsgliedern (P7,P8,P9; P10,P11,P12; P13,P14,P15), von denen jedes Verknüpfungsglied die Übereinstimmung von einem der von der ersten Majoritätssteuerschaltung (LM1,LM2,LM3) empfangenen Synchronisationssignale und dem am Ausgang der selben Majoritätssteuerschaltung (LM1,LM2,LM3) auftretenden Rückstellsignal überprüft und im Fall einer Diskrepanz ein Warnsignal abgibt, und zweite Majoritätssteuerschaltungen (LM11,LM22,LM33) in einer Anzahl gleich der Anzahl der Zeitgeber (BT1 ,BT2,BT3), die die möglichen Warnsignale, die sich auf das gleiche Synchronisationssignal beziehen, sammeln und ein mögliches Alarmsignal abgeben, das durch den Vorgang der Majoritätsverknüpfung zwischen diesen drei Warnsignalen erhalten wird.
4. Zeitsteuerung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß in der Zählschaltung (CT1,CT2,CT3) zum genauen Synchronisieren aller Synchronisationssignale, die von den ersten Majoritätssteuerschaltungen (LM1,LM2,LM3) empfangen werden, Einrichtungen (CS,RS) zum Kompensieren der Laufzeitverzögerung enthalten sind, der die Synchronisationssignale bis zum Erreichen dieses Zeitgebers unterworfen sind.
5. Zeitsteuerung nach Anspruch 2 oder 4, gekennzeichnet durch nur einen Oszillator (G1) und zwei vereinfachte Zeitgeber (BT1, BT3), die von den Zählschaltungen (CT1,CT3) und den Majoritätssteuerschaltungen (LM1,LM3) gebildet werden.
6. Zeitsteuerung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß den mehreren Zeitgebern (BT1,BT2,BT3) außer dem Haupt-Taktsignal (CK1) vom Hauptoszillator (G1) ein Ersatz-Taktsignal (CK2) gleicher Periode T von einem Hilfsoszillator (G2) eingespeist ist und daß durch eine laufende überprüfung des regelmäßigen Betriebs sowohl des Haupt-Taktsignals (CK1) als auch des Ersatz-Taktsignals (CK2) im Fall einer Unregelmäßigkeit des Haupt-Taktsignals (CK1) automatisch in einer Zeit, die kürzer ist als 3T/4, auf das Ersatz-Taktsignal (CK2) umgeschaltet wird, wobei dieses Umschalten

- 18 -

709827/0896

gegen mögliche Signalverlaufs-ünsyitunetrien des Haupt-Taktsignals (CK1) und des Ersatz-Taktsignals (CK2) geschützt ist.
7. Zeitsteuerung nach Anspruch 6, dadurch gekennzeichnet, daß jeder der Zeitgeber (BT1,BT2,BT3) folgende Teile enthält: ein automatisches Umschaltglied (DC1,DC2,DC3), das mögliche Unregelmäßigkeiten im Haupt-Taktsignal (CK1) feststellt und dieses daraufhin durch das Ersatz-Taktsignal (CK2) ersetzt, wobei die Feststellung und das Ersetzen während einer Zeit erfolgt, die kürzer ist als 3/4 der Periode T der Taktsignale, und eine Alarmschaltung (AL1,AL2,AL3), die automatisch in einer Zeit, die kürzer ist als 3T/4, mögliche Unregelmäßigkeiten des Ersatz-Taktsignals (CK2) entdeckt und daraufhin ein Alarmsignal abgibt.
8. Zeitsteuerung nach Anspruch 7, dadurch gekennzeichnet, daß das automatische Umschaltglied (DC1,DC2,DC3) aus folgenden Bestandteilen besteht: aus einer Verzögerungsstrecke (LR) mit vier Klemmen (a,b,c,d), von denen die erste (a) mit dem Haupt-Taktsignal (CK1) gespeist ist und die verbleibenden drei (b,c,d) das Haupt-Taktsignal jeweils mit einer Verzögerung von T/4 im Vergleich zur vorhergehenden. Klemme abgeben; einem ersten Netzwerk von Verknüpfungsgliedern (P1,P2,P3), die aus den von den Klemmen (a,b,c,d) erhaltenen Signalen zwei definierte komplementäre Pegel erhalten, deren Konfiguration sich auf die Regelmäßigkeit des alternierenden Auftretens und der Halbwellenlänge des Haupt-Taktsignals bezieht; und ein zweites Netzwerk von Verknüpfungsgliedern (P4,P5,P6), das das Haupt-Taktsignal (CK1), das Ersatz-Taktsignal (CK2) und diese Konfiguration der booleschen Pegel empfängt und ausgangsseitig entweder das Haupt-Taktsignal (CK1) oder das Ersatz-Taktsignal (CK2) in Abhängigkeit davon abgibt, ob diese Konfiguration einen Zustand der Regelmäßigkeit oder einen Zustand der Unregelmäßigkeit für das Haupt-Taktsiganl anzeigt.
9. Zeitsteuerung nach Anspruch 8, dadurch gekennzeichnet, daß die Verzögerungsstrecke (LR) und das erste Netzwerk der Verknüp-

709827/089S

fungsglieder (Ρ1,Ρ2,Ρ3) ein Detektor-Netzwerk für das Haupt-Taktsignal (CK1) bilden, das gegen mögliche ünsymmetrien im Signalv_erlauf geschützt ist.
10. Zeitsteuerung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die Alarmschaltung (AL1,AL2.AL3) aus folgenden Bestandteilen besteht: aus einer Verzögerungsstrecke (LR) mit vier Klemmen (a,b,c,d), von denen die erste (a) mit dem Ersatz-Taktsignal (CK2) gespeist ist und die verbleibenden drei (b,c,d) das Ersatz-Taktsignal jeweils mit einer Verzögerung von T/4 nacheinander abgeben; einem Netzwerk von drei Verknüpfungsgliedern (P1,P2,P3), die aus den von den Klemmen (a,b,c,d) erhaltenen Signalen einen definierten booleschen Pegel extrahieren, dessen Wert sich auf die Regelmäßigkeit des alternierenden Auftretens und der Halbwellenlänge des Ersatz-Taktsignals bezieht und der als Alarmsignal im Fall einer Unregelmäßigkeit des Ersatz-Taktsignals dient, wobei die Verzögerungsstrecke (LR) und das Netzwerk der Verknüpfungsglieder (P1,P2,P3) ein Detektor-Netzwerk für das Ersatz-Taktsignal (CK2) bilden, das gegen mögliche ünsymmetrien im Signalverlauf geschützt ist.

709827/0896