DE1006632B - Multiplikationsvorrichtung fuer Dualzahlen in Seriendarstellung - Google Patents

Multiplikationsvorrichtung fuer Dualzahlen in Seriendarstellung

Info

Publication number
DE1006632B
DE1006632B DEI8644A DEI0008644A DE1006632B DE 1006632 B DE1006632 B DE 1006632B DE I8644 A DEI8644 A DE I8644A DE I0008644 A DEI0008644 A DE I0008644A DE 1006632 B DE1006632 B DE 1006632B
Authority
DE
Germany
Prior art keywords
pulse
circuit
flip
pulses
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEI8644A
Other languages
English (en)
Inventor
Pierre R R Aigrain
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Standard Electric Corp
Original Assignee
International Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Standard Electric Corp filed Critical International Standard Electric Corp
Publication of DE1006632B publication Critical patent/DE1006632B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52Multiplying; Dividing
    • G06F7/523Multiplying only
    • G06F7/525Multiplying only in serial-serial fashion, i.e. both operands being entered serially

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Pulse Circuits (AREA)

Description

DEUTSCHES
Die Erfindung betrifft eine Multiplikationsvorrichtung zur Verwendung in elektrischen Rechenmaschinen, insbesondere in solchen, bei denen das binäre Zahlensystem die Grundlage der Rechenoperationen darstellt.
In derartigen Maschinen wird jede Ziffer im binären Zahlensystem durch eine Impulsgruppe dargestellt, deren Einzelimpulse nacheinander der Rechenanordnung zugeleitet werden.
Es sind bereits verschiedene Multipliziereinrichtungen bekanntgeworden, die mit Hilfe des binären Zahlensystems arbeiten. Meistens wird dabei die wiederholte Addition verwendet. Das ist auch der Grund, weshalb derartige Anordnungen im allgemeinen eine große Anzahl aktiver Elemente, wie z. B. Röhren, enthalten und daher notwendigerweise umfangreich und kostspielig sind.
Es ist daher Aufgabe der Erfindung, eine wesentlich vereinfachte Schaltungsanordnung zur Multiplikation zu schaffen, die nur wenige aktive Elemente enthält. Dies wird gemäß der Erfindung dadurch erreicht, daß eine Verzögerungsleitung vorgesehen ist, der an jedem Ende je eine der beiden Impulsreihen, die den beiden miteinander zu multiplizierendien Zahlen entsprechen, zugeführt wird, deren Einzelimpulse gleiche zeitliche Abstände aufweisen, daß an der Verzögerungsleitung Anzapfungen vorgesehen sind, deren zugehörige Verzögerungszeit dem halben zeitlichen Abstand zweier aufeinanderfolgender Impulse entsprechen, und daß jeder Anzapfung eine Torschaltung zugeordnet ist, an der nur dann eine Ausgangs spannung auftritt, wenn an der zugehörigen Anzapfung gleichzeitig zwei Impulse auftreten.
Die Erfindung wird nun in Verbindung mit den Figuren beschrieben.
Fig. 1 zeigt schematisch eine Ausführungsform ,gemäß der Erfindung;
Fig. 2 zeigt eine vereinfachte Ausführungsform der Fig. 1,
Fig. 3 und 4 sind Tabellen, die der Erläuterung der Arbeitsweise der Anordnungen nach Fig. 1 und 2 dienen, und
Fig. 5 zeigt schematisch eine Addiervorrichtung zur Durchführung dies Übertrags.
Die in Fig. 1 gezeigte Multiplizieranordnung dient der Multiplikation zweier binärer Zahlen mit je vier kennzeichnenden binären Elementen. Es ist klar, daß zur Lösung der meisten Probleme mil elektronischen Rechenmaschinen eine wesentlich größere Anzahl kennzeichnender binärer Elemente, beispielsweise dreißig, herangezogen werden. Die Schaltungsanordnung nach Fig. 1 kann dafür ohne weiteres erweitert werden.
Es sei angenommen, daß die einzelnen Impulse, die die Binärzahl darstellen, einen Abstand von 10 με Multiplikationsvorrichtung für Dualzahlen in Seriendarstellung
Anmelder:
International
Standard Electric Corporation,
New York, N. Y. (V. St. A.)
Vertreter: Dipl.-Ing. H. Ciaessen, Patentanwalt,
Stuttgart-Zuffenhausen, Hellmuth-Hirth-Str. 42
Beanspruchte Priorität:
Frankreich vom 13. Mai 1953
Pierre R. R. Aigrain, Paris,
ist als Erfinder genannt worden
voneinander aufweisen. Die beiden miteinander zu multiplizierenden Zahlen seien X = 9 und Y — 12. Die Zahlen X und Y werden im binären Zahlensystem durch die Zählen 1001 bzw. 1100 dargestellt, d.h. 1 stellt die Anwesenheit und 0 die Abwesenheit eines Impulses dar.
Die die Zahl X darstellenden positiven Impulse werden über die Klemme 1 dem Steuergitter einer Triode X1 zugeführt, die als Katodenverstärker arbeitet. Über einem Katodenwiderstand 2 treten positive Impulse auf, die einer Eingangsklemme 3 einer schematisch dargestellten Verzögerungsleitung 4 zugeführt werden. In gleicher Weise werden die die Zahl Y darstellenden positiven Impulse über eine Klemme 5 dem Steuergitter einer Triode Fl zugeführt, an deren Katodenwiderstand 6 positive Impulse abgenommen und dem anderen Ende 8 der Verzögerungsleitung 4 zugeführt werden.
Die in der Ausführungsform gezeigte Verzögerungsleitung weist w = 6 Glieder auf, die eine Gesamtverzögerung von 30 μβ ergeben. Zwischenanzapfungen 9, 10, 11, 12 und 13 sind mit einem gegenseitigen Abstand von 5 μβ angeordnet. An den Anzapfungen 3, 9, 10, 11, 12; 13 und 8 der Verzögerungsleitung 4 liegen jeweils Dioden 21 bis 27, deren Ausgänge mit entsprechenden Anzapfungen 14, 15, 16, 17, 18, 19 und 20 einer zweiten Verzögerungsleitung 28 ver-
609 869/190
bunden sind. Die Verzögerungsleitung 28 hat die gleiche Anzahl Glieder wie die Verzögerungsleitung 4, d. h. sechs, und ergibt eine Gesamtverzögerung von 3 μί. Die einzelnen Anzapfungen weisen also einen gegenseitigen Abstand von V2 με auf. Das Ende 14 der Verzögerungsleitung28 ist mit einer Anzapfung29 eines Potentiometers 30 verbunden, <um die zwischen den Verzögerungsleitungen liegenden Dioden entsprechend vorzuspannen. Dabei wird das Potential des Punktes 14 derart gewählt, daß die Gleichrichter 21 bis 27 nur dann leitend sind, wenn zwei Impulse gleichzeitig an einem der Punkte 3 bis 8 auftreten.
Die Arbeitsweise der Schaltungsordruung wird zuerst derart erklärt werden, daß angenommen wird, daß alle Katoden der Dioden, wie in Fig. 2 dargestellt, mit dem Punkt 14 verbunden sind. Gleiche Schaltelemente sind mit den gleichen Bezugszeiehen wie in Fig. 1 dargestellt. Dazu dient die Tabelle der Fig. 3, in der die senkrechten Spalten den einzelnen Anzapfungen der Verzögerungsleitung entsprechen. In den Zeilen A bis G sind die Zeitlagen verschiedener Impulse in aufeinanderfolgenden Zeitpunkten mit Abständen von 5 \jlS von dem Augenblick an gezeigt, an dem der erste Impuls eintrifft. Die Ziffern im oberen Teil jeder Zeile sind der Zahl X und die im unteren Teil jeder Zeile der Zahl Y zugeordnet. Die Impulse, die die Bändezahl darstellen, beginnen mit dem niedrigsten Stellenwert und werden in dieser Reihenfolge dter Maschine zugeführt.
In Fig. 3 ist zu erkennen, daß die die Zahl X darstellenden Symbole oder Ziffern sich von links nach rechts bewegen, während die der Zahl Y sich in. umgekehrter Richtung bewegen. Aus dem bereits Gesagten ergibt sich von selbst das Diagramm der Fig. 3. Die Zeitpunkte, die auf der rechten Seite des Diagramms angebracht sind, rechnen von dem Zeitpunkt an, an dem der erste Impuls den Enden der Verzögerungsleitung 4 zugeführt wurde.
Eine Koinzidenz einzelner Impulse erfolgt daher an der Anzapfung 13 zum Zeitpunkt 25, an der Anzapfung 8 zum Zeitpunkt 30, an der Anzapfung 10 zum Zeitpunkt 40 und endlich an der Anzapfung 11 zum Zeitpunkt45. Es ist ersichtlich,, daß die an der Klemme 31 von den Dioden her ankommenden Impulse auf die Koinzidenz der Einzel impulse der zwei Zahlen 1001 und 1100 zurückzuführen sind und die binäre Zahl 1101100 ergeben, die der Dezimalzahl 108 entspricht. Die Impulse, die die Produktzabl darstellen, haben nunmehr einen Abstand von 5 μβ und beginnen von dem Zeitpunkt an, an dem die beiden ersten anliegenden Impulse die Anzapfung 11 erreichen, d.h. 15 με nachdem die jeweils ersten Impulse jeder Reihe (in diesem Beispiel) angelegt worden sind. In bezug auf die in Fig. 2 dargestellte Ausführangsform wurde ein Arbeitsbeispiel betrachtet, bei dem auf keinen Fall zwei oder mehr Koinzidenzen gleichzeitig an zwei oder mehr Anzapfungen der Verzögerungsleitung auftreten.
In Fig. 4, die in Verbindung mit der Fig. 1 betrachtet werden muß, ist der Fall der Multiplikation der Zahl 11 (1011 im binären System) mit der Zahl 10 (1010 im binären System) dargestellt. Man erkennt, daß nach 35 μβ an den Anzapfungen 9 und 13 der Verzögerungsleitung 4 eine Doppelkoinzidenz auftritt. Die zum Zeitpunkt t = 35 μβ an den Anzapfungen 9 und 13 durch Doppelkoinzidenz entstehenden Impulse erreichen die Ausgangsklemme 31 zu den Zeitpunkten τ = 37 μ3 bzw. t — 35,5 μβ. Die Zeitpunkte, zu denen Impulse an der Ausgangsklemme 31 auftreten, sind in der Tabelle dargestellt.
Zeitpunkt der Anzapfung der Ver Ankunftszeitpunkt
der entstehenden Im
Koinzidenz
μ$
zögerungsleitung 4
bei Koinzidenz
pulse an Klemme 31
y.s
15,0 0,0 0,0
20,0 12,0 21,0
25,0 11,0 26,5
30,0 8,0 30,0
35,0 9,0 37,5
35,0 13,0 35,5
45,0 11,0 46,5
In Fig. 5 ist nun eine Ausgangsstufe für die Multiplikationsanordnung dargestellt. Drei bistabile Anordnungen 40, 50 und 60 sind gezeigt, die in üblicher Weise unter Verwendung von je zwei Elektronenröhren oder Gasentladungsröhren aufgebaut sein können, die entsprechend miteinander verbunden sind. Zur vereinfachten Darstellung sind nur die Anoden der Flip-Flop-Röhren und die mit ihnen verbundenen Widerstände 41, 42, 51, 52 bzw. 61, 62 dargestellt.
Die steuernden Impulse von. der Ausgangsklemme 31 der Verzögerungsleitung 28 (Fig. 1) werden dem Eingang der Flip-Flop-Schaltung 40 über einen Kondensator 32 zugeführt. Die Anoden der jeweils linken Röhre der ersten beiden Flip-Flop-Schaltungen sind mit dem Eingang der nachfolgenden Flip-Flop-Schaltungen über die Kondensatoren 43 bzw. 53 verbunden. Die anderen Enden der Anodenwiderstände aller Flip-Flop-Kreise sind mit einer Anodenspannungsquelle 33 verbunden. Ein Generator 34 liefert negative Impulse, und zwar zu den Zeitpunkten 4,5 μβ + w5 μβ. Der Zeitbeginn ist der gleiche wie in der Tabelle der Fig. 4. In der Ausgangsstellung sind in den Flip-Flop-Kreisen die jeweils links liegenden Röhren gesperrt, während die rechts liegenden leitend sind.
Angenommen, die Flip-Flop-Schaltung 40 sei in ihrer Ausgangsstellung, dann ist das Potential der Anode, an der der Widerstand 42 liegt, negativer als das Potential der Anodenspannungsquelle 33.
Gelangt daher ein Impuls negativer Polarität aus dem Impulsgenerator 34 über einen Kondensator 35 an den Flip-Flop-Kreis 40, so entsteht wegen der Polung eines mit dem Anodenwiderstand 42 verbundenen Gleichrichters 37 kein Ausgangsimpuls an der Ausgangsklemme 36. Ist dagegen in der Flip-Flop-Schaltung die Röhre 42 gesperrt, so wird der Gleichrichter 44 leitend, wenn ein negativer Impuls aus dem Generator 34 ankommt. Dieser an der Anode liegende negative Impuls bringt die Flip-Flop-Schaltung wieder in ihre Ausgangsstellung zurück. Andererseits erscheint nach Beendigung des negativen Impulses von Generator 34 ein positiver Impuls am Punkt 39, und der Gleichrichter 37 wird leitend. Der Strom durch den Widerstand 45 hat einen positiven Impuls am Punkt 46 zur Folge, und dieser Impuls wird über einen Kondensator 47 der Ausgangsklemme 36 zugeführt. Bei dieser Schaltung ist der Widerstand 38 wesentlich größer als der Widerstand 42, die Ladezeitkonstante von Kondensator 35 in Verbindung mit Widerstand 38 ist also wesentlich größer als in Verbindung mit Widerstand 42.
Wenn, die Flip-Flop-Sehaltung 40 in ihre Ausgangsstellung zurückkippt, dann wird die Anode der linken Röhre positiv. Dadurch gelangt ein positiver Impuls über einen Kondensator 43 an die Flip-Flop-Schaltung 50. Diese Flip-Flop-Schaltung spricht dieses Mal jedoch nicht an, da gleichzeitig aus dem Generator 34 über einen Kondensator 75 und einen Gleichrichter 54
ein negativer Impuls ankommt, der den positiven Impuls aus der Flip-Flop-Schaltung 40 aufhebt.
Die Schaltelemente 54, 55, 57, 58, 75 der Ffip^Flop-Schartang 50 bzw. die Schaltelemente 64, 65, 67, 68, 85 der Flip-Flop-Schaltung 60 haben die gleiche Aufgäbe wie die Schaltelemente 44, 45, 37, 38 und 35 der Flip-Flop-Schaltung 40. Die Ausgangsimpulse der Stufe 50 werden der Eingangsklemme der Stufe 40 über eine Verzögerungsleitung 59 zugeführt, die eine Verzögerung von 4,5 μβ aufweist, während die Ausgangsimpulse der Stufe 60 der Eingangsklemme der Stufe 40 über eine Verzögerungsleitung 69 zugeführt werden, die eine Verzögerung von 9,5 με liefert.
Die Arbeitsweise der Anordnung gemäß Fig. 5 wird nun unter dem Einfluß der an der Klemme 31 1S der Fig. 1 auftretenden Impulse im Zusammenhang mit dem in Fig. 4 beschriebenen Fall erklärt. Der erste Ausgangsimpuls von der Verzögerungsleitung 28 gelangt an die Klemme 31, und zwar 21 με nach Beginn der Operation. Dadurch wird die Flip-Flop-Schaltung 40 in ihren zweiten stabilen Zustand übergeführt, in dem die mit dem Widerstand 42 verbundene Anode auf dem positiven Potential der Anodenspannungsquelle liegt. Der fünfte Ausgangsimpuls aus dem Generator 34 gelangt 24,5 μ5 (4,5 μβ + 4·5 με) nach dem Zeitpunkt 0 an die Flip-Flop-Schaltung 40, die in ihre Ausgangslage zurückgekippt wird. Dadurch entsteht, wie bereits beschrieben, ein Ausgangsimpuls an der Klemme 36. Die Flip-Flop-Schaltung 50 bleibt unberührt. Der zweite Ausgangsimpuls von der Verzögenungsleitung 28 (Fig. 1) erscheint 26,5 μβ nach dem Zeitpunkt 0 und kippt die Stufe 40, die durch den nächsten Impuls aus dem Generator 34, d. h. 29,5 μ3 nach dem Zeitpunkt 0, zurückgekippt wird. An der Klemme 36 entsteht ein Ausgangsimpuls. Die Flip-Flop-Schaltung 50 wird wiederum nicht beeinflußt. Der Ausgangsimpuls, der 30 μβ nach dem Zeitpunkt 0 an der Klemme 31 auftritt, ergibt ebenso an der Klemme 36 und zwar 34,5 μ8 nach dem Zeitpunkt 0, einen Ausgangsimpule, ohne daß die Stufe 50 beeinfkißt wird.
Zwischen dem nach 34,5 μβ vom Generator 34 ankommenden Impuls und dem nächsten Impuls kommen zwei Impulse an der Klemme 31 an und betätigen die Flip-Flop-Stufe 40 zweimal, und zwar derart, daß der zweite Impuls diese Stufe in die Ausgangslage zurückstellt. Dadurch gelangt ein positiver Impuls über den Kondensator 43 von der Anode der linken Röhre der Stufe 40 an die Flip-Flop-Schaltung 50. Zu diesem Zeitpunkt ist kein negativer Impuls aus dem Generator 34 vorhanden, so daß die Flip-Flop-Schaltung 50 in ihre zweite stabile Lage übergeht. Der später, und zwar nach 39,5 μ5 auftretende Impuls aus dem Generator 34 bleibt daher ohne Wirkung auf die Flip-Flop-Schaltung 40 und stellt daher allein die Flip-Flop-Schaltung 50 in ihre Ausgangsstellung zurück. Dabei gelang über einen Gleichrichter 57 ein Impuls auf die Verzögerungsleitung 59. Dieser Impuls wird, um 4,5 μβ verzögert, über einen Kondensator 70 der Flip-Flop-Schaltung 40 zugeführt, die daraufhin 44 με nach dem Zeitpunkt 0 in ihre zweite stabile Lage übergeht. Der nächste, nach 44,5 \is auftretende Impuls aus dem Generator 34 ergibt dann einen Impuls an der Klemme 36. Auf diese Weise wird ein Übertrag durchgeführt, d. h., zwei Impulse an der Eingangsklemme ergeben 0 (Abwesenheit eines Impulses an der Ausgangsklemme), mit einem Übertrag von 1 auf die nächstfolgende binäre Stelle. Es ist leicht einzusehen, daß der 46,5 μ3 nach dem Zeitpunkt 0 an der Klemme 31 auftretende Impuls einen Ausgangsimpuls an der Klemme 36, und zwar 49,5 μβ später zur Folge hat.
In dem gewählten Beispiel wurde nur der Fall eines sich ergebenden Übertrags betrachtet, wenn in dem Zeitraum zwischen zwei aufeinanderfolgenden Impulsen aus dem Generator 34 zwei Impulse an der Klemme 31 ankommen. Es ist leicht einzusehen, daß zwischen zwei aufeinanderfolgenden Impulsen aus dem Generator 34 eine größere Anzahl Impulse an der Eingangsklemme liegen können. Liegen z. B. an der Klemme 31 zwischen zwei aufeinanderfolgenden Impulsen aus dem Generator 34 vier Impulse, dann arbeitet die Flip-Flop-Schaltung 40 viermal und kehrt beim letzten Mal in ihre Ausgangsstellung zurück, während die Flip-Flop-Stufe 50 zweimal anspricht und beim zweiten Mal in ihre Ausgangsstellung zurückkippt und die Flip-Flop-Sehaltung 60 in ihre zweite stabile Lage übergeht. Gelangt nun der nächste Impuls aus dem Generator 34 in die Schaltung, dann bleiben die Stufen 40 und 50 unbeeinflußt, während die Flip-Flop-Schaltung 60 in ihre Ausgangslage zurückkehrt und einen Ausganigsimpuls an die Verzögerungsleitung 69 abgibt. Dieser Impuls wird um 9,5 μ3 verzögert und der Flip-Flop-Schaltung 40 über den Kondensator 70 zugeführt, so daß ein Übertrag auf die übernächste binäre Stelle erfolgt.
Es ist klar, daß auch eine größere Anzahl Übertragsstufen entsprechend der binären Stellenzahl der zu multiplizierenden Zählen vorgesehen werden kann, obwohl nur zwei Übertragsstufen 50 und 60 dargestellt worden sind1.
Die Prinzipien der Erfindung wurden an Hand von Ausführungsbeispielen beschrieben. Dies stellt jedoch keine Beschränkung des Wesens und der Anwendbarkeit der Erfindung dar.

Claims (8)

PA TE N TA N S P R 0 C H E:
1. Schaltungsanordnung für elektronische Rechengeräte zur Multiplikation zweier Binärzahlen, die in Impulsseriendarstellung gegeben sind, dadurch gekennzeichnet, daß eine Verzögerungsleitung (4) vorgesehen ist, der an jedem Ende (1, 5) je eine der die zu multiplizierenden Zahlen darstellenden Impulsreihen zugeführt wird, und daß ferner an der Verzögerungsleitung Anzapfungen (3, 8, 9 bis 13) vorgesehen sind, deren Verzögerungszeiten der halben Impulsfolgezeit der Impulse entsprechen, und daß ferner jeder Anzapfung eine Torschaltung (21 bis 27) zugeordnet ist, an der nur dann ein Ausgangsimpuls auftritt, wenn an der zugehörigen Anzapfung der Verzögerungsleitung gleichzeitig zwei Impulse vorhanden sind.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß als Torschaltung vorgespannte Gleichrichter verwendet werden.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß alle durch eine Torschaltung kommenden Impulse zu einer gemeinsamen Ausgangsschaltung geführt werden, die aus einer Verzögerungsleitung (28) besteht, mit deren Anzapfungen (14 bis 20) die Ausgänge der Torschaltungen verbunden sind.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß eine gemeinsame Ausgangsstufe (Fig. 5) an der Ausgangsschaltung für diejenigen Impulse vorgesehen ist, die das Produkt der beiden Zahlen in binärer Form darstellen, und daß die genannte Ausgangsstufe dann einen Übertragsimpuls zur nächsthöheren Binärstelle abgibt, wenn während der Impulsfolgezeit des Generators
(34) zwei Ausgangsimpulse an ihrem Eingang ankommen.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die genannte Ausgangsstufe (Fig. 5) eine Anzahl bistabiler Flip-Flop-Schaltungen (40, 50, 60) enthält, die derartig kettenförmig angeordnet sind, daß der Ausgang jeder Flip-Flop-Schaltung mit dem Eingang der nächsten verbunden ist und daß jede Flip-Flop-Schaltung durch einen ankommenden Impuls gekippt wird, gleichgültig, in welcher Lage die Schaltung sich befindet.
6. Schaltungsanordnung nach Anspruch 4 und 5, dadurch gekennzeichnet, daß ki der Ausgangsstufe (Fig. 5) weiterhin ein Impulsgenerator (34) vorgesehen ist, der eine Impulsreihe mit regelmäßigen Impulsabständen erzeugt, die dem Abstand zweier Stellen der binären Zahl entsprechen, und daß diese Impulse allen Flip-Flop-Schaltungen (40, 50, 60) zugeführt werden, um diese Schaltungen zurückzustellen, und daß ein Ausgangsimpuls an der Klemme (36) entsteht, wenn die Schaltung (40) durch einen Impuls aus dem Generator (34) zurückgestellt wird, und daß ferner die nächste Flip-Flop-Schaltung (50 bzw. 60) dann betätigt wird, wenn die vorhergehende (40 bzw. 50) durch Impulse von der Ausgangsschaltung in ihre Ruhelage geht, ohne daß diese durch einen Generatorimpuls zurückgestellt werden.
7. Schaltungsanordnung nach Anspruch 4, 5 und 6, dadurch gekennzeichnet, daß mit jeder Flip-Flop-Schaltung (50 bzw. 60), mit Ausnahme der ersten (40), die die anderen steuert, Schaltmittel (54, 57 bzw. 64, 67) verbunden sind, die einen Impuls an den Eingang der ersten Flip-Flop-Schaltung (40) übermitteln, wenn die damit verbundene Flip-Flop-Schaltung (50 bzw. 60) gerade durch einen Generatorimpuls in die Ruhelage gekippt wurde, daß ferner in jeder zur ersten Flip-Flop-Schaltung (40) führenden Leitung je eine Verzögerungsleitung (59 bzw. 69) vorgesehen ist und daß die Verzögerung der einen Leitung (69) größer ist als der vorhergehenden (59), und zwar um den Abstand der Impulse aus dem Generator (34), so daß auf Grund dieser Verzögerung der an die erste Flip-Flop-Schaltung (40) gelangende Impuls stets kurz vor dem Eintreffen eines Generatorimpulses ankommt.
8. Schaltungsanordnung nach Anspruch 4 bis 8, dadurch gekennzeichnet, daß die Flip-Flop-Schaltungen (50 bzw. 60) kapazitiv (43, 53) an die vorhergehende Stufe angekoppelt sind.
Hierzu 2 Blatt Zeichnungen
© 609' 869/199 4.
DEI8644A 1953-05-13 1954-05-12 Multiplikationsvorrichtung fuer Dualzahlen in Seriendarstellung Pending DE1006632B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1006632X 1953-05-13

Publications (1)

Publication Number Publication Date
DE1006632B true DE1006632B (de) 1957-04-18

Family

ID=9565941

Family Applications (1)

Application Number Title Priority Date Filing Date
DEI8644A Pending DE1006632B (de) 1953-05-13 1954-05-12 Multiplikationsvorrichtung fuer Dualzahlen in Seriendarstellung

Country Status (5)

Country Link
US (1) US2822131A (de)
DE (1) DE1006632B (de)
FR (1) FR1081940A (de)
GB (1) GB753918A (de)
NL (1) NL187428B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1088259B (de) * 1957-10-15 1960-09-01 Ibm Deutschland Addierschaltung

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3258667A (en) * 1966-06-28 Phase shift decoder for a servo control
NL237202A (de) * 1958-03-18
NL242286A (de) * 1958-08-18
NL135486C (de) * 1958-10-03
US3143658A (en) * 1958-11-28 1964-08-04 Atlantic Refining Co Method and apparatus for producing and recording a pulse frequency modulated signal
NL278869A (de) * 1961-05-25

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB577275A (en) * 1939-11-30 1946-05-13 William Spencer Percival Improvements in or relating to methods and apparatus for reducing the effect of interference in the observation of signals
FR1000832A (fr) * 1949-11-23 1952-02-18 Electronique & Automatisme Sa Circuits opérateurs pour signaux électriques codés

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1088259B (de) * 1957-10-15 1960-09-01 Ibm Deutschland Addierschaltung

Also Published As

Publication number Publication date
FR1081940A (fr) 1954-12-23
NL187428B (nl)
US2822131A (en) 1958-02-04
GB753918A (en) 1956-08-01

Similar Documents

Publication Publication Date Title
DE908421C (de) Roehrengesteuerte Multiplikationsmaschine
DE830119C (de) Elektrischer Additionskreis zur Aufnahme gleichzeitiger Stromimpulspaare
DE1240688B (de) Schaltung zum Erkennen von Schriftzeichen
DE1006632B (de) Multiplikationsvorrichtung fuer Dualzahlen in Seriendarstellung
DE1021602B (de) Anordnung zum Vergleichen von Zahlen
DE1125208B (de) Elektrisches Vergleichsschaltungssystem
DE1091783B (de) Verfahren und Einrichtung zur Darstellung von Schriftzeichen auf dem Bildschirm einer Kathodenstrahlroehre
DE906705C (de) Kippschaltung fuer zwei stabile Zustaende mit zwei Kipproehren
DE844367C (de) Elektronischer Zaehler mit Vorwaerts- und Rueckwaertszaehlung
DE1030068B (de) Elektronische Schaltung zum Addieren oder Multiplizieren
DE973628C (de) Anordnung zur Erzeugung von Impulsfolgen
DE1270847B (de) Rechenmaschine
DE2910543C2 (de) Schaltungsanordnung für die Durchführung von arithmetischen Operationen
DE1054750B (de) Verfahren zur Stoerwertunterdrueckung bei Magnetkernspeichern
DE1186498B (de) Schaltungsanordnung zur Erzeugung von Impulsen auf getrennten Leitungen
DE1061099B (de) Datenuebertragungsvorrichtung fuer elektronische Rechenanlagen und datenverarbeitende Maschinen
DE964067C (de) Impulsgenerator zur Erzeugung von Bildaustastimpulsen
DE1001324C2 (de) Schaltungsanordnung zum Erzeugen mindestens eines Impulses zu einer durch einen Ausgangsimpuls festgelegten Zeit
DE1032321B (de) Schaltung zum Vergleich zweier durch elektrische Impulse dargestellter binaerer Kodezahlen
DE831922C (de) Zaehl- und Rechenmaschine mit durch Elektronenroehren gesteuerter Summierungseinrichtung
DE972730C (de) Schaltungsanordnung zur Kennzeichnung der Gruppenzugehoerigkeit mehrstelliger Zahlen, insbesondere fuer Verzoner in Fernmelde- bzw. Fernsprechanlagen
DE957405C (de) Vorrichtung zur Erzeugung und Verteilung von Taktimpulsfolgen
DE1172307B (de) Elektrische Zaehl- und Speichereinrichtung
DE1298317B (de) Binaeres Addierwerk
DE872363C (de) Schaltungsanordnung, bei der ein gewuenschtes Potential an einem bestimmten Punkt erscheint