DE2523650A1

DE2523650A1 - Numerische zeitmultiplex-uebertragungsanlage

Info

Publication number: DE2523650A1
Application number: DE19752523650
Authority: DE
Inventors: Alain Texier
Original assignee: Individual
Current assignee: Individual
Priority date: 1974-05-28
Filing date: 1975-05-28
Publication date: 1975-12-04
Also published as: IT1038319B; DE2523650B2; DE2523650C3; JPS513107A; SE7505510L; US3952162A; FR2273433A1; NL7506299A; CH608675A5; FR2273433B1; GB1498223A

Description

Numerische Zeitmultiplex-Übertragungsanlage

Die Erfindung betrifft eine numerische Zeitmultiplex-Übertragungsanlage zur Übertragung synchroner, zeitlich verschachtelter Daten und spezieller eine Zeitmultiplex-Übertragungsanlage, bei der die zu übertragenden synchronen Daten aus der zeitlichen Yerschachtelung von Teildaten stammen, die unterschiedlichen Zeichenfluß aufweisen. Als Beispiel kann der zu übertragende Datenzug aus der zeitlichen Yerschachtelung von Daten mit Zeichenflüssen von 0,6 , 2,4 und 9.6 kBit/s resultieren.

Der Plan zur Verschachtelung oder Multiplexierung synchroner Datenübertragungskanäle ist in dem Projekt X des Oomite Consultatif International Tel&phonique et Telegraphique definiert. Die Yerschachtelung erfolgt in aufeinander folgenden Acht-Bit-Gruppen oder Oktetten. In jedem Oktett ist das Bit Nr. 1 für die Verriegelungsenden der Multiplexzeile reserviert, die Bits Nr. 2 bis Nr. 7 sind die Informations bits des

509849/0791

Brief vom 23.5.1975 Blatt ? Dipl.-Ing. G. Schliebs

an das Deutsche Patentamt, München ·<&« Patentanwalt

Kanals und das Bit Mr_n 8 ist ein Zustandsbit. Die Addition der beiden Verriegelungsbits und der Zustandsbits erhöht den binären Informationsfluß um ein Drittel. Daher beträgt der binäre Zeichenfluß auf dem Kanal 12,8, 3,2 und 0,8 kBit/s für binäre Zeichenflüsse des Benutzers von 9»6 » 2,4 und 0,5 kBit/s.

Ein Kanal mit 64 kBit/s kann durch Verschachtelung von 5 Kanälen mit 12,8 kBit/s gebildet werden oder von 20 Kanälen mit 3,2 kBit/s oder von 80 Kanälen mit 0,8 kBit/s.

Die den Kanälen mit diesen Zeichenflüssen angehörenden Oktette treten auf in Gruppen von 5 (Zeile von fünf Oktetten), von 20 (Zeile von zwanzig Oktetten) und von achtzig (Zeile von achtzig Oktetten). Das kleinste gemeinsame Vielfache der Oktettzahlen der verschiedenen Zeilen beträgt 80 und diese Zahl ist zur Definition der Vielfachzeile gewählt.

Die 80 Oktette einer Vielfachzeile sind durch ihre ersten Bits gekennzeichnet, die eine Vielfachzeilenverriegelungsfolge bilden. Diese Bitfolge ist eine pseudozufällige Folge mit einer Periode von 80. Die Folge wird erzeugt mit Hilfe eines Schieberegisters, bei dem eine gewisse Anzahl von Zwischenstellen und die Ausgangssteile über ein EXKHJSIVES-ODER-T or auf die Eingangsstelle zurückgeschleift sind. Wenn das Schieberegister η Stellen besitzt und wenn p, q, ... die Hänge der auf den Eingang zurückgeschleiften Zwischenstellen sind, dann hat bekanntlich die vom Schieberegister erzeugte Folge eine Periode, die ein Untervielfaches von 2ⁿ-1 ist und der man das folgende Polynom einer variablen modulo 2 zuordnen kann:

Wenn dieses Polynom primitiv ist, sind die aufeinander folgenden Inhalte des Schieberegisters voneinander

609849/0791

Brief vom 23.5.1975 Blatt t Dipl.-Ina. G. Sdili.b«

^an das Deutsche Patentamt, Münciien · *> · Patentanwalt

verschiedene n-Bit-Wörter und die Periode beträgt 2ⁿ-1. Wenn man nun die 2ⁿ-1 Bit der Folge aneinanderreiht und wenn man mit Hilfe eines Fensters η aufeinander folgende Bits dieser Aneinanderreihung isoliert, dann erhält man durch schrittweise Verschiebung des Fensters 2ⁿ-1 verschiedene n-Bit-Wörter.

Bei der Folge dieser Wörter kann jedes Wort als eine binäre Kombination betrachtet werden, die einen dezimalen Wert besitzt und folglich kann die Folge der Wörter betrachtet werden als eine Folge dezimaler Werte. Ist X eine dezimale Kombination in der Folge, dann sind a priori folgende Folgekombinationen möglichί

^{2Σ +} ° (modulo 2ⁿ-1) 2X + 1

Die Folgekombination wird 2X + f(X) geschrieben.

In der Folge der dezimalen Werte kann bekanntlich der Abstand zwischen den Hängen eines gegebenen dezimalen Wertes und dem dezimalen Wert 2X-f(X) alle Werte zwischen 1 und 2ⁿ-1 annehmen, wenn der gegebene dezimale Wert X sich verändert. Hieraus ergibt sich, daß die Länge der Folge abgekürzt werden kann, wie im folgenden ausgeführt wird.

Da die Yielfachzeile eine länge von 80 Bit aufweist, ist von einem siebenstelligen Schieberegister auszugehen, das eine natürliche Folge von 2⁷-1 = 127 Bit liefert. Das zugehörige Polynom muß primitiv sein, und es läßt sich unter den primitiven Polynomen siebten Grades z.B. da« folgende auswählen:

1 + x⁴ + x⁷ Ferner wird ein Bit F wie folgt definiert:

F(x) a x₀ = X^ + x_?

509849/0791

Brief vom 23.5.1975 Blatt «4 Dipl.-Ing. G. Sdiliebs

an das Deutsche Patentamt, München " M " Patentanwalt

Hierbei sind x_Q, x, und x„ die Bits in der ersten, vierten und siebten Stelle des Schieberegisters. Es werden also die vierte Stelle und die siebte Stelle über das EXKlUSIVES-ODEH-Tor auf die Eingangesteile zurückgeschleift.

Das Abkürzen der Folge von 127 auf 80 geschieht durch einen Eingriff, der darin besteht, das zurückgeschleifte Bit umzukehren, wenn das Schieberegister eine bestimmte dezimale Kombination enthält. Wenn X diese dezimale Kombination ist, dann wird die nächstfolgende Kombination, die natürlicherweise 2X + F(x) wäre, durch den Eingriff auf den Wert 2X + FCx) gebracht.

Die folgende Tabelle 1 zeigt die natürliche Folge der 127 Bit sowie die durch den Eingriff auf 80 Bit abgekürzte Folge. In dieser Tabelle steht unter jedem Bit der dezimale Wert des Sieben-Bit-Wortes, dessen Bit mit dem untersten Stellengewicht dieser Bit ist.

509849/0791

Brief vom 23.5.I975 BIaH 5

on (j_aa Deutsche Patentamt, München

Dipl.-Ing. O. Sdiliabt

Patentanwalt

	1	99	2	1	71	1	1	1	1	0	Tabelle	0	1	1	1	1	0
1	1	3	15	31	63	127	126	0	120	0	97	67	7	14
113	121	0	4	5	6	7	8	124	10	112	12	13	14	15
1	22	114	1	1	0	0	1	9	0	11	0	0	0	0
O	1	23	101	75	22	44	89	0	100	1	18	36	72	16
60	17	0	24	25	26	27	28	50	30	73	32	33	34	35
21	42	34	0	1	1	0	0	29	1	31	1	1	1	0
0	1	43	68	9	19	38	76	0	49	0	69	11.	23	46
8	91	0	44	45	46	47	48	24	50	98	52	53	54	55
41	62	54	0	0	0	0	1	49	0	51	1	1	0	1
1	1	63	108	88	48	96	65	1	6	0	25	51	102	77
45	39	0	64	65	66	67	68	3	70	12	72	73	74	75
61	82	78	0	1	1	1	1	69	1	71	0	1	0	0
1	1	83	28	57	115	103	79	0	61	1	118	109	90	52
83	21	0	84	85	86	87	88	30	90	123	92	93	94	95
81	102	42	1	1	1	1	1	89	1	91	0	1	0	1
0	1	103	85	43	87	47	95	0	125	0	116	105	82	37
10	13	1	104	105	106	107	108	62	110	122	112	113	114	11
101	122	27	1	0	0	0 I	1	109	1	111	1	1	1
0		123	55	110	92	56!	113	1	71	1	31	63	127
70		124	125	126	1271		99		15
121

1 1

29 59 16 17

0 0

32 ⁶⁴ 36 37

1 0

93 ⁵⁸

56 57

0 1

26 53

76 77

0 0

¹⁰⁴SO 96 97 0 0

™\θ 116 117

1 1 0

119 _ιη 94

18 19 20

1 0 0

1 2 ♦ 38 39 40 1 1 O

117 ¹⁰⁷ 86

58 59 60

0 0 1 106 ₈₄ 41

78 79 80

1 0 1

³3 66 "5

98 99 100

0 1 .1

40 ₈₁ 35

118 119 120

Beginn, des zweiten Zyklus

609849/0791

Brief vom 23.5.1975 Blatt

Dipl.-Ing. G. Schliebs

an das Deutsche	Patentamt,	München	-ς.	Patentanwalt
		Tabelle 2		2523650

a	b	C	d	a	b	C	d
113	56	1	10	88	44	O	90
99	49	1	49	48	24	O	111
71	35	1	118	96	48	O	72
15	7	1	11	65	32	1	96
31	15	1	84	3 ^v	1	1	97
63	31	1	103	6	3	O	71
127	63	1	1	12	6	O	51
126	63	O	126	25	12	1	104
124	62	O	101	51	25	1	83
120	60	O	12	102	51	O	15
112	56	O	117	77	38	1 -	I— 1 oo *
97	48	1	55	26	13	■o	! 47
67	33	1	86	53	26	1	j 18
7	3	1	56	106	53	O	I 108
H	7	O	116	84	42	O	! ²⁵
29	H	1	68	41	20	1	! 38
59	29	1	40	83	41	1	33
119	59	1	74	39	19	1	! 92
111	55	1	106	.78	39	O	5
94	47	O	88	28	14	O	59
60	30	O	69	57	28	1	42
121	60	1	115	115	57	1	64
114	57	O	63	103	51		114
101	50	1	6	79	39	1	122
75	37	1	91	30	15	O	43
22	11	O	28	61	30	1	58
44	22	O	34	123	61	1	20
89	44	1	37	118	59	O	53
50	25	O	44	109	54	1	98
100	50	O	121	90	45	ο I	95
73	36	1	3	52	26	O j	109
18	9	O	14	104	52	O i	17
36	18	O	82	80	40	ο j	22
72	36	O	124	33	16	ι !	65

609849/0791

Brief vom 23.5.1975 Blatt f

das Deutsche Patentamt, München

Dipl.-Ing. G. Sdilbbs Patentanwalt

!Tabelle 2 (Portsetzung)

252365Q

16	8	0	7	66	33	0	41	21
32	16	0	62	VJl	2	1	67	57
64	32	0	31	10	VJl	0	79	85
1	0	1	—	21	10	1	15
2	1	0	30	42	21	0	2
4	2	0	60	85	42	1	102
8	4	0	4	43	21	1	125
17	8	1	120	87	43	1	81
34	17	0	77	47	23	1	75
68	34	0	8	95	47	1	39
9	4	1	123	62	31	0	24
19	9	1	113	125	62	1	26
38	19	0	35	122	61	0	107
76	38	0	27	116	58	0	73
24	12	0	23	105	52	1	110
49	24	1	16	82	41	0	94
98	49	0	78	37	18	1	45
69	34	1	119'	74	37	0	36
11	VJl	1	48	20	10	0	112
23	11	1	99	40	20	0	89
46	23	0	52	81	40	1	105
93	46	1	70	35	17	1 .	50
58	29	0	87	70	35	0	9
117	58	1	54	13	6	1	76
107	53	1	19	27	13	1	I 80 *
86	43	0	46	55	27	1 ""*" 66
45	22	1	93	110	55	0
91	45	1	32	92	46	0
54	27	0	61	56	28	0
108	54	0	29

kurzgeschlossener Teil eier Folge

609849/0 791

Brief vom 23.5.1975 Blatt & Dipl.-Ing. G. Sdiliebs

an das Deutsche Patentamt, München - %<· Patentanwalt

Tabelle 2 zeigt die Abstände oder "Distanzen" in der Folge zwischen zwei Dezimalzahlen der pseudozufälligen !Folge, deren Quotient durch 2 der gleiche ist, d.h.» die Tabelle liefert den Abstand zwischen den Zahlen, welche Paare zweier aufeinander folgender Zahlen bilden, von denen die erste gerade und die zweite ungerade ist·

Genauer, wenn im dezimalen Kode a die Dezimalzahl bezeichnet, die gleich der binären Sieben-Bit-Kombination ist, ferner b die Dezimalzahl, die gleich der aus den sechs Bit hohen Stellengewichtes gebildeten Binärzahl ist und c das Bit kleinsten Stellengewichtes, dann giltt

a β 2b + c

Die Spalte c in Tabelle 2 reproduziert die pseudozufällige lOlg· der 127 Bit in Tabelle 1. Die Spalte d gibt den Abstand an, der ein· Sechs-Bit-£ombination von der gleichen Sechs-Bit-Kombination trennt, d.h. den Abstand, der zwei Kombinationen trennt, welche den gleichen Wert b besitzen.

Wenn z.B. a = 113, b = 56, c = 1 ist, dann wird der Abstand d = 10 gezählt zwischen 113 und 112? wenn a=112, b=56, c=0 ist, dann wird der Abstand d * 117 gezählt zwischen 112 und 113.

Zusammengefaßt liefert die Tabelle 2 2ⁿ-2 Werte von d, die paarweise komplementär zu 127 sind. Man erkennt in Tabelle 2, daß die 126. Distanzen d verschieden sind*

Selbstverständlich hätte man die gleiche Eigentümlichkeit, wenn man die Abstände nicht zwischen den Paaren (2, 3), (4·, 5), (126, 127), sondern zwischen den Paaren (1,2), (3, 4), ... (125, 126) gezählt hätte.

Die Erfindung schlägt nun eine Zeitmultiplex-Übertragungsanlage vor, die gekennzeichnet ist durch eine erste Multiplex einrichtung, in der numerische Datenkanäle erster Ordnung, die Wörter gegebener Bitzahl und unterschiedlicher,

509849/0791

Brief vom 23.5.1975 Blatt # Dipl.-Ing. G. Sdilieb«

^an das Deutsche Patentamt, München -ü <· Patentanwalt

252365Q

aber ineinander aufgehender Zeichenflüaee übertragen, in einem ersten Zeitmultiplexschritt in numerische Datenkanäle zweiter Ordnung gewandelt werden, die einen zweiten, vorgegebenen Zeichenfluß aufweisen. Ferner ist die Übertragungsanlage gekennzeichnet durch eine zweite Multiplexeinrichtung, in der die numerischen Datenkanäle zweiter Ordnung in einem zweiten Zeitmultiplexschritt in numerische Datenkanäle dritter Ordnung gewandelt werden, die einen dritten, vorgegebenen Zeichenfluß aufweisen. Weiterhin ist die Übertragungsanlage gekennzeichnet durch einen numerischen Schaltkreis, der mindestens einen Pufferspeicher besitzt, in dem die Wörter der numerischen Datenkanäle erster Ordnung nach ihrer Verschachtelung in die numerischen Datenkanäle dritter Ordnung mit einer Adresse versehen werden, deren erster Teil von dem Kanal zweiter Ordnung abhängt, den die Wörter im Kanal dritter Ordnung einnehmen, und deren zweiter Teil von dem Kanal erster Ordnung abhängt, den die Wörter im Kanal zweiter Ordnung einnehmen, wobei die Bits eines gegebenen Ranges und der Wörter eines Kanals zweiter Ordnung eine pseudozufällige Folge bekannter Periode bilden und folglich die Bits eines gegebenen Ranges und der Wörter eines Kanäle dritter Ordnung mehrere ineinander verschachtelte pseudozufällige Polgen bilden. Der numerische Schaltkreis besitzt hierbei Mittel, um die ineinander verschachtelten pseudozufälligen Folgen zu trennen und um aus den Bits, die diese Folgen bilden, den zweiten Teil der Adresse der genannten Wörter abzuleiten.

Gemäß weiterer Erfindung sind die Wörter gegebener Bitzahl Oktette und die Bits gegebenen Ranges, die eine paeud ο zufällige Folge bilden, sind die ersten Bits der Oktette·*

Gemäß weiterer Erfindung weisen die ersten unterschiedlichen, aber ineinander aufgehenden Zeichenflüsae, die im

509849/0 791

Brief vom 23.5.1975 BIaH Ή* Dipl.-lng. G. Schliebs

^an das Deutsche Patentamt, München '4Q- « Patentanwalt

252365Q

ersten Zeitmultiplexschritt gewandelt werden, die Werte 12,8 , 3,2 und 0,8 kBit/s auf.

Nach einem weiteren Merkmal der Erfindung weist die ttbertragungsanlage einen Generator für die pseudozufällige Folge der Periode N auf, der aus einem Schieberegister mit η Stellen besteht sowie aus einem EXKIiUSIVBS-ODER-

lor, dessen einer Eingang mit einer Zwischenstelle, dessen anderer Eingang mit der Ausgangsstelle und dessen Ausgang mit der Eingangssteile des Schieberegisters verbunden ist derart, daß in die.Eingangsstelle ein Wiedereinfügungsbit entsprechend der EXKIUSIVES-ODER-Summe aus den Bits der Zwischenstelle und der Ausgangsstelle wieder eingefügt wird. Der Generator für die pseudozufällige Folge besitzt hierbei einen Abkürzungskreis für die Abkürzung der Periode der Folge von 2ⁿ-1 auf F, der aus einem Dekodierer besteht für ein vorbestimmtes n-Bit-Wort, aus vom Dekodierer gesteuerten Mitteln zur Vorzeiohenumkehr des Wiedereinfügungsbits und aus Mitteln, um die Bits der abgekürzten pseudozufälligen Folge in die von den numerischen Kanälen zweiter Ordnung übertragenen Wörter einzuführen und zwar in Form von Bits gegebenen Banges dieser Wörter.

Nach 'einem weiteren Merkmal der Erfindung besitzt der numerische Schaltkreis einen Generator für die pseudozufällige Folge der Periode U, der aus einem Schieberegister und einem Abkürzungskreis besteht. Außerdem besitzt hierbei die Übertragungsanlage Mittel, um den Generator für die pseudozufälligβ Folge zu synchronisieren, ferner einen Kodewandler, um die in den η Stellen des Schieberegisters befindlichen und von den Bits der pseudozufälligen Folge gebildeten Wörter in Binärwörter zu wandeln, einen mit dem Schieberegister verbundenen Speicher, der mit dem Zeichenfluß der numerischen Datenkanäle

509849/0 791

Brief vom 23- 5· 1975 Blatt Vf. Dipl.-lng. G. SchlUbi

an das Deutsche Patentamt, München · M · Patentanwalt

dritter Ordnung arbeitet, und schließlich Mittel, um vom Schieberegister zum Speicher und umgekehrt die Wörter der pseudozufälligen Folge derart übergehen zu lassen, daß die den numerischen Kanälen zweiter Ordnung entspreohenden pseudozufälligen Folgen wieder zerlegt werden·

Schließlich kann die Zeitmultiplexübertragungsanlage in ihrem numerischen Schaltkreis einen Speicher besitzen, der ein Wort je eingehenden Datenkanal enthält. Dieses Wort kann einerseits mindestens ein Zustandsbit enthalten, das angibt, ob der zugehörige Datenkanal sich in der Datenübertragungsphase oder in der Signalübertragungsphase befindet, und andererseits die Adresse des Korrespondenten, wenn die Datenübertragungsphase τοrliegt, und Rufzeiohenbits, wenn die Signalübertragungsphase vorliegt·

Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung anhand der Zeichnungen. In diesen zeigt

Pig· 1a, b und c in schematisoher Darstellung die Verschachtelung der Oktette in Gruppen «u 5, 20 und 80}

Fig. 2a, b und c in Form eines Blockschaltbildes die numerische Zeitmultiplex-Übestragungsanlage sowie die Eingangamultiplexer und die Ausgangsdemultiplexerj

Fig. 3 den Generator der Vielfaehzeilenverriegelungs-

folgej und

Fig· 4 den Kreis für die Verriegelung und Wiederauffindung der Vielfachzeile.

509849/0791

Brief vom 23.8.1975 Blatt 12 Dipl.-Ing. G. Sdiliebs

<■" das Deutsche Patentamt, München «/fr« Patentanwalt

In Fig. 1a, b und c sind aufeinander folgende Oktette dargestellt, die sich ergeben aus der Verschachtelung von fünf Kanälen O bis 4 in Pig. 1a, von zwanzig Kanälen O bis 19 in Pig. 1b und von achtzig Kanälen O bis 79 in Pig. 1c. Die Kanalzahl ist in das jeweilige Oktett eingetragen· Die Bits Pq bis P«g der pseudozufälligen PoI-ge sind die ersten Bits der Oktette. Bs sind sechzehn Zeilen in der Vielfachzeile im Palle der Pig, 1a vorgesehen, vier Zeilen in der Vielfachzeile im Palle der Pig· 1b und im Palle der Pig· 1c entspricht die Zeile der Vielfachzeile·

Bei der Zeitmultiplex-Übertragungsanlage in Pig. 2 werden die eingehenden Zeitmultiplexkanäle 1_Q bis I055 ^⁵-^ dem Zeiohenfluß von 64 kBit/s in acht parallele Multiplexverbindungen 2q bis 2„ verschachtelt, die jeweils einen Zeichenfluß von 2,048 MBit/s besitzen· An diesen Verbindungen weisen die den eingehenden Multiplex-Kanälen zugeordneten Zeitintervalle eine Dauer von 125/256=0,5 MB auf. Die acht Multiplexverbindungen 2q bis 2„ übertragen die Oktette parallel.

Die eingehenden Kanäle 1_Q bis I255 ^{8ind Ζ}·^Β· Kanäle des Typs "J,", die jeweils drei Pfade aufweisen, von denen der erste die Daten mit 64 kBit/s überträgt, der zweite ein 64 kHz-Bit-Takt-Signal und der dritte ein 8 kHz-Oktett-Takt-Signal überträgt.

Bei der Zeitmultiplex-Übertragungsanlage in Pig. 2 ist vorausgesetzt, daß der Kanal Iq aus der Verschachtelung von 5 elementaren Kanälen 3q bis 3λ ^mi"t jeweils 12,8 kBit/s resultiert, daß der Kanal 1^ aus der Verschachtelung von 20 elementaren Kanälen 4_Q bis 4-jq mit jeweils 3,2 kBit/s resultiert und daß der Kanal 1₂ aus der Versehachtelung von 80 elementaren Kanälen 5₀ ^bis 5™ mit jeweils 0,8 kBit/s resultiert. Die Verschachtelung

509849/0791

Brief vom 23*3.1975 Blatt "13 Dipl.-Ing. G. Sdiliebs

an das Deutsche Patentamt, München ~ 4 J · Patentanwalt

erfolgt in den Multiplexern 13, 14 und 15. Die Yerschaohtelung der 256 Kanäle mit 64 kBit/s erfolgt in einem Multiplexer 11. Die Multiplexer 11, 13, H, 15 besitzen in bekannter Weise jeweils einen Taktgeber 110, 130, 140 bzw. 150. Diese Taktgeber erzeugen Taktimpulse mit der Frequenz der eingehenden Daten sowie Taktimpulse mit der Frequenz der ausgehenden Daten. Ferner besitzen die Multiplexer jeweils einen Pufferspeicher 111, 131,. 141 bzw. 151,

Die Oktette werden in die Pufferspeicher 131, 141 oder mit einer Taktimpulsgeschwindigkeit entsprechend der Frequenz der eingehenden Daten eingeschrieben. Bei diesem Einschreiben wird der erste Bit, bei dem es sich um den Zeilenverriegelungsbit handelt, eliminiert. Br wird ersetzt durch ein Bit F der Yielfachzeilenverriegelungsfolge, ctas durch den Vielfachzeilenverriegelungsfolgengenerator 23, 24 bzw. 25 erzeugt wird.

Ein Generator der Vielfaehzeilenverriegelungsfolge ist in Fig. 3 dargestellt. Dieser im Ganzen mit 300 bezeichnete Generator besitzt ein Schieberegister 30 mit sieben Stellen 30^ bis 30» sowie einen Wiedereinftigungskreis, der aus einem EXOTJSIYES-GDEH-Tor 31 besteht, das bei jedem Fortschaltzyklus des Registers die Bits x, und x™ empfängt, die sich in der vierten Stelle 30. und dor siebten Stelle 30„ des Registers befinden, und das das Bit X₀ in die erete Stelle wiedereinfügt. Die Wiedereinfügungsfunktion lautet also:

X₀ =x₄ Ox₇

Das mit dem Register verbundene primitive Polynom lautet

1 + x⁴" + x⁷ .

Die Folge ist nichts anderes als der Quotient aus einem vollständig aus Einern gebildeten Polynom geteilt durch das letztgenannte Polynom.

509849/0 791

Brief vom 23.5.1975 Blatt 1/. Dipl.-Ing. G. Sdilieb«

^an das Deutsche Patentamt, München · 4If* Patentanwalt

Die Stellen 3O₁ bis 3O₇ des Schieberegisters 30 sind einerseits mit einem Dekodierer für Mull 32 und andererseits mit einem Dekodierer für die Kombination des Abkürzungssprunges 33 verbunden» Eingangs wurde gezeigt, daß die Kombination für das Abkürzungssprungkommando im gewählten Beispiel wie folgt lautet:

1 0 0 1 1 0 1 = 77

Die Wiedereinfügungsschleife läuft über ein UND-Tor 34, das vom Dekodierer 33 eine Eins empfängt, wenn dieser die Kombination 77 dekodiert, und aus einem ODER-Tor 35, das vom Dekodierer 32 eine Eins empfängt, wenn dieser die Kombination Null dekodiert. Die Bits der Vielfachzeilenverriegelungsfolge erscheinen an der Klemme 301 und das Steuerbit für den Abkürzungssprung der Vielfachzeile erscheint an der Klemme 302.

Zusätzlich ist in Pig. 3 der Taktgeber 130 und der Pufferspeicher 131 des Multiplexers 13 eingezeichnet sowie ein Serien-Parallel-Umwandler 132. Die über die Vielfachkanäle 3q bis 3a eingehenden Oktette werden unter der Steuerung des Taktgebers 130 in die Schieberegister 132_Q bis 132^ des Serien-Parallel-Wandlers eingeschrieben. Die sieben letzten Bits jedes Oktettes werden unter der Steuerung des Taktgebers I30 von den Schieberegistern 132_Q bis 132^ in die jeweils letzten Stellen der Schieberegister 131₀ bis 131/ Übertragen. Gleichzeitig werden unter der Steuerung des Taktgebers 130 die Bits P, die vom Vielfachzeilenverriegelungsfolgengenerator erzeugt werden, in die ersten Stellen der Schieberegister 131_Q ^Le 131^ verteilt. Schließlich öffnet der Taktgeber nacheinander die UND-Tore 134q bis 134,, deren Ausgänge parallel mit dem Multiplexkreis 1_Q verbunden sind.

Dtr Multiplexer 11 besitzt, wie üblich, einen Taktgeber 110, einen Serien-Parallel-Wandler 112 und einen

509849/0791

Brief vom 23.5.1975 Blatt VS Dipl.-Ing. G. SdilM»

«α aas Deutsche Patentamt, München · 4$. Patentanwalt

Pufferspeicher 111. Der Taktgeber 110 definiert Zeitintervalle für die Eingangsbits mit einer Zeitdauer von annähernd 16 yus und Zeitintervalle für die Ausgangsbits mit einer Zeitdauer von 0,5 yus. Am Eingang sind die Bits in Serie angeordnet und ein Oktett nimmt ein Zeitintervall von 125 yus ein. Am Ausgang sind die Oktetts parallel angeordnet und besetzen ein Zeitintervall von 0,5 yus.

Der Multiplexer 11 ist einem Adressenrechner für Oktettadressen zugeordnet, der als Ganzes mit 40 bezeichnet ist und der mit derjenigen 2,048 MBit/s-Multiplex-Verbindung verbunden ist, welche die ersten Bits der Oktettβ überträgt (jeweils angenommen, daß dies die Multiplex-Verbindung 2q ist). Außerdem ist der Rechner 40 mit dem Taktgeber 110 verbunden. Die Oktette und ihre ersten Bits bilden 256 ineinander verschachtelte Folgen· Jedes Oktett hat auf diese Weise eine zweiteilige Adresse* Der erste Teil der Adresse liegt zwischen 0 und 255· Dieser Adressenteil betrifft den Bang des Oktetts in der Zeile von 256 Zeitintervallen von 0,5 /us Dauer, welche das paralle-Ie 2,048 MBit/s-Multiplex-Signal bildet. Der erste Teil der Adresse besitzt also sieben Bits. Der zweite Teil der Adresse betrifft den Rang des Oktetts in der Vielfachzeile von 80 Oktetts. Nun hat dieser zweite Adressenteil eine unterschiedliche Anzahl von Bits je nachdem, ob der 64 kBit/s-Kanal gebildet wurde aus der Vers chacht elung von 5, 20 oder 80 Oktetts. Im ersten Fall sind nur fünf Kanäle in der Vielfachzeile vorhanden und jeder Kanal tritt dort mit sechzehn aufeinander folgenden Oktetten auf. Der zweite Teil der Adresse liegt folglich zwischen 0 und 4 und besitzt drei Bits. Im zweiten Fall sind Kanäle in der Vielfachzeile vorhanden und jeder Kanal tritt dort mit vier aufeinander folgenden Oktetten auf. Der zweite Teil der Adresse liegt also zwischen 0 und und besitzt fünf Bits. Im dritten Pail sind 80 unter-BChiedliche Kanäle in der Vielfachzeile vorhanden und

50 9849/07 91

Brief vom 25·5.1975 Blatt ^6 Dipl.-Ing. G. Schliebs

^an das Deutaehe Patentamt, München -1fr- Patentanwalt

jeder Kanal tritt nur mit einem Oktett auf. Der zweite Teil der Adresse liegt folglich zwischen O und 79 und besitzt sieben Bits.

Der Oktettadressenrechner 40 ist in Fig. 4 dargestellt. Er dient auch als Kreis für die Verriegelung und Wiederauffindung der Vielfaohzeilen.

Die auf der Multiplex-Verbindung 2q auftretende Bitfolge I" wird auf die Eingangsklemme 415 aufgebracht. Wenn die Synchronisation korrekt ist, dann ist diese Folge F¹ identisch mit der Folge F der Vielfächzeilenverriegelung. Die Bits der Folge F werden über das EXKLUSIVES-ODER-Tor 406, ein UHD-Tor 404 und ein ODER-Tor 405 auf ein Schieberegister 400 aufgebracht. Das Schieberegister 400 ist identisch mit dem Schieberegister 30. Wie dieses besitzt es sieben Stellen 40O₁ bis 400™, die mit einem Null-Dekodierer 402 verbunden sind sowie mit einem Dekodierer 403 für die Kombination des AbkürzungsSprunges. Die Stellen 40O₄ und 40O₇ sind mit dem BXKIUSIVES-ODER-Tor 401 verbunden. Der Ausgang dieses Tores ist aber nicht direkt mit dem Eingang des UND-Tores 404 verbunden (wie der Ausgang des EXKLUSIVES-ODER-Tores 31 direkt mit dem Eingang des UND-Tores 34 verbunden ist), sondern er ist mit einem Eingang eines EXKHJSIVES-ODER-Tor 407 verbunden. Im übrigen sind die Ausgänge der Dekodierer für die Kombinationen 0 und 77 mit den Toren 405 und 404 in der gleichen Weise verbunden wie bei dem Kreis in Fig. 3· Der einzige Unterschied zwischen dem Verriegelungsfolgengenerator in Fig* 3 und dem Oktettadressenrechner in Fig. 4 besteht darin, daß die Wiedereinfügungsschleife beim Oktettadressenrechner zusätzlich die EXKLUSIVES-ODER-Tore 406 und 407 besitzt.

Das EXKLUSIVES-ODER-Tor 407 empfängt die Folgen F¹ der Klemme 415 und F des EXKLUSIVES-ODER-Tor 401 und erzeugt

609849/0791

Brief vom 23.5.1975 Blatt Yl Dipt.-I ng. C-. Sch lieb«

^an das Deutsche Patentamt, München. Patentanwalt

die Folge !βϊ¹, daß das von 407 ausgehende Fehlersignal E bildet. Dieses Fehlersignal E wird auf einen Fehlerzählkreis 408 aufgebracht und andererseits auf ein UMD-Tor 409, das eventuell vom Zähler 408 ein Signal für Synchronismusverlust erhält. Dieses Signal für Synchronismusverlust entspricht einer vorgegebenen Zahl von Fehlersignalen. Der Ausgang des UND-Tores 4Ο9 ist mit dem zweiten Eingang des EXKLUSIVES-ODER-Ior 406 verbunden.

Im Normalbetrieb, d.h.· im Synchronismus, wird das vom Zähler 408 kommende und auf das UND-Tor 409 aufgebrachte Signal eine Eins sein. Das Aus gangs signal von 409 ist das Fehlersignal:

Das Ausgangssignal des EXKLUSIVES-ODER-Tor 4Ο6 lautet; !'«IH¹ =?

Das Schieberegister 400 ist also genauso wie das Schieberegister 30 des Verriegelungsfolgengenerators in Fig. 3 auf sich selbst zurückgeschleift. Wenn ein Bit F' falsch ist, dann korrigiert sich das System spontan, denn es wird F und nicht F¹ zurückgeführt. Wenn ein Synchronismusverlust eintritt, dann liefert der Zähler 408 eine Null und das Ausgangssignal des EXKIUSIVES-ODER-Tor 4Ο6 ist das Signal F¹. Das Register 4OO nimmt Bits F¹ auf, bis die Folge F wieder gefunden wird.

Der Taktgeber 110 überträgt zu einem Oktettadressenregister 410 die sieben Bits, die den Rang des Zeitintervalles des 2,048 MBit/s-Multiplex-Signales darstellen. Diese sieben Bits werden in die Stellen 41O₁ bis 410„ dieses Adressenregisters eingereiht.

Das Schieberegister 400 speichert nacheinander die sieben Bitwörter, die von den Bits der Yielfaohzeilenverriegelungsfolge abgeleitet sind, die dieses Schieberegister

509849/0791

Brief vom 2 3 · 5 · 1 975 Blatt 18 Dipl.-Ing. G. Schliebs

^an das Deutsche Patentamt, München Patentanwalt

~ 252365Q

empfängt. Aber die nacheinander gespeicherten Wörter gehören nicht zur gleichen Vielfachzeilenverriegelungsfolge, sondern "betreffen 256 ineinander verschachtelte Vielfachzeilenverriegelungsfolgen. Das Schieberegister 400 muß also mit unterteilter Zeit arbeiten. Hierzu ist das Schieberegister einem Pufferspeicher 412 zugeordnet, der 256 Sieben-Bit-Wörter speichern kann. Das Schieberegister 400 ordnet bei jedem Zyklus in den Speicher 412 das Sieben-Bit-Wort ein, das auf denjenigen der 256 verschachteIten Kanäle bezogen ist, der gerade empfangen worden ist, und es zieht aus' dem Speicher.412 das Sieben-Bit-Wort aus, das sich auf den folgenden, dort eingeordneten Kanal bezieht. Im übrigen sind die Stellen 40O₁ bis 400„ über einen Kodewandler 413 und einen selektiven Sperrkreis 414 mit den Stellen 410« bis 41O₁ . des Oktettadressenregisters 410 verbunden. Der Kodewandler 413 hat die Aufgabe, die Sieben-Bit-Kombinationen der VielfachzeilenverrJegelungsfolge, die nicht aufeinanderfolgend sind, in reine Binärkombinationen umzuwandeln, die ihrerseits aufeinanderfolgend sind. Der Kodewandler 413 kann ein Totspeicher sein, der reine Binärzahlen von 0 bis 79 enthält und der vom Schieberegister 400 adressiert wird.

Bs wurde gezeigt, daß je nach der Art der Versehaehtelung, welche die auf den 2,048 MBit/s-Multiplex-Verbindungen übertragenen Oktette erfahren haben, der zweite Teil der Oktettadresse aus 3, 5 oder 7 Bits besteht. Da der auf die Oktette angewandte Vers ehachte lungs plan bekannt ist, ist die 5er, 20er oder 80er-Zeile in der Vielfachzeile von 80 Oktetten bekannt in Abhängigkeit von der Kanalzahl auf den 2,048 MBit/s-Multiplex-Verbindungen. Der Taktgeber 110 des Multiplexers 11 steuert den selektiven Sperrkreis 414 und läßt je nach der Hummer des Multiplexkanala entweder 3 oder 5 oder die maximale Adressenkapazität von 7 Bit durch.

509849/0 791

Brief vom 23.5.1975 Blatt 19 Dipl -Ing. G. Schliefe*

^an das Deutsche Patentamt, München Patentanwalt

Aus dem soeben beschriebenen Aufbau des Oktettadressenrechners 40 ergibt sich, daß das Oktettadressenregister 410 in jedem Moment die Adresse des von den Multiplex-Yerbindungen 2_Q bis 2„ übertragenen Oktetts mit 3, 5 oder 7 Bits entsprechend dem Verschachtelungsschema liefert.

Der Oktettadressenrechner 40 adressiert einen Markierspeicher 50 der Übertragungsanlage im Lesen. Dieser Speicher enthält Markierwörter, die einerseits «umindest einen Zustandebit IE enthalten, der angibt, ob der Datenkanal, auf dem ein Oktett empfangen wird, ein Kanal ist, der sich in der Datenübertragungphase befindet, oder ein Kanal, der sich in der Signalübertragungsphase befindet. Andererseits enthalten die Markierwörter die Korrespondent enadresse, wenn die Datenübertragungsphaee vorliegt, und Bufzeiehenbits, wenn die Signalübertragungsphase vorliegt.

Das Informationsoktett OcI, die Adresse AOc dieses Oktetts und das Markierwort MMa werden sodann über dit Leitung 51 in Sichtung auf die Steuereinheit 52 geschickt. Liegt die Datenübertragungsphase vor, dann wird das Informationsoktett OcI in den Pufferspeicher 53 βIngesohrieben und zwar mit der im Markierspeioher 50 gelesenen Adresse. Hierzu öffnet das Zustandsbit BE des im Speicher 50 gelesenen Markierwortes die fore 54, welche die Multiplex-Verbindung 2q bis 2rj verbinden, die das Informationsoktett OcI zu den Informationseingängen des Pufferspeichers 53 übertragen. Ferner öffnet das Bit BE die Tore 55, welche den Markierspeicher 50 mit den Adressiereingängen dieses Pufferspeichers verbinden.

Befindet sich die Anlage in der Signalübertragungsphase, dann wird ein Signalisieroktett OS, das von der Steuereinheit 52 geliefert wird, in den Pufferspeicher eingeschrieben und zwar mit der Adresse AOo des ankommenden

509849/0 79

Brief vom 23.5.1975 Blatt 20 LJipK-lng. C-. Sdiliebt

an das Deutsche Patentamt, München Patentanwalt

Oktetts. Auf diese Art wird die Signalisierung zum rufenden Teilnehmer übertragen. Hierzu öffnet das Zustands-"bit BE des Markierwortes mit Hilfe des Vorzeichenumkehrers 59 die Tore 56, welche die Steuereinheit mit den Informationseingängen des Pufferspeichers 53, sowie die Tore 57, die den Oktettadressenrechner 40 mit den Adressiereingängen dieses Pufferspeichers verbinden. Um einen Datenkanal von der Signalübertragungsphase in die Datenübertragungsphase übergehen zu lassen und umgekehrt, kann die gerade auftretende Etappe während der Signalübertragungsphase markiert werden, diese Etappe wird durch Eufzeichenbits des Markierwortes angezeigt. Die Steuereinheit 52 schickt zum Markierspeicher 50 ein neues Markierwort, das von der Adresse begleitet wird, mit der es in diesen Speicher eingeschrieben werden soll. Gleichzeitig schickt die Steuereinheit 52 zum Markierspeicher einen Schreibbefehl für ein neues Markierwort mit dieser Adresse. So schreitet die Behandlung einer Verbindung oder einer Trennung zwischen Teilnehmern über die aufeinanderfolgenden Markierwörter hindurch fort.

Das Lesen des Pufferspeichers 53 wird durch den Taktgeber 110 gesteuert. In gleicher Weise, wie bei dem Vielfachzeilenverriegelungsfolgengenerator in 3?ig. 3 beschrieben, werden die ersten Bits der in den Pufferspeicher 53 eingeschriebenen Oktette beim Einschreiben eliminiert und werden beim Lesen durch Bits P einer Vielfachzeilenverriegelungsfolge ersetzt, welche von dem Generator 58 erzeugt wird· Selbstverständlich müssen die Oktette eines gleichen 2,048 MBit/s-Multiplex-Kanals die Bits der Vielfachzeilenverriegelungsfolge übertragen. Da aber am Ausgang alle 2,048 MBit/s-Multiplex-Kanäle in Phasenlage verriegelt sind, ist es nicht notwendig, die Vielfächzeilenverriegelungsfolgenbits in unterteilter Zeit an den

509849/0791

Brief vom 25.5.1975 Blatt 21 Dipl.-Ing. G, Schll.b«

^an das Deutsolle Patentamt, München Patentanwalt

Oktetten anzubringen. Man kann den ersten Bit der Folge an den 256 ausgehenden Multiplex-Kanälen der ersten Zeile anbringen, sodann den zweiten Bit der Folge an den 256 ausgehenden Multiplex-Kanälen der zweiten Zeile und so weiter bis zum 80. Bit der Folge. Die 256 Vielfachzeilenverriegelungsfolgen der Oktette der 256 Multiplexkanalzeilen sind also bei den eingehenden Multiplex-Kanälen außer Phase, dagegen bei den ausgehenden Multiplex-Kanälen in Phase.

Die mit ihren Vielfachzeilenverriegelungsfolgenbits versehenen und parallel auf den 2.048 MBit/s-Multiplex-Verbindungen 102q bis 102„ auftretenden Oktette werden auf einen Demultiplexer 11' aufgebracht. Dieser Demultiplexer wandelt die acht parallelen 2,048 MBit/s-Multiplexsignale 102_Q bis 102„ in 256 serielle Multiplexsignale 101₀ bis 101₂₅₅ mit 64 kBit/s. Der Demultiplexer 11 besitzt den Taktgeber 110 gemeinsam mit dem Multiplexer Außerdem besitzt er einen Parallel-Serien-Wandler 112' und einen Pufferspeicher 111·. In Symmetrie zu den in Fig. 2a gezeigten Kreisen ist angenommen, daß der Multiplexkanal 101_Q im Demultiplexer 113 in fünf elementare Kanäle 103₀ bis 103^ mit jeweils 12,8 kBit/s zerlegt wird. Der MuItiplexkanal 101- wird in gleicher Weise im Demultiplexer 114 in zwanzig elementare Kanäle 104q bis 104.JQ mit jeweils 3,2 kBit/a zerlegt. Schließlieh wird der Multiplexkanal 101g im Demultiplexer 115 in achtzig elementare Kanäle 105_Q bis 105.7g zerlegt mit jeweils 0,8 kBit/s.

Die Demultiplexer 113, 114, 115 besitzen jeweils einen Taktgeber 1130, 1140, 1150 und einen Pufferspeicher 1131, 1141, 1151. Jedem Demultiplexer 113, 114, 115 ist ein Vielfaehzeilenverriegelungs- und Wiederauffindungskreia 123, 124, 125 zugeordnet, der d«m in Fig. 4 beschriebenen

609849/0791

Brief vom 23.5.1975 BI₀H 22 DIpl.-lng. G. Sdiliebs

an das Deutsche Patentamt, München Patentanwalt

Kreis entspricht. Der Ausgang des Kodewandlers des Vielfachzeilenverriegelungs- und Wiederauffindungskreises wird als Adressierregister des Pufferspeichers des Demultiplexers benutzt.

- Patentansprüche -

E098A9/0791

Claims

Brief vom 23.5.1975 Blatt 23 DJpl.-lng. G. Sdilleb«

an das Deutsche Pat ent anrfc , München Patentanwalt

Pat entansprüolie

(Ty Numerische Zeitmultiplex-Übertragungsanlage, gekennzeichnet durch, eine erste Multiplexeinrichtung, in der numerische Datenkanäle erster Ordnung, die Wörter gegebener Bitzahl und unterschiedlicher, aber ineinander aufgehender Zeichenflüsse Übertragen, in einem ersten Zeitmultiplexschritt in numerische Datenkanäle zweiter Ordnung gewandelt werden, die einen zweiten, vorgegebenen Zeiohenfluß aufweisen, durch eine zweite Multiplexeinrichtung, in der die numerischen Datenkanäle zweiter Ordnung in einem zweiten Zeitmultiplexschritt · in numerische Datenkanäle dritter Ordnung gewandelt werden, die einen dritten, vorgegebenen Zeiohenfluß aufweisen, und durch einen numerischen Schaltkreis, der mindestens einen Pufferspeicher besitzt, in dem die Wörter der numerischen Datenkanäle erster Ordnung nach ihrer Verschachtelung in die numerischen Datenkanäle dritter Ordnung mit einer Adresse versehen werden, deren erster Teil von dem Kanal zweiter Ordnung abhängt, den die Fdrter im Kanal dritter Ordnung einnehmen, und deren zweiter Seil von dem Kanal erster Ordnung abhängt, den die Wörter im Kanal zweiter Ordnung einnehmen, wobei die Bits eines gegebenen Banges und der Wörter eines Kanals zweiter Ordnung eine pseudozufällige Folge bekannter Periode bilden und folglieh die Bits eines gegebenen Ranges und der Wörter eines Kanals dritter Ordnung mehrere ineinander verschachtelte pseudozufällige Folgen bilden und wobei der numerische Schaltkreis Mittel besitzt, um die ineinander verschachtelten pseudozufälligen Folgen zu trennen und um aus den Bits, die diese Folgen bilden, den zweiten Teil der Adresse der genannten Wörter abzuleiten.

S09849/0791

Brief vom 23.5.1975 Blatt 24 Dfpl>lng. G. Sdiliebi

^an das Deutsche Patentamt, München Patentanwalt
2. Numerische Zeitmultiplex-Übertragungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß die Wörter gegebener Bitzahl Oktette sind und daß die Bits gegebenen Ranges, die eine pseudozufällige Folge bilden, die ersten Bits der Oktette sind.
3. Numerische Zeitmultiplex-Übertragungsanlage nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die ersten unterschiedlichen, aber ineinander aufgehenden Zeichenflüsse, die im ersten Zeitmultiplexschritt gewandelt werden, die Werte 12,8 , 3,2 und 0,8 kBit/s aufweisen·
4. Numerische Zeitmultiplex-tibertragungsanlage nach Anspruch 1, 2 oder 3» gekennzeichnet durch einen Generator für die pseudozufällige Folge der Periode N, der aus einem Schieberegister mit η Stellen besteht sowie aus einem EXKLUSIVES-ODER-Tor, dessen einer Eingang mit einer Zwischenstelle, dessen anderer Eingang mit der Ausgangsstelle und dessen Ausgang mit der Eingangsstelle des Schieberegisters verbunden ist derart, daß in die Eingangsstelle ein Wiedereinfügungsbit entsprechend der EJKLUSIVES-ODER-Summe aus den Bits der Zwischenstelle und der Ausgangsstelle wieder eingefügt wird, wobei der Generator für die pseudozufällige Folge einen Abkürzungekreis besitzt für die Abkürzung der Periode der Folge von 2ⁿ-1 auf N, der aus einem Dekodierer besteht für ein vorbestimmtes n-Bit-Wort, aus vom Dekodierer gesteuerten Mitteln zur yorzeiehenumkehr des Wiedereinfügungsbits und aus Mitteln, um die Bits der abgekürzten pseudozufälligen Folge in die von den numerischen Kanälen zweiter Ordnung übertragenen Wörter einzufügen und zwar in Form von Bits gegebenen Ranges dieser Wörter.

509849/0791

Brief vom 23ο 5.1 975 Blatt 25 DIpl.-lng. G. SdilUb«

°n α as Deutsche Patentamt, München Patentanwalt
5. numerische Zeitmultiplex-Übertragungsanlage nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der numerische Schaltkreis einen Generator für die pseudozufälligβ Folge der Periode ET besitzt, der aus einem Schieberegister und einem Abkürzungskreis besteht, und daß die Übertragungsanlage außerdem Mittel besitzt, um den Generator für die pseudozufällige Folge zu synchronisieren, ferner einen Kodewandler, um die in den η Stellen des Sohieberegisters befindlichen und von den Bits der pseudozufälligen Folge gebildeten Wörter in Binärwörter zu wandeln, einen mit dem Schieberegister verbundenen Speicher, der mit dem Zeichenfluß der numerischen Datenkanäle dritter Ordnung arbeitet, und sohließlieh Mittel, um vom Schieberegister zum Speicher und umgekehrt die Wörter der pseudozufälligen Folge derart übergehen zu lassen, daß die den numerischen Kanälen zweiter Ordnung entsprechenden pseudozufälligen Folgen wieder zerlegt werden.
6. numerische Zeitmultiplex-tfbertragungsanlage nach einem oder mehreren der Ansprüche 1 bis 5» dadurch gekennzeichnet, daß der numerische Schaltkreis einen Speicher besitzt, der ein Wort Je eingehenden Datenkanal enthält, und daß dieses Wort einerseits mindestens ein Zustandebit enthält, das angibt, ob der zugehörige Datenkanal sich in der Datenübertragungsphase oder in der.Signalübertragungsphase befindet, und andererseits die Adresse des Korrespondenten, wenn die Datenübertragungsphase vorliegt, und Hufzeichenbits, wenn die Signalübertragungephase vorliegt.

509849/0791