DE1537853B1

DE1537853B1 - Schaltungsanordnung fuer eine zyklisch arbeitende elektronische Empfangs-,Auswerte- und Registriereinrichtung zur Verkehrsmessung in einer Fernsprechvermittlung

Info

Publication number: DE1537853B1
Application number: DE19671537853
Authority: DE
Inventors: Saverio Martinelli; De Giorgio Varda
Original assignee: Societa Italiana Telecomunicazioni Siemens SpA
Current assignee: Italtel SpA
Priority date: 1966-10-20
Filing date: 1967-10-20
Publication date: 1969-11-20
Also published as: NL6714236A; AT293490B; BE705402A; US3551598A; GB1187465A; NL157765B; SE335556B; CH469410A

Description

Die Erfindung betrifft eine Schaltungsanordnung für elektronische Geräte eigenen Code. Die bekannfür eine zyklisch arbeitende elektronische Empfangs-, ten Lösungen hierfür sind nicht sehr zuverlässig und Auswerte- und Registriereinrichtung zur Verkehrs- nur sehr begrenzt anwendbar,
messung für mehrere Amtsleitungen in einer Fern- Eine Schaltungsanordnung gemäß der Erfindung

Sprechvermittlung. Bei einer solchen Einrichtung 5 enthält einen Zeitmultiplexschalter (Zeit-Raumwerden Kriterien, die aus den verschiedenen Fern- Vielfachschalter), der die zu prüfenden Amtsleitungen Sprechleitungen kommen und sich z. B. auf Wahl- abwechselnd mit der Empfangs-, Auswertungs- und ziffern, den Anrufzustand, die Gesprächsdauer und ' Registrierungseinrichtung in Verbindung setzt. Diese Daten bezüglich der Gebührenerfassung und der Einrichtung besteht aus einer logischen Steuerschal-Rechnungsstellung beziehen, abwechselnd durch eine ίο tung, auf die ein binärer Phasenzähler für Addition Zeitmultiplexeinrichtung empfangen, ausgewertet, in und Subtraktion folgt, der vier Verzögerungsleitungen einem Durchlaufspeicher gespeichert und auf eine (Umlaufspeicher) und eine logische Zählschaltung Ausgangseinrichtung, z.B. einen Locher, ein Band- enthält und an anderer Stelle beschrieben ist (deutsche aufzeichnungsgerät, ein Register oder einen Über- Patentanmeldung S103905 VDIa/21a¹). Auf den tragungskanal, übertragen, um so eine Dokumentie- 15 Zähler folgt ein Ausgangsregister, das das Ergebnis rung sowie eine Fernsprechverkehrsmessung bezug- der Operationen jedesmal speichert, wenn dieses lieh der verschiedenen Amtsleitungen zu ermöglichen. Ergebnis zu einem Ausgabegerät, ζ. Β. einem Locher, Es ist daher Aufgabe der Erfindung, die in einem weitergeleitet wird.

Fernsprechvermittlungssystem vorhandenen Geräte Die erwähnte logische Steuerschaltung empfängt nicht nur für die Herstellung der Verbindung zwi- 20 nicht nur die von den geprüften Amtsleitungen sehen den Teilnehmern zu verwenden, sondern sie kommenden Signale, sondern auch die Signale vom auch für die Erfassung der Gebühren der einzelnen Ausgang des Phasenzählers, um von Fall zu Fall den ä Teilnehmer (durch Gesprächszählung und Tarif aus- Zustand am Zählerausgang berücksichtigen zu ™ wahl) und außerdem für Verkehrsmessungen auszu- können.

nutzen, welche Geräte Daten für Untersuchungen 25 Die Erfindung wird im folgenden an Hand der zur Verbesserung der Ausnutzung der Fernsprech- Zeichnung näher erläutert, es zeigt
leitungen und der Vermittlungseinrichtungen liefern Fig. 1 ist ein Blockschaltbild eines Ausführungsund dabei sowohl wirtschaftlich als auch genügend beispieles einer Einrichtung gemäß der Erfindung, zuverlässig arbeiten. Fig. 2 die Verteilung der Signale in den Umlauf-

Es sind bereits Geräte bekannt, die die oben- 30 speichern des Phasenzählers,

genannten Aufgaben erfüllen. Gewöhnlich handelt es Fi g. 3 die Abtastung eines ungestörten Signals (d)

sich dabei um elektromechanische Einrichtungen, und eines gestörten Signals (b) durch ein Abtastdie mit Relais, Wählern und Impulszählern arbeiten. signal (k),

Ihre wesentlichsten Nachteile sind: Großer Raum- Fig. 4 eine graphische Darstellung verschiedener

bedarf durch die großen Abmessungen der elektro- 35 Abtastimpulse, die durch einen einzigen Taktgenemechanischen Bauteile, relativ niedere Arbeits- rator erzeugt werden,

geschwindigkeit und hoher Wartungsaufwand, außer- F i g. 5 eine Ausführungsform einer Decoderschal-

dem kann man im allgemeinen ein einzelnes Gerät tung, die die Ausgänge des mehrkanaligen Phasennicht für mehrere Kanäle verwenden, sondern man Zählers mit der logischen Steuerschaltung verbindet, muß für jeden Kanal eine Einheit vorsehen. Auf 40 Fig. 6 ein Schaltbild eines Teiles der logischen Grund dieser Nachteile ist der Anwendungsbereich Steuerschaltung, welcher zur Störungsbeseitigung und solcher Geräte, insbesondere auf Fernwahlanlagen, zur Erzeugung von Taktsignalen zur Impulslängenbeschränkt, messung dient, g

Die Bedienung mehrerer Amtsleitungen nachein- Fig. 7 ein Schaltbild eines Teiles der logischen ™

ander durch eine Zeitmultiplexeinrichtung hat dem- 45 Steuerschaltung, der zur Registrierung des Verbingegenüber den Vorteil, daß die Anzahl der zum dungszustandes dient,

Aufbau von Geräten der obengenannten Art erf order- Fig. 8 ein Schaltbild eines Teiles der logischen

liehen Schaltungsanordnungen erheblich verringert Steuerschaltung, der zur Registrierung der gewählten werden kann, da man mit ein und derselben Schal- Ziffern dient, und

tungsanordnung Informationen, die von verschiede- 50 Fig. 9 ein Schaltbild eines Teiles der logischen nen Amtsleitungen stammen, verarbeiten kann. Ein- Steuerschaltung, der zu einer Uhr gehört,
richtungen dieser Art lohnen sich jedoch nur dann, Die in Fig. 1 dargestellte Schaltungsanordnung

wenn die Abtastung der Amtsleitungen in Verhältnis- enthält zwei Zeitmultiplexgeräte M₁, M₂, durch die mäßig kurzen Zeitabständen erfolgt, die in der Praxis mehrere Adern A₁, A₂... A_n bzw. C₁, C₂. ..C_n höchstens ungefähr 1 ms betragen dürfen. Dies be- 55 von η Amtsleitungen mit einer logischen Schaltung deutet, daß die Geräte während eines Zyklus den RK verbunden sind, die ihrerseits Information über verschiedenen Amtsleitungen nur jeweils für wesent- Anschlüsse C_v, S und R an einen mehrkanaligen lieh kürzere Zeitspannen, nämlich für nur einige Zweirichtungszähler (binären Phasenzähler) CPjB Mikrosekunden, zur Verfügung stehen. liefert. Der Zähler CPB besteht aus einer logischen

Die bekannten elektronischen Zeitmultiplexver- ⁶° Schaltung RC und vier Verzögerungsleitungen L₁, L₂, mittlungsanlagen (siehe z. B. Siemens Zeitschrift, L₃, L₁, die Umlaufspeicher bilden. Die Umlaufspei-37/163, Bd. 2, S. 61 bis 67, und IEEE Transactions eher dienen außer zur Akkumulation der Bits auch on Communication and Electronics vom November als dynamische Speicher, so daß die in den einzelnen 1964, S. 612 bis 620) lassen sich jedoch an die be- Kanälen gezählten Bits fortlaufend in bestimmten kannten elektromechanischen Geräte nur schwierig 65 Zeitabständen am Eingang dieser Umlaufspeicher anpassen. Die Probleme bestehen in erster Linie in erscheinen, bis eine neue Zählung ihren Wert und der Übersetzung der Kriterien von dem durch die ihre Anordnung ändert,
elektromechanischen Geräte gelieferten Code in den Beim Eintreffen eines Impulses T ermöglichen

3 4

Gatter P₁, P₂, P₃, P₄ die Übertragung der an den Phasen der verschiedenen Gruppe auch als »Digital-

Ausgängen des Zählers CPB anliegenden Signale zu filter« bezeichnen. In den zweiten Phasen (2, 12, 22

einem Ausgangsregister RU. An die logische Schal- bis 82) wird ein Signal gezählt (Zeitsignal), das die

tung RK sind eine als Hilfsumlaufspeicher arbeitende Aufgabe hat, die Dauer der in der ersten Phase

Hilfsverzögerungsleitung L₅ und ein Schieberegister 5 abgegriffenen Signale zu messen. Diese Signale, die

R_fs, das als »Register der folgenden Phase« bezeich- vom Zähler CPB abgeleitet werden, beginnen jedes-

net werden kann, angeschlossen. mal, wenn auf der Leitung A ein Spannungssprung

Jeder der vier Umlaufspeicher des Zählers CPB nach Erde auftritt, und sie liefern die Zeitangaben,

enthält ρ Bits, die nacheinander in gleichen und die erforderlich sind, um die Wahlimpulse und

periodisch wiederkehrenden Zeitabständen, den so- io andere Fernsprechkriterien innerhalb der vorge-

genannten Phasen, am Ausgang erscheinen. Jeweils sehenen Toleranzen wieder zu erkennen,

vier gleichzeitig am Ausgang der Umlaufspeicher In den dritten Phasen (3, 13, 23 bis 83) werden

erscheinende Bits entsprechen einer Dezimalzahl K Ziffern registriert, die dem Gesprächszustand ent-

zwischen 1 und 16. Diese Zahl K erscheint zyklisch sprechen. In den anderen sieben Phasen der den

in Zeitabständen, die der Durchlaufzeit der Umlauf- 15 Amtsleitungen zugeteilten Gruppen C₅ werden die

speicher entsprechen, außer wenn an den Eingängen Ziffern der gewählten Nummer gezählt, welche bis

Cp, S und R des Zählers Signale eintreffen. Beim zur Übertragung zum Ausgangsregister RU gespei-

Eintreffen des Signals C_n wird im Speicher in der chert werden.

betreffenden Phase an Stelle der Zahl K die Zahl Beim Empfang von Signalen, die die gewählten

K+l gespeichert, wenn gleichzeitig das Vorzeichen- 20 Ziffern und Fernsprechkriterien betreffen, wird mit

signal S — 1 vorhanden ist, während die Zahl K— 1 einem Zeitmultiplexverfahren gearbeitet, wie es in

gespeichert wird, wenn das Vorzeichensignal S den F i g. 3 dargestellt ist, in dem man mit Hilfe eines

Wert 0 hat. Abtastsignals K den Spannungszustand der Amts-

Das Signal R ist ein Rückstellsignal, das alle 4 Bits leitungen A_t und C₁ in regelmäßigen Zeitabständen,

der betreffenden Phase löscht. 35 z. B. alle 6 ms, abtastet. Alle 6 ms werden also alle

Bei dem beschriebenen Ausführungsbeispiel ent- Amtsleitungen abgefragt, wozu 100 μβ benötigt werhalten die Umlaufspeicher 100 Bits, die jeweils 1 με den. Das Abtastsignal K entsteht durch das Zuvoneinander getrennt sind, so daß die 4 Bits einer sammenfallen des Abtastsignals M_A mit den Abtastbeliebigen Phase i alle 100 μβ am Ausgang er- impulsen φ_ν φ_1ν φ₂₁ bis <p₈₁ der ersten Phasen,
scheinen. Wie Fig. 2 zeigt, sind die im Umlauf- 30 Durch Relaisinduktivitäten, Kontaktprellungen, speicher umlaufenden 100 Bits in zehn Gruppen zu Kondensatorentladungen usw. können Störimpulse je 10 Bits unterteilt. Die ersten neun Gruppen 1C bis entstehen, die eine fehlerhafte Erkennung der Wahl-PC sind einem Verbindungsweg oder einer zu prüfen- impulse und der Fernsprechkriterien verursachen, den Amtsleitung zugeordnet, während die letzte wenn sie mit der Abtastung zusammenfallen. Solche Gruppe 0, die die Bits der Phasen 91 bis 100 ent- 35 Fehler werden durch Kriterien ausgeschaltet, die von hält, zur Realisierung einer sehr genauen Uhr ver- den als »Digitalfilter« bezeichneten ersten Phasen wendet werden, die zur Bestimmung der Gesprächs- jeder Gruppe geliefert werden und das Gerät nicht zeiten dient. auf den von dem Auswahlimpuls übertragenen

Auf Ausgangsleitungen A und C der Zeitmultiplex- Momentanwert, sondern auf das zeitliche Integral gerate M₁ bzw. M₂ treten nacheinander die Span- 40 dieser Impulse ansprechbereit machen, ähnlich wie nungszustände (Batterie oder Erde) der Amtsleitun- bei elektromechanischen Vorrichtungen,
gen A₁ bzw. C₁ auf. Während der ersten zehn Phasen 1 Das Digitalfilter arbeitet nach dem folgenden bis 10 wird die erste Amtsleitung genau für die Prinzip: .Für jedes Abtastsignal K bestimmt die zugeteilte Periode von 10 μβ angeschlossen, während logische Schaltung RK, ob die Zählung nach vorder zweiten zehn Phasen 11 bis 20 wird die zweite 45 wärts (Addition) oder nach rückwärts (Subtraktion) Amtsleitung angeschlossen usw. bis zur neunten und erfolgen soll, was von dem abgetasteten Spannungsletzten Amtsleitung. Hierfür wird der Multiplex- wert »Batteriespannung« oder »Erde« abhängt, schalter durch verschiedene Abtastimpulse gesteuert, Wenn bei der Vorwärtszählung die Zahl 2^m erreicht die alle von einem einzigen Taktgenerator erzeugt wird (m = Anzahl der Umlaufspeicher des Zählers werden. Diese in Fig. 4 dargestellten Impulse be- 50 CPB, welche in den Phasen des Digitalfilters verstehen aus einem Hauptabtastsignal M_A, das die Zeit- wendet werden), wird die Zählung blockiert. Bei der dauer T_A hat und mit dem Zeitabstand T_c auftritt, Rückwärtszählung wird die Zählung blockiert, wenn aus zehn Impulsfolgen C₁, C₂ bis C₁₀, deren Dauer die Zahl 1 erreicht ist. Wenn im Spannungszustand gleich einem Zehntel von T_A und deren zeitlicher der Amtsleitungen keine Veränderungen auftreten, Abstand gleich T_A sind, aus 100 Signalen φ_ν φ₂ 55 befinden sich die Umlaufspeicher oder Verzögerungsbis <p_m, deren Dauer gleich einem Zehntel der Dauer leitungen des Zählers CPB während der ersten Phasen der Impulse C₁ und deren zeitlicher Abstand T_A sind. in einem stabilen Zustand (1 oder 2^m).
Bei dem vorliegenden Ausführungsbeispiel sind T_c Um eine Störung mit Sicherheit von einem Nutz-6 ms und T_A 100 μβ; die Impulse c_t dauern 10 μβ, signalimpuls oder einem tatsächlichen Signalsprung und ihr Abstand beträgt 100 μβ, die Impulse ψ_ι dauern 60 unterscheiden zu können, genügt es, eine Anzahl r 1 μβ, und ihr Abstand beträgt 100 μβ. von Abtastproben, die um 2^m—1 größer ist also die

In den ersten Phasen (1, 11, 21 bis 81) jeder Anzahl s der gestörten Abtastproben, zu entnehmen,

Gruppe (Fig. 2) werden die empfangenen Signale so um eine stabile Einstellung der ersten Phasen in den

analysiert, daß Störungen, die den Impulsen der einen oder anderen stabilen Zustand zu ermöglichen.

Fernsprechkriterien überlagert sind, beseitigt werden; 65 Das Digitalfilter führt eine statistische Auswertung

die Einrichtung arbeitet also wie ein Störbeseitigungs- durch und vermag ein Nutzsignal mit der gleichen

filter. Da die Analyse jedoch durch logische Ver- Sicherheit von einem Störsignal zu unterscheiden

fahren erfolgt, kann man die Bits in den ersten wie Geräte, die auf das Integral der Signale an-

5 6

sprechen. Die Anzahl der verwendeten Umlauf- meter angesehen, das bei Einhaltung der richtigen speicher bestimmt die Anzahl der Abtästpfoben, die Spannung innerhalb der vorgesehenen Toleranzen für eine Fehlerbeseitigung zusätzlich zur Fehler- Signale erzeugt, die später als Wahl-, Ziffernende-, erkennung erforderlich sind, Wahlende- und Gesprächsanfangsimpulse verwendet

Bei dem vorliegenden Beispiel werden hierfür zwei 5 werden. Die Wahlimpulse werden in den entspreder vier Umlaufspeicher des Zählers CPB, in den chenden sieben Phasen zu den Umlaufspeichern gePhasen des Digitalfilters Z, B. die Umlaufspeicher mit sendet, um dort der Reihe nach gespeichert zu werden Verzögerungsleitungen L₁ und L₂, verwendet. den, während die letzten beiden obengenannten Diese Umlaufspeicher nehmen daher in den ersten Signale in den dritten Phasen durch das Register R_fs Phasen den Zustand 1 an, wenn die Leitung A end- io zu den Umlaufspeichern gesendet werden, um den gültig an Erde angeschlossen ist, und den Zähler- Verbindungszustand zu registrieren, stand 4, wenn die Leitung^ endgültig an die Bei der Registrierung der gewählten Ziffern in den

Batteriespannung angeschlossen ist. Wenn z. B. die entsprechenden Phasen entspricht während der Im-Spannung auf der Leitung .4 von Erde auf die pulszahlung eine Ziffer in einer Phase einem Bit in Batteriespannung übergeht, so ergeben sich für die 15 der Verzögerungsleitung L₅. Das Zifiernendesignal Zählerstände, die im folgenden mit Zuständen be- löscht dieses Bit und speichert es im Register R_fs. zeichnet werden, der ersten Phase, die von besonde- Das Ausgangssignal dieses Registers speichert dieses rem Interesse ist, in den aufeinanderfolgenden Ab- Bit in der folgenden Mikrosekunde erneut in L₅ und tastungen die folgenden Werte: 4-3-2-1-1, wie in bereitet die Umlaufspeicher in der folgenden Phase Fig. 3, (a) dargestellt ist. Nimmt man an, daß auf so für den Empfang der nächsten Ziffer vor, die zweite Abtastung eine Störung fällt, bei der die Zum besseren Verständnis dieser Vorgänge wird

Spannung gleich der Batteriespannung oder größer im folgenden der Aufbau der logischen Schaltung Λ ist, so ergeben sich für die Zustände der ersten Phase RK an Hand der F i g. 5 bis 9 erläutert. Der Einfach- ™ die Werte 4-3-4-3-2-1-1, wie in Fig. 3_S (b) darge- heit halber wird die Funktionsbeschreibung auf die stellt ist. äs Vorgänge der zehn Phasen der ersten Gruppe und

Der Übergang 3-4 entsteht durch die Störung, der Phasen, die die Aufgabe einer Uhr erfüllen, nach Abklingen der Störung setzt der Umlaufspeicher beschränkt.

jedoch die Zählung nach rückwärts fort, bis der Die Ausgänge U₁, U₂, U₃, U_i der Umlaufspeicher

Zustand 1 erreicht ist. Sobald der Zustand 1 erreicht L₁, L₂, L₃ bzw. L₄ sind über eine in Fig. 5 dargeist, wird ein Erdsignal abgegeben, und der Span- 30 stellte Bmär-Dezimaldecodierschaltung mit der nungsübergang von Batterie nach Erde wird als logischen Schaltung RK verbunden. Die an den reeller Übergang angesehen, der für die Sendung eines Klemmen U₁, V₁ bis U₁, T7₄ anliegenden Binärsignale Fernsprechkriteriums gültig ist. werden durch die aus UND-Gattern AND^ _D, AND_{2 D}

Das Digitalfilter arbeitet bei Übergängen von Erde bis AND_1?D in Dezimalsignale D₁, D₂ bis D₁₆ umnach Batterie ähnlich und unterscheidet dabei eben- 35 gesetzt. Diese Dezimalsignale werden der logischen falls zwischen einem Störsignal und einem reellen Schaltung RK zugeführt. 77,- ist das Komplement Spannungssprung. Isolierte Störungen, die relativ von 17,-.

weit von einem echten Spannungssprung, entfernt In der Phase 1 wird das Digitalfilter durch eine

sind, werden mit Sicherheit ausgeschaltet, da eine Anordnung realisiert, die vorwärts zählen muß, wenn einzige Abtastung, die auf eine Spannungsänderung 40 die Leitung .4 auf Batteriespannung liegt (A — 1), der Amtsleitung hindeutet, nicht als Nutzsignal- und die stoppt, wenn die Umlaufspeicher des Zählers sprung angesehen werden kann. den Zustand 4 (D₄ — 1) erreichen. Die gleiche An-

Um entscheiden zu können, ob eine Spannungs- Ordnung muß rückwärts zählen, wenn die Leitung A g änderung als Übergang öder Nutzsignalsprung be- auf Erdspannung liegt (A =0), und stoppen, wenn ™ trachtet werden kann, wird die als Hilfsumlauf- 45 die Umlaufspeicher den Zustand 1 (D₁ — 1) erspeicher arbeitende Verzögerungsleitung L₅, die an reichen.

die logische Schaltung RK angeschlossen ist, Die Anordnung arbeitet gemäß den folgenden

zwischengeschaltet werden. Genauer gesagt, wird in logischen Funktionen:

den Umlaufspeicher mit der Leitung L₅ jedesmal _r _ _m . , ■— ~^_M m

dann 1 Bit eingespeichert, wenn das Digitalfilter 50 ^cpi — Ψί^{Α +υ}ι^Α)^ΜΑη> UJ

den stabilen Zustand 4 (Batterie) erreicht, und das 5 = ΌΑ _φι. (2)

Bit wird jedesmal entfernt, wenn das Digitalfilter

den stabilen Zustand 1 (Erde) erreicht. In Wirklich- Das Einschreiben und das Löschen der Bits im

keit handelt es sich dabei um eine Addition oder Hilfsümlaufspeicher L₅ wird durch die folgende Subtraktion eines Bits des Speiehers L₅, der einen 55 logische Gleichung bestimmt: wirklichen Spannungssprüng auf der Leitung;! an- S -(D +V U) (3)

Das Zeitsignal, das während der zweiten Phase Die Sendung eines Bitsignals zum Register R_!s

einsetzt, beginnt immer dann, wenn ein wirklicher wird durch die folgende Gleichung bestimmt: Signalsprung auf der Leitung ,4 nach Erde statt- 60 « _ _m τι λ_ττ v-\ (a\

findet, und zu diesem Zweck wird das Register l?_fs ^fs ~ ^l ⁵ ^Ls "*" ^U^^L^'^ ' W

■Zwiscnengeschaltet, In diesem Register erfolgt das Mit 5_is wird also ganz allgemein das dem Register

Einschreiben eines Bits während der Zeitspanne von R_ts zugeführte Eingangssignal bezeichnet, das in Abeiner Mikrosekunde, die einer Phase zugeteilt ist, hangigkeit von den Signalen, aus denen es erzeugt und dieses Bit erscheint am Ausgang für die ganze 65 wird, und von den logischen Verknüpfungen dieser Dauer und nur für die Dauer der folgenden Phase. Signale verschiedene Werte annehmen kann. Das Signal, das vom Register R_fs für die folgende Das in der Phase 2 realisierte Chronometer schaltet

Phase kommt, wird als Startsignal für ein Chrono- bei jedem zweiten Abtastimpuls M_A weiter, stoppt

beim Zählwert 16, schaltet dann auf O zurück und beginnt diese Zählung jedesmal von neuem, wenn auf der Leitung A ein Spannungssprung nach Erde stattgefunden hat. Dadurch, daß das Chronometer nur vorwärts zählen kann, fallen die Zählsignale C_{p 2} mit den Zählsignalen der Richtung S₂ zusammen. Das Zurückschalten des Chronometers auf 0 und der darauffolgende Beginn der Zählung werden durch gang das Abtastsignal φ_± zugeführt ist. Der Ausgang des UND-Gatters AND_{8 R} ist über ein ODER-Gatter OR_lR mit dem Eingang des Registers R_fs verbunden. Die Gleichung (5) für die Zählung und Richtung der Zählung des Impulschronometers wird durch ein UND-Gatter AND_sR realisiert, dessen Eingängen die Signale M_B, ^₂ und D"₁₆ zugeführt sind und dessen

ein Rückstellsignal R₂ des Zählers CPB bestimmt.

können, ob der Spannungssprung auf der Leitung A nach Erde ein Nutzsignal oder eine Störung ist.

Die logischen Funktionen, die die Anordnung in der Phase 2 ausübt, sind:

₂D~₁₆,

R₂ = R

_ts

ÄM_B φ₂

M_B entspricht dabei zwei Signalen M₀. In F i g. 6 sind die Schaltungen dargestellt, die die obigen Gleichungen (1) bis (6) realisieren. Zur Realisierung der Gleichung (1) werden das

^_{2 16}

Ausgang über das ODER-Gatter OR_Cp an den Ausgang C_p und über das ODER-Gatter OR₃ an den

Dieses Rücksteilsignal muß die Bits, die vom Re- io Ausgang S der logischen Schaltung RK angeschlosgisteri?_is körnen, berücksichtigen, um beurteilen zu sen ist.

Die Gleichung (6) für das Zurückschalten des Chronometers auf Null und für den Start des Chronometers wird durch ein UND-Gatter AND_{9 R} realisiert, an dessen Eingängen das Ausgangssignal des Registers R_fs, das Abtastsignal φ₂, das Signal M₈ und das Zustandsignal ~Ä der Amtsleitung liegen. Der Ausgang dieses UND-Gatters ist über ein ODER-Gatter OjRfl mit dem Ausgang R der logischen ao Schaltung RK verbunden.

Die an den Eingang des Hilfsumlaufspeichers L₅ und den Eingang des Registers R_fs angeschlossenen ODER-Gatter OR_sR bzw. OR_aR haben die Aufgabe, diese Einrichtungen in allen Phasen, in denen sie

Signal .D₁ über einen Inverter I_1R und das Signal Ά 25 benötigt werden, für die logische Schaltung RK zur den beiden Eingängen eines UND-Gatters AND_1R Verfügung zu halten. Die Gatter OR_CP, OR₃ und zugeführt, dessen Ausgang mit einem Eingang eines OR_R haben die Aufgabe, die jeweiligen Ausgänge ODER-Gatters OR_1R verbunden ist. Den beiden für die verschiedenen Phasen mit den Ausgängen Eingängen eines UND-Gatters AND_{2 R} werden das CP, S bzw. R der logischen Schaltung RK zu verSignal D₁ über einen InverterI_2R und das Signal^ 30 binden. Die mit O bezeichneten letzten zehn Einzugeführt; der Ausgang dieses UND-Gatters ist mit gänge dieser Gatter sind für die zur Zeitbestimmung dem zweiten Eingang des ODER-Gatters 0.R₁ ^ ver- dienende Uhr reserviert, auf die noch später eingebunden. Das Ausgangssignal des ODER-Gatters gangen wird.

OR_1R wird einem ersten Eingang eines UND-Gatters In der Phase 3 arbeitet die Anordnung als Speicher

AND_{3 R} zugeführt, an dessen zweitem und drittem 35 für den Verbindungszustand, in dem sie alle mög-Eingang die Signale M_A und Cp₁ liegen. Dieses UND- liehen Gesprächszustände jeweils einem der hierfür Gatter liefert das Signal C„ _v das über ein ODER-Gatter OR_Cp einem Ausgang C_p der logischen
Schaltung zugeführt wird.

Die Gleichung (2) wird durch ein UND-Gatter AND_iR realisiert, deren beiden Eingängen die Abtastsignale <p_t und das Ausgangssignal des UND-Gatters AND_{2 R} zugeführt sind. Der Ausgang des UND-Gatters AND_lR ist über ein ODER-Gatter OR₃ mit einem Ausgang 5 der logischen Schaltung RK verbunden.

vorgesehenen Phasenzustände zuordnet. Dies kann beispielsweise in der folgenden Weise geschehen:

Amtsanschluß frei;

Belegung des Amtsanschlusses; dies wird auf Grund eines Überganges der Spannung auf der Leitung C der betreffenden Amtsleitung nach Erde festgestellt. Der Übergang von D₁ auf D₂ stellt das Register R_fs ein, um die Re-

Die Gleichung (3) für das Einspeichern in den Hilfsumlaufspeicher L₅ wird durch ein UND-Gatter AND_{6 R}, ein ODER-Gatter OR_{2 R} und ein UND-Gatter AND_{7 R} realisiert. Dem UND-Gatter AND_{6 R} werden das SignalD₁, das von der in Fig. 5 dargestellten Decoderschaltung kommt, und ein Signal U₅ vom Ausgang des Hilfsumlaufspeichers L₃ zugeführt. Das ODER-Gatter OR_{2 R} wird durch das Ausgangssignal des UND-Gatters AND_{6 R} und das Signal D₄ gespeist. An den Eingängen des UND-Gatters AND_{7 R} liegt das Ausgangssignal des ODER-Gatters 0i?₂ _R und das Abtastsignal φ_ν das Ausgangssignal des UND-Gatters AND_{7 R} gelangt durch ein ODER-Gatter OR_sR zum Eingang des HilfsumlaufspeichersL₅.

Die Gleichung (4) für das Speichern im Register Rfs wird durch ein Exklusives-ODER-Gatter OE und ein UND-Gatter AND_{8 R} realisiert. An den beiden Eingängen des Gatters OE liegen das Eingangssignal und das Ausgangssignal von L₅. Der Ausgang des Gatters OE ist an den ersten Eingang des UND-Gatters AND_{8 R} angeschlossen, dessen zweitem Ein-

D₃ = gistrierung der gewählten Ziffern einzuleiten;

Wahlende; das Wahlende wird an Hand der Einstellung des Registers R_fs in der Phase 2 festgestellt;

D₄ = Gesprächsanfang; der Gesprächsanfang wird an Hand der Tatsache festgestellt, daß die Spannung der Leitung A für mindestens 130 ms auf Erdspannung übergeht {A = 0);

D₁ = Freiwerden der Amtsleitung; dieser Zustand entspricht einer freien Amtsleitung und wird an Hand des Fehlens der Erdspannung auf der Leitung C erkannt.

Das Vorwärtszählen des Phasenzählers in dieser speziellen Phase hängt vom Vorhandensein der Signale auf den Amtsleitungen und von den Zählwerten in der Chronometerphase ab.

Außer dem Zustand der Äderet der Amtsleitung interessiert auch der Zustand der Ader C, um feststellen zu können, ob die Amtsleitung belegt oder frei ist.

909 547/36

9 10

Das Weiterschalten des Zählers wird durch die Das Signal i?_? ist das Ausgangssignal eines Speifolgende Funktion bestimmt: chers, das das Signal S_c um zwei oder mehr Phasen __ /Tt_n χ ο TTTi χ ρ in¹» versetzt. Eine Speicherung im Huf sumlauf speicher L₅ ^cp3 ⁼ ^ss — <Pz\^CDi + Rf_SACD₂ + R_fsAD₃). erfolgt, wenn ein Bit vom RegisterR_fs eintrifft. Diese

. (7) 5 Speicherung muß in allen entsprechenden Phasen der

Wahlzifferregistrierung gewährleistet sein.

In dieser Gleichung bezieht sich der erste Term in . Die Gleichungen für das Speichern im Hilfsumlauf-

der Klammer auf den Belegungszustand der Amts- speicher L₅ und für die Speicherung im Register R_fs,

leitung, der zweite Term auf das Wahlende und der die in der Phase 3 erfolgt, lauten:

dritte Term auf den Gesprächsanfang. ίο ίο

Die Bits in den Umlaufspeichern werden gelöscht, S_{L 5} = (R_fs + Έ_ί$ U₅) ]>) <ρ₍·, (13)

wenn die Amtsleitung wieder frei wird. Die logische *=*

Gleichung für diese Löschung lautet: S = <p OD (14)

^R3 - (^D2 + ^Dz + ^Di)^c Ψ3 ■ (⁸) ₁₅ pie Gleichung (14) gewährleistet, daß die Ziffern-

Um das Wahlende und, im Falle des Freiwerdens registrierung nur dann beginnt, wenn die entspre-

der Amtsleitung, den Gesprächsanfang anzeigen zu chende Amtsleitung belegt ist, und sie dient für die

können, muß das Chronometer neue Informationen Registrierung der ersten Ziffer. Die Ziffern werden in

über den Verbindungszustand durch das Register R_fs den aufeinanderfolgenden Phasen der Reihe nach

liefern. Dementsprechend wird im Register Rgs ao registriert und zum Übergang von der Registrierung

ein Bit gespeichert, wenn durch das Chronometer einer Ziffer auf die Registrierung der nächsten Ziffer

auf der Ader A ein Übergang nach Erde, der mehr muß ein Bit im Register R_f? gespeichert werden. Die |

als 130 ms dauert, festgestellt wird. Das Speichern Speicherung in diesem Register wird nach der ersten ™

des Bits im Register R_fs erfolgt gemäß der folgenden Ziffer durch das Ziff ernendsignal und durch das Bit

Gleichung: 25 im Hilfsumlaufspeicher L₅ bestimmt. Die zugehörige

c α λ η -τ ■ (c\\ Gleichung lautet:

Sf₃ = cp₂M_B D₁₁A. (9) ^B ■ ■ ω

In den Phasen 4 bis 10, während derer die ge- $fs — Rfc^s ^ <Pi ■ 0-$)

wählten Ziffern registriert werden, werden Ziffern- ^l~ⁱ

signale und Ziffernendesignale empfangen, die in der 30 Hierbei ist R_fc das Ausgangssignal eines Speichers, zweiten Phase registriert wurden, und Signale, die der das Signal S_!c um 2 oder mehr Phasen versetzt, sich auf die Belegung der Amtsleitung beziehen, wie Die registrierten Ziffern werden beim Freiwerden der Löschungsbefehl der in Phase 3 registrierten der Amtsleitung gelöscht, wofür ein besonderes Ziffer. Das Ziffernsignal, das von der Phase 2 kommt, Speicherregister vorgesehen ist, in dem beim Freiist vorhanden, wenn das Chronometer die Anzahl 35 werden der Amtsleitung gespeichert und bei der der Abtastungen (zwischen 3 und 8) gezählt hat, in Wiederkehr der Phase 1 gelöscht wird. Die Gleichundenen auf der Ader A ein tatsächlicher Spannungs- gen für die Speicherung und die Löschung lauten: sprang auf Batteriespannung stattgefunden hat. <j = η flfiY Dieses Signal wird durch die folgende logische r Va i> K) Funktion bestimmt: 40 R_r— φ_±. (17)

Sc — CPzM₃ARf₃ J^ £>,·■ (10) Die Löschung betrifft alle registrierten Ziffern und

^i==a findet demzufolge in allen Phasen statt, die die Zif- »

Hierbei stellen die ersten vier Faktoren das Vor- fernregistrierung betreffen; es gilt die folgende I handensein eines tatsächlichen Spannungsüberganges 45 logische Gleichung: nach Batteriespannung in der Phase 2 sicher, und der 10

Summenterm gewährleistet, daß die Abtastungen in -R_{4 b;s 10} = F₁. ^ φ₁. (18)

die zugeteilten Zeitabschnitte fallen. £=⁴

Das Ziffernendesignal ist vorhanden, wenn das

Chronometer einen Übergang auf Batteriespannung 5o In Fig. 7 sind die Schaltungen dargestellt, die zur feststellt, der langer als 130 ms andauert. In der ent- Realisierung der Gleichungen (7), (8), (9), (14) und sprechenden logischen Funktion (16) dienen. Die Gleichung (7) wird durch ein

c _ μ 4 τ) (λλ\ ODER-Gatter OR_5R realisiert, dessen drei Eingängen

^fc ~ <P2^MB^{A υ}η (¹¹J das Ausgangssignal eines UND-Gatters AND_10R, das

gewährleisten die beiden letzten Faktoren, daß der 55 den ersten Term der logischen Summe bildet, das notwendige Zeitabschnitt durchlaufen wird. Die Re- Ausgangssignal eines UND-Gatters AND_{12 R}, das den gistrierung der Wahlziffern geht abwechselnd in den zweiten Term der Summe bildet, und das Ausgangsentsprechenden Phasen vonstatten, wenn das Ziffern- signal eines UND-Gatters AND_lsR, das den dritten signal und das Signal von dem Hilfsumlaufspeicher L₅ Term bildet, zugeführt sind. Den Eingängen des gleichzeitig vorhanden sind. ^6o UND-Gatters AND_{10 R} sind das Decodersignal D₁

Die Gleichung für die Betätigung des Phasen- und das Signal ü zugeführt, welches einen Spannungszählers lautet: übergang auf der Ader C nach Erde anzeigt. Den

10 Eingängen des UND-Gatters AND_12R sind das Signal

Cp 4 Ms 10 ⁼ ^4 bis ίο ⁼ ^c^5 2 Vi · (12) D₂ vom Decoder, das Signal ü, das einen Spannungs-

i⁼ⁱ 65 übergang nach Erde auf der Ader C anzeigt, das

Hier erscheinen die Abtastungen für die Phasen 4 Signal Z, das einen Spannungsübergang nach Erde bis 10, und es wird berücksichtigt, daß diese Phasen auf der Ader A anzeigt, und das Ausgangssignal des alle bedient werden müssen. Registers R_fs zugeführt. An den Eingängen des UND-

11 12

Gatters AND_13R liegen die Signaled, D₃ und das die ODER-Gatter OR_Cp und OR_S mit den Ausgängen

Ausgangssignal des Registers R_fs. Der Ausgang des C_B und S der logischen Schaltung RK gekoppelt ist.

ODER-Gatters OR_{5 R} ist an einen Eingang eines UND- Der erste Eingang des UND-Gatters AND_{21 R} ist über

Gatters AND_{11 R} angeschlossen, an dessen anderem eine Speicherschaltung R_c mit dem Ausgang des

Eingang das Abtastsignal φ₃ liegt. Der Ausgang die- 5 UND-Gatters AND_{20 R} verbunden, an dem das Zif-

ses UND-Gatters ist über die ODER-Gatter OR_Cl> fernsignal auftritt; der zweite Eingang ist an den Aus-

und OR₃ mit den Ausgängen C₁, und S der logischen gang des ODER-Gatters OR_{9 R} angeschlossen, die die

Schaltung RK verbunden. Abtastsignale φ_ί bis ^₁₀ sammelt, und der dritte Ein-0

Die Gleichung (8) wird durch ein ODER-Gatter gang ist an den Ausgang des Hilfsumlaufspeichers

OR_{6 R} realisiert, an dessen Eingängen die Signale D₂, io L₅ angeschlossen.

D₃ und D₄ liegen und dessen Ausgang mit einem Ein- Die Gleichung (13) für das Speichern im Hilfsgang eines UND-Gatters AND_liR verbunden ist. umlaufspeicher L₅ wird durch ein UND-Gatter Einem zweiten Eingang dieses UND-Gatters ist das AND_{25 R} realisiert, deren beiden Eingängen die AusSignal C zugeführt, das sich auf die Ader C bezieht, gangssignale des ODER-Gatters OR_{8 R} und eines und an einem dritten Eingang liegt das Abtastsignal 15 ODER-Gatters OR_sR zugeführt sind. Ein erster Ein- <p₃. Der Ausgang R₃ des UND-Gatters AND_{U R} ist gang des ODER-Gatters OR_{9 R} ist mit dem Ausgang über das ODER-Gatter OR_R mit dem Ausgang R der des Registers R_fs verbunden, und ein zweiter Einder logischen Schaltung RK verbunden. gang ist an den Ausgang eines UND-Gatters AND_{2i R}

Die Gleichung (9) für das Speichern im Register angeschlossen.

Rfs während der Phase 2 wird durch ein UND-Gatter 20 Ein erster Eingang des UND-Gatters AND_2iR ist

AND_lsR realisiert, dessen Ausgang über das ODER- über eine Inverterschaltung mit dem Ausgang des

Gatter OR_iR mit dem Eingang des Registers R_fs ver- Registers R_fs verbunden, ein zweiter Eingang ist an

bunden ist. Den Eingängen des UND-Gatters AND_{15 R} den Ausgang des Hilfsdurchlauf Speichers L₅ ange-

sind das Abtastsignal φ₂, das Abtastsignal MB des schlossen.

Chronometers, das Signal Ά und das Signal D₁₁ zu- 25 Die Gleichung (15) für die Speicherung im Register

geführt. R_fs bei der Registrierung der Ziffern mit Ausnahme

Die Gleichung (14) wird durch ein UND-Gatter der ersten wird durch ein UND-Gatter AND_{22 R} AND_{17 R} verwirklicht, deren erstem Eingang das Ab- realisiert, dessen erstem Eingang das Ziffernendetastsignal φ₃ und deren zweitem Eingang das Aus- signal vom UND-Gatter AND_{19 R} über eine Speichergangssignal des UND-Gatters AND_{10 R} zugeführt sind. 30 schaltung R_fc zugeführt wird; einem zweiten Eingang Der Ausgang des UND-Gatters AND_11R ist mit dem werden die Abtastsignale vom Ausgang des ODER-Register i?_is gekoppelt, wie in Fig. 8 dargestellt ist. Gatters OR_8R zugeführt. Der Ausgang des UND-

Die Gleichung (16) für das Speichern im Register Gatters AND_{22 R} ist über das ODER-Gatter OR_{4 R}

S_r wird durch ein UND-Gatter AND_{n R} realisiert, mit dem Eingang des Registers R_fs verbunden. Bei

dem das Signal D₁ vom Decoder und das Abtastsignal 35 der Registrierung der ersten Ziffer erfolgt das Spei-

<p₃ zugeführt sind. ehern im Register R_fs dagegen durch das vom UND-

Die Löschung des Registers F_R erfolgt durch das Gatter AND_11R (Fig. 7) kommende Signal, wie be-

Abtastsignal φ_ν das in der ersten Phase auftritt. Das reits erwähnt wurde.

Ausgangssignal des Registers F_Ä, das zur Löschung Die die Ziffernlöschung betreffende Gleichung (18)

der registrierten Wahlziffern dient, wird der in Fig. 8 40 wird durch ein UND-Gatter AND_23R realisiert, des-

dargestellten Schaltungsanordnung zugeführt. sen erstem Eingang das vom Löschungsregister F_R

In Fig. 8 sind die Schaltungen zur Realisierung ((Fig. 7) zugeführt wird; dem zweiten Eingang werder Gleichungen (10), (11), (12), (13), (15) und (18) den die vom ODER-Gatter OR_8R gesammelten Abdargestellt, tastsignale zugeführt. Der Ausgang des UND-Gatters

Die Gleichung (10) wird durch ein UND-Gatter 45 AND_{23 R} ist über das ODER-Gatter OR_R mit dem AND_{18 R}, AND_{20 R} und ein ODER-Gatter OR_1R Ausgang R der logischen Schaltung 2?2t gekoppelt, realisiert. Den Eingängen des UND-Gatters AND_18R Für die Gesprächszeitzählung werden die Signale des ist das Abtastsignal ψ₂, das Abtastsignal M_B des- Taktgebers, der die ganze Anordnung synchronisiert, Chronometers und das auf den Zustand der Amts- mittels des Phasenzählers CPjB, des Registers R_fs und leitung bezogene Signal^ zugeführt. Der Ausgang 5° der in Fig.5 dargestellten Decodierschaltung verdes UND-Gatters AND_{18 R} ist an einen ersten Ein- wendet. Die Genauigkeit der so gebildeten Uhr entgang des UND-Gatters JlJVD₂₀ _R angeschlossen. Den spricht der Genauigkeit des Quarzoszillators, die den Eingängen des ODER-Gatters OR_{7 R} sind die Signale Tatktgeber steuert.

D₃ bis D₈ vom Decoder zugeführt, und der Ausgang Die Uhr arbeitet in den Phasen 91 bis 100. Da die

dieses ODER-Gatters ist mit dem zweiten Eingang 55 Bits jeder Phase in regelmäßigen Zeitabständen am

des UND-Gatters AND_{20 R} verbunden. Der dritte Ein- Ausgang der Umlaufspeicher ankommen, kann man

gang erhält ein Signal vom Register R_f„ nachdem ein z. B. die Abtastsignale der Phase 91 als Muster für

Bit am Eingang des zentralen ODER-Gatters OR±, die Lieferung des Zählsignals C₁, zum Zähler CPB

welches an das in Fig. 7 dargestellte UND-Gatter nehmen. Der Zähler CPB kann in der Phase 91 wie

AND_llR angeschlossen ist, eingetroffen ist. 60 in irgendeiner anderen Phase die Anzahl JV₁ ^ 2_m

Die das Ziffernendesignal betreffende Gleichung zählen, wobei m (z. B. 4) die Anzahl der parallelen

(11) wird durch ein UND-Gatter AND_{19 R} realisiert, Umlaufspeicher ist. Wird der Zustand JV₁ erreicht, so

dessen erstem Eingang das Ausgangssignal des UND- löscht die Decodierschaltung für diesen Zustand die

Gatters 18 R und dessen zweitem Eingang das Signal in dieser Phase vorhandenen Bits und schreibt sie in

D_lt vom Decoder zugeführt sind. 65 das Register R_fs ein, dessen Ausgang in der folgenden

Die Gleichung (12) für die Zählung in den Regi- Phase ein Zählsignal C_p für den Zähler CPB liefert,

strierungsphasen für die Wahlziffern wird durch ein In der Phase 92 tritt nach jeweils JV^Signalen in der

UND-Gatter AND_21R realisiert, dessen Ausgang über Phase 91 ein Zählsignal auf. Wenn in entsprechender

Weise der Zähler in der Phase 92 einmal den Zustand N₂ r^ 2_m erreicht hat, so werden die Bits in gleicher Weise gelöscht und in das Register R_fs eingeschrieben, das ein Zählsignal für die folgende Phase liefert. Auf diese Weise werden in den verschiedenen Phasen die Endzeitabtastsignale der Reihe

ν. gezählt.

Bei dem vorliegenden Ausführungsbeispiel der Erfindung hat das Abtastsignal eine Periodendauer von 100 μ5, und in der 91. Phase werden deshalb zehntausendstel Sekunden gezählt. Die Decodierschaltung für den Zustand 10 löscht in dieser Phase die entsprechenden Bits in den Umlaufspeichern und erzeugt durch das Register R_fs ein Zählsignal für die Phase 92, das tausendstel Sekunden entspricht. Auf ähnliche Weise wiederholt sich der Vorgang für die darauffolgenden Phasen. In der Phase 96, die Zehnern von Sekunden oder Phase 98, die Zehnern von Minuten entsprechen, löscht die Decodierschaltung die Bits, nachdem der Zustand 6 (und nicht wie sonst der Zustand 10) erreicht ist.

Der Teil der logischen Schaltung RK, der mit dem Zähler CPB zusammen arbeitet, ist in Fig. 9 der Einfachheit halber nur für die Phasen 91 und 92 dargestellt. Das Signal φ₉₁, das eine Dauer von 1 μ8 und eine Periode von 100 μβ hat, wird direkt einem Eingang C„ ₈₁ des ODER-Gatters OR_Cp und einem Eingang S_n des ODER-Gatters OR₅ so zugeführt, daß der Zähler CPjB in der Phase 91 jedesmal eine Ziffer weiterzählt, wenn ein Impuls ψ₉₁ eintrifft. Das Löschungssignal für die Bits in der Phase 91 erscheint, wenn ein Signal am Ausgang D₁₀ der Decodierschaltung und ein Impuls <p_B1 anwesend sind. Das Auftreten dieses Löschsignals wird durch die folgende logische Gleichung bestimmt:

7? = _m Ό ί"19Ί

91 τ 91 10 " \ )

Die durch diese Gleichung dargestellte logische Funktion wird durch ein UND-Gatter AND_t8R realisiert, deren einem Eingang das Signal <p_Q1 und deren zweiten Eingang das Signal D₁₀ zugeführt sind. Der Ausgang dieses UND-Gatters ist über das ODER-Gatter OR_R mit dem Ausgang R der logischen Schaltung RK und über das ODER-Gatter OR_iR mit dem Register R_fs gekoppelt.

Die Zählung der tausendstel Sekunden erfolgt in der Phase 92. Damit in der Phase 92 für jeweils zehn Impulse in der Phase 91 ein Impuls gezählt werden kann, muß das Signal für diese Phase vom Register 'Rfs und vom Abtastsignal <p_n2 geliefert werden. Die entsprechende logische Gleichung lautet:

p92

(20)

55

Diese Gleichung wird durch ein UND-Gatter AND_21R realisiert, dessen erstem Eingang das Signal φ_Β2 und dessen zweitem Eingang das Ausgangssignal des Registers R_fs zugeführt sind. Der Ausgang dieses UND-Gatters ist über das ODER-Gatter OR_Cp mit dem Ausgang C_p und über das ODER-Gatter OR$ mit dem Ausgang 5 verbunden.

Die Löschung der Bits in der Phase 92 wird durch die folgende logische Gleichung angegeben:

R₉₂ = D₁₀ <p₉₂R_fs. (21) ^6s

Diese Gleichung wird durch ein UND-Gatter realisiert, dessen erster Eingang mit dem Ausgang des UND-Gatters AND_27R und dessen zweiter Eingang mit dem Ausgang D₁₀ der Decodierschaltung verbunden sind. Der Ausgang des UND-Gatters AND_2aR ist über das ODER-Gatter OR_R mit dem Ausgang R der logischen Schaltung RK und über das ODER-Gatter OR_iR mit dem Register R_fs verbunden.

Die beschriebenen Schaltungen wiederholen sich in entsprechender Weise für die folgenden Phasen mit Ausnahme der Phasen 96 und 98, die Zehnern von Sekunden bzw. von Minuten entsprechen, da man in diesen Phasen die Bits löschen muß, wenn der Zählwert 6 und nicht wenn der Zählwert 10 erreicht ist. Die durch die 4 Bits der verschiedenen Phasen dargestellten Binärzahlen stellen der Reihe nach von Phase 100 bis Phase 91 die Zehner von Stunden, Stunden, Zehner von Minuten, Minuten usw. bis zu zehntausendstel Sekunden dar, wie in Fig. 2 dargestellt ist. Die gleiche Anordnung, die aus den vier GatternP₁, P₂, P₃ und P₄ (Fig. 1) besteht und für die Übertragung der Wahlziffer und der Fernsprechkriterien von den Umlauf speichern des Zählers CPB zum Ausgangsregister RU dient, kann diesem λ Register auch Ziffern, die den Zeiten (Stunden, Mi- ™ nuten, Sekunden) entsprechen und in den Phasen 100 bis 95 gespeichert sind, übertragen. Dies ermöglicht eine direkte Übertragung der genauen Zeitdauer eines bestimmten Vorganges auf dem geprüften Verbindungsweg zum Ausgangsgerät; man kann die genaue Uhr außerdem auch für die Steuerung äußerer Geräte verwenden, z. B. um 20 μ8 dauernde Impulse für die Signale des internationalen Fernschreib-Telegraphencodes zu erhalten.

Wie erwähnt, wird der Phasenzähler und seine Zwischenverbindungen mit dem Register R_fs vom Empfangsmechanismus für die Wahlziffern und von der Uhr für vollkommen verschiedene Zwecke ausgenutzt, so daß sich eine wesentliche Vereinfachung und Verbilligung ergibt. Ein besonderer Vorteil ergibt sich aus der Tatsache, daß das genaue Arbeiten der Uhr ein Zeichen für ein genaues Funktionieren aller Geräte ist, es steht also eine dauernde Kontrolle für das Funktionieren der Anlage zur Verfügung.

Claims

Patentansprüche:

1. Schaltungsanordnung für eine zyklisch arbeitende elektronische Empfangs-, Auswerte- und Registriereinrichtung zur Verkehrsmessung für mehrere Amtsleitungen in einer Fernsprechvermittlung, mit Zeitmultiplexgeräten zum abwechselnden Anschluß der jeweils zu prüfenden Amtsleitung, mit einer logischen Schaltung, die mit dem Ausgang der Zeitmultiplexgeräte verbunden ist und Informationen an einen Phasenzähler liefert, der seinerseits die ausgewerteten Daten über eine Reihe von Gattern an ein Ausgangsregister liefert, wobei die logische Schaltung dem Phasenzähler Zeitzählungs-Steuerkommandos der Dauer der Fernsprechkriterien liefert, um die Wahlziffern betreffenden Impulse von Impulsen anderer Fernsprechvorgänge, wie Informationen bezüglich des Verbindungszustandes und seiner Dauer, unterscheiden zu können, dadurch gekennzeichnet, daß die Umlaufspeicher(L₁ bis L₄) des Phasenzählers (CPB) eine Anzahl ρ Bits enthalten, die in Gruppen (10) aufgeteilt und in aufeinanderfolgenden Zeitabschnitten

(Phasen) angeordnet sind, wobei jeder Amtsleitung (A_t, C₁) eine Gruppe (/C; IC bis 9C) zugeteilt ist, daß während der ersten Phase (^₁, ^₁₁, φ₂₁ bis <p_gl) jeder einer Amtsleitung zugeordneten Gruppe (IC bis 9C) ein Bit gespeichert wird, das anzeigt, ob ein auf der betreffenden Amtsleitung auftretendes Signal ein Nutzsignal ist, daß in der zweiten Phase Bits registriert werden, die die Dauer der abgetasteten Impulse angeben, auf Grund welcher Dauer die Bedeutung der Impulse bestimmbar ist, daß in der dritten Phase Bits registriert werden, die den Verbindungszustand (Amtsleitung frei, Amtsleitung belegt, Wählende) usw.) angeben, und daß in den übrigen Phasen dieser Gruppen (IC bis 9C) die Auswahlziffern der Fernsprechanlage, die an die Amtsleitung angeschlossen ist, registriert werden.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Unterscheidung von Störimpulsen und Fernsprechkriterien in der ersten Phase jeder einer Amtsleitung zugeordneten Gruppe bei jedem Abtastwert des Signals der Amtsleitung durch die logische Schaltung (RK) die Zählung (C„) und das Vorzeichen der Zählung (S; Addition bzw. Subtraktion) für den Zähler (CPB) je nach dem Spannungswert (Batterie oder Erde) des Abtastwertes für eine Vorwärts- oder Rückwärtszählung gesteuert wird, wobei die Vorwärtszählung beendet wird, wenn der Zähler die Zahl 2^m erreicht hat (m = Anzahl der Umlaufspeicher des Phasenzählers, die die Bits enthalten, welche die abgetasteten Signale kontrollieren), während die Rückwärtszählung beendet wird, wenn die Zähler den Wert 1 erreichen, wobei ferner diese Zählwerte erhalten bleiben, solange sich der Zustand der Amtsleitungen nicht ändert, daß ferner eine Änderung der Spannung der Amtsleitung, die für eine Anzahl der Abtastungen, die größer als 2^m—1 ist, in der Phase 1 jeder Gruppe als echter Spannungssprung (Nutzsignal) registriert wird, und daß die Wahrnehmung eines echten Spannungssprunges ein Chronometer starten läßt, das zur Unterscheidung der Länge der die zu prüfenden Fernsprechkriterien bildenden Impulse dient.

3. Schaltungsanordnung nach Anspruchs, dadurch gekennzeichnet, daß das Zählsignal C_n für die erste Phase jeder Gruppe des Phasenzählers (CPB) durch die logische Funktion

= (D₄A

das Signal, das die Zählrichtung (Vorzeichen) angibt, durch die Funktion

⁵⁵

das Signal für die Speicherung in einem Schieberegister für den Start des Chronometers bei einem wirklichen Übergang des Amtsleitungszustandes auf Erde durch die Funktion

StS = (U_SS_LB + V₅Sl₅)Cp₁

dargestellt wird, wobei ψ_χ das Abtastsignal der ersten Phase, M₄ das Abtastsignal der Amtsleitung, A das Signal, das den Spannungszustand der Amtsleitung (Batterie oder Erde) angibt, die Signale D₁, D₂ bis D₁₆ auf einen Dezimalcode umcodiert das Ausgangssignal des Phasenzählers, U₅ das von einem Hilfsumlaufspeicher (L₅) kommende Signal, S_L5 das Signal, das in einen Hilfsumlaufspeicher eintritt und durch die Funktion

Sl₅ = (D₁ + ^ U₅) ,P₁

dargestellt wird, bedeuten.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Dauer der Fernsprechkriterienimpulse von den Abtastimpulsen der Amtsleitung durch ein Signal gemessen wird, das die durch die Bits der zweiten Phase dargestellte Zählung vorwärts zählen läßt, wobei dieses Signal durch die folgende logische Funktion

ausgedrückt wird und ψ₂ das Abtastsignal der Phase 2, M_B dem Signal, das jede zwei Abtastsignale der Amtsleitungen ankommt, und D₁₆ dem Signal entspricht, das die Gegenwart eines Bits in allen Umlaufspeichern des Zählers entsprechend der Phase 2 anzeigt und die Zählung der Bits in der genannten Phase stoppt, daß die Zurückstellung auf 0 und der darauffolgende Start des Zählers durch einen vollständigen Übergang der Spannung der Ader A auf Erde durch ein Signal gesteuert wird, das der logischen Funktion

R₂ = R_1sA-M_B<p₂.

entspricht, wobei R_fs das Signal der folgenden Phase ist, das einem vollständigen Übergang des Signals ~Ä auf Erde entspricht, daß die auf die Auswahlziffern bezogenen Signale durch die logische Funktion

i=3

dargestellt werden und daß die Endziffersignale Sf₀ und Endauswahlsignale S_fs gesandt werden, nachdem das Chronometer im ersten Fall einen Spannungsübergang der Amtsleitung auf Batterie und im zweiten Fall einen Spannungsübergang auf Erde, die länger als 130 μβ dauern, registiert hat, wobei diese Signale durch die Funktionen

Sf_c = Cp₂M₈D₁₁A , S_fs = cp₂M_BD₁₁A~.

dargestellt werden.

5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Registrierung der Auswahlziffern in den letzten sieben Phasen jeder Gruppe bei der Ankunft des Belegungssignals der Amtsleitung in der Phase 3 beginnt und bei der Ankunft der Ziffernsignale von der zweiten Phase anfängt, wobei das Weiterschalten des Phasenzählers durch ein Signal gesteuert wird, das der Gleichung

= O

i bis 10

10

■>Έ·

i=4

entspricht, wobei <p_t die Abtastsignale der Phasen 4 bis 10, R₀ das in der zweiten Phase gespeicherte Ziffernsignal und U₅ das am Ausgang des

909 547/36

Hilfsurnlaufspeichers ist, welches sich aus der Verzögerung des Signals entsprechend der Funktion

= (Rfs

10

ergibt, wobei R_fs das Signal ist, das die Registrierung der Belegung in der dritten Phase anzeigt, und U₅ das Ausgangssignal des Hüfsumläufspeichers ist, und daß die Löschung der Ziffern durch ein Signal erfolgt, das der folgenden Funktion

^4 bis 10 ^{= Ρ}ΤΣ ¹Pi'

entspricht, wobei F_r ein in der dritten Phase gespeichertes Signal ist und dem Zustand der freien Amtsleitung entspricht.

6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in den Phasen der letzten Gruppe (0) durch die logische Schaltung (RK) und durch den Phasenzähler (CPB) die Zeiten bezüglich der Vorgänge des Fernsprechverkehrs registriert werden, wobei in der ersten Phase die in zehntausendstel Sekunden aufeinanderfolgenden Abtastsignale gezählt werden, in der zweiten Phase ein Signal für

jeweils zehn in der ersten Phase gezählte Signale und damit tausendstel Sekunden gezählt werden, in der dritten Phase hundertstel Sekunden, in der vierten Phase zehntel Sekunden usw. bis zur zehnten Phase, in der Zehner von Stunden gezählt werden, z. B. werden in den Phasen, in denen sich die Zeitzählung von der Phase 91 bis zur Phase 100 vollzieht, die Abtastsignale ψ₉₁ gezählt, die eine Periode von einer zehntausendstel Sekunde haben, die Zählung wird gelöscht, wenn der Zähler den Zustand 10 entsprechend der Funktion

— ^Sfs —

10

erreicht, gleichzeitig wird das gleiche Signal zum Register der folgenden Phase (R_sf) so gesandt, daß in der Phase 92 ein Impuls registiert werden kann, wenn die in der Phase 91 gespeicherten Impulse gelöscht werden, wobei das Zählsignal für die Phase 92 durch die Funktion

Cp₉₂ = S₉₂ = 9?₉₂-Rfs

ausgedrückt wird und diese Funktion das Signal Rf₈, das vom Register der folgenden Phase (R_fs) kommt, berücksichtigt wird und in ähnlicher Weise sich die Signale für die Registrierung größerer Zeiteinheiten in den. darauffolgenden Phasen wiederholen.

Hierzu 3 Blatt Zeichnungen