JP4086354B2 - マルチフォーマットビデオエンコーダ - Google Patents
マルチフォーマットビデオエンコーダ Download PDFInfo
- Publication number
- JP4086354B2 JP4086354B2 JP02941998A JP2941998A JP4086354B2 JP 4086354 B2 JP4086354 B2 JP 4086354B2 JP 02941998 A JP02941998 A JP 02941998A JP 2941998 A JP2941998 A JP 2941998A JP 4086354 B2 JP4086354 B2 JP 4086354B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- value
- circuit
- format
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
- H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
- H04N11/143—Encoding means therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
- H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
- H04N11/16—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system
- H04N11/162—Encoding means therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/642—Multi-standard receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/65—Circuits for processing colour signals for synchronous modulators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の属する技術分野】
本発明はRGB信号をNTSC(National Television System Committee)やPAL(Phase Alternation by Line)等の種々のビデオフォーマットでエンコードすることができるマルチフォーマットビデオエンコーダに関する。
【0002】
【従来の技術】
エンコーダはRGB信号より色差信号を生成し、その色差信号をNTSC方式等のビデオフォーマットに基づいて色副搬送波で変調して搬送色信号等を生成する機器である。デジタル化されたRGB信号をデジタル回路によってエンコードするエンコーダでは、次に述べるように三角関数値を記憶するROM(リード・オンリ・メモリ)が設けられていた。例えば13.5MHzでRGB信号が入力されるNTSC方式のエンコーダでは、次式で示されるようにして輝度信号Y及び搬送色信号Cが作成される。
【0003】
Y=0.299R+0.587G+0.114B
C={(B−Y)/2.08}・sin(ωt)+{(R−Y)/1.14}・cos(ωt)
ただし、ωは色副搬送波の周波数をfSCとすると2πfSCであり、NTSC方式ではfSCは3.579545MHzである。
【0004】
上記条件のように、RGB信号が13.5MHzでエンコーダに入力される場合には、sin(ωt)とcos(ωt)については13.5MHzより導き出される周期での値を前記ROMに記憶しておいて、エンコーダは前記ROMよりsin(ωt)とcos(ωt)の値を13.5MHzのクロックで順番に取り出すことにより、上述の式に基づいて搬送色信号Cを作成していた。
【0005】
つまり、上記条件では図6に示すように、エンコーダの13.5MHzの1クロックあたりの色副搬送波の位相Phは360・3.5/132=95.45degとなる。したがって、前記ROMにはsin(ωt)の値としてS0、S1、・・・の値を記憶しておけばよい。cos(ωt)についても図6におけるsin(ωt)とは位相がずれているだけで同様にして値を求めて前記ROMに記憶しておけばよい。そして、クロックごとにS0、S1、・・・の順番で値を取り出して搬送色信号Cを求めていく。
【0006】
色副搬送波の周波数とクロック周波数13.5MHzとの比fSC/13.5MHzは、35/132に一致する。そのため、前記ROMにはsin値として132個のデータS0、S1、・・・、S131を記憶し、S131の次の値には再びS0に戻って取り出していた。このように、前記ROMには色副搬送波の35周期分のデータが記憶されることになる。
【0007】
NTSC方式での以上の関係を図7の左欄に示す。ここで、ワード数とはsin又はcosのいずれか一方について前記ROMに必要な記憶容量であり、1ワードあたりに1個のsin値又はcos値が記憶されている。
【0008】
また、世界のビデオフォーマットには、NTSC、PAL、PAL−M、PAL−N等の種々のフォーマットがあり、搬送色信号を作り出すための色副搬送波の周波数は各方式によって異なっている。そのため、デジタル回路で構成されるとともに各種ビデオフォーマットでエンコードすることができる従来のマルチフォーマットビデオエンコーダでは、各方式で別個にsin値及びcos値を記憶するROMが必要となっていた。
【0009】
例えば、PAL方式では、図7のPAL欄にあるように、色副搬送波の周波数fSCが4.43361875MHzであり、RGB信号が13.5MHzでエンコーダに入力される場合には、周波数の比fSC/13.5MHzは、ほぼ423/1288に一致する。そのため、1クロックあたりの位相は、360・423/1288=118.23degとなり、sin値又はcos値のいずれか一方についてROMに必要なワード数は1288となる。
【0010】
また、PAL−M方式では、色副搬送波の周波数fSCは、3.57561149MHzであり、RGB信号が13.5MHzでエンコーダに入力される場合には、周波数の比fSC/13.5MHzは、ほぼ303/1144に一致する。そのため、1クロックあたりの位相は95.35degとなり、ROMに必要なワード数は1144となる。
【0011】
また、PAL−N方式では、色副搬送波の周波数fSCは、3.58205625MHzであり、RGB信号が13.5MHzでエンコーダに入力される場合には、周波数の比fSC/13.5MHzは、ほぼ173/652に一致する。そのため、1クロックあたりの位相は95.52degとなり、ROMに必要なワード数は652となる。
【0012】
【発明が解決しようとする課題】
したがって、従来のマルチフォーマットビデオエンコーダでは、NTSC、PAL、PAL−M及びPAL−Nに対応するだけでも、各方式によって色副搬送波の周波数fSCが異なっているために、それぞれについて別々にROMを設ける必要があり、合計するとこれらのROMには132+1288+1144+652=3216ワードをsin値として記憶する必要があった。このように、上記従来のマルチフォーマットビデオエンコーダでは、ROMに必要な記憶容量が増大しているためにコストが上昇するという問題があった。
【0013】
また、従来ではエンコードを行うビデオフォーマットに応じてROMにおけるアドレスを分割してそれぞれに三角関数値を記憶するようにしていたが、ビデオフォーマットが異なる領域とは互いに関連がなく、別々のメモリが設けられていると考えることができる。
【0014】
本発明は上記課題を解決するものであり、必要なメモリ容量を縮小したマルチフォーマットビデオエンコーダを提供することを目的とする。また、エンコードする方式の変更等にも簡単に対応することができるようにすることも目的とする。
【0015】
【課題を解決するための手段】
上記課題を解決するために本発明では、RGB信号を複数のビデオフォーマットでエンコードすることができるマルチフォーマットビデオエンコーダにおいて、前記RGB信号より第1、第2の色差信号を出力する手段と、三角関数値を記憶するメモリと、前記ビデオフォーマットに基づいて前記メモリへのアドレスを演算出力するため、ビデオフォーマット設定信号を受けて所望のビデオフォーマットに対応する演算を行うアドレス演算回路と、前記メモリより取り出されるsin値と第1の色差信号を乗算する第1の乗算回路と、前記メモリより取り出されるcos値に基づく値と第2の色差信号を乗算する第2の乗算回路と、前記メモリより出力されたcos値の極性を反転させる反転回路と、ビデオフォーマットに応じて、前記メモリより出力されたcos値を前記第2の乗算回路に直接送るか、前記メモリより出力されたcos値を前記反転回路を経由して前記第2の乗算回路に送るか切換えを行うスイッチと、を備えるとともに、前記アドレス演算回路では前記メモリのアドレスのビット数よりも多いビット数で演算を行なうようにしている。
【0016】
このような構成によると、マルチフォーマットビデオエンコーダはメモリに例えば各々1024ワードのsin値とcos値の三角関数値を記憶している。アドレス演算回路ではビデオフォーマットに基づいて所定の間隔を設けるようにしたアドレスを生成しており、このアドレス演算回路によって生成されたアドレスでsin値及びcos値を前記メモリより取り出す。そして、マルチフォーマットビデオエンコーダは色差信号を出力する手段より出力される色差信号と前記メモリで得られた三角関数値の乗算を乗算回路で行う。これにより、マルチフォーマットビデオエンコーダはビデオフォーマットに基づく色副搬送波の各周波数でエンコードすることができる。本構成では各ビデオフォーマットに対してROMに記憶されている三角関数値を共通にして使用しているので、ビデオフォーマット及びその組合わせに応じてROMの容量を増大する必要がない。
【0017】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照して説明する。図1は本実施形態のマルチフォーマットビデオエンコーダのブロック図である。マルチフォーマットビデオエンコーダにはデジタル化されたそれぞれ8ビットのRGB信号及びNTSCやPAL等のビデオフォーマットを設定する信号Seが入力される。本実施形態では前記RGB信号は周波数が13.5MHzで入力されるものとする。そのため、マルチフォーマットビデオエンコーダは13.5MHzのクロックで動作する。
【0018】
輝度・色差信号生成回路1は前記RGB信号を入力し、輝度信号Yと色差信号B−Y、R−Yを生成する手段である。なお、輝度信号Yについては上述の式に基づいて生成している。色差信号B−Y、R−Yについては上述の式におけるように、すでに色差信号B−Yでは1/2.08に、色差信号R−Yでは1/1.14に振幅を制限している。
【0019】
一方、アドレス演算回路6は信号Seを入力し、後述するように信号Seで特定されるビデオフォーマットに基づいてROM7へのアドレスについて所定の間隔を設ける演算をする。ROM7はアドレス演算回路6より出力されるアドレスの三角関数値を出力する。このとき、ROM7からはsin値とcos値の各三角関数値が取り出される。
【0020】
乗算回路2は、輝度・色差信号生成回路1より出力される色差信号B−Yと、ROM7より取り出されるsin値の乗算をする。また、乗算回路3は、輝度・色差信号生成回路1より出力される色差信号R−Yと、ROM7より取り出されるcos値に基づく値の乗算をする。
【0021】
ただし、ビデオフォーマットがNTSC方式である場合にはスイッチ9が端子a側に固定され、ROM7より出力されるcos値が直接乗算回路3に送られる。これに対して、ビデオフォーマットがPAL方式である場合には、1走査線ごとにスイッチ9が端子a側とb側に切り換わり、端子b側では反転回路8を経由するようにする。これによって、色差信号R−Yについては1走査線ごとに色副搬送波の極性が反転する。
【0022】
加算回路4は乗算回路2、3のそれぞれの乗算結果を加算し、搬送色信号Cを生成する。また、加算回路5は輝度信号Yと搬送色信号Cとを加算して映像信号Vを生成する。したがって、本実施形態のマルチフォーマットビデオエンコーダは、入力されるRGB信号を信号Seによって特定されるビデオフォーマットでエンコードし、輝度信号Y、搬送色信号C及び映像信号Vを出力する。
【0023】
ROM7では図2に示すように、sin値、cos値についてそれぞれ1024ワードの三角関数値が記憶されている。sin値については、図3において曲線Aに示すように、1周期分のsin関数を1024等分し、始点のアドレスを0としてsin値として0を記憶し、順番にアドレスに対応してsin値をROM7(図1参照)に記憶している。
【0024】
これにより、図2及び図3に示すように、特にアドレスが256での値は1となり、アドレスが512での値は0となり、アドレスが768での値は−1となる。また、最終のアドレスである1023では、きわめて0に近い値となっている。
【0025】
cos値については、図3において曲線Bに示すように曲線Aに対して90degの位相差が設けられた波形となっており、アドレスが0での値が1となる。また、アドレスが256での値は0となり、アドレスが512での値は−1となり、アドレスが768での値は0となり、最終のアドレスである1023では、きわめて1に近い値となっている。なお、図3においてアドレスが1024に対応するsin値とcos値についてはアドレスが0でのそれぞれの値と等しくなっている。
【0026】
アドレス演算回路6(図1参照)でのアドレスの演算の原理は次のようになっている。上述のようにマルチフォーマットビデオエンコーダが13.5MHzで動作する場合、ビデオフォーマットがNTSC方式であるときには色副搬送波の周波数fSCが3.579545MHzであり、1024×3.579545/13.5=271.52となり、小数点以下を四捨五入して得られる272を加算値としてクロックごとにアドレスに加えることによってROM7(図1参照)より前述した1クロックあたりの色副搬送波の位相95.45degでのsin値及びcos値に近似した値を得ることができる。このように、アドレス演算回路6では、前記加算値によってアドレスに所定の間隔が設けられる。
【0027】
そして、加算を繰り返すことによりアドレスが1024以上となれば1024を0としてアドレスを求めることによりROM7(図1参照)でsin値及びcos値を取り出すことができる。PAL、PAL−M、PAL−Nでは色副搬送波の周波数fSCが異なるので、前記加算値を変更することにより種々のビデオフォーマットでエンコードすることができるマルチフォーマットビデオエンコーダを実現することができる。
【0028】
しかし、上述のようにアドレスの加算値をROM7(図1参照)と同様に10ビットで設定すると、演算結果に四捨五入にともなう誤差が生じ、加算を繰り返すことにより誤差が蓄積される結果となる。そのため、実際にエンコーダで処理される色副搬送波の周波数EFSCは色副搬送波の周波数fSCと微妙にずれてしまう。
【0029】
そこで、このようなずれを小さくするために、本実施形態ではアドレス演算回路6(図1参照)の内部では多ビットで(ここでは一例として20ビットで)アドレスの演算を行い、最終的にこの演算結果を10ビットのアドレスに変更してROM7(図1参照)に供給するようにしている。
【0030】
図4はアドレス演算回路6の内部構成を示すブロック図である。マルチフォーマットビデオエンコーダの外部より入力されるNTSC方式やPAL方式等のビデオフォーマットを選択する信号Seに基づいて加算値設定回路11は20ビットの加算値nを出力する。NTSC方式が設定されている場合には、加算値として3.579545×220/13.5=278032を出力する。
【0031】
20ビットの加算器12は20ビットのアドレスに加算値nを加算する。そして、フリップフロップ回路(FF)13は加算器12の加算結果を入力し、13.5MHzのクロックCLKに同期して出力する。フリップフロップ回路13の出力は加算器12の一方の入力となる。また、フリップフロップ回路13の出力は20ビットのアドレスであるので、シフト回路14でシフト演算により値を1/1024して10ビットのアドレスに変更してからROM7に供給する。
【0032】
加算器12は前回のアドレスに加算値nを加えていくが、220=1048576で0となるように出力する。したがって、加算結果が例えば1048577となる場合には加算器12の出力を1とする。20ビットの加算器12はこのような動作をするためには、単に桁あふれを無視して20ビットでの加算を行うだけでよい。
【0033】
NTSC方式での以上の関係を図5の左欄に示す。NTSC方式では、色副搬送波の周波数fSCは3.579545MHzであり、マルチフォーマットビデオエンコーダが13.5MHzのクロックで動作するとき、1クロックあたりの色副搬送波の位相は360・3.579545/13.5=95.4545degである。ROM7(図1参照)と同様の10ビットでアドレスの演算をする場合には、クロックごとの加算値は上述のように272となるが、本実施形態のように20ビットで演算をする場合には加算値は278032となる。
【0034】
次に、ビデオフォーマットがPAL方式では、色副搬送波の周波数fSCは4.43361875MHzであり、1クロックあたりの色副搬送波の位相は118.2298degとなる。このとき、10ビットでの加算値は1024×4.43361875/13.5=336.30より小数点以下を四捨五入して336であり、20ビットでの加算値は1048576×4.43361875/13.5=344369.35より、小数点以下を四捨五入して344369である。
【0035】
ビデオフォーマットがPAL−M方式では、色副搬送波の周波数fSCは3.57561149MHzであり、1クロックあたりの色副搬送波の位相は95.3496degとなる。このとき、10ビットでの加算値は同様の計算により271であり、20ビットでの加算値は277726である。
【0036】
ビデオフォーマットがPAL−N方式では、色副搬送波の周波数fSCは3.58205625MHzであり、1クロックあたりの色副搬送波の位相は95.5215degとなる。このとき、10ビットでの加算値は272であり、20ビットでの加算値は278227である。
【0037】
このように、本実施形態のようにアドレス演算回路6(図4)を多ビット(例えば20ビット)でアドレス演算を行うようにしているので、10ビットで演算する場合に比べてエンコードの精度が高くなっている。
【0038】
実際の設計にあたってはビデオフォーマットごとに、10ビットより順に各ビットでアドレスの加算値を求め、その加算値によって規定されるマルチフォーマットビデオエンコーダにおける実際の色副搬送波の周波数EFSCを求め、EFSCとfSCとのずれをdelta=(EFSC−fSC)/fSCで評価した結果に応じて列記し、必要な精度が得られるようなビット数の設定を行う。
【0039】
本実施形態のように20ビットを採用すると、ビデオフォーマットがいずれの方式であっても、ずれdeltaは1ppm程度となり十分な演算精度が得られる。もちろん、25ビット、30ビットとビット数をさらに上げることにより演算精度の向上を図ることができる。
【0040】
以上説明したように本実施形態によれば、ROM7(図1参照)にそれぞれ1024ワードのsin値とcos値を記憶しており、NTSCやPAL等の各種のビデオフォーマットに対しても共通してこれらの三角関数値を利用することができるので、上記従来のマルチフォーマットビデオエンコーダと比較してsin値とcos値のいずれか一方について、必要な記憶容量が3216ワードから1024ワードへと飛躍的に小さくすることができる。そのため、本実施形態ではアドレスを演算するためのアドレス演算回路6が付加されているが、ROM7の記憶容量が小さいのでマルチフォーマットビデオエンコーダを小さくすることができ、コスト低減が可能となる。
【0041】
また、アドレス演算回路6の内部では20ビットでアドレスの演算を行い、その結果得られるアドレスを1/1024してROM7への実際の10ビットのアドレスとしている。これにより、アドレス演算時に生じる色副搬送波の周波数のずれが小さくなり、マルチフォーマットビデオエンコーダは高精度でエンコードを行うことができる。
【0042】
また、マルチフォーマットビデオエンコーダでエンコードを行うビデオフォーマットの追加や変更を行うには、基本的に加算値n(図4参照)の追加や変更等により可能となるので簡単に対処できる。また、特にエンコードを行う変調方式が多い場合でも、ROM7(図1参照)の記憶容量の増大をともなわないので効果的である。なお、入力されるRGB信号が13.5MHz以外である場合には、上述の手法により加算値を決定すれば、マルチフォーマットビデオエンコーダはそのRGB信号の入力に同期してエンコードをすることができる。
【0043】
【発明の効果】
以上説明したように本発明によれば、マルチフォーマットビデオエンコーダは各種ビデオフォーマットに対してもアドレス演算回路でアドレスの演算をしているため、メモリに記憶されている三角関数値を共通で使用できる。そのため、メモリの容量を小さくすることが可能となっている。例えば、マルチフォーマットビデオエンコーダの集積化した回路ではチップサイズが小さくなり、コストの低減を図ることができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態のマルチフォーマットビデオエンコーダのブロック図。
【図2】 そのマルチフォーマットビデオエンコーダのROMのアドレス構成を示す図。
【図3】 そのROMに記憶されている三角関数値をグラフ表示した図。
【図4】 そのマルチフォーマットビデオエンコーダのアドレス演算回路の内部構成を示すブロック図。
【図5】 そのアドレス演算回路での各種ビデオフォーマットと加算値等との関係を示す図。
【図6】 従来のマルチフォーマットビデオエンコーダでのROMに記憶されるデータの一例を示す図。
【図7】 その従来のマルチフォーマットビデオエンコーダでの各種ビデオフォーマットに対して必要な記憶容量等との関係を示す図。
【符号の説明】
1 輝度・色差信号生成回路
2、3 乗算回路
4、5 加算回路
6 アドレス演算回路
7 ROM(リード・オンリ・メモリ)
8 反転回路
9 スイッチ
11 加算値設定回路
12 加算器
13 FF(フリップフロップ回路)
14 シフト回路
C 搬送色信号
V 映像信号
Y 輝度信号
Claims (1)
- RGB信号を複数のビデオフォーマットでエンコードすることができるマルチフォーマットビデオエンコーダにおいて、
前記RGB信号より第1、第2の色差信号を出力する手段と、
三角関数値を記憶するメモリと、
前記ビデオフォーマットに基づいて前記メモリへのアドレスを演算出力するため、ビデオフォーマット設定信号を受けて所望のビデオフォーマットに対応する演算を行うアドレス演算回路と、
前記メモリより取り出されるsin値と第1の色差信号を乗算する第1の乗算回路と、
前記メモリより取り出されるcos値に基づく値と第2の色差信号を乗算する第2の乗算回路と、
前記メモリより出力されたcos値の極性を反転させる反転回路と、
ビデオフォーマットに応じて、前記メモリより出力されたcos値を前記第2の乗算回路に直接送るか、前記メモリより出力されたcos値を前記反転回路を経由して前記第2の乗算回路に送るか切換えを行うスイッチと、
を備えるとともに、前記アドレス演算回路では前記メモリのアドレスのビット数よりも多いビット数で演算を行なうことを特徴とするマルチフォーマットビデオエンコーダ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02941998A JP4086354B2 (ja) | 1998-02-12 | 1998-02-12 | マルチフォーマットビデオエンコーダ |
US09/247,549 US7034894B1 (en) | 1998-02-12 | 1999-02-10 | Digital-to-analog conversion multiple-format video encoder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02941998A JP4086354B2 (ja) | 1998-02-12 | 1998-02-12 | マルチフォーマットビデオエンコーダ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11234694A JPH11234694A (ja) | 1999-08-27 |
JP4086354B2 true JP4086354B2 (ja) | 2008-05-14 |
Family
ID=12275622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02941998A Expired - Fee Related JP4086354B2 (ja) | 1998-02-12 | 1998-02-12 | マルチフォーマットビデオエンコーダ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7034894B1 (ja) |
JP (1) | JP4086354B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001346221A (ja) * | 2000-06-01 | 2001-12-14 | Rohm Co Ltd | ビデオエンコーダ |
US20070242160A1 (en) * | 2006-04-18 | 2007-10-18 | Marvell International Ltd. | Shared memory multi video channel display apparatus and methods |
US8218091B2 (en) * | 2006-04-18 | 2012-07-10 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
US8264610B2 (en) * | 2006-04-18 | 2012-09-11 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
US8284322B2 (en) | 2006-04-18 | 2012-10-09 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
KR101427552B1 (ko) * | 2014-03-31 | 2014-08-07 | (주) 넥스트칩 | 영상 신호 전송 방법 및 장치 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4686520A (en) * | 1983-12-06 | 1987-08-11 | Nippon Gakki Seizo Kabushiki Kaisha | Digital color encoder |
JPH0657066B2 (ja) * | 1984-12-20 | 1994-07-27 | キヤノン株式会社 | カラ−調整装置 |
US4788586A (en) * | 1987-09-24 | 1988-11-29 | Eastman Kodak Company | Controller for adjusting color hue and saturation of images generated from signals in a non-broadcasting video system |
JP2539024B2 (ja) * | 1988-06-30 | 1996-10-02 | 富士通株式会社 | 複合映像信号生成方法 |
US5119176A (en) * | 1990-03-28 | 1992-06-02 | Matsushita Electric Industrial Co., Ltd. | System and method for direct digital conversion of digital component video signals to NTSC signal |
DE69127950T2 (de) * | 1990-10-31 | 1998-05-28 | Hitachi Ltd | Digitale Farbsignal-Verarbeitung mit Taktsignalsteuerung für eine Videokamera |
JP2563692B2 (ja) * | 1991-06-28 | 1996-12-11 | 松下電器産業株式会社 | ディジタル処理によるpal方式映像信号発生装置 |
US5379077A (en) * | 1991-12-12 | 1995-01-03 | Brooktree Corporation | System for and method of, operating upon NTSC and PAL signals |
KR930015760A (ko) * | 1991-12-31 | 1993-07-24 | 강진구 | 텔레비젼모드 자동변환장치 |
JP3033352B2 (ja) * | 1992-08-10 | 2000-04-17 | 日本電気株式会社 | Palエンコーダ |
US5579056A (en) * | 1994-05-03 | 1996-11-26 | Syntek Design Technology Limited | Digital multi-standard TV composite video encoder for high color resolution TV game |
US5638135A (en) * | 1995-04-06 | 1997-06-10 | Ricoh Company, Ltd. | Digital color encoder with improved circuitry |
US5710593A (en) * | 1996-01-22 | 1998-01-20 | Tektronix, Inc. | SCH phase adjustment for digitally synthesized video test signals |
JP3609524B2 (ja) * | 1996-02-29 | 2005-01-12 | 株式会社リコー | デジタルカラーエンコーダ |
JP3953124B2 (ja) * | 1996-05-13 | 2007-08-08 | ローム株式会社 | デジタルカラーエンコーダ |
US5844629A (en) * | 1996-05-30 | 1998-12-01 | Analog Devices, Inc. | Digital-to-analog video encoder with novel equalization |
US6124899A (en) * | 1996-12-06 | 2000-09-26 | Ati International | Method and apparatus for encoding video color information |
-
1998
- 1998-02-12 JP JP02941998A patent/JP4086354B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-10 US US09/247,549 patent/US7034894B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7034894B1 (en) | 2006-04-25 |
JPH11234694A (ja) | 1999-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4086354B2 (ja) | マルチフォーマットビデオエンコーダ | |
US4503453A (en) | Digital method and device for correcting the phase error of a sampled signal as applicable to the correction of television signals | |
US4768015A (en) | A/D converter for video signal | |
US7120204B2 (en) | Waveform generator operable in accordance with a plurality of band limitation characteristics | |
JP2907109B2 (ja) | 撮像装置の色ノイズスライス回路及びその方法 | |
JPH05145900A (ja) | デイジタル映像信号処理装置 | |
JP3033352B2 (ja) | Palエンコーダ | |
JP3861291B2 (ja) | 位相同期方法及び回路 | |
US5889853A (en) | Adjustable-period dual-tone multifrequency generator | |
US5859905A (en) | Cycle-modulating type of dual-tone multifrequency generator | |
US6525781B1 (en) | SECAM video standard chroma modulation circuit | |
US5039987A (en) | Circuit for converting a phase signal to an amplitude signal | |
JPS63139492A (ja) | Acc回路 | |
JP3193681B2 (ja) | 映像信号のディジタル変調装置 | |
JPH09312549A (ja) | レート変換回路 | |
KR960014237B1 (ko) | 디지탈 텔레비젼수상기의 색도변환 회로 | |
JP3550853B2 (ja) | 分周装置 | |
JP2535204B2 (ja) | 色差信号変換回路 | |
KR100238233B1 (ko) | 고체 촬상 소자를 이용한 영상 신호처리 시스템의 색부반송파 발생장치 | |
JPH118857A (ja) | デジタル色復調回路 | |
JP2641207B2 (ja) | カラー画像処理装置 | |
JP2005045674A (ja) | 三角関数波生成装置、色信号出力装置、三角関数波の生成方法および色信号の出力方法 | |
JP2002271755A (ja) | デジタルブランキング信号発生装置 | |
JP2002067386A (ja) | 画像処理装置 | |
JPH07142929A (ja) | ダイレクトディジタル方式シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |