JP4086354B2 - マルチフォーマットビデオエンコーダ - Google Patents
マルチフォーマットビデオエンコーダ Download PDFInfo
- Publication number
- JP4086354B2 JP4086354B2 JP02941998A JP2941998A JP4086354B2 JP 4086354 B2 JP4086354 B2 JP 4086354B2 JP 02941998 A JP02941998 A JP 02941998A JP 2941998 A JP2941998 A JP 2941998A JP 4086354 B2 JP4086354 B2 JP 4086354B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- value
- circuit
- format
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
- H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
- H04N11/143—Encoding means therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
- H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
- H04N11/16—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system
- H04N11/162—Encoding means therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/642—Multi-standard receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/65—Circuits for processing colour signals for synchronous modulators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＲＧＢ信号をＮＴＳＣ（National Television System Committee）やＰＡＬ（Phase Alternation by Line）等の種々のビデオフォーマットでエンコードすることができるマルチフォーマットビデオエンコーダに関する。
【０００２】
【従来の技術】
エンコーダはＲＧＢ信号より色差信号を生成し、その色差信号をＮＴＳＣ方式等のビデオフォーマットに基づいて色副搬送波で変調して搬送色信号等を生成する機器である。デジタル化されたＲＧＢ信号をデジタル回路によってエンコードするエンコーダでは、次に述べるように三角関数値を記憶するＲＯＭ（リード・オンリ・メモリ）が設けられていた。例えば１３．５ＭＨｚでＲＧＢ信号が入力されるＮＴＳＣ方式のエンコーダでは、次式で示されるようにして輝度信号Ｙ及び搬送色信号Ｃが作成される。
【０００３】
Ｙ＝０．２９９Ｒ＋０．５８７Ｇ＋０．１１４Ｂ
Ｃ＝｛（Ｂ−Ｙ）／２．０８｝・ｓｉｎ（ωｔ）＋｛（Ｒ−Ｙ）／１．１４｝・ｃｏｓ（ωｔ）
ただし、ωは色副搬送波の周波数をｆSCとすると２πｆSCであり、ＮＴＳＣ方式ではｆSCは３．５７９５４５ＭＨｚである。
【０００４】
上記条件のように、ＲＧＢ信号が１３．５ＭＨｚでエンコーダに入力される場合には、ｓｉｎ（ωｔ）とｃｏｓ（ωｔ）については１３．５ＭＨｚより導き出される周期での値を前記ＲＯＭに記憶しておいて、エンコーダは前記ＲＯＭよりｓｉｎ（ωｔ）とｃｏｓ（ωｔ）の値を１３．５ＭＨｚのクロックで順番に取り出すことにより、上述の式に基づいて搬送色信号Ｃを作成していた。
【０００５】
つまり、上記条件では図６に示すように、エンコーダの１３．５ＭＨｚの１クロックあたりの色副搬送波の位相Ｐｈは３６０・３．５／１３２＝９５．４５ｄｅｇとなる。したがって、前記ＲＯＭにはｓｉｎ（ωｔ）の値としてＳ０、Ｓ１、・・・の値を記憶しておけばよい。ｃｏｓ（ωｔ）についても図６におけるｓｉｎ（ωｔ）とは位相がずれているだけで同様にして値を求めて前記ＲＯＭに記憶しておけばよい。そして、クロックごとにＳ０、Ｓ１、・・・の順番で値を取り出して搬送色信号Ｃを求めていく。
【０００６】
色副搬送波の周波数とクロック周波数１３．５ＭＨｚとの比ｆSC／１３．５ＭＨｚは、３５／１３２に一致する。そのため、前記ＲＯＭにはｓｉｎ値として１３２個のデータＳ０、Ｓ１、・・・、Ｓ１３１を記憶し、Ｓ１３１の次の値には再びＳ０に戻って取り出していた。このように、前記ＲＯＭには色副搬送波の３５周期分のデータが記憶されることになる。
【０００７】
ＮＴＳＣ方式での以上の関係を図７の左欄に示す。ここで、ワード数とはｓｉｎ又はｃｏｓのいずれか一方について前記ＲＯＭに必要な記憶容量であり、１ワードあたりに１個のｓｉｎ値又はｃｏｓ値が記憶されている。
【０００８】
また、世界のビデオフォーマットには、ＮＴＳＣ、ＰＡＬ、ＰＡＬ−Ｍ、ＰＡＬ−Ｎ等の種々のフォーマットがあり、搬送色信号を作り出すための色副搬送波の周波数は各方式によって異なっている。そのため、デジタル回路で構成されるとともに各種ビデオフォーマットでエンコードすることができる従来のマルチフォーマットビデオエンコーダでは、各方式で別個にｓｉｎ値及びｃｏｓ値を記憶するＲＯＭが必要となっていた。
【０００９】
例えば、ＰＡＬ方式では、図７のＰＡＬ欄にあるように、色副搬送波の周波数ｆSCが４．４３３６１８７５ＭＨｚであり、ＲＧＢ信号が１３．５ＭＨｚでエンコーダに入力される場合には、周波数の比ｆSC／１３．５ＭＨｚは、ほぼ４２３／１２８８に一致する。そのため、１クロックあたりの位相は、３６０・４２３／１２８８＝１１８．２３ｄｅｇとなり、ｓｉｎ値又はｃｏｓ値のいずれか一方についてＲＯＭに必要なワード数は１２８８となる。
【００１０】
また、ＰＡＬ−Ｍ方式では、色副搬送波の周波数ｆSCは、３．５７５６１１４９ＭＨｚであり、ＲＧＢ信号が１３．５ＭＨｚでエンコーダに入力される場合には、周波数の比ｆSC／１３．５ＭＨｚは、ほぼ３０３／１１４４に一致する。そのため、１クロックあたりの位相は９５．３５ｄｅｇとなり、ＲＯＭに必要なワード数は１１４４となる。
【００１１】
また、ＰＡＬ−Ｎ方式では、色副搬送波の周波数ｆSCは、３．５８２０５６２５ＭＨｚであり、ＲＧＢ信号が１３．５ＭＨｚでエンコーダに入力される場合には、周波数の比ｆSC／１３．５ＭＨｚは、ほぼ１７３／６５２に一致する。そのため、１クロックあたりの位相は９５．５２ｄｅｇとなり、ＲＯＭに必要なワード数は６５２となる。
【００１２】
【発明が解決しようとする課題】
したがって、従来のマルチフォーマットビデオエンコーダでは、ＮＴＳＣ、ＰＡＬ、ＰＡＬ−Ｍ及びＰＡＬ−Ｎに対応するだけでも、各方式によって色副搬送波の周波数ｆSCが異なっているために、それぞれについて別々にＲＯＭを設ける必要があり、合計するとこれらのＲＯＭには１３２＋１２８８＋１１４４＋６５２＝３２１６ワードをｓｉｎ値として記憶する必要があった。このように、上記従来のマルチフォーマットビデオエンコーダでは、ＲＯＭに必要な記憶容量が増大しているためにコストが上昇するという問題があった。
【００１３】
また、従来ではエンコードを行うビデオフォーマットに応じてＲＯＭにおけるアドレスを分割してそれぞれに三角関数値を記憶するようにしていたが、ビデオフォーマットが異なる領域とは互いに関連がなく、別々のメモリが設けられていると考えることができる。
【００１４】
本発明は上記課題を解決するものであり、必要なメモリ容量を縮小したマルチフォーマットビデオエンコーダを提供することを目的とする。また、エンコードする方式の変更等にも簡単に対応することができるようにすることも目的とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するために本発明では、RGB信号を複数のビデオフォーマットでエンコードすることができるマルチフォーマットビデオエンコーダにおいて、前記RGB信号より第１、第２の色差信号を出力する手段と、三角関数値を記憶するメモリと、前記ビデオフォーマットに基づいて前記メモリへのアドレスを演算出力するため、ビデオフォーマット設定信号を受けて所望のビデオフォーマットに対応する演算を行うアドレス演算回路と、前記メモリより取り出されるｓｉｎ値と第１の色差信号を乗算する第１の乗算回路と、前記メモリより取り出されるｃｏｓ値に基づく値と第２の色差信号を乗算する第２の乗算回路と、前記メモリより出力されたｃｏｓ値の極性を反転させる反転回路と、ビデオフォーマットに応じて、前記メモリより出力されたｃｏｓ値を前記第２の乗算回路に直接送るか、前記メモリより出力されたｃｏｓ値を前記反転回路を経由して前記第２の乗算回路に送るか切換えを行うスイッチと、を備えるとともに、前記アドレス演算回路では前記メモリのアドレスのビット数よりも多いビット数で演算を行なうようにしている。
【００１６】
このような構成によると、マルチフォーマットビデオエンコーダはメモリに例えば各々１０２４ワードのｓｉｎ値とｃｏｓ値の三角関数値を記憶している。アドレス演算回路ではビデオフォーマットに基づいて所定の間隔を設けるようにしたアドレスを生成しており、このアドレス演算回路によって生成されたアドレスでｓｉｎ値及びｃｏｓ値を前記メモリより取り出す。そして、マルチフォーマットビデオエンコーダは色差信号を出力する手段より出力される色差信号と前記メモリで得られた三角関数値の乗算を乗算回路で行う。これにより、マルチフォーマットビデオエンコーダはビデオフォーマットに基づく色副搬送波の各周波数でエンコードすることができる。本構成では各ビデオフォーマットに対してＲＯＭに記憶されている三角関数値を共通にして使用しているので、ビデオフォーマット及びその組合わせに応じてＲＯＭの容量を増大する必要がない。
【００１７】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照して説明する。図１は本実施形態のマルチフォーマットビデオエンコーダのブロック図である。マルチフォーマットビデオエンコーダにはデジタル化されたそれぞれ８ビットのＲＧＢ信号及びＮＴＳＣやＰＡＬ等のビデオフォーマットを設定する信号Ｓｅが入力される。本実施形態では前記ＲＧＢ信号は周波数が１３．５ＭＨｚで入力されるものとする。そのため、マルチフォーマットビデオエンコーダは１３．５ＭＨｚのクロックで動作する。
【００１８】
輝度・色差信号生成回路１は前記ＲＧＢ信号を入力し、輝度信号Ｙと色差信号Ｂ−Ｙ、Ｒ−Ｙを生成する手段である。なお、輝度信号Ｙについては上述の式に基づいて生成している。色差信号Ｂ−Ｙ、Ｒ−Ｙについては上述の式におけるように、すでに色差信号Ｂ−Ｙでは１／２．０８に、色差信号Ｒ−Ｙでは１／１．１４に振幅を制限している。
【００１９】
一方、アドレス演算回路６は信号Ｓｅを入力し、後述するように信号Ｓｅで特定されるビデオフォーマットに基づいてＲＯＭ７へのアドレスについて所定の間隔を設ける演算をする。ＲＯＭ７はアドレス演算回路６より出力されるアドレスの三角関数値を出力する。このとき、ＲＯＭ７からはｓｉｎ値とｃｏｓ値の各三角関数値が取り出される。
【００２０】
乗算回路２は、輝度・色差信号生成回路１より出力される色差信号Ｂ−Ｙと、ＲＯＭ７より取り出されるｓｉｎ値の乗算をする。また、乗算回路３は、輝度・色差信号生成回路１より出力される色差信号Ｒ−Ｙと、ＲＯＭ７より取り出されるｃｏｓ値に基づく値の乗算をする。
【００２１】
ただし、ビデオフォーマットがＮＴＳＣ方式である場合にはスイッチ９が端子ａ側に固定され、ＲＯＭ７より出力されるｃｏｓ値が直接乗算回路３に送られる。これに対して、ビデオフォーマットがＰＡＬ方式である場合には、１走査線ごとにスイッチ９が端子ａ側とｂ側に切り換わり、端子ｂ側では反転回路８を経由するようにする。これによって、色差信号Ｒ−Ｙについては１走査線ごとに色副搬送波の極性が反転する。
【００２２】
加算回路４は乗算回路２、３のそれぞれの乗算結果を加算し、搬送色信号Ｃを生成する。また、加算回路５は輝度信号Ｙと搬送色信号Ｃとを加算して映像信号Ｖを生成する。したがって、本実施形態のマルチフォーマットビデオエンコーダは、入力されるＲＧＢ信号を信号Ｓｅによって特定されるビデオフォーマットでエンコードし、輝度信号Ｙ、搬送色信号Ｃ及び映像信号Ｖを出力する。
【００２３】
ＲＯＭ７では図２に示すように、ｓｉｎ値、ｃｏｓ値についてそれぞれ１０２４ワードの三角関数値が記憶されている。ｓｉｎ値については、図３において曲線Ａに示すように、１周期分のｓｉｎ関数を１０２４等分し、始点のアドレスを０としてｓｉｎ値として０を記憶し、順番にアドレスに対応してｓｉｎ値をＲＯＭ７（図１参照）に記憶している。
【００２４】
これにより、図２及び図３に示すように、特にアドレスが２５６での値は１となり、アドレスが５１２での値は０となり、アドレスが７６８での値は−１となる。また、最終のアドレスである１０２３では、きわめて０に近い値となっている。
【００２５】
ｃｏｓ値については、図３において曲線Ｂに示すように曲線Ａに対して９０ｄｅｇの位相差が設けられた波形となっており、アドレスが０での値が１となる。また、アドレスが２５６での値は０となり、アドレスが５１２での値は−１となり、アドレスが７６８での値は０となり、最終のアドレスである１０２３では、きわめて１に近い値となっている。なお、図３においてアドレスが１０２４に対応するｓｉｎ値とｃｏｓ値についてはアドレスが０でのそれぞれの値と等しくなっている。
【００２６】
アドレス演算回路６（図１参照）でのアドレスの演算の原理は次のようになっている。上述のようにマルチフォーマットビデオエンコーダが１３．５ＭＨｚで動作する場合、ビデオフォーマットがＮＴＳＣ方式であるときには色副搬送波の周波数ｆSCが３．５７９５４５ＭＨｚであり、１０２４×３．５７９５４５／１３．５＝２７１．５２となり、小数点以下を四捨五入して得られる２７２を加算値としてクロックごとにアドレスに加えることによってＲＯＭ７（図１参照）より前述した１クロックあたりの色副搬送波の位相９５．４５ｄｅｇでのｓｉｎ値及びｃｏｓ値に近似した値を得ることができる。このように、アドレス演算回路６では、前記加算値によってアドレスに所定の間隔が設けられる。
【００２７】
そして、加算を繰り返すことによりアドレスが１０２４以上となれば１０２４を０としてアドレスを求めることによりＲＯＭ７（図１参照）でｓｉｎ値及びｃｏｓ値を取り出すことができる。ＰＡＬ、ＰＡＬ−Ｍ、ＰＡＬ−Ｎでは色副搬送波の周波数ｆSCが異なるので、前記加算値を変更することにより種々のビデオフォーマットでエンコードすることができるマルチフォーマットビデオエンコーダを実現することができる。
【００２８】
しかし、上述のようにアドレスの加算値をＲＯＭ７（図１参照）と同様に１０ビットで設定すると、演算結果に四捨五入にともなう誤差が生じ、加算を繰り返すことにより誤差が蓄積される結果となる。そのため、実際にエンコーダで処理される色副搬送波の周波数ＥＦSCは色副搬送波の周波数ｆSCと微妙にずれてしまう。
【００２９】
そこで、このようなずれを小さくするために、本実施形態ではアドレス演算回路６（図１参照）の内部では多ビットで（ここでは一例として２０ビットで）アドレスの演算を行い、最終的にこの演算結果を１０ビットのアドレスに変更してＲＯＭ７（図１参照）に供給するようにしている。
【００３０】
図４はアドレス演算回路６の内部構成を示すブロック図である。マルチフォーマットビデオエンコーダの外部より入力されるＮＴＳＣ方式やＰＡＬ方式等のビデオフォーマットを選択する信号Ｓｅに基づいて加算値設定回路１１は２０ビットの加算値ｎを出力する。ＮＴＳＣ方式が設定されている場合には、加算値として３．５７９５４５×２20／１３．５＝２７８０３２を出力する。
【００３１】
２０ビットの加算器１２は２０ビットのアドレスに加算値ｎを加算する。そして、フリップフロップ回路（ＦＦ）１３は加算器１２の加算結果を入力し、１３．５ＭＨｚのクロックＣＬＫに同期して出力する。フリップフロップ回路１３の出力は加算器１２の一方の入力となる。また、フリップフロップ回路１３の出力は２０ビットのアドレスであるので、シフト回路１４でシフト演算により値を１／１０２４して１０ビットのアドレスに変更してからＲＯＭ７に供給する。
【００３２】
加算器１２は前回のアドレスに加算値ｎを加えていくが、２20＝１０４８５７６で０となるように出力する。したがって、加算結果が例えば１０４８５７７となる場合には加算器１２の出力を１とする。２０ビットの加算器１２はこのような動作をするためには、単に桁あふれを無視して２０ビットでの加算を行うだけでよい。
【００３３】
ＮＴＳＣ方式での以上の関係を図５の左欄に示す。ＮＴＳＣ方式では、色副搬送波の周波数ｆSCは３．５７９５４５ＭＨｚであり、マルチフォーマットビデオエンコーダが１３．５ＭＨｚのクロックで動作するとき、１クロックあたりの色副搬送波の位相は３６０・３．５７９５４５／１３．５＝９５．４５４５ｄｅｇである。ＲＯＭ７（図１参照）と同様の１０ビットでアドレスの演算をする場合には、クロックごとの加算値は上述のように２７２となるが、本実施形態のように２０ビットで演算をする場合には加算値は２７８０３２となる。
【００３４】
次に、ビデオフォーマットがＰＡＬ方式では、色副搬送波の周波数ｆSCは４．４３３６１８７５ＭＨｚであり、１クロックあたりの色副搬送波の位相は１１８．２２９８ｄｅｇとなる。このとき、１０ビットでの加算値は１０２４×４．４３３６１８７５／１３．５＝３３６．３０より小数点以下を四捨五入して３３６であり、２０ビットでの加算値は１０４８５７６×４．４３３６１８７５／１３．５＝３４４３６９．３５より、小数点以下を四捨五入して３４４３６９である。
【００３５】
ビデオフォーマットがＰＡＬ−Ｍ方式では、色副搬送波の周波数ｆSCは３．５７５６１１４９ＭＨｚであり、１クロックあたりの色副搬送波の位相は９５．３４９６ｄｅｇとなる。このとき、１０ビットでの加算値は同様の計算により２７１であり、２０ビットでの加算値は２７７７２６である。
【００３６】
ビデオフォーマットがＰＡＬ−Ｎ方式では、色副搬送波の周波数ｆSCは３．５８２０５６２５ＭＨｚであり、１クロックあたりの色副搬送波の位相は９５．５２１５ｄｅｇとなる。このとき、１０ビットでの加算値は２７２であり、２０ビットでの加算値は２７８２２７である。
【００３７】
このように、本実施形態のようにアドレス演算回路６（図４）を多ビット（例えば２０ビット）でアドレス演算を行うようにしているので、１０ビットで演算する場合に比べてエンコードの精度が高くなっている。
【００３８】
実際の設計にあたってはビデオフォーマットごとに、１０ビットより順に各ビットでアドレスの加算値を求め、その加算値によって規定されるマルチフォーマットビデオエンコーダにおける実際の色副搬送波の周波数ＥＦSCを求め、ＥＦSCとｆSCとのずれをｄｅｌｔａ＝（ＥＦSC−ｆSC）／ｆSCで評価した結果に応じて列記し、必要な精度が得られるようなビット数の設定を行う。
【００３９】
本実施形態のように２０ビットを採用すると、ビデオフォーマットがいずれの方式であっても、ずれｄｅｌｔａは１ｐｐｍ程度となり十分な演算精度が得られる。もちろん、２５ビット、３０ビットとビット数をさらに上げることにより演算精度の向上を図ることができる。
【００４０】
以上説明したように本実施形態によれば、ＲＯＭ７（図１参照）にそれぞれ１０２４ワードのｓｉｎ値とｃｏｓ値を記憶しており、ＮＴＳＣやＰＡＬ等の各種のビデオフォーマットに対しても共通してこれらの三角関数値を利用することができるので、上記従来のマルチフォーマットビデオエンコーダと比較してｓｉｎ値とｃｏｓ値のいずれか一方について、必要な記憶容量が３２１６ワードから１０２４ワードへと飛躍的に小さくすることができる。そのため、本実施形態ではアドレスを演算するためのアドレス演算回路６が付加されているが、ＲＯＭ７の記憶容量が小さいのでマルチフォーマットビデオエンコーダを小さくすることができ、コスト低減が可能となる。
【００４１】
また、アドレス演算回路６の内部では２０ビットでアドレスの演算を行い、その結果得られるアドレスを１／１０２４してＲＯＭ７への実際の１０ビットのアドレスとしている。これにより、アドレス演算時に生じる色副搬送波の周波数のずれが小さくなり、マルチフォーマットビデオエンコーダは高精度でエンコードを行うことができる。
【００４２】
また、マルチフォーマットビデオエンコーダでエンコードを行うビデオフォーマットの追加や変更を行うには、基本的に加算値ｎ（図４参照）の追加や変更等により可能となるので簡単に対処できる。また、特にエンコードを行う変調方式が多い場合でも、ＲＯＭ７（図１参照）の記憶容量の増大をともなわないので効果的である。なお、入力されるＲＧＢ信号が１３．５ＭＨｚ以外である場合には、上述の手法により加算値を決定すれば、マルチフォーマットビデオエンコーダはそのＲＧＢ信号の入力に同期してエンコードをすることができる。
【００４３】
【発明の効果】
以上説明したように本発明によれば、マルチフォーマットビデオエンコーダは各種ビデオフォーマットに対してもアドレス演算回路でアドレスの演算をしているため、メモリに記憶されている三角関数値を共通で使用できる。そのため、メモリの容量を小さくすることが可能となっている。例えば、マルチフォーマットビデオエンコーダの集積化した回路ではチップサイズが小さくなり、コストの低減を図ることができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態のマルチフォーマットビデオエンコーダのブロック図。
【図２】 そのマルチフォーマットビデオエンコーダのＲＯＭのアドレス構成を示す図。
【図３】 そのＲＯＭに記憶されている三角関数値をグラフ表示した図。
【図４】 そのマルチフォーマットビデオエンコーダのアドレス演算回路の内部構成を示すブロック図。
【図５】 そのアドレス演算回路での各種ビデオフォーマットと加算値等との関係を示す図。
【図６】 従来のマルチフォーマットビデオエンコーダでのＲＯＭに記憶されるデータの一例を示す図。
【図７】 その従来のマルチフォーマットビデオエンコーダでの各種ビデオフォーマットに対して必要な記憶容量等との関係を示す図。
【符号の説明】
１ 輝度・色差信号生成回路
２、３ 乗算回路
４、５ 加算回路
６ アドレス演算回路
７ ＲＯＭ（リード・オンリ・メモリ）
８ 反転回路
９ スイッチ
１１ 加算値設定回路
１２ 加算器
１３ ＦＦ（フリップフロップ回路）
１４ シフト回路
Ｃ 搬送色信号
Ｖ 映像信号
Ｙ 輝度信号
【発明の属する技術分野】
本発明はＲＧＢ信号をＮＴＳＣ（National Television System Committee）やＰＡＬ（Phase Alternation by Line）等の種々のビデオフォーマットでエンコードすることができるマルチフォーマットビデオエンコーダに関する。
【０００２】
【従来の技術】
エンコーダはＲＧＢ信号より色差信号を生成し、その色差信号をＮＴＳＣ方式等のビデオフォーマットに基づいて色副搬送波で変調して搬送色信号等を生成する機器である。デジタル化されたＲＧＢ信号をデジタル回路によってエンコードするエンコーダでは、次に述べるように三角関数値を記憶するＲＯＭ（リード・オンリ・メモリ）が設けられていた。例えば１３．５ＭＨｚでＲＧＢ信号が入力されるＮＴＳＣ方式のエンコーダでは、次式で示されるようにして輝度信号Ｙ及び搬送色信号Ｃが作成される。
【０００３】
Ｙ＝０．２９９Ｒ＋０．５８７Ｇ＋０．１１４Ｂ
Ｃ＝｛（Ｂ−Ｙ）／２．０８｝・ｓｉｎ（ωｔ）＋｛（Ｒ−Ｙ）／１．１４｝・ｃｏｓ（ωｔ）
ただし、ωは色副搬送波の周波数をｆSCとすると２πｆSCであり、ＮＴＳＣ方式ではｆSCは３．５７９５４５ＭＨｚである。
【０００４】
上記条件のように、ＲＧＢ信号が１３．５ＭＨｚでエンコーダに入力される場合には、ｓｉｎ（ωｔ）とｃｏｓ（ωｔ）については１３．５ＭＨｚより導き出される周期での値を前記ＲＯＭに記憶しておいて、エンコーダは前記ＲＯＭよりｓｉｎ（ωｔ）とｃｏｓ（ωｔ）の値を１３．５ＭＨｚのクロックで順番に取り出すことにより、上述の式に基づいて搬送色信号Ｃを作成していた。
【０００５】
つまり、上記条件では図６に示すように、エンコーダの１３．５ＭＨｚの１クロックあたりの色副搬送波の位相Ｐｈは３６０・３．５／１３２＝９５．４５ｄｅｇとなる。したがって、前記ＲＯＭにはｓｉｎ（ωｔ）の値としてＳ０、Ｓ１、・・・の値を記憶しておけばよい。ｃｏｓ（ωｔ）についても図６におけるｓｉｎ（ωｔ）とは位相がずれているだけで同様にして値を求めて前記ＲＯＭに記憶しておけばよい。そして、クロックごとにＳ０、Ｓ１、・・・の順番で値を取り出して搬送色信号Ｃを求めていく。
【０００６】
色副搬送波の周波数とクロック周波数１３．５ＭＨｚとの比ｆSC／１３．５ＭＨｚは、３５／１３２に一致する。そのため、前記ＲＯＭにはｓｉｎ値として１３２個のデータＳ０、Ｓ１、・・・、Ｓ１３１を記憶し、Ｓ１３１の次の値には再びＳ０に戻って取り出していた。このように、前記ＲＯＭには色副搬送波の３５周期分のデータが記憶されることになる。
【０００７】
ＮＴＳＣ方式での以上の関係を図７の左欄に示す。ここで、ワード数とはｓｉｎ又はｃｏｓのいずれか一方について前記ＲＯＭに必要な記憶容量であり、１ワードあたりに１個のｓｉｎ値又はｃｏｓ値が記憶されている。
【０００８】
また、世界のビデオフォーマットには、ＮＴＳＣ、ＰＡＬ、ＰＡＬ−Ｍ、ＰＡＬ−Ｎ等の種々のフォーマットがあり、搬送色信号を作り出すための色副搬送波の周波数は各方式によって異なっている。そのため、デジタル回路で構成されるとともに各種ビデオフォーマットでエンコードすることができる従来のマルチフォーマットビデオエンコーダでは、各方式で別個にｓｉｎ値及びｃｏｓ値を記憶するＲＯＭが必要となっていた。
【０００９】
例えば、ＰＡＬ方式では、図７のＰＡＬ欄にあるように、色副搬送波の周波数ｆSCが４．４３３６１８７５ＭＨｚであり、ＲＧＢ信号が１３．５ＭＨｚでエンコーダに入力される場合には、周波数の比ｆSC／１３．５ＭＨｚは、ほぼ４２３／１２８８に一致する。そのため、１クロックあたりの位相は、３６０・４２３／１２８８＝１１８．２３ｄｅｇとなり、ｓｉｎ値又はｃｏｓ値のいずれか一方についてＲＯＭに必要なワード数は１２８８となる。
【００１０】
また、ＰＡＬ−Ｍ方式では、色副搬送波の周波数ｆSCは、３．５７５６１１４９ＭＨｚであり、ＲＧＢ信号が１３．５ＭＨｚでエンコーダに入力される場合には、周波数の比ｆSC／１３．５ＭＨｚは、ほぼ３０３／１１４４に一致する。そのため、１クロックあたりの位相は９５．３５ｄｅｇとなり、ＲＯＭに必要なワード数は１１４４となる。
【００１１】
また、ＰＡＬ−Ｎ方式では、色副搬送波の周波数ｆSCは、３．５８２０５６２５ＭＨｚであり、ＲＧＢ信号が１３．５ＭＨｚでエンコーダに入力される場合には、周波数の比ｆSC／１３．５ＭＨｚは、ほぼ１７３／６５２に一致する。そのため、１クロックあたりの位相は９５．５２ｄｅｇとなり、ＲＯＭに必要なワード数は６５２となる。
【００１２】
【発明が解決しようとする課題】
したがって、従来のマルチフォーマットビデオエンコーダでは、ＮＴＳＣ、ＰＡＬ、ＰＡＬ−Ｍ及びＰＡＬ−Ｎに対応するだけでも、各方式によって色副搬送波の周波数ｆSCが異なっているために、それぞれについて別々にＲＯＭを設ける必要があり、合計するとこれらのＲＯＭには１３２＋１２８８＋１１４４＋６５２＝３２１６ワードをｓｉｎ値として記憶する必要があった。このように、上記従来のマルチフォーマットビデオエンコーダでは、ＲＯＭに必要な記憶容量が増大しているためにコストが上昇するという問題があった。
【００１３】
また、従来ではエンコードを行うビデオフォーマットに応じてＲＯＭにおけるアドレスを分割してそれぞれに三角関数値を記憶するようにしていたが、ビデオフォーマットが異なる領域とは互いに関連がなく、別々のメモリが設けられていると考えることができる。
【００１４】
本発明は上記課題を解決するものであり、必要なメモリ容量を縮小したマルチフォーマットビデオエンコーダを提供することを目的とする。また、エンコードする方式の変更等にも簡単に対応することができるようにすることも目的とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するために本発明では、RGB信号を複数のビデオフォーマットでエンコードすることができるマルチフォーマットビデオエンコーダにおいて、前記RGB信号より第１、第２の色差信号を出力する手段と、三角関数値を記憶するメモリと、前記ビデオフォーマットに基づいて前記メモリへのアドレスを演算出力するため、ビデオフォーマット設定信号を受けて所望のビデオフォーマットに対応する演算を行うアドレス演算回路と、前記メモリより取り出されるｓｉｎ値と第１の色差信号を乗算する第１の乗算回路と、前記メモリより取り出されるｃｏｓ値に基づく値と第２の色差信号を乗算する第２の乗算回路と、前記メモリより出力されたｃｏｓ値の極性を反転させる反転回路と、ビデオフォーマットに応じて、前記メモリより出力されたｃｏｓ値を前記第２の乗算回路に直接送るか、前記メモリより出力されたｃｏｓ値を前記反転回路を経由して前記第２の乗算回路に送るか切換えを行うスイッチと、を備えるとともに、前記アドレス演算回路では前記メモリのアドレスのビット数よりも多いビット数で演算を行なうようにしている。
【００１６】
このような構成によると、マルチフォーマットビデオエンコーダはメモリに例えば各々１０２４ワードのｓｉｎ値とｃｏｓ値の三角関数値を記憶している。アドレス演算回路ではビデオフォーマットに基づいて所定の間隔を設けるようにしたアドレスを生成しており、このアドレス演算回路によって生成されたアドレスでｓｉｎ値及びｃｏｓ値を前記メモリより取り出す。そして、マルチフォーマットビデオエンコーダは色差信号を出力する手段より出力される色差信号と前記メモリで得られた三角関数値の乗算を乗算回路で行う。これにより、マルチフォーマットビデオエンコーダはビデオフォーマットに基づく色副搬送波の各周波数でエンコードすることができる。本構成では各ビデオフォーマットに対してＲＯＭに記憶されている三角関数値を共通にして使用しているので、ビデオフォーマット及びその組合わせに応じてＲＯＭの容量を増大する必要がない。
【００１７】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照して説明する。図１は本実施形態のマルチフォーマットビデオエンコーダのブロック図である。マルチフォーマットビデオエンコーダにはデジタル化されたそれぞれ８ビットのＲＧＢ信号及びＮＴＳＣやＰＡＬ等のビデオフォーマットを設定する信号Ｓｅが入力される。本実施形態では前記ＲＧＢ信号は周波数が１３．５ＭＨｚで入力されるものとする。そのため、マルチフォーマットビデオエンコーダは１３．５ＭＨｚのクロックで動作する。
【００１８】
輝度・色差信号生成回路１は前記ＲＧＢ信号を入力し、輝度信号Ｙと色差信号Ｂ−Ｙ、Ｒ−Ｙを生成する手段である。なお、輝度信号Ｙについては上述の式に基づいて生成している。色差信号Ｂ−Ｙ、Ｒ−Ｙについては上述の式におけるように、すでに色差信号Ｂ−Ｙでは１／２．０８に、色差信号Ｒ−Ｙでは１／１．１４に振幅を制限している。
【００１９】
一方、アドレス演算回路６は信号Ｓｅを入力し、後述するように信号Ｓｅで特定されるビデオフォーマットに基づいてＲＯＭ７へのアドレスについて所定の間隔を設ける演算をする。ＲＯＭ７はアドレス演算回路６より出力されるアドレスの三角関数値を出力する。このとき、ＲＯＭ７からはｓｉｎ値とｃｏｓ値の各三角関数値が取り出される。
【００２０】
乗算回路２は、輝度・色差信号生成回路１より出力される色差信号Ｂ−Ｙと、ＲＯＭ７より取り出されるｓｉｎ値の乗算をする。また、乗算回路３は、輝度・色差信号生成回路１より出力される色差信号Ｒ−Ｙと、ＲＯＭ７より取り出されるｃｏｓ値に基づく値の乗算をする。
【００２１】
ただし、ビデオフォーマットがＮＴＳＣ方式である場合にはスイッチ９が端子ａ側に固定され、ＲＯＭ７より出力されるｃｏｓ値が直接乗算回路３に送られる。これに対して、ビデオフォーマットがＰＡＬ方式である場合には、１走査線ごとにスイッチ９が端子ａ側とｂ側に切り換わり、端子ｂ側では反転回路８を経由するようにする。これによって、色差信号Ｒ−Ｙについては１走査線ごとに色副搬送波の極性が反転する。
【００２２】
加算回路４は乗算回路２、３のそれぞれの乗算結果を加算し、搬送色信号Ｃを生成する。また、加算回路５は輝度信号Ｙと搬送色信号Ｃとを加算して映像信号Ｖを生成する。したがって、本実施形態のマルチフォーマットビデオエンコーダは、入力されるＲＧＢ信号を信号Ｓｅによって特定されるビデオフォーマットでエンコードし、輝度信号Ｙ、搬送色信号Ｃ及び映像信号Ｖを出力する。
【００２３】
ＲＯＭ７では図２に示すように、ｓｉｎ値、ｃｏｓ値についてそれぞれ１０２４ワードの三角関数値が記憶されている。ｓｉｎ値については、図３において曲線Ａに示すように、１周期分のｓｉｎ関数を１０２４等分し、始点のアドレスを０としてｓｉｎ値として０を記憶し、順番にアドレスに対応してｓｉｎ値をＲＯＭ７（図１参照）に記憶している。
【００２４】
これにより、図２及び図３に示すように、特にアドレスが２５６での値は１となり、アドレスが５１２での値は０となり、アドレスが７６８での値は−１となる。また、最終のアドレスである１０２３では、きわめて０に近い値となっている。
【００２５】
ｃｏｓ値については、図３において曲線Ｂに示すように曲線Ａに対して９０ｄｅｇの位相差が設けられた波形となっており、アドレスが０での値が１となる。また、アドレスが２５６での値は０となり、アドレスが５１２での値は−１となり、アドレスが７６８での値は０となり、最終のアドレスである１０２３では、きわめて１に近い値となっている。なお、図３においてアドレスが１０２４に対応するｓｉｎ値とｃｏｓ値についてはアドレスが０でのそれぞれの値と等しくなっている。
【００２６】
アドレス演算回路６（図１参照）でのアドレスの演算の原理は次のようになっている。上述のようにマルチフォーマットビデオエンコーダが１３．５ＭＨｚで動作する場合、ビデオフォーマットがＮＴＳＣ方式であるときには色副搬送波の周波数ｆSCが３．５７９５４５ＭＨｚであり、１０２４×３．５７９５４５／１３．５＝２７１．５２となり、小数点以下を四捨五入して得られる２７２を加算値としてクロックごとにアドレスに加えることによってＲＯＭ７（図１参照）より前述した１クロックあたりの色副搬送波の位相９５．４５ｄｅｇでのｓｉｎ値及びｃｏｓ値に近似した値を得ることができる。このように、アドレス演算回路６では、前記加算値によってアドレスに所定の間隔が設けられる。
【００２７】
そして、加算を繰り返すことによりアドレスが１０２４以上となれば１０２４を０としてアドレスを求めることによりＲＯＭ７（図１参照）でｓｉｎ値及びｃｏｓ値を取り出すことができる。ＰＡＬ、ＰＡＬ−Ｍ、ＰＡＬ−Ｎでは色副搬送波の周波数ｆSCが異なるので、前記加算値を変更することにより種々のビデオフォーマットでエンコードすることができるマルチフォーマットビデオエンコーダを実現することができる。
【００２８】
しかし、上述のようにアドレスの加算値をＲＯＭ７（図１参照）と同様に１０ビットで設定すると、演算結果に四捨五入にともなう誤差が生じ、加算を繰り返すことにより誤差が蓄積される結果となる。そのため、実際にエンコーダで処理される色副搬送波の周波数ＥＦSCは色副搬送波の周波数ｆSCと微妙にずれてしまう。
【００２９】
そこで、このようなずれを小さくするために、本実施形態ではアドレス演算回路６（図１参照）の内部では多ビットで（ここでは一例として２０ビットで）アドレスの演算を行い、最終的にこの演算結果を１０ビットのアドレスに変更してＲＯＭ７（図１参照）に供給するようにしている。
【００３０】
図４はアドレス演算回路６の内部構成を示すブロック図である。マルチフォーマットビデオエンコーダの外部より入力されるＮＴＳＣ方式やＰＡＬ方式等のビデオフォーマットを選択する信号Ｓｅに基づいて加算値設定回路１１は２０ビットの加算値ｎを出力する。ＮＴＳＣ方式が設定されている場合には、加算値として３．５７９５４５×２20／１３．５＝２７８０３２を出力する。
【００３１】
２０ビットの加算器１２は２０ビットのアドレスに加算値ｎを加算する。そして、フリップフロップ回路（ＦＦ）１３は加算器１２の加算結果を入力し、１３．５ＭＨｚのクロックＣＬＫに同期して出力する。フリップフロップ回路１３の出力は加算器１２の一方の入力となる。また、フリップフロップ回路１３の出力は２０ビットのアドレスであるので、シフト回路１４でシフト演算により値を１／１０２４して１０ビットのアドレスに変更してからＲＯＭ７に供給する。
【００３２】
加算器１２は前回のアドレスに加算値ｎを加えていくが、２20＝１０４８５７６で０となるように出力する。したがって、加算結果が例えば１０４８５７７となる場合には加算器１２の出力を１とする。２０ビットの加算器１２はこのような動作をするためには、単に桁あふれを無視して２０ビットでの加算を行うだけでよい。
【００３３】
ＮＴＳＣ方式での以上の関係を図５の左欄に示す。ＮＴＳＣ方式では、色副搬送波の周波数ｆSCは３．５７９５４５ＭＨｚであり、マルチフォーマットビデオエンコーダが１３．５ＭＨｚのクロックで動作するとき、１クロックあたりの色副搬送波の位相は３６０・３．５７９５４５／１３．５＝９５．４５４５ｄｅｇである。ＲＯＭ７（図１参照）と同様の１０ビットでアドレスの演算をする場合には、クロックごとの加算値は上述のように２７２となるが、本実施形態のように２０ビットで演算をする場合には加算値は２７８０３２となる。
【００３４】
次に、ビデオフォーマットがＰＡＬ方式では、色副搬送波の周波数ｆSCは４．４３３６１８７５ＭＨｚであり、１クロックあたりの色副搬送波の位相は１１８．２２９８ｄｅｇとなる。このとき、１０ビットでの加算値は１０２４×４．４３３６１８７５／１３．５＝３３６．３０より小数点以下を四捨五入して３３６であり、２０ビットでの加算値は１０４８５７６×４．４３３６１８７５／１３．５＝３４４３６９．３５より、小数点以下を四捨五入して３４４３６９である。
【００３５】
ビデオフォーマットがＰＡＬ−Ｍ方式では、色副搬送波の周波数ｆSCは３．５７５６１１４９ＭＨｚであり、１クロックあたりの色副搬送波の位相は９５．３４９６ｄｅｇとなる。このとき、１０ビットでの加算値は同様の計算により２７１であり、２０ビットでの加算値は２７７７２６である。
【００３６】
ビデオフォーマットがＰＡＬ−Ｎ方式では、色副搬送波の周波数ｆSCは３．５８２０５６２５ＭＨｚであり、１クロックあたりの色副搬送波の位相は９５．５２１５ｄｅｇとなる。このとき、１０ビットでの加算値は２７２であり、２０ビットでの加算値は２７８２２７である。
【００３７】
このように、本実施形態のようにアドレス演算回路６（図４）を多ビット（例えば２０ビット）でアドレス演算を行うようにしているので、１０ビットで演算する場合に比べてエンコードの精度が高くなっている。
【００３８】
実際の設計にあたってはビデオフォーマットごとに、１０ビットより順に各ビットでアドレスの加算値を求め、その加算値によって規定されるマルチフォーマットビデオエンコーダにおける実際の色副搬送波の周波数ＥＦSCを求め、ＥＦSCとｆSCとのずれをｄｅｌｔａ＝（ＥＦSC−ｆSC）／ｆSCで評価した結果に応じて列記し、必要な精度が得られるようなビット数の設定を行う。
【００３９】
本実施形態のように２０ビットを採用すると、ビデオフォーマットがいずれの方式であっても、ずれｄｅｌｔａは１ｐｐｍ程度となり十分な演算精度が得られる。もちろん、２５ビット、３０ビットとビット数をさらに上げることにより演算精度の向上を図ることができる。
【００４０】
以上説明したように本実施形態によれば、ＲＯＭ７（図１参照）にそれぞれ１０２４ワードのｓｉｎ値とｃｏｓ値を記憶しており、ＮＴＳＣやＰＡＬ等の各種のビデオフォーマットに対しても共通してこれらの三角関数値を利用することができるので、上記従来のマルチフォーマットビデオエンコーダと比較してｓｉｎ値とｃｏｓ値のいずれか一方について、必要な記憶容量が３２１６ワードから１０２４ワードへと飛躍的に小さくすることができる。そのため、本実施形態ではアドレスを演算するためのアドレス演算回路６が付加されているが、ＲＯＭ７の記憶容量が小さいのでマルチフォーマットビデオエンコーダを小さくすることができ、コスト低減が可能となる。
【００４１】
また、アドレス演算回路６の内部では２０ビットでアドレスの演算を行い、その結果得られるアドレスを１／１０２４してＲＯＭ７への実際の１０ビットのアドレスとしている。これにより、アドレス演算時に生じる色副搬送波の周波数のずれが小さくなり、マルチフォーマットビデオエンコーダは高精度でエンコードを行うことができる。
【００４２】
また、マルチフォーマットビデオエンコーダでエンコードを行うビデオフォーマットの追加や変更を行うには、基本的に加算値ｎ（図４参照）の追加や変更等により可能となるので簡単に対処できる。また、特にエンコードを行う変調方式が多い場合でも、ＲＯＭ７（図１参照）の記憶容量の増大をともなわないので効果的である。なお、入力されるＲＧＢ信号が１３．５ＭＨｚ以外である場合には、上述の手法により加算値を決定すれば、マルチフォーマットビデオエンコーダはそのＲＧＢ信号の入力に同期してエンコードをすることができる。
【００４３】
【発明の効果】
以上説明したように本発明によれば、マルチフォーマットビデオエンコーダは各種ビデオフォーマットに対してもアドレス演算回路でアドレスの演算をしているため、メモリに記憶されている三角関数値を共通で使用できる。そのため、メモリの容量を小さくすることが可能となっている。例えば、マルチフォーマットビデオエンコーダの集積化した回路ではチップサイズが小さくなり、コストの低減を図ることができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態のマルチフォーマットビデオエンコーダのブロック図。
【図２】 そのマルチフォーマットビデオエンコーダのＲＯＭのアドレス構成を示す図。
【図３】 そのＲＯＭに記憶されている三角関数値をグラフ表示した図。
【図４】 そのマルチフォーマットビデオエンコーダのアドレス演算回路の内部構成を示すブロック図。
【図５】 そのアドレス演算回路での各種ビデオフォーマットと加算値等との関係を示す図。
【図６】 従来のマルチフォーマットビデオエンコーダでのＲＯＭに記憶されるデータの一例を示す図。
【図７】 その従来のマルチフォーマットビデオエンコーダでの各種ビデオフォーマットに対して必要な記憶容量等との関係を示す図。
【符号の説明】
１ 輝度・色差信号生成回路
２、３ 乗算回路
４、５ 加算回路
６ アドレス演算回路
７ ＲＯＭ（リード・オンリ・メモリ）
８ 反転回路
９ スイッチ
１１ 加算値設定回路
１２ 加算器
１３ ＦＦ（フリップフロップ回路）
１４ シフト回路
Ｃ 搬送色信号
Ｖ 映像信号
Ｙ 輝度信号
Claims (1)
- RGB信号を複数のビデオフォーマットでエンコードすることができるマルチフォーマットビデオエンコーダにおいて、
前記RGB信号より第１、第２の色差信号を出力する手段と、
三角関数値を記憶するメモリと、
前記ビデオフォーマットに基づいて前記メモリへのアドレスを演算出力するため、ビデオフォーマット設定信号を受けて所望のビデオフォーマットに対応する演算を行うアドレス演算回路と、
前記メモリより取り出されるｓｉｎ値と第１の色差信号を乗算する第１の乗算回路と、
前記メモリより取り出されるｃｏｓ値に基づく値と第２の色差信号を乗算する第２の乗算回路と、
前記メモリより出力されたｃｏｓ値の極性を反転させる反転回路と、
ビデオフォーマットに応じて、前記メモリより出力されたｃｏｓ値を前記第２の乗算回路に直接送るか、前記メモリより出力されたｃｏｓ値を前記反転回路を経由して前記第２の乗算回路に送るか切換えを行うスイッチと、
を備えるとともに、前記アドレス演算回路では前記メモリのアドレスのビット数よりも多いビット数で演算を行なうことを特徴とするマルチフォーマットビデオエンコーダ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02941998A JP4086354B2 (ja) | 1998-02-12 | 1998-02-12 | マルチフォーマットビデオエンコーダ |
| US09/247,549 US7034894B1 (en) | 1998-02-12 | 1999-02-10 | Digital-to-analog conversion multiple-format video encoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02941998A JP4086354B2 (ja) | 1998-02-12 | 1998-02-12 | マルチフォーマットビデオエンコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11234694A JPH11234694A (ja) | 1999-08-27 |
| JP4086354B2 true JP4086354B2 (ja) | 2008-05-14 |
Family
ID=12275622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02941998A Expired - Fee Related JP4086354B2 (ja) | 1998-02-12 | 1998-02-12 | マルチフォーマットビデオエンコーダ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7034894B1 (ja) |
| JP (1) | JP4086354B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001346221A (ja) * | 2000-06-01 | 2001-12-14 | Rohm Co Ltd | ビデオエンコーダ |
| US20070242160A1 (en) * | 2006-04-18 | 2007-10-18 | Marvell International Ltd. | Shared memory multi video channel display apparatus and methods |
| US8218091B2 (en) * | 2006-04-18 | 2012-07-10 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
| US8264610B2 (en) * | 2006-04-18 | 2012-09-11 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
| US8284322B2 (en) | 2006-04-18 | 2012-10-09 | Marvell World Trade Ltd. | Shared memory multi video channel display apparatus and methods |
| KR101427552B1 (ko) * | 2014-03-31 | 2014-08-07 | (주) 넥스트칩 | 영상 신호 전송 방법 및 장치 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4686520A (en) * | 1983-12-06 | 1987-08-11 | Nippon Gakki Seizo Kabushiki Kaisha | Digital color encoder |
| JPH0657066B2 (ja) * | 1984-12-20 | 1994-07-27 | キヤノン株式会社 | カラ−調整装置 |
| US4788586A (en) * | 1987-09-24 | 1988-11-29 | Eastman Kodak Company | Controller for adjusting color hue and saturation of images generated from signals in a non-broadcasting video system |
| JP2539024B2 (ja) * | 1988-06-30 | 1996-10-02 | 富士通株式会社 | 複合映像信号生成方法 |
| US5119176A (en) * | 1990-03-28 | 1992-06-02 | Matsushita Electric Industrial Co., Ltd. | System and method for direct digital conversion of digital component video signals to NTSC signal |
| DE69127950T2 (de) * | 1990-10-31 | 1998-05-28 | Hitachi Ltd | Digitale Farbsignal-Verarbeitung mit Taktsignalsteuerung für eine Videokamera |
| JP2563692B2 (ja) * | 1991-06-28 | 1996-12-11 | 松下電器産業株式会社 | ディジタル処理によるｐａｌ方式映像信号発生装置 |
| US5379077A (en) * | 1991-12-12 | 1995-01-03 | Brooktree Corporation | System for and method of, operating upon NTSC and PAL signals |
| KR930015760A (ko) * | 1991-12-31 | 1993-07-24 | 강진구 | 텔레비젼모드 자동변환장치 |
| JP3033352B2 (ja) * | 1992-08-10 | 2000-04-17 | 日本電気株式会社 | Ｐａｌエンコーダ |
| US5579056A (en) * | 1994-05-03 | 1996-11-26 | Syntek Design Technology Limited | Digital multi-standard TV composite video encoder for high color resolution TV game |
| US5638135A (en) * | 1995-04-06 | 1997-06-10 | Ricoh Company, Ltd. | Digital color encoder with improved circuitry |
| US5710593A (en) * | 1996-01-22 | 1998-01-20 | Tektronix, Inc. | SCH phase adjustment for digitally synthesized video test signals |
| JP3609524B2 (ja) * | 1996-02-29 | 2005-01-12 | 株式会社リコー | デジタルカラーエンコーダ |
| JP3953124B2 (ja) * | 1996-05-13 | 2007-08-08 | ローム株式会社 | デジタルカラーエンコーダ |
| US5844629A (en) * | 1996-05-30 | 1998-12-01 | Analog Devices, Inc. | Digital-to-analog video encoder with novel equalization |
| US6124899A (en) * | 1996-12-06 | 2000-09-26 | Ati International | Method and apparatus for encoding video color information |
-
1998
- 1998-02-12 JP JP02941998A patent/JP4086354B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-10 US US09/247,549 patent/US7034894B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7034894B1 (en) | 2006-04-25 |
| JPH11234694A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4086354B2 (ja) | マルチフォーマットビデオエンコーダ | |
| US4503453A (en) | Digital method and device for correcting the phase error of a sampled signal as applicable to the correction of television signals | |
| US4768015A (en) | A/D converter for video signal | |
| US7120204B2 (en) | Waveform generator operable in accordance with a plurality of band limitation characteristics | |
| JP2907109B2 (ja) | 撮像装置の色ノイズスライス回路及びその方法 | |
| JPH05145900A (ja) | デイジタル映像信号処理装置 | |
| JP3033352B2 (ja) | Ｐａｌエンコーダ | |
| JP3861291B2 (ja) | 位相同期方法及び回路 | |
| US5889853A (en) | Adjustable-period dual-tone multifrequency generator | |
| US5859905A (en) | Cycle-modulating type of dual-tone multifrequency generator | |
| US6525781B1 (en) | SECAM video standard chroma modulation circuit | |
| US5039987A (en) | Circuit for converting a phase signal to an amplitude signal | |
| JPS63139492A (ja) | Ａｃｃ回路 | |
| JP3193681B2 (ja) | 映像信号のディジタル変調装置 | |
| JPH09312549A (ja) | レート変換回路 | |
| KR960014237B1 (ko) | 디지탈 텔레비젼수상기의 색도변환 회로 | |
| JP3550853B2 (ja) | 分周装置 | |
| JP2535204B2 (ja) | 色差信号変換回路 | |
| KR100238233B1 (ko) | 고체 촬상 소자를 이용한 영상 신호처리 시스템의 색부반송파 발생장치 | |
| JPH118857A (ja) | デジタル色復調回路 | |
| JP2641207B2 (ja) | カラー画像処理装置 | |
| JP2005045674A (ja) | 三角関数波生成装置、色信号出力装置、三角関数波の生成方法および色信号の出力方法 | |
| JP2002271755A (ja) | デジタルブランキング信号発生装置 | |
| JP2002067386A (ja) | 画像処理装置 | |
| JPH07142929A (ja) | ダイレクトディジタル方式シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |