KR960014237B1

KR960014237B1 - 디지탈 텔레비젼수상기의 색도변환 회로

Info

Publication number: KR960014237B1
Application number: KR1019940008241A
Authority: KR
Inventors: 홍성훈
Original assignee: 엘지전자 주식회사; 구자홍
Priority date: 1994-04-19
Filing date: 1994-04-19
Publication date: 1996-10-14
Also published as: KR950030712A

Abstract

내용없음.

Description

색도변환 회로

제1도는 일반적인 텔레비젼수상기의 색도변환 블록도.

제2도는 색도변환처리를 설명하기 위한 그래프.

제3도는 본 발명 디지탈 텔레비젼수상기의 색도변환 블록도.

제4도는 본 발명 디지탈 텔레비젼수상기의 색도변환에 대한 다른 예시블록도.

제5도는 본 발명 디지탈 텔레비젼수상기의 색도변환에 대한 또 다른 예시블록도.

제6도는 본 발명 적용된 디지탈색도변환 장치의 예시 블록도.

제7도의 (a) 내지 (c)는 제3도에 공급되는 클럭신호의 파형도.

제8도의 (a) 내지 (g)는 제3도 각부의 파형도.

제9도의 (a) 내지 (g)는 제4도 각부의 파형도.

제10도의 (a) 내지 (j)는 제5도 각부의 파형도.

* 도면의 주요부분에 대한 부호의 설명

110 : sine/cosine 출력부 120 : 시분할다중처리부

130 : 곱셈부 140 : 가감부

150 : 색차신호출력부

본 발명은 색복조된 색차신호의 색상을 디지탈처리에 의하여 변환시키는 디지탈 색도변환기술에 관한 것으로, 특히 색차신호의 cosine, sine값을 다중화 처리함으로써 기존 디지탈 색도변환 시스템에서 사용되는 곱셈기의 사용 갯수를 줄여 구형하는데 적당하도록 한 디지탈 텔레비젼수상기의 색도변환 회로에 관한 것이다.

NTSC 컬러티브이의 신호 중 색신호는 컬러부반송파(fsc : 3.58MHZ)에 따라 직교변조되므로 다음의 (식1)과 같이 표현된다.

C(t)=I(t)cos(2πfsct+θ)+Q(t)sin(2πfsct+θ) (식1)

여기서, I(t) : 색신호 및 인페이즈신호(Inphase), Q(t) : 쿼드레이춰 페이즈신호(Quadrature phase).

따라서, 색신호의 색상을 변화시키는 과정은 (식1)에성 위상성분인 θ값을 변화시키는 것과 같다. 제2도는 색신호의 색상을 변화시키는 예를 보여준다.

디지탈 처리에 의하여 색신호의 색상을 변화시키는 기존의 방식은 A/D 변환기에 제공되는 클럭의 위상을 변화시키는 방법과 제1도에서와 같이 색차신호에 대하여 sine, cosine값을 곱하여 변화된 색상을 얻는 방식이 있는데, 제1도는 후자의 경우에 해당되는 색상변화장치의 구성을 나타낸 것으로, 다음의 처리과정을 수행한다.

색차신호인 I(t), Q(t)는 다음의 (식2), (식3)으로 표현된다.

I(t)=C(t)·cosθ (식2)

Q(t)=C(t)·sinθ (식3)

제2도에서 색신호의 위상을 α°만큼 변화시킬 경우 색차신호 I'(t)=C(t)co s(θ+α)이고, Q'(t)=C(t1)sin(θ+α)가 된다.

따라서,

I'(t)=C(t)·cosθ·cosα-sinθ·sinα

=I(t)·cosα-Q(t)·sinα (식4)

이고,

Q'(t)=C(t)·sinθ·cosα+cosθ·sinα

=Q(t)·cosα+I(t)·sinα (식5)

입력되는 색복조된 색차신호인 I, Q신호는 곱셈기(3), (4)에서 기울기 제어신호(TCS)가 가르키는 어드레스에 지정된 cosine 값을 출력하는 cosin 롬(1)의 출력과 곱해지고, 곱셈기(5), (6)에서 기울기제어신호(TCS)가 가르키는 어드레스에 저장된 sine값을 출력하는 sine롬(2)의 출력과 곱해진다.

각 곱셈기(3∼6)의 출력은 감산기(8)를 통해 곱셈기(3)와 곱셈기(6)의 출력이 감산처리됨으로써 (식4)에서 나타난 색상이 변환된 I'신호를 얻게 되고, 가산기(7)를 통해 곱셈기(4),(5)의 출력이 더해져서 (식5)에 나타난 색상이 변환된 Q'신호가 얻어진다.

그러나 디지탈신호 처리기에 의한 일번적인 색상변환장치에 있어서 A/D 변환기에 공급되는 클럭으리 위상을 변환시키는 방식은 디지탈적으로 클럭위상을 변환시키는 어려움이 따르고, 제1도와 같은 방식에 있어서는 다수개의 곱셈기를 사용하게 되어 가격상승의 요인이 될뿐더러 집적회로 레이아울을 많이 차지하여 집적화에 어려움이 있었다.

본 발명은 이외 같은 문제점을 해결하기 위하여 색복조된 색차신호와 cosine롬 및 sine롬의 출력을 시분할 다중화처리하여 사용되는 곱셈기의 수를 줄일 수 있게 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.

제3도는 본 발명 디지탈 텔레비젼수상기의 색도변환 블록도로서, 이에 도시한 바와 같이, 색조정신호(HCS)에 따라 지정되는 어드레스에 저장된 sine, cosine값을 각기 출력하는 sine/cosine 출력부(110)와, 시스템클럭(fs/2)에 따라 상기 sine/cosine 출력부(110)으로 부터 출력되는 sine, cosine값을 시분할다중처리하는 시분할다중처리부(120)와, 상기 시분할다중처리부(120 )의 출력신호에 색차신호(I), (Q)를 각기 곱하는 곱셈부(130)와, 시스템클럭신호(fs)를 이용하여 상기 곱셈수단으로 부터 입력되는 신호를 지연출력하고 지여된 신호와 지연되지 않은 신호를 가감하고 가감부(140)와, 시스템클럭신호(fs/2)를 이용하여 상기 가감부(140)로 부터 입력되는 신호의 출력을 제어하여 최종의 색상이 조정된 색차신호(I'),(Q')를 출력하는 색차신호출력부(150)로 구성한 것으로, 이와 같이 구성된 본 발명의 작용 및 효과를 첨부한 제4도 내지 제10도를 참조하여 상세히 설명하면 다음과 같다.

제3도는 색상조정 신호(HCS)가 가르키는 어드레스에 저장된 cosine롬(11), sine롬(12)의 출력을 시분할방식으로 다중처리하여 색상조정을 수행하는 색상조절회로의 일예를 보인 것으로, 제8도를 참조하여 이의 처리과정을 설명하면 다음과 같다.

cosine롬(11), sine롬(12)은 색상조정신호(HCS)가 가르키는 어드레스에 저장된 cosine, sine값을 출력하고, 이 값들은 멀티플렉서(13)에 의하여 제8도의 (a)와 같이 시스템클럭의 1/2주파수인 fs/2 클럭신호가 “하이”를 유지하는 구간에서 sine값을 출력하고, “로우”를 유지하는 구간에서 cosin e값을 출력한다.

그리고, 멀티플렉서(13)의 출력은 제8도의 (b)와 같이 곱셈기(14)에서 색복조된 색차신호 중 인페이즈신호(I)와 곱해지고, 제8도의 (c)와 같이 곱셈기(15)에서는 쿼드레이춰 페이즈신호(Q)와 곱해진다.

상기 곱셈기(14), (15)의 출력은 시스템클럭신호(fs)에 따라 동작하는 레지스터(16), (17)에 의하여 1시스템 클럭기간만큼 지연되어 출력된다. 그리고, 감산기(18)는 제8도의 (d)와 같이 상기 레지스터(16)의 출력에서 곱셈기(15)의 출력을 감산하고, 가산기(19)는 제8도의 (e)와 같이 상기 레지스터(17)의 출력에 상기 곱셈기(14)의 출력을 더한다.

또한, 상기 감산기(18)와 가산기(19)의 출력은 클럭신호(fs/2)에 따라 동작하는 레지스터(20), (21)에 의하여 (식4), (식5)에 나타난 바와 같이 색상이 조정된 색상이 조정된 색차신호(I'),(Q')로 출력된다.

한편, 제4도는 색복조된 색차신호(I), (Q)들을 시분할방식으로 다중처리하여 색상조정을 수행하는 색상조정 회로의 다른 실시예를 보인 것으로, 제9도를 참조하여 이의 처리과정을 설명하면 다음과 같다.

색복조된 색차신호(I), (Q)들을 멀티플렉서(23)에 공급되어 제9도의 (a)와 같이 클럭신호(fs/2)의 “하이”구간에서는 “Q”신호가 출력되고, “로우”구간에서는 “I”신호가 출력된다.

그리고, 상기 멀티플렉서(23)의 출력은 제9도의 (b), (c)와 같이, 곱셈기(24), (25)에 의하여 색상조정신호(HCS)가 가르키는 어드레스에 저장된 c osine, sine값을 출력하는 cosine롬(21), sine롬(22)의 출력과 곱해지고, 이 곱셈기(24), (25)들의 출력은 클럭신호(fs)에 따라 동작하는 레지스터(26), (27)에 의하여 1시스템클럭구간만큼 지연되어 출력된다.

그리고, 감산기(28)는 제9도의 (e)와 같이 상기 레지스터(40)의 출력에서 곱셈기(25)의 출력을 감산하고, 가산기(29)는 제9도의 (f)와 같이 상기 레지스터(27)의 출력에 상기 곱셈기(26)의 출력을 더한다.

또한, 상기 감산기(28)와 가산기(29)의 출력은 클럭신호(fs/2)에 따라 동작하는 레지스터(30), (31)에 의하여 (식4), (식5)에 나타난 바와 같이 색상이 조정된 색상이 조정된 색차신호(I'), (Q')로 출력된다.

한편, 제5도는 색복조된 색차신호(I), (Q)들을 시분할방식으로 다중처리하여 색상조정을 수행하는 색상조정 회로의 다른 실시예를 보인 것으로, 제11를 참조하여 이의 처리과정을 설명하면 다음과 같다.

cosine롬(41), sine롬(42)의 출력은 멀티플렉서(44)에 공급되어 제10도의 (e)와 같이 클럭신호(fs/2)의 “하이”구간에서는 sine값 “S”가 출력되고, “로우”구간에서는 cosine값“C”가 출력된다.

그리고, 색복조된 색차신호(I), (Q)들은 멀티플레서(43)에 공급되어 제10도의 (f)와 같이 클럭신호(fs/4)의 “하이”구간에서는 색복조된 색차신호 중에서“Q”신호가 출력되고, “로우”구간에서는 색복조도니 색차신호중에서 “I”신호가 출력된다.

상기 멀티플렉서(43), (44)의 출력은 곱셈기(45)에서 제10도의 (g)와 같이 곱해진 후 클럭인에이블기능을 갖는 레지스터(48∼51)에 동시에 입력된다.

한편, 모드4카운터(46)는 제10도의 (d)와 같은 클럭신호(I clock)에 의하여 리세트된 후 제10도의 (a)와 같은 클럭신호(fs)에 의하여 0에서부터 3까지 카운트하게 되고, 이 카운트값(100→11)이 디코더(47)에 공급된다.

상기 디코더(47)는 제10도의 (h)와 같이, 상기 모드4카운터(46)의 출력값이 “00”일때 “1000”, “01”일때 “0100”, “10”일때 “0010”,“11”일때 “0001”을 각기 출력하고, 이렇게 출력되는 값이 상기 레지스터(48∼51)들의 클럭인에이블단자(CE)에 각각 공급되므로 그 레지스터(48)에서는 색차신호(Q)와 sine롬(42)의 출력이 고배진 값만을 출력하고, 레지스터(49)에서는 색차신호(Q)와 cosine롬(41)의 출력이 곱해진 값만을 출력하고, 레지스터(50)에서는 색차신호(I)와, Sine롬(42)의 출력이 곱해진 값만을 출력하고 레지스터(51)에서는 색차신호(I)와 cosine롬(41)의 출력이 곱해진 값만을 출력한다.

따라서, 감산기(52)에서는 제10도의 (i)와 같이, 상기 레지스터(51)의 출력에서 레지스터(48)의 출력을 감산함으로써 이로부터(식4)에 나타난 바와 같이 색상조정처리된 색차신호(I')값이 출력되고, 가산기(53)에서는 제10도의 (j)와 같이, 상기 레지스터(49)의 출력값에 레지스터(50)의 출력값을 가산하므오써 이로부터 (식5)에 나타난 바와 같이 색상조정처리된 색차신호(Q')가 출력된다.

제6도는 상기한 cosine롬, sine롬을 보다 효율적으로 사용하기 위한 일실시예를 보인 것으로, 이의 작용을 설명하면 다음과 같다.

cosine함수는 우함수이므로 색상조정신호(HCS)의 신호비트를 롬의 어드레스단에 입력하지 않으면 롬의 용량은 1/2로 줄일 수 있고, sine함수는 기함수이므로 sine값 중에서 양수에 해당하는 정보만을 sine롬(61)에 저장하고, 색조정신호(HCS)의 신호비트에 따라 멀티플렉서(63)를 제어하여 신호비트가“로우”이면 그 sine롬(61)의 출력을 최종의 sine값으로 선택사용하고, 신호비트가 “하이”이면 그 sine롬(61)의 출력이 인버터(62)를 통해 반전된 것을 최종의 sine값을 사용함으로써 sine롬, cosine롬의 용량을 2/1로 감소시킬 수 있다.

이상에서 상세히 설명한 바와 같이 본 발명은 색복조된 색차신호와 cosine롬 및 sine롬의 출력을 시분할 다중화처리함으로써 2개 또는 하나의 곱셈기를 사용하여 색상을 조정할 수 잇어 원가를 절감할 수 있는 효과가 있다.

Claims

색조정신호(HCS)에 따라 지정되는 어드레스에 저장된 sine, cosine값을 각기 출력하는 sine/cosine 출력수단과, 시스템클럭(fs/2)에 따라 상기 sine /cosine 출력수단으로 부터 출력되는 sine, cosine값을 시분할다중처리하는 시분할다중처리수단과, 상기 시분할다중처리수단의 출력신호의 색차신호(I), (Q)를 각기 곱하는 곱셈수단과, 시스템클럭신호(fs)를 이용하여 상기 곱셈수단으로 부터 입력되는 신호를 지연출력하고 지연된 신호와 지연되지 않은 신호를 가감하는 가감수단과, 시스템클럭신호(fs/2)를 이용하여 상기 가감수단으로 부터 입력되는 신호의 출력을 제어하여 최종의 색상이 조정된 색차신호(I'), (Q')를 출력하는 색차신호출력수단으로 구성한 것을 특징으로 하는 디지탈 텔레비젼수상기의 색도변환 회로.
색조정회로(HCS)에 따라 지정되는 어드레스에 저장된 sine, cosine값을 각기 출력하는 sine/cosine 출력수단과, 시스템클럭(fs/2)에 따라 상기 입력 색차신호(I), (Q)를 시분할다중처리하는 시분할다중처리수단과, 상기 시분할다중처리수단의 출력신호에 상기 sine/cosine 출력수단의 출력신호를 각기 곱하는 곱셈수단과, 시스템클럭신호(fs)를 이용하여 상기 곱셈수단으로 입력되는 신호를 지연출력하고 지연된 신호와 지연되지 않은 신호를 가감하는 가감수단과, 시스템클럭신호(fs/2)를 이용하여 상기 가감수단으로 부터 입력되는 신호의 출력을 제어하여 최종의 색상이 조정된 색차신호(I'), (Q')를 출력하는 색차신호출력수단으로 구성한 것을 특징으로 하는 디지탈 텔레비젼수상기의 색도변환 회로.
색조정회로(HCS)에 따라 지정되는 어드레스에 저장된 sine, cosine값을 각기 출력하는 sine/cosine 출력수단과, 시스템클럭(fs/2)에 따라 상기 sine/cosine 출력수단으로 부터 출력되는 sine, cosine값을 시분할다중처리하는 제1시분할다중처리수단과, 시스템클럭(fs/2)에 따라 상기 입력 색차신호(I), (Q)를 시분할다중처리하는 제1시분할다중처리수단과, 상기 제2시분할다중처리수단의 출력을 곱하는 곱셈수단과, 클럭신호(fs), (I clock)를 이용하여 소정값을 반복카운트하고 이를 디코딩하여 출력하는 선택제어신호 출력수단과, 상기 선택제어신호 출력수단의 제어를 받아 상기 곱셈수단의 출력값을 가감하여 색상이 조정된 색차신호(I'), (Q')를 출력하는 색차신호출력수단으로 구성한 것을 특징으로 하는 디지탈 텔레비젼수상기의 색도변환 회로.