DE69318894T2 - Gehäuse einer elektronischen Vorrichtung mit einem metallischen Insert und Verfahren zur Oberflächenaufrauhung des Inserts - Google Patents

Gehäuse einer elektronischen Vorrichtung mit einem metallischen Insert und Verfahren zur Oberflächenaufrauhung des Inserts

Info

Publication number
DE69318894T2
DE69318894T2 DE69318894T DE69318894T DE69318894T2 DE 69318894 T2 DE69318894 T2 DE 69318894T2 DE 69318894 T DE69318894 T DE 69318894T DE 69318894 T DE69318894 T DE 69318894T DE 69318894 T2 DE69318894 T2 DE 69318894T2
Authority
DE
Germany
Prior art keywords
alloy
copper
nickel
lead frame
plating process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69318894T
Other languages
English (en)
Other versions
DE69318894D1 (de
Inventor
Toshihiko Shimada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of DE69318894D1 publication Critical patent/DE69318894D1/de
Application granted granted Critical
Publication of DE69318894T2 publication Critical patent/DE69318894T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemically Coating (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Metalleinlage oder ein metallisches Insert, die bzw. das mindestens teilweise in eine geformte Harzmasse eingebettet ist, und die Erfindung betrifft ferner ein Verfahren der Oberflächenbehandlung zum Aufrauhen von Oberflächen von solchen Metalleinlagen bzw. metallischen Inserten.
  • Beispielsweise ist allgemein bekannt, als Metalleinlage, die teilweise in einer geformten Harzmasse eingebettet ist, einen Leiterrahmen zur Herstellung von elektronischen Komponenten oder elektronischen Bauteilen zu verwenden. Im allgemeinen weist der Leiterrahmen eine zentrale Bühne zum Aufbringen eines elektrischen Elementes, wie zum Beispiel eines integrierten Schaltungs- (IC)- Chips auf, sowie einer Vielzahl von Leiterelementen, die rund um die zentrale Bühne angeordnet sind. Bei der Herstellung von elektronischen Bauteilen wird der IC-Chip sicher auf der zentralen Bühne des Leiterrahmens befestigt und dann elektrisch mit den inneren Enden der Leiterelemente nach einem allgemein bekannten Drahtverbindungsprozeß verbunden. Daraufhin wird die zentrale Bühne mit dem IC-Chip gemeinsam mit den inneren Enden der Leiterelemente mittels einer mehrteiligen Form (split mold) eingeschlossen, worauf ein geeignetes härtbares synthetisches Harz in die mehrteilige Form eingeführt wird. Somit wird der IC-Chip in der geformten Harzmasse in einer solchen Weise versiegelt, daß der Leiterrahmen teilweise hierin eingebettet ist.
  • Der Leiterrahmen kann aus einer dünnen Cu-Platte, Cu-Legierungsplatte, Ni-Fe-Legierungsplatte oder dergleichen nach einem mechanischen Stanzprozeß oder einem Photoätzprozeß hergestellt werden, und er wird einer Oberflächenbehandlung unterworfen, um die Adhäsionseigenschaften bezüglich der geformten Harzmasse zu verbessern. Beispielsweise werden die Oberflächen des Leiterrahmens durch ein mechanisches Preßverfahren oder einen chemischen Ätzprozeß aufgerauht, so daß die Kontaktfläche zwischen dem Leiterrahmen und der Harzformmasse erhöht wird, so daß der Leiterrahmen verbesserte Adhäsionseigenschaften gegenüber der Harzformmasse aufweist. Wird der Leiterrahmen keiner Oberflächen-Aufrauhungsbehandlung unterworfen, so kann leicht Feuchtigkeit in die Grenzfläche zwischen dem Leiterrahmen und der Harzformmasse eintreten, so daß Risse in der geformten Harzmasse auftreten können aufgrund der Verdampfung der eingedrungenen Feuchtigkeit.
  • Trotzdem wird, wenn der Leiterrahmen der Oberflächen-Aufrauhungsbehandlung durch den mechanischen Preßprozeß unterworfen wird, eine restliche Verformung in dem gepreßten Leiterrahmen erzeugt, die sich in dem Leiterrahmen unter dem thermischen Einfluß des Verformungsprozesses als Verwerfung zu erkennen gibt. Auch ist es bei dem chemischen Ätzprozeß der Oberflächen-Aufrauhungsbehandlung sehr schwierig und mühsam, den Grad der Rauhheit zu steuern, ohne die Festigkeit des Leiterrahmens zu vermindern.
  • Es ist ferner vorgeschlagen worden, eine rauhe Oberflächenschicht durch Elektroabscheidung zu erzeugen. Ein Beispiel hierfür ist die JP-A-2 308 555. Ein weiteres Beispiel ist die JP-A-5 913 6957, in der die Abscheidung einer Nickelschicht beschrieben wird, um eine Schicht mit Teilchen mit einer Größe von ungefähr 1 um und einer Oberflächenrauhheit von 0,5 um zu erzeugen.
  • Nach einem ersten Aspekt dieser Erfindung weist eine elektronische Baugruppe auf:
  • eine Metalleinlage, die mindestens teilweise in eine geformte Harzmasse eingebettet ist;
  • eine Schicht aus Kupferkernen auf der Oberfläche der Metalleinlage, wobei die Schicht eine mittlere Dicke von etwa 0,5 bis etwa 1,0 um aufweist,
  • eine Schicht aus Nickel- oder Nickellegierungs-Granulierungen über der Kupferschicht, wobei die Nickel- oder Nickellegierungsschicht eine mittlere Dicke von etwa 0,5 bis etwa 1,5 um aufweist, wobei die Größe der Nickelgranulierungen höchstens 1,0 um beträgt.
  • Gemäß einem zweiten Aspekt dieser Erfindung umfaßt ein Verfahren der Oberflächenbehandlung zum Aufrauhen einer Metalleinlage für eine mindestens teilweise Einbettung in eine geformte Harzmasse die Stufen:
  • der Herstellung einer Schicht aus Kupferkernen über der Oberfläche einer Metalleinlage durch Steuerung eines elektrolytischen Kupfer-Plattierungsprozesses derart, daß die mittlere Dicke der Kupferschicht bei etwa 0,5 bis etwa 1,0 um liegt; und
  • das Wachsenlassen der Nickel- oder Nickellegierungs-Granulierungen auf den Kupferkernen durch Steuerung eines elektrolytischen Nickel-Plattierungsprozesses derart, daß die mittlere Dicke der Plattierung bei etwa 0,5 bis etwa 1,5 um liegt, wobei die Nickel- oder Nickellegierungs-Granulierungen eine Größe von höchstens 1,0 um haben; und
  • mindestens das teilweise Einbetten der Metalleinlage in eine Harzmasse einer elektronischen Baugruppe durch Verformen.
  • Vorzugsweise wird der Metalleinlagen-Rohling aus Kupfer, einer Kupferlegierung oder einer Fe-Ni-Legierung erzeugt. Wenn die Granulierungen mit der Nickellegierung wachsen gelassen werden, besteht der zweite elektrolytische Plattierungsprozeß vorzugsweise aus einem Sn-Ni-Legierungs-Plattierungsprozeß, einem Co-Ni- Legierungs-Plattierungsprozeß oder einem Fe-CO-Ni-Legierungs- Plattierungsprozeß.
  • Im folgenden werden nun besondere Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen darstellen:
  • Figur 1 eine teilweise Draufsicht auf einen Leiterrahmen, der zur Herstellung einer elektronischen Baugruppe nach dem Dual-in-Line-Typ verwendet wird;
  • Figur 2 eine elektronenmikroskopische Photographie, welche einen Leiterrahmen-Rohling darstellt, der nach einem elektrolytischen Kupfer-Plattierungsprozeß gemäß der vorliegenden Erfindung behandelt worden ist;
  • Figur 3 eine elektronenmikroskopische Photographie, die den Leiterrahmen-Rohling zeigt, der weiter behandelt wurde im Rahmen eines elektrolytischen Nickellegierungs-Plattierungsprozesses gemäß der vorliegenden Erfindung;
  • Figur 4 eine elektronenmikroskopische Photographie ähnlich der Photographie von Figur 3, welche den Leiterrahmen-Rohling zeigt, der weiter behandelt wurde nach einem anderen elektrolytischen Nickellegierungs-Plattierungsprozeß gemäß der vorliegenden Erfindung; und
  • Figur 5 eine elektronenmikroskopische Photographie, die einen Leiterrahmen-Rohling zeigt, der direkt durch ein elektrolytisches Nickellegierungs-Plattierungsverfahren behandelt worden ist, in übereinstimmung mit den gleichen Bedingungen wie denen, die im Falle der Figur 3 angewandt wurden, ohne daß der Rohling einem elektrolytischen Kupfer-Plattierungsprozeß unterworfen wurde.
  • Figur 1 zeigt einen Leiterrahmen als ein Beispiel einer Metalleinlage, die teilweise in einer Harzformmasse eingebettet ist. Dieser Leiterrahmen wird zur Herstellung einer elektronischen Baugruppe vom Dual-in-Line-Typ verwendet und kann hergestellt werden aus einer dünnen Cu-Platte, Cu-Legierungsplatte, Ni-Fe-Legierungsplatte oder dergleichen, durch einen mechanischen Stanzprozeß oder einen Photoätzprozeß. Der Leiterrahmen weist ein Paar von Seitenrahmenteilen 10 auf und eine Vielzahl von seitlichen Rahmenteilen 12, die sich integral zwischen den Seitenrahmenteilen 10 ausdehnen und einen Abstand voneinander aufweisen. Zu bemerken ist, daß in Figur 1 lediglich ein Satz von zwei einander benachbarten seitlichen Rahmenteilen dargestellt ist. Der Leiterrahmen weist ferner eine rechteckige zentrale Bühne auf, die in einem Mittelteil einer rechteckigen Fläche angeordnet ist, die definiert wird durch den Satz von seitlichen Rahmenteilen 12, wobei die zentrale Bühne 14 durch die Seitenrahmenteile 10 abgestützt wird und zwar über zwei Streifenelemente 16, die sich integriert zwischen den Seitenrahmenteilen und den gegenüberliegenden Seiten der zentralen Bühne 14 ausdehnen. Der Leiterrahmen weist ferner eine erste Gruppe von Leiterelementen 18 auf, die sich integriert von einem der seitlichen Rahmenteile 12 in Richtung der zentralen Bühne 14 erstrecken, sowie eine zweite Gruppe von Leiterelementen 20, die sich integriert von den anderen seitlichen Rahmenteilen 12 in Richtung der zentralen Bühne 14 ausdehnen, ein erstes Absperr-Streifenelement 22, das sich quer über die Leiterelemente 18 erstreckt und mit den Seitenrahmenteilen 10 an den Enden hiervon integriert ist, sowie ein zweites Absperr-Streifenelement 24, das sich quer über die Leiterelemente 20 erstreckt und mit den Seitenrahmenteilen 10 an den Enden hiervon integriert ist.
  • Bei der Herstellung von Bauteilen vom Dual-in- Line-Typ wird ein elektrisches Element, wie zum Beispiel ein integrierter Schaltungs- (IC)-Chip sicher auf der zentralen Bühne 14 des Leiterrahmens befestigt, und zwar unter Verwendung einer Silber- oder Goldpaste, und dann elektrisch mit den inneren Enden der Leiterelemente 18, 20 nach einem allgemein bekannten Drahtverbindungsprozeß verbunden. Daraufhin wird die zentrale Bühne 14 mit dem IC- Chip zusammen mit den inneren Enden der Leiterelemente 18, 20 durch eine mehrteilige Form eingeschlossen und die Absperr-Streifenelemente 22 und 24 des Leiterrahmens wirken mit der mehrteiligen Form zusammen unter Ausbildung eines geschlossenen Form-Raumes. Dann wird ein geeignetes härtbares, synthetisches Harz, wie zum Beispiel ein Epoxyharz, in den Form-Raum eingeführt, so daß der IC-Chip in der geformten Harzmasse in solch einer Weise versiegelt wird, daß der Leiterrahmen hierin teilweise eingebettet ist. Nachdem das eingeführte Harz gehärtet worden ist, wird die mehrteilige Form von dem Leiterrahmen entfernt und die Absperr-Streifenelemente 22, 24 werden abgetrennt, um die Leiterelemente 18, 20 von den Absperr-Streifenverbindungen freizugeben. Daraufhin werden die Leiterelemente 18, 20 durch ein Preß-Schneidverfahren beschnitten, so daß die Leiterelemente 18, 20 von den seitlichen Rahmenteilen 12 abgelöst werden, und sie werden nach unten bezüglich der geformten Harzmasse gebogen. Als Folge hiervon wird eine Baugruppe (package) vom Dual-in-Line-Typ erhalten.
  • Die vorliegende Erfindung ist gerichtet auf ein neues Verfahren der Oberflächenbehandlung zur Aufrauhung von Oberflächen der Metalleinlage oder des Leiterrahmens, wie oben angegeben, und in dieser Ausführungsform wird der Leiterrahmen nach der Oberflächen- Aufrauhungsbehandlungsmethode gemäß der vorliegenden Erfindung behandelt, vor der Befestigung des IC-Chips auf der zentralen Bühne des Leiterrahmens.
  • Das Oberflächen-Aufrauhungsbehandlungsverfahren umfaßt zwei elektrolytische Plattierungsprozesse: einen ersten elektrolytischen Plattierungsprozeß für die Erzeugung einer ins Gewicht fallenden oder wesentlichen Menge von Kupferkernen auf den Oberflächen des Leiterrahmens; und einen zweiten elektrolytischen Plattierungsprozeß zum Wachsenlassen der Kupferkerne mit Nickel oder einer Nickellegierung, um dadurch eine ins Gewicht fallende oder wesentliche Menge von Granulierungen auf den Oberflächen des Leiterrahmens zu erzeugen. In diesem Falle ist die Größe der Kupferkerne von Unter-Mikrongrößenordnung und kann erhalten werden durch Steuerung des ersten elektrolytischen Plattierungsprozesses derart, daß eine mittlere Dicke der Plattierung von weniger als etwa 1,0 um (vorzugsweise 0,5 um) erhalten wird. Auch liegt die Größe der Granulierungen bei höchsten 1,0 um und kann erhalten werden durch Steuerung des zweiten elektrolytischen Plattierungsprozesses derart, daß eine mittlere Dicke der Plattierung von etwa 0,5 bis etwa 1,5 um erhalten wird.
  • Die Granulierungen, die auf den Oberflächen des Leiterrahmens erzeugt werden, tragen zur Erhöhung der Kontaktfläche zwischen dem Leiterrahmen und der Harzformmasse bei, wodurch der Leiterrahmen bemerkenswert verbesserte Adhäsionseigenschaften bezüglich der geformten Harzmasse aufweist. Wird der zweite elektrolytische Plattierungsprozeß derart gesteuert, daß eine mittlere Dicke der Plattierung von weniger als 0,5 um herbeigeführt wird, so können die Granulierungen nicht ausreichend wachsen, weshalb eine Verbesserung in den Adhäsionseigenschaften des Leiterrahmens gegegenüber der Harzformmasse schlecht ist. Wird demgegenüber der zweite elektrolytische Plattierungsprozeß derart gesteuert, daß eine mittlere Dicke der Plattierung größer als 1,5 um ist, so wird die Anzahl der Granulierungen vermindert, so daß eine Kontaktfläche zwischen dem Leiterrahmen und der Harzformmasse kleiner wird, weshalb eine Verbesserung in den Adhäsionseigenschaften ebenfalls gering ist.
  • Wenn die Kupferkerne als Nickellegierungs-Granulierungen gezüchtet oder wachsen gelassen werden, so umfaßt der zweite elektrolytische Plattierungsprozeß vorzugsweise einen Sn-Ni-Legierungs- Plattierungsprozeß. Trotzdem kann das Wachstum der Kupferkerne als Nickellegierungs-Granulierungen durch einen Co-Ni-Legierungs- Plattierungsprozeß durchgeführt werden oder einen Fe-co-Ni-Legierungs-Plattierungsprozeß.
    • Beispiel I:
  • Ein Leiterrahmen wurde aus Kupfer hergestellt und der Rahmen wurde einem elektrolytischen Kupfer-Plattierungsprozeß unter den folgenden Bedingungen unterworfen:
  • (1) Verwendet wurde eine Plattierungslösung aus einer Kupfercyanid- (CuCn)komponente von etwa 80 gil und freiem Kaliumcyanid (KCN) von etwa 40 g/l.
  • (2) Die Plattierungstemperatur lag bei 40ºC.
  • (3) Die Kathodenstromdichte lag bei 5 A/dm².
  • Der elektrolytische Kupfer-Plattierungsprozeß wurde derart gesteuert, daß eine mittlere Plattierungsdicke von etwa 0,5 um erhalten werden konnte. Der erhaltene Leiterrahmen wurde mittels eines Elektronenmikroskops untersucht und mittels einer Instant Kamera photographiert. Diese Photographie wird als Figur 2 dargestellt. Wie sich aus der Photographie ergibt, wurde eine ins Gewicht fallende oder wesentliche Menge an Kupferkernen auf der Oberfläche des Leiterrahmens erzeugt, die als kleine weiße Flekken festzustellen sind. Wie sich aus der Skala auf der Photographie ergibt, liegt die Größe der Kupferkerne im Unter-Mikronbereich.
  • Dann wurde der Leiterrahmen weiter einem Sn-Ni-Legierungs-Plattierungsprozeß unter den folgenden Bedingungen unterworfen:
  • (1) Verwendet wurde eine Plattierungslösung aus einer Stannochlorid- (SnCl&sub2;)komponente von etwa 80 g/l, einer Nickelchlorid- (NiCl&sub2;)komponente von etwa 300 g/l, einer Natriumfluorid- (NaF)komponente von etwa 30 g/l sowie einer Ammoniumhydrogenfluorid- (NH&sub3;HF)komponente von etwa 35 g/l.
  • (2) Die Plattierungstemperatur betrug 75ºC.
  • (3) Die Kathodenstromdichte lag bei 2 A/dm².
  • Dieser Sn-Ni-Legierungs-Plattierungsprozeß wurde derart gesteuert, daß eine mittlere Plattierungsdicke von etwa 0,5 um erhalten werden konnte. Der erhaltene Leiterrahmen wurde ebenfalls durch das Elektronenmikroskop betrachtet und er wurde mittels einer Instant-Kamera photographiert. Diese Photographie ist in Figur 3 dargestellt. Wie sich aus der Photographie ergibt, wurden die Kupferkerne als Granulierungen gezüchtet, die auf der Oberfläche des Leiterrahmens erzeugt wurden. Wie sich aus der Skala auf der Photographie ergibt, lag die Größe der Granulierungen bei weniger als 1,0 um. Beispiel II: Ähnlich wie im Falle des Beispieles I wurde ein Leiterrahmen aus Kupfer hergestellt und dieser wurde einem elektrolytischen Kupfer-Plattierungsprozeß unter den gleichen Bedingungen wie im Falle des Beispieles I unterworfen. Dann wurde der Leiterrahmen weiter einem Sn-Ni-Legierungs-Plattierungsprozeß unter den gleichen Bedingungen wie in Beispiel I angegeben unterworfen, mit der Ausnahme, daß der Sn-Ni-Legierungs-Plattierungsprozeß derart gesteuert wurde, daß eine mittlere Plattierungsdicke von etwa 1,0 um erhalten werden konnte. Der erhaltene Leiterrahmen wurde mittels eines Elektronenmikroskops untersucht und mittels einer Instant-Kamera photographiert. Diese Photographie ist in Figur 4 dargestellt. Wie sich aus der Photographie ergibt, wurden die Kupferkerne als Granulierungen gezüchtet, die auf der Oberfläche des Leiterrahmens erzeugt wurden. Wie sich aus der Skala der Photographie ergibt, lag die Größe der Granulierungen bei höchstens 1,0 um.
    • Beispiel III:
  • Es wurde ein Leiterrahmen, hergestellt aus einer Fe-Ni-Legierung, hergestellt. Dieser Leiterrahmen wurde einem elektrolytischen Kupfer-Plattierungsprozeß unter den gleichen Bedingungen, wie in Beispiel I angegeben, unterworfen, worauf der Leiterrahmen einem Sn-Ni-Legierungs-Plattierungsprozeß unter den gleichen Bedingungen, wie in Beispiel 1 angegeben, unterworfen wurde. Ähnlich wie im Falle des Beispieles I wies der erhaltene Leiterrahmen eine beträchtliche Menge an Granulierungen auf, die auf der Oberfläche desselben erzeugt wurden, doch war die Größe der Granulierungen etwas geringer als die der Granulierungen gemäß Beispiel 1.
    • Vergleichsbeispiel:
  • Ein Leiterrahmen, erzeugt aus Kupfer, wurde direkt einem Sn-Ni- Legierungs-Plattierungsprozeß unter den gleichen Bedingungen, wie in Beispiel 1 angegeben, unterworfen. Der erhaltene Leiterrahmen wurde mittels eines Elektronenmikroskops untersucht und mit der Instant-Kamera photographiert. Diese Photographie ist in Figur 5 dargestellt. Wie sich aus der Photographie ergibt, wie der Leiterrahmen keine Granulierungen auf, die auf der Oberfläche desselben erzeugt wurden.
    • Baugruppen-crack-Bewertungstest:
  • Unter Verwendung der Bleirahmen, die gemäß Beispiel 1 erhalten wurden, wurden 100 Proben-Bauteile hergestellt. Die Proben-Bauteile wurden über einen Zeitraum von 168 Stunden einer Umgebung exponiert, die eine Temperatur von 85ºC hatte und einen Luftfeuchtigkeitsgehalt von 85 % (RH), worauf die Proben-Bauteile 10 Sekunden lang in einen Infrarot-Ofen mit einer Innentemperatur von 235ºC gebracht wurden. Als Folge hiervon konnten in keinem der Proben-Bauteile Risse festgestellt werden. Der gleiche Test wurde mit jedem der Bauteile der Beispiele II und III durchgeführt und in keinem der Proben-Bauteile konnten Risse festgestellt werden. Weiterhin wurde der gleiche Test im Falle der Bauteile des Vergleichsbeispiels durchgeführt, in welchem Falle Risse in 75 % der Proben-Bauteile auftraten.
  • Obgleich in der vorstehenden Beschreibung als Metalleinlage ein Leiterrahmen zur Herstellung einer elektronischen Baugruppe verwendet wurde, ist festzustellen, daß die vorliegende Erfindung auf andere Typen von Metalleinlagen angewandt werden kann, wie beispielsweise verbindenden Stiften eines elektrischen Steckers, metallischer Kontakte eines elektrischen Schalters oder dergleichen, die teilweise in einer Formharzmasse eingebettet sind. Weiterhin kann die Metalleinlage ein Verstärkungselement sein, das vollständig in einer geformten Harzmasse eingebettet ist.
  • Auch kann die Metalleinlage oder der Leiterrahmen, obgleich er aus Kupfer oder einer Fe-Ni-Legierung erzeugt wurde, aus einem anderen Metall bestehen, wie zum Beispiel einer Kupferlegierung, Stahl oder einer Stahllegierung.

Claims (5)

1. Elektronische Baugruppe mit:
einer Metalleinlage, die mindestens teilweise in einer geformten Harzmasse eingebettet ist,
einer Schicht von Metallkernen auf der Oberfläche der Metalleinlage, die eine mittlere Dicke von etwa 0,5 bis etwa 1,0 um hat,
einer Schicht von Nickel- oder Nickellegierungs-Granulierungen über der Kupferschicht, wobei die Nickel- oder Nickellegierungsschicht eine mittlere Dicke von etwa 0,5 bis etwa 1,5 um aufweist, wobei die Größe der Nickelgranulierungen höchstens 1,0 um beträgt.
2. Elektronische Baugruppe nach Anspruch 1, in der die Metalleinlage aus Kupfer, einer Kupferlegierung oder einer Fe-Ni-Legierung erzeugt worden ist.
3. Verfahren der Oberflächenbehandlung zum Aufrauhen einer Metalleinlage für die mindestens teilweise Einbettung in eine geformte Harzmasse mit den Stufen:
Erzeugung einer Schicht aus Kupferkernen auf der Oberfläche einer Metalleinlage durch Steuerung eines elektrolytischen Kupfer-Plattierungsprozesses derart, daß die mittlere Dicke der Kupferschicht bei etwa 0,5 bis etwa 1,0 um liegt; und
Züchtung von Nickel- oder Nickellegierungs-Granulierungen auf den Kupferkernen durch Steuerung eines elektrolytischen Nickel- Plattierungsprozesses derart, daß die mittlere Dicke der Plattierung bei etwa 0,5 bis 1,5 um liegt, wobei die Nickel- oder Nickellegierungs-Granulierungen eine Größe von höchstens 1,0 um haben; und der mindestens teilweisen Einbettung der Metalleinlage in eine Harzmasse einer elektronischen Baugruppe durch ein Formverfahren.
4. Verfahren nach Anspruch 3, bei dem die Metalleinlage aus Kupfer, einer Kupferlegierung oder einer Fe-Ni-Legierung erzeugt wurde.
5. Verfahren nach Anspruch 3 oder 4, bei dem der elektrolytische Nickellegierungs-Plattierungsprozeß einen Sn-Ni-Legierungs- Plattierungsprozeß, einen CO-Ni-Legierungs-Plattierungsprozeß oder einen Fe-CO-Ni-Legierungs-Plattierungsprozeß umfaßt.
DE69318894T 1992-07-11 1993-07-09 Gehäuse einer elektronischen Vorrichtung mit einem metallischen Insert und Verfahren zur Oberflächenaufrauhung des Inserts Expired - Fee Related DE69318894T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20748092A JP3228789B2 (ja) 1992-07-11 1992-07-11 樹脂用インサート部材の製造方法

Publications (2)

Publication Number Publication Date
DE69318894D1 DE69318894D1 (de) 1998-07-09
DE69318894T2 true DE69318894T2 (de) 1998-09-24

Family

ID=16540451

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69318894T Expired - Fee Related DE69318894T2 (de) 1992-07-11 1993-07-09 Gehäuse einer elektronischen Vorrichtung mit einem metallischen Insert und Verfahren zur Oberflächenaufrauhung des Inserts

Country Status (6)

Country Link
US (1) US5585195A (de)
EP (1) EP0579464B1 (de)
JP (1) JP3228789B2 (de)
KR (1) KR940006254A (de)
DE (1) DE69318894T2 (de)
SG (1) SG46235A1 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696756A (en) * 1995-04-14 1997-12-09 Kabushiki Kaishia Toshiba Optical disk having an evaluation pattern for evaluating the optical disk
US6055140A (en) 1997-07-25 2000-04-25 Seagate Technology, Inc. Rigid disc plastic substrate with high stiffness insert
US6141870A (en) 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
JPH11189835A (ja) * 1997-12-25 1999-07-13 Jst Mfg Co Ltd すず−ニッケル合金およびこの合金により表面処理を施した部品
US6509632B1 (en) 1998-01-30 2003-01-21 Micron Technology, Inc. Method of fabricating a redundant pinout configuration for signal enhancement in an IC package
US6683368B1 (en) 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
US6689640B1 (en) 2000-10-26 2004-02-10 National Semiconductor Corporation Chip scale pin array
US6551859B1 (en) * 2001-02-22 2003-04-22 National Semiconductor Corporation Chip scale and land grid array semiconductor packages
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
JP3841768B2 (ja) 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US7049683B1 (en) 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
DE10348715B4 (de) * 2003-10-16 2006-05-04 Infineon Technologies Ag Verfahren zum Herstellen eines Flachleiterrahmens mit verbesserter Haftung zwischen diesem und Kunststoff sowie Flachleiterrahmen
US7095096B1 (en) 2004-08-16 2006-08-22 National Semiconductor Corporation Microarray lead frame
KR20060030356A (ko) * 2004-10-05 2006-04-10 삼성테크윈 주식회사 반도체 리이드 프레임과, 이를 포함하는 반도체 패키지와,이를 도금하는 방법
US7846775B1 (en) 2005-05-23 2010-12-07 National Semiconductor Corporation Universal lead frame for micro-array packages
KR101241735B1 (ko) 2008-09-05 2013-03-08 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
US8110500B2 (en) * 2008-10-21 2012-02-07 International Business Machines Corporation Mitigation of plating stub resonance by controlling surface roughness
KR20100103015A (ko) * 2009-03-12 2010-09-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
KR101113891B1 (ko) 2009-10-01 2012-02-29 삼성테크윈 주식회사 리드 프레임 및 리드 프레임 제조 방법
KR101385887B1 (ko) 2009-11-09 2014-04-15 스미도모쥬기가이고교 가부시키가이샤 크라이오펌프, 및 진공배기방법
JP5553638B2 (ja) * 2010-02-19 2014-07-16 住友重機械工業株式会社 コールドトラップ、及び真空排気装置
JP6366032B2 (ja) * 2013-11-29 2018-08-01 大口マテリアル株式会社 リードフレームおよびその製造方法
JP6345342B2 (ja) * 2015-04-15 2018-06-20 三菱電機株式会社 半導体装置
KR102529295B1 (ko) 2015-11-05 2023-05-08 후루카와 덴키 고교 가부시키가이샤 리드 프레임재 및 그 제조방법
DE102016117841A1 (de) 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung
JP6479265B2 (ja) 2016-12-27 2019-03-06 古河電気工業株式会社 リードフレーム材およびその製造方法ならびに半導体パッケージ
JP7014695B2 (ja) 2018-10-18 2022-02-01 Ｊｘ金属株式会社 導電性材料、成型品及び電子部品
JP6805217B2 (ja) 2018-10-18 2020-12-23 Ｊｘ金属株式会社 導電性材料、成型品及び電子部品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730355A (en) * 1980-07-29 1982-02-18 Tanaka Denshi Kogyo Kk Plating structure for semiconductor material
JPS59136957A (ja) * 1983-01-27 1984-08-06 Seiko Epson Corp フイルムキヤリアのフレキシブルテ−プ製造方法
US4529667A (en) * 1983-04-06 1985-07-16 The Furukawa Electric Company, Ltd. Silver-coated electric composite materials
JPH0612796B2 (ja) * 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
JPS63160367A (ja) * 1986-12-24 1988-07-04 Hitachi Ltd 樹脂封止型半導体装置
JPS63249361A (ja) * 1987-04-06 1988-10-17 Nippon Mining Co Ltd 半導体リ−ドフレ−ム
JPS6418246A (en) * 1987-07-14 1989-01-23 Shinko Electric Ind Co Lead frame for semiconductor device
JPS6465898A (en) * 1987-09-04 1989-03-13 Fujitsu Ltd Manufacture of multilayer printed board
JPH02129325A (ja) * 1988-11-08 1990-05-17 Sumitomo Metal Mining Co Ltd 高力銅合金
JPH02209759A (ja) * 1989-02-09 1990-08-21 Shinko Electric Ind Co Ltd リードフレーム
JPH02308555A (ja) * 1989-05-24 1990-12-21 Toshiba Corp 電子部品の封止構造およびその封止方法
KR920000127A (ko) * 1990-02-26 1992-01-10 미다 가쓰시게 반도체 패키지와 그것을 위한 리드프레임

Also Published As

Publication number Publication date
DE69318894D1 (de) 1998-07-09
JP3228789B2 (ja) 2001-11-12
EP0579464B1 (de) 1998-06-03
JPH0629439A (ja) 1994-02-04
EP0579464A2 (de) 1994-01-19
EP0579464A3 (de) 1994-03-23
US5585195A (en) 1996-12-17
SG46235A1 (en) 1998-02-20
KR940006254A (ko) 1994-03-23

Similar Documents

Publication Publication Date Title
DE69318894T2 (de) Gehäuse einer elektronischen Vorrichtung mit einem metallischen Insert und Verfahren zur Oberflächenaufrauhung des Inserts
DE69025557T2 (de) Gegossener elektrischer Verbinder mit integrierten Federkontaktzungen
DE68910385T2 (de) Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist.
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE3782972T2 (de) Ic-karte und verfahren zur herstellung derselben.
DE69323978T2 (de) Herstellungsverfahren eines Leiterrahmens
DE69229661T2 (de) Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
DE10125586B4 (de) Kupferlegierung zur Verwendung in elektrischen und elektronischen Teilen
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE69030867T2 (de) Verfahren zur Herstellung einer anisotrop leitenden Folie
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE1817434C3 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE10261460A1 (de) Halbleitervorrichtung
DE102006045750B4 (de) Leitendes Klebemittel, dessen Verwendung und Verfahren zu dessen Herstellung
DE4423561C2 (de) Oberflächenmontage-Elektronikbauteil mit Schmelzsicherung und entsprechendes Herstellungsverfahren
DE69523092T2 (de) Verfahren zur Herstellung elektronischer Teile mit einer Luftbrückenverbindung
EP1543863A1 (de) Elektrodenstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE3613594C3 (de) Verwendung eines Kupferlegierungs-Leitermaterials für gegen Abblättern beständige Lötanschlüsse einer Halbleitervorrichtung
DE102014117404A1 (de) Anschlussleiterloses Halbleitergehäuse mit optischer Überprüfungsmöglichkeit
DE2658532A1 (de) Zwischentraeger zur halterung und kontaktierung eines halbleiterkoerpers
DE2249209A1 (de) Leiterrahmen zur verwendung in gehaeusen fuer halbleiterbauelemente
EP0907966B1 (de) Integrierte halbleiterschaltung
DE2630695A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee