DE69221192T2 - Halbleiterspeicherschaltung - Google Patents

Description

• Die vorliegende Erfindung betrifft eine Halbleiterspeicherschaltung und insbesondere eine wortauswahlschaltung zum Aktivieren eines vorbestimmten Wortleitungsauswahlsignals entsprechend einem internen Adreßsignal.
• In einer Halbleiterspeicherschaltung mit Speicherzellen, die matrixförmig angeordnet sind, ist eine Wortleitungsauswahlschaltung ein Schaltungsaufbau zum Auswählen einer Speicherzelle entsprechend einer eingegebenen Adresse. Die Wortleitungsauwahlschaltung empfängt eine interne Adresse, die einer extern eingegebenen Adresse entspricht und aktiviert eines einer Vielzahl von Wortleitungsauswahlsignalen, um eine vorbestimmte Wortleitung auszuwählen.
• Allgemein schließt die Wortleitungsauswahlschaltung für jedes Wortleitungsauswahlsignal eine Dekodierschaltung, die auf eine interne Adresse zum Erzeugen eines Signals mit einem vorbestimmten Pegel reagiert, eine Ansteuerschaltung, die auf ein Wortleitungsaktivierungssignal reagiert, um ein Signal auszugeben, das einem Ausgangspegel der Dekodierschaltung als ein Wortleitungsauswahlsignal entspricht, und eine Vorladeschaltung zum Vorladen eines Eingangspunktes der Ansteuerschaltung auf eine Leistungsquellenspannung ein. Daher entspricht die Anzahl solcher Wortleitungsauswahlschaltungen der Anzahl von Wortleitungsauswahlsignalen.
• Wird ein internes Signal an die entsprechenden Dekodierschaltungen der Wortleitungsauswahlschaltungen angelegt, so wird ein Ausgang einer der Dekodierschaltungen auf hohem Pegel (Leistungsquellenspannungspegel) gehalten, während Ausgänge der übrigen Dekodierschaltungen auf niedrigen Pegel (Massespannungspegel) geändert werden. Dann, wenn das Wortleitungsaktivierungssignal hohen Pegel annimmt, erzeugt eine der Ansteuerschaltungen ein Auswahlsignal für die aktivierte Wortleitung vom hohen Pegel, und die übrigen Ansteuerschaltungen erzeugen Wortleitungsauswahlsignale von niedrigem Pegel. Dadurch wird das Wortleitungssignal, das der internen Adresse entspricht, aktiviert.
• Wenn das Wortleitungsauswahlsignal auf diese Weise aktiviert wird, wird eine Wortleitung, die diesem entspricht, angesteuert, und eine mit der Wortleitung verbundene Speicherzelle wird ausgewählt. Dann wird von der so ausgewählten Speicherzelle ausgelesene Information durch einen Leseverstärker verstärkt, und die Auslesedaten werden ausgegeben.
• Wenn der Leseverstärker die Eingangsinformation verstärkt, fließt in diesem Falle ein großer Strom durch die Masseleitung. Als Ergebnis tritt ein Zustand ein, wo das Potential der Masseleitung von 0 V ansteigt, d. h., es wird in der Masseleitung Rauschen erzeugt.
• Wenn solches Rauschen erzeugt wird, werden die Ausgangspegel der Dekodierschaltungen, die niedrig sind, ebenfalls angehoben. Daher werden die Ausgangspegel der zugeordneten Ansteuerschaltungen ebenfalls angehoben, während der Pegel des mehr aktivierten Wortleitungsauswahlsignals abgesenkt wird, was bewirkt, daß die Speicherzellenauswahl unstabil wird.
• Eine typische Speicherschaltung ist in US-3980899 beschrieben. Diese Veröffentlichung offenbart eine Wortleitungsansteuerschaltung zum Ansteuern eines Speichers, die mit der Wortansteuerleitung der Speicherzellen verbunden ist und eine resistive Verbindung einschließt, die zwischen der Wortleitung und Massepotential verbunden ist, um zu verhindern, daß ein Potential der Wortleitung schwebend wird. Die Ansteuerschaltung weist einen Schalttransistor vom Anreicherungstyp auf.
• Eine Aufgabe der vorliegende Erfindung besteht in der Schaffung einer Wortleitungsauswahlschaltung, bei der der Pegel eines Wortleitungsauswahlsignals nicht durch Rauschen beeinflußt wird, der in einer Masseleitung erzeugt wird, während ein Leseverstärker eingegebene Information von einer ausgewählten Speicherzelle verstärkt.
• Gemäß der vorliegenden Erfindung wird eine Halbleiterspeicherschaltung geschaffen, die eine Dekodierschaltung (T2, T3; T12, T13; T22, T23; T32, T33), die auf eine interne Adresse (Ax0, Ax1) zum Erzeugen eines Signais eines vorbestimmten Pegels reagiert, und eine Ansteuerschaltung (T5, T6; T15, T16; T25, T26; T35, T36), die auf das Wortleitungsaktivierungssignal (φw1, φw2, φw3, φw4) reagiert, das einem Ausgangspegel der Dekodierschaltung entspricht,
• und eine Abschaltschaltung (T7; T17; T27; T37) aufweist, die auf ein Steuersignal (φs) zum Trennen der Dekodierschaltung vom Massepegel reagiert, dadurch gekennzeichnet, daß das Steuersignal seinen Zustand während einer Zeitperiode von einer Zeit (tu), bei der das Wortleitungsauswahlsignal ausgegeben wird, bis zu einer Zeit (t12) ändert, bei der der Leseverstärker zu arbeiten beginnt.
• Es kann eine Vorladeschaltung zum Vorladen eines Eingangspunkts der Ansteuerschaltung auf eine Quellenspannung vorgesehen sein.
• Es wird auch eine Halbleiterspeicherschaltung beschrieben, die eine Vielzahl von Wortleitungsauswahlsignalerzeugungsschaltungen, die jeweils eine Dekodierschaltung aufweisen, die auf eine interne Adresse zum Erzeugen eines Signals von vorbestimmten Pegel reagieren, eine Ansteuerschaltung, die auf ein Wortleitungsaktivierungssignal zum Erzeugen eines Wortleitungsauswahlsignals reagiert, das einem Ausgangspegel der Dekodierschaltung entspricht, eine Vorladeschaltung zum Vorladen eines Eingangspunktes der Ansteuerschaltung auf eine Quellenspannung und eine Abschaltschaltung aufweist, die auf ein Steuersignal φszum Trennen der Dekodierschaltung vom Masseanschluß für eine vorbestimmte Zeitperiode aufweist, die der Verstärkung eines Leseverstärkers entspricht.
• Die Dekodierschaltung weist eine Vielzahl von Transistoren auf, die parallel zueinander zwischen einem Eingangsanschluß der Ansteuerschaltung und einem Knotenpunkt verbunden sind. Die Transistoren haben Gatter, die die interne Adresse empfangen.
• Die Abschaltschaltung weist ein Transfergatter auf, das zwischen dem Knotenpunkt und dem Masseanschluß vorgesehen ist. Das Transfergatter hat einen Steueranschluß, an den das Steuersignal angelegt wird.
• Die Ansteuerschaltung weist einen ersten Transistor und einen zweiten Transistor auf, die in Reihe miteinander zwischen einem Eingangsanschluß des Wortleitungsaktivierungssignals bei einem Spannungspegel, der nicht niedriger ist als eine Leistungsversorgungsspannung, und dem Masseanschluß verbunden sind. Das Ausgangssignal der Dekodierschaltung wird an das Gatter des ersten Transistors angelegt, und ein invertiertes Ausgangssignal der Dekodierschaltung wird an das Gatter des zweiten Transistors angelegt. Ein Verbindungspunkt zwischen den ersten und zweiten Transistoren bildet einen Ausgangsanschluß für das Wortleitungsauswahlsignal.
• Die oben erwähnten und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden beispielsweise und unter Bezugnahme auf die folgende detaillierte Beschreibung der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen deutlicher werden. Es zeigen:
• Fig. 1 in einem Schaltungsgramm den Aufbau einer erfindungsgemäßen Wortleitungsauswahlschaltung; und
• Fig. 2 Wellenformen, die zum Verständnis der Betriebsweise der in Fig. 1 gezeigten Schaltung nützlich sind.
• Eine Ausführungsform der vorliegenden Erfindung soll unter Bezugnahme auf Fig. 1 beschrieben werden. Bei dieser Ausführungsform wird angenommen, daß eine entsprechend einer eingegebenen Adresse zu erzeugende interne Adresse zwei Bits Ax0 und Ax1 einschließt und daß es vier Wortleitungsauswahlsignale φw1 bis φw4 gibt.
• Die Wortleitungsauswahlschaltung weist für jedes Wortleitungsauswahlsignal eine Dekodierschaltung, die auf eine interne Adresse zum Erzeugen eines Signals eines vorbestimmten Pegels reagiert, eine Ansteuerschaltung, die auf ein Wortleitungsaktiviersignal reagiert, um ein Wortleitungsauswahlsignal auszugeben, das dem Ausgangspegel der Dekodierschaltung entspricht, eine Vorladeschaltung zum Vorladen eines Eingangspunktes der Ansteuerschaltung auf eine Leistungsquellenspannung und eine Abschaltschaltung auf, die auf ein Steuersignal reagiert, um zwischen der Dekodierschaltung von einem Masseanschluß abzuschalten.
• Es soll ein Teil dieser Schaltung beschrieben werden, in der das Wortleitungsauswahlsignal φw1 erzeugt wird. Die Dekodierschaltung schließt N-Kanaltransistoren T2 und T3 ein, die parallel zwischen Knotenpunkten N1 und N4 verbunden sind und deren Gatter die internen Adreßbits Ax0 bzw. Ax1 empfangen. Diese Dekodierschaltung arbeitet als eine NOR-Schaltung für die internen Adreßbits Ax0 und Ax1. Die Vorladeschaltung schließt einen P-Kanaltransistor T1 ein, der zwischen einem Leistungsquellenanschluß Vcc und dem Knotenpunkt N1 verbunden ist und ein Gatter aufweist, an das ein Vorladesignal φp angelegt wird. Die Ansteuerschaltung weist einen N-Kanaltransistor T5, der mit dem Gatter durch einen N-Kanaltransistor T4 mit dem Knotenpunkt N1 verbunden ist, und einen N-Kanaltransistor T6 auf, der mit dem Gatter durch eine Inverterschaltung 1 mit dem Knotenpunkt N1 verbunden ist. Die Transistoren T5 und T6 sind in Reihe miteinander zwischen einem Masseanschluß und einem Anschluß verbunden, an den das Wortleitungsaktivierungssignal 4)w angelegt wird, und ein Verbindungspunkt zwischen den Transistor T5 und T6 wird als Ausgangspunkt des Wortleitungsauswahlsignals φw1 verwendet. Weiter weist die Abschaltschaltung einen N-Kanaltransistor T7 auf, der ein Gatter besitzt, an das ein Steuersignal φs angelegt wird, und der zwischen einem Knotenpunkt N4 und der Masseleitung verbunden ist. Im Falle dieser Ausführungsform ist das Steuersignal φs ein invertiertes Signal eines Leseverstärkeraktivierungssignals (nicht gezeigt).
• Ein Schaltungsteil zum Erzeugen der Wortleitungsauswahlsignale φw2 bis φw4 ist derselbe wie oben erwähnt, mit der Ausnahme, daß Signale, die an die Dekodierschaltung angelegt werden sollen, eine Kombination der internen Adresse Ax0 und Ax1 und Umkehrungen derselben sind.
• Der Betrieb der in Fig. 1 gezeigten Schaltung soll unter Bezugnahme auf Fig. 2 beschrieben werden. Bei dieser Beschreibung wird angenommen, daß das Wortleitungsauswahlsignal φw1 ausgewählt und aktiviert wird.
• Die internen Adreßbits Ax0 und Ax1 haben niedrigen Pegel, vor dem Start des Auswahlbetriebs werden die Potentiale an den Knotenpunkten N1, N11, N21 und N31 auf hohen Pegel mit Hilfe entsprechender Vorladeschaltungen T1, T11, T21 und T31 gebracht. Daher haben die Knotenpunkte N2, N12, N22 und N32 hohen Pegel und die Knotenpunkte N3, N13, N23 und N33 haben niedrigen Pegel. Da das Steuersignal φs hohen Pegel hat, sind die N-Kanaltransistoren T7, T17, T27 und T37, die die Abschaltschaltungen bilden, im Ein-Zustand, und daher haben die Knotenpunkte N4, N14, N24 und N34 niedrigen Pegel.
• P-Kanaltransistoren T1, T11, T21 und T31 werden abgeschaltet, wenn das Vorladesignal φp hohen Pegel annimmt. In diesem Zustand werden die internen Adreßbits Ax0 und Ax1 auf niedrigen Pegel gebracht, um das Wortleitungsauswählsignal φw1 auszuwählen. Daher werden die N-Kanaltransistoren T2 und T3, die eine Dekodierschaltung bilden, ausgeschaltet, und daher wird der Knotenpunkt N1 auf hohen Pegel gehalten. Daher wird der Knotenpunkt N2 und der Knotenpunkt N3 auf hohen Pegel bzw. niedrigen Pegel gehalten.
• Da jedoch die N-Kanaltransistoren T12, T23, T32 und T33 eingeschaltet sind, nehmen die Knotenpunkte N11, N21 und N31 niedrigen Pegel an. Mit diesen Änderungen des Zustands ändern die Knotenpunkte N12, N22 und N32 ihre Zustände von hohem Pegel zu niedrigem Pegel, und die Knotenpunkte N13, N23 und N33 werden vom niedrigen Pegel zum hohen Pegel geändert (siehe Zeitmoment t10 in Fig. 2).
• Wenn das Wortleitungsaktiviersignal φw so groß wird wie oder größer wird als die Quellenspannung (siehe Zeitpunkt tu in Fig. 2), so wächst dann das Potential am Knotenpunkt N2 auf einen Pegel an, der gleich ist wie oder höher ist als die Quellenspannung, und zwar aufgrund des Selbst-Booteffekts des Transistors TS. Daher nimmt das Wortleitungsauswählsignal φw1 hohen Pegel an, der gleich ist wie oder höher ist als die Quellenspannung, d. h., es wird aktiviert. Andererseits werden, da die Knotenpunkte N12, N22 und N32 niedrigen Pegel haben, die Transistoren T15, T25 und T35 abgeschaltet, und, da die Knotenpunkte N13, N23 und N33 hohen Pegel haben werden, die Transistoren T16, T26 und T36 werden eingeschaltet, während andere Wortleitungsauswählsignale auf niedrigen Pegel gehalten werden.
• Danach wird eine dazu entsprechende Wortleitung angesteuert, und eine damit verbundene Speicherzelle (nicht gezeigt) wird ausgewählt. Wie vorher erwähnt wurde, fließt, wenn Daten, die von der Speicherzelle ausgelesen sind, durch einen Leseverstärker (nicht gezeigt) verstärkt werden, großer Strom durch die Masseleitung, und daher wird deren Potential zeitweilig von 0 V erhöht, was zu Masseleitungsrauschen führt.
• Erfindungsgemäß nimmt jedoch das Steuersignal φs, das ein invertiertes Signal eines Leseverstärkeraktivierungssignals ist, niedrigen Pegel an, wenn der Leseverstärker arbeitet (siehe Zeitpunkt t12 in Fig. 2), und daher werden die N- Kanaltransistoren T7, T17, T27 und T37, die die Abschaltschaltungen bilden, abgeschaltet. Daher werden alle Dekodierschaltungen von der Masseleitung getrennt. Als Ergebnis werden die Knotenpunkte N1, N11, N21 und N31 elektrisch von der Masseleitung getrennt, und daher werden die Spannungspegel der Wortleitungsauswählsignale φw1 bis φw4 nicht geändert.
• Wenn verstärkte ausgelesene Daten durch den Leseverstärker ausgegeben werden und der Auslesevorgang beendet ist, so nimmt das Steuersignal φs wieder hohen Pegel (nicht gezeigt) an, und das Vorladesignal φp nimmt niedrigen Pegel an. Daher nehmen die Knotenpunkte N1, N11, N21 und N31 hohen Pegel mit Hilfe der Vorladeschaltungen T1, Tu, T21 und T31 an.
• Wie dies von dem oben erwähnten Betrieb deutlich ist, wird bei der Wortleitungsauswählschaltung dieser Ausführungsform der Ausgangspegel des Wortleitungsauswählsignals nicht durch Rauschen beeinflußt, der von der Masseleitung während des Betriebs des Speicherleseverstärkers erzeugt wird, da die Dekodierschaltungen in bezug auf die Masseleitung abgeschaltet sind. Daher ist es möglich, die Speicherzelle in einem stabilen Auswählzustand zu halten.
• Bei der beschriebenen Ausführungsform wird das Steuersignal φs durch Invertieren des Leseverstärkeraktivierungssignals erhalten. Es kann jedoch irgendein anderes Signal mit derselben Wirkung verwendet werden, wenn nur sein Zustand (von hoch zu niedrig oder umgekehrt) während einer Zeitperiode von dem Moment an geändert wird, zu dem irgendeine der Wortleitungsauswählsignale φw1 bis φw4 voll den hohen Pegel einnimmt, bis zum Beginn des Betriebs des Leseverstärkers.
• Obwohl bei dieser Ausführungsform die Dekodierschaltung einen NOR-Schaltungsaufbau hat, ist die Erfindung hierauf nicht eingeschränkt. Z. B. kann die Dekodierschaltung einen NAND- Schaltungsaufbau haben.
• Obwohl die vorliegende Erfindung unter Bezugnahme auf besondere Ausführungsformen beschrieben wurde, soll diese Beschreibung nicht in einschränkendem Sinn verstanden werden. Verschiedene Abwandlungen der offenbarten Ausführungsformen werden für den Fachmann deutlich werden durch Bezug auf die Beschreibung der Erfindung. Es wird daher angenommen, daß die beigefügten Ansprüche irgendwelche Abwandlungen oder Ausführungsformen umfassen werden, die in den Bereich der Erfindung fallen.

Claims (8)

1. Halbleiterspeicherschaltung, die eine Dekodierschaltung (T2, T3; T12, T13; T22, T23; T32, T33), die auf eine interne Adresse (AxO, Axl) zum Erzeugen eines Signals eines vorbestimmten Pegels reagiert, eine Ansteuerschaltung (T5, T6; T15, T16; T25, T26; T35, T36), die auf ein Wortleitungsaktivierungssignal (φw) zum Erzeugen eines Wortleitungsauwählsignals (φw1, φw2, φw3, φw4), das einem Ausgangspegel der Dekodierschaltung entspricht, reagiert, und eine Abschaltschaltung (T7; T17; T27; T37) aufweist, die auf ein Steuersignal (φs) zum Trennen der Dekodierschaltung von einem Masseanschluß reagiert, dadurch gekennzeichnet, daß das Steuersignal seinen Zustand während einer Zeitperiode von einer Zeit (t11), zu der das Wortleitungsauswählsignal ausgegeben wird, bis zu einer Zeit (t12) ändert, bei der ein Leseverstärker zu arbeiten beginnt.

2. Halbleiterspeicherschaltung nach Anspruch 1, die weiter eine Vorladeschaltung (T1, T11, T21, T31) zum Vorladen eines Eingangsanschlusses der Ansteuerschaltung auf die Quellenspannung aufweist.

3. Halbleiterspeicherschaltung nach einem der vorangehenden Ansprüche, bei der die Dekodierschaltung eine Vielzahl von Transistoren aufweist, an deren Gatter die interne Adresse angelegt werden und die parallel miteinander zwischen einem Eingangsanschluß der Ansteuerschaltung und einem Knotenpunkt (N4; N14; N24; N34) verbunden sind.

4. Halbleiterspeicherschaltung nach Anspruch 3, bei der die Abschaltschaltung ein Transfergatter aufweist, an dessen Steueranschluß das Steuersignal angelegt wird und das zwischen dem Knotenpunkt und dem Masseanschluß vorgesehen ist.

5. Halbleiterspeicherschaltung nach einem vorangehenden Anspruch, bei der die oder jede Ansteuerschaltung eine Reihenverbindung eines ersten Transistors (T5, T15, T25, T35) und eines zweiten Transistors (T6, T16, T26, T36) aufweist, wobei diese Reihenverbindung zwischen einem Eingangsanschluß für das Wortleitungsaktivierungssignal mit einem Spannungspegel, der gleich ist oder größer als eine Quellenspannung, und dem Masseanschluß verbunden ist, wobei das Ausgangssignal der Dekodierschaltung dem Gatter des ersten Transistors zugeführt wird und das invertierte Ausgangssignal der Dekodierschaltung dem Gatter des zweiten Transistors zugeführt wird, und wobei ein Verbindungspunkt des ersten Transistors und des zweiten Transistors einen Ausgangsanschluß für das Wortleitungsauswahlsignal bilden.

6. Halbleiterspeicherschaltung nach einem vorangehenden Anspruch, bei der das Steuersignal als Reaktion auf ein Lesevertärkeraktivierungssignal erzeugt wird.

7. Halbleiterspeicherschaltung nach einem vorangehenden Anspruch, bei der die Dekodierschaltung einen NOR-Schaltungsaufbau mit einem Eingang zum Empfangen der internen Adresse aufweist.

8. Halbleiterspeicherschaltung nach einem der Ansprüche 1 bis 6, bei der die Dekodierschaltung einen NAND-Schaltungsaufbau hat, der einen Eingang zum Empfangen der internen Adresse aufweist.