DE3586810T2

DE3586810T2 - Halbleiterschaltung.

Info

Publication number: DE3586810T2
Application number: DE8585305971T
Authority: DE
Inventors: Atsushi Suzuki
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1984-08-23
Filing date: 1985-08-22
Publication date: 1993-03-25
Anticipated expiration: 2005-08-23
Also published as: EP0176226B1; JPH0453035B2; US4710904A; EP0176226A2; KR870002655A; KR910002498B1; DE3586810D1; JPS6154098A; EP0176226A3

Description

Das vorliegende Patent betrifft eine Halbleiterschaltung, insbesondere eine Schaltung, die beispielsweise in einem statischen Halbleiterspeicher zur Erzeugung eines Taktsignals angewendet wird, wenn ein Eingangssignal, wie z. B. das Adreßsignal, verändert wird.
Ein statischer Speicher benötigt im allgemeinen kein Taktsignal, im Gegensatz zum dynamischen Speicher, der stets ein Taktsignal benötigt. Einige spezielle statische Speicher jedoch benutzen Taktsignale, um Adressenänderungen, Schreibbefehle oder Abschaltungen darzustellen, zur Verringerung der Zugriffszeit, usw.
Bei statischen Speichern, die Taktsignale benutzen, wird beim Zugriff zu einer Speicherzelle des statischen Speichers ein Bitleitungspaar vorübergehend kurzgeschlossen, um durch Anwenden eines Taktsignals dasselbe Potential zu haben, und dann in Übereinstimmung mit den in der Speicherzelle gespeicherten Daten auf einen hohen (H) Pegel oder auf einen niedrigen (L) Pegel geändert. Dies verkürzt die Zugriffszeit, verglichen mit dem Fall ohne Verwendung eines Taktsignals, wobei die Änderung bewirkt wird vom H- oder L-Zustand in Abhängigkeit von den zuvor gelesenen Speicherdaten zum H- oder b-Zustand in Abhängigkeit von den gespeicherten Daten, die gerade gelesen werden müssen. Dieses Kurzschließen wird auch in einem Leseverstärker bewirkt, in dem die Ansprechgeschwindigkeit für gerade eingelesene Daten durch Rückstellen der Ausgangssignale durch das Taktsignal vor Beginn der Operation des Leseverstärkers erhöht wird.
Ein Taktsignal, das eine Änderung eines Eingangssignals, wie z. B. eines Adreßsignals, darstellt, wird traditionell durch Vornahme eines logischen ODER von Impulsen erzeugt, die durch Änderungen der jeweiligen Eingangssignale erzeugt werden. Z.B. sind die Adreßsignale als die Eingangssignale 10 Bit in einem 1K-Speicher, 11 Bit in einem 2K-Speicher, usw. Aus jedem Bit der Adreßsignale erhält man ein Komplementärpaar von Bit und seinem invertierten Bit Ai (i = 1, 1, 2, . . . ), die einem Decoder eingegeben werden, um als ein Signal für die Auswahl einer Wortleitung oder einer Bitleitung zu wirken. Eine Impulsgeneratorschaltung für jeden der oben angeführten Impulse ist in einem Adresseninverter vorgesehen. Der aus der Impulsgeneratorschaltung erzeugte Impuls wird zur Erlangung des oben erwähnten logischen ODER an das ODER-Gatter geliefert.
Das auf diese Weise erzeugte Taktsignal weist jedoch insofern ein Problem auf, als sich die Taktbreite des Taktsignals in Abhängigkeit von den Eingangssignalen ändert, wenn die Anstiegszeit und die Abfallzeit der Eingangssignale unbestimmt sind. Wenn die Eingangssignale Eingangsadreßsignale sind, wird dieses Problem aus folgenden Gründen verursacht: (1) da die Adresseninverter und dementsprechend die oben angeführten Impulsgeneratorschaltungen über einem bestimmten Bereich eines Speicherchips vorhanden sind, sind die Verdrahtungslängen zwischen jeder Impulsgeneratorschaltung und dem ODER-Gatter voneinander verschieden, so daß die Zeiten der Ausgangsimpulse, die das ODER- Gatter erreichen, etwas unterschiedlich sind; (2) da die Impulse, die von den jeweiligen Impulsgeneratorschaltungen ausgehen, nicht immer dieselbe Impulsbreite haben, werden die Impulsbreiten der Taktsignale und die Abfallzeiten der Taktimpulse in Abhängigkeit davon geändert, welches Adreßsignal geändert wird; (3) es gibt einen Fall, wo eine Vielzahl von Adreßsignalen (Bits) nahezu gleichzeitig, jedoch mit etwas unterschiedlichen Zeiten geändert werden, und in diesem Fall hat die Impulsbreite, da die Taktbreite eine logische Summe der Vielzahl von Impulsen ist, eine Tendenz zur Ausdehnung, weil die durch die jeweiligen Änderungen der Adreßsignale erzeugten Impulsbreiten nicht immer dieselben sind.
Um das Kurzschließen des Paares der Bitleitungen usw. zu sichern, ist es nicht vorzuziehen, die Taktimpulsbreite in Abhängigkeit davon zu ändern, welches der Eingangssignale oder welches der Eingangsadreßsignale sich ändert. Demzufolge muß das Taktsignal für die oben erwähnte Rücksetzung des Bitleitungspaares oder des Leseverstärkers zumindest eine vorher festgesetzte Impulsbreite und konstante Abfalls- und Anstiegszeiten als Reaktion auf jede Änderung der Eingangssignale haben.
Dementsprechend ist es wünschenswert, eine Halbleiterschaltung vorzusehen, die einen Impuls mit zumindest einer konstanten Impulsbreite als Reaktion auf jede Änderung der Eingangssignale liefern kann.
US-A-3 601 636 beschreibt eine Monoflop-Vorrichtung mit zwei NAND-Gattern, die miteinander verbunden sind, um einen Ausgangsimpuls von festgesetzter Dauer als Reaktion auf ein Eingangssignal zu liefern, erlangt unter Verwendung einer RC-Verzögerungsschaltung, die zwischen den beiden NAND-Gattern eingesetzt ist. Bei kurzen Eingangsimpulsen hat der Ausgangsimpuls dieselbe Länge, ungeachtet des Eingangssignals, bei längeren Eingangsimpulsen jedoch hat der Ausgangsimpuls zumindest die Dauer des Eingangsimpulses.
EP-A-0 105 757 vom gegenwärtigen Anmelder beschreibt eine asynchrone Speichervorrichtung mit einem Adressenänderungsdetektor, der ein Taktsignal der gewählten Impulsbreite als Reaktion auf eine Änderung eines Adreßsignals erzeugt. Der Adressenänderungsdetektor umfaßt eine Gruppe von-Impulsgeneratoren, jeder reagierend auf ein jeweiliges Adreßbit, und ein ODER-Gatter, das die Impulse aus den Impulsgeneratoren empfängt, wobei der Ausgang des ODER- Gatters das Taktsignal darstellt.
J. Markus, "Modern Electronic Circuits Reference Manual", McGraw-Hill, 1980, beschreibt auf Seite 680 eine sogenannte PWM-MONO-Schaltung, die eine Impulsbreitenmodulation mit Hochleistungszyklen und komplementärem Ausgang vorsieht. Der Ausgangsimpuls wird von einem NOR-Gatter erzeugt und dauert mindestens so lange, wie ein "STROBE"- Eingangssignal dem NOR-Gatter zugeführt wird.
Erfindungsgemäß ist eine Taktsignal-Generatorschaltung einer Halbleiterspeichervorrichtung vorgesehen mit:
einer Vielzahl von Impulsgeneratorschaltungen, von denen jede einen Eingang für den Empfang eines Adreßseingangssignals und einen Ausgang für die Lieferung eines Impulses als Reaktion auf eine Änderung des genannten Adreßeingangssignals hat; und
einer Gatterschaltung, die eine Vielzahl von Eingängen hat, die mit den Ausgängen der genannten Impulsgeneratorschaltungen verbunden sind, sowie einen Ausgang für die Lieferung eines Ausgangssignals als Reaktion darauf; und dadurch gekennzeichnet, daß
die genannte Gatterschaltung einen Satz von Invertergattern umfaßt, jedes gebildet durch einen entsprechenden Eingangstransistor und Pull-up-Transistor, deren Gateanschlüsse beide mit einem Ausgang von jeweils einer der genannten Impulsgeneratorschaltungen verbunden sind, wobei alle Pull-up-Transistoren gemeinsam mit dem genannten Ausgang der genannten Gatterschaltung verbunden sind und alle Eingangstransistoren in Reihe geschaltet sind; und dadurch gekennzeichnet, daß
eine Impulsbreitensteurschaltung vorgesehen ist, operativ verbunden mit dem Ausgang der genannten Gatterschaltung, zum Halten des Ausgangssignals der Gatterschaltung und zum späteren Rücksetzen des genannten Haltens, um so die Impulsbreite des Ausgangssignals auf zumindest eine vorher festsetzte Breite zu erweitern; wobei die genannte Impulsbreitensteuerschaltung folgendes umfaßt:
eine Verzögerungsschaltung zum Verzögern des Ausgangssignals der Gatterschaltung; und
eine Halte- und Rücksetzschaltung mit einem ersten Transistor und einem zweiten Transistor, in Reihe zwischen einer ersten Stromversorgungsleitung und dem Ausgang der genannten Gatterschaltung geschaltet, wobei der genannte erste Transistor als Reaktion auf den Ausgang der genannten Gatterschaltung gesteuert wird und der genannte zweite Transistor als Reaktion auf den Ausgang der genannten Verzögerungsschaltung gesteuert wird, und einem dritten Transistor und einem vierten Transistor, die parallel zwischen der genannten Gatterschaltung und einer zweiten Stromversorgungsleitung verbunden sind, wobei der genannte dritte Transistor als Reaktion auf den Ausgang der genannten Gatterschaltung gesteuert wird und-der genannte vierte Transistor als Reaktion auf den Ausgang der genannten Verzögerungsschaltung gesteuert wird.
Damit kann die vorliegende Erfindung eine vorher festgesetzte Mindestdauer eines Ausgangstaktsignals garantieren, während das Ausgangstaktsignal als Reaktion auf geeignete Eingangssignale verlängert werden kann.
Um ein Beispiel zu geben, wird nun auf die beiliegenden Zeichnungen Bezug genommen, in denen:
Fig. 1 ein schematisches Blockdiagramm eines Halbleiter-Speicherchips zur Erläuterung des Hintergrundes der vorliegenden Erfindung ist;
Fig. 2 ein Schaltbild einer Halbleiterschaltung ist, die einer Ausführungsform der vorliegenden Erfindung entspricht;
Fig. 3 ein Schaltbild einer Taktsignalgeneratorschaltung ist, enthalten in der in Fig. 2 gezeigten Schaltung; die Fig. 4A bis 4F Wellenformdiagramme zur Erläuterung der Operation der in Fig. 3 gezeigten Schaltung sind;
Fig. 5 ein Schaltbild ist, das ein Beispiel einer Impulsgeneratorschaltung veranschaulicht, enthalten in der in Fig. 2 gezeigten Schaltung; und
Fig. 6 ein Schaltbild ist, das ein anderes Beispiel einer Impulsgeneratorschaltung veranschaulicht, enthalten in der in Fig. 2 gezeigten Schaltung.
Fig. 1 ist eine schematische Draufsicht eines Halbleiter-Speicherchips. In Fig. 1 hat der Halbleiter- Speicherchip CP eine Speicherzellenanordnung MCA, eine Vielzahl von Adresseninvertern AI&sub0;, AI&sub1;, . . . und AIn sowie eine Taktsignalgeneratorschaltung CG. Jeder dieser Adresseninverter AI&sub0;, AI&sub1;, . . . und AIn besteht aus einer Adressenpufferschaltung ADBi und einer Impulsgeneratorschaltung PGi, wobei i = 0, 1, . . . oder n ist. Die Adressenpufferschaltung ADBi empfängt ein Adreßsignal Ai, um ein wellenförmiges Adreßsignal zu liefern. Die Impulsgeneratorschaltung PGi erzeugt einen Impuls als Reaktion auf eine Änderung im Adreßsignal Ai. Die Ausgänge der Impulsgeneratorschaltungen PG&sub0;, PG&sub1;, . . . und PGn sind über stromführende Leitungen l&sub0;, l&sub1;, . . . und ln mit den Eingängen der Taktsignalgeneratorschaltung CG verbunden.
Da sich die Längen der stromführenden Leitungen l&sub0;, l&sub1;, . . . und ln voneinander unterscheiden, sind die Zeiten, die zum Übertragen der Signale aus den Impulsgeneratorschaltungen PG&sub0;, PG&sub1;, . . . und PGn zur Taktsignalgeneratorschaltung notwendig sind, etwas unterschiedlich voneinander. Das verursacht das Problem unterschiedlicher Zeiten der Erzeugung der Taktsignale, die von der Taktsignalgeneratorschaltung abgegeben werden, wie zuvor erwähnt.
Fig. 2 ist ein Schaltbild einer Halbleiterschaltung entsprechend einer Ausführungsform der vorliegenden Erfindung. In Fig. 2 sind A&sub0;, A&sub1;, A&sub2;, . . . Bits einer Adresse für den Zugriff zu einem statischen Speicher, und PG&sub0;, PG&sub1;, PG&sub2;, . . . sind Impulsgeneratorschaltungen, die in den Adresseninvertern AI&sub0;, AI&sub1;, . . . (Fig. 1) für den Empfang der jeweiligen Bits A&sub0;, A&sub1;, . . . der Adresse vorgesehen sind. Jede Impulsgeneratorschaltung PGi (i = 0, 1, 2, . . . ) gibt einen Impuls ab, der eine relativ unbestimmte Breite des niedrigen Pegels (im folgenden als L bezeichnet) hat, wenn sich das entsprechende Bit vom hohen Pegel (H) zu L oder von L zu H ändert. PGn ist eine Impulsgeneratorschaltung, die einen Impuls abgibt, wenn ein Chipansteuersignal vom H-Pegel zum L-Pegel wechselt.
Die Ausgänge der Impulsgeneratorschaltungen PG&sub0;, PG&sub1;, PG&sub2;, . . . und PGn sind mit den Gateelektroden der Transistorpaare Q11 und Q21, Q12 und Q22, Q13 und Q23, . . . bzw. Q1n und Q2n verbunden. Von den Transistorpaaren Q11 und Q21, Q12 und Q22, Q13 und Q23, . . . sowie Q1n und Q2n bildet jedes ein komplementäres-Metall-Oxid-Halbleiter-(CMOS)-Invertergatter. Diese CMOS-Invertergatter stellen eine Taktsignalgeneratorschaltung CG eines NAND-Gatters dar, das in bezug auf den L-Pegel zumindest eines der Eingangssignale als ein ODER-Gatter funktioniert. D.h., denn zumindest eine der Impulsgeneratorschaltungen PG&sub0;, PGi und PGn den Impuls des L-Pegels erzeugt, gibt die Taktsignalgeneratorschaltung CG den H-Pegel an ihrem Ausgang T&sub1; ab. Da die Taktsignalgeneratorschaltung CG ein NAND-Gatter ist, wird der Pegel eines Ausgangsendes T&sub1; zu L, wenn sich alle Eingänge am H- Pegel befinden. Wenn zumindest ein Eingang L ist, wird der Pegel des Ausgangsendes T&sub1; zu H. Zu beachten ist, daß die Transistoren Q11, Q12, . . . und Q1n, deren mit einer Stromversorgung VCC verbundene Sources in der Figur durch kleine Kreise dargestellt werden, P-Kanal-Metall-Oxid-Halbleiter- (MOS)-Transistoren sind und die Transistoren Q21, Q22, . . . und Q2n ohne die kleinen Kreise N-Kanal-MOS-Transistoren sind. Die N-Kanal-MOS-Transistoren Q21, Q22, . . . und Q2n sind in Reihe geschaltet. Es gibt dieselbe Anzahl von Paaren der P-Kanal- und N-Kanal-MOS-Transistoren Q11 und Q21, Q12 und Q22, . . . und Q1n und Q2n wie Impulsgeneratorschaltungen PG&sub0;, PG&sub1;, . . . und PGn. Mit dem Ausgangsende T&sub1; sind zwei CMOS-Invertergatter verbunden, die aus den P-Kanal- MOS-Transistoren Q3 und Q5 und den N-Kanal-MOS-Transistoren Q4 und Q5 bestehen. Dadurch wird ein Knoten T&sub2; des aus den Transistoren Q5 und Q6 bestehenden CMOS-Inverters ein Ausgangsende der Taktsignalgeneratorschaltung CG. In herkömmlichen Schaltungen sind nur die Impulsgeneratorschaltungen PG&sub0;, PG&sub1;, . . . und PGn und die Taktsignalgeneratorschaltung CG vorgesehen, wodurch jedesmal ein Taktsignal von dem Ausgangsende T&sub2; erzeugt wird, wenn ein Adreßbit A&sub0;, A&sub1;, . . . sich ändert oder das Chipansteuersignal abfällt. Wie jedoch bereits erwähnt, gab es insofern ein Problem, als die Impulsbreite und vor allem die Endzeit (hier die Anstiegszeit) des durch die herkömmliche Taktsignalgeneratorschaltung erzeugten Taktsignals nicht immer konstant sind.
Die Erzeugungszeiten (hier die Abfallzeiten) der Taktsignale der Impulsgeneratorschaltungen PG&sub1;, PG&sub2;, . . . sind relativ konstant. Die Schwankungen treten bei den Endzeiten (hier den Anstiegszeiten) auf. Auf Grund dieser Schwankungen war die Impulsbreite des Ausgangstaktsignals nicht immer konstant.
In der vorliegenden Erfindung ist die Taktsignalgeneratorschaltung mit einem Schaltkreis WC vorgesehen, um die Ausgangsimpulsbreite konstant zu machen. Der Schaltkreis Wc besteht aus einer Halte- und Rücksetzschaltung, aufgebaut aus den P-Kanal-MOS-Transistoren Q7 und Q8, die zwischen der Stromversorgung VCC und dem Ausgangsende T&sub1; des NAND- Gatters in Reihe geschaltet sind, und den N-Kanal-MOS- Transistoren Q9 und Q10, die zwischen der Source des Transistors Q2n und der Masse-Energieversorgung VSS parallelgeschaltet sind, und aus einem Steuerkreis CNT, aufgebaut aus den P-Kanal-MOS-Transistoren Q31 und Q33, den N-Kanal-MOS-Transistoren Q32 und Q34, einem Widerstand R und einem MOS-Kondensator C, die eine RC- Verzögerungsschaltung bilden, wie das in Fig. 2 gezeigt ist.
Fig. 3 ist ein Schaltbild der Taktsignalgeneratorschaltung CG und des Schaltkreises WC, enthalten in der in Fig. 2 gezeigten Schaltung.
Unter Bezugnahme auf Fig. 3 ist in der durch die P-Kanal-MOS-Transistoren Q7 und Q8 und die N-Kanal-MOS-Transistoren Q9 und Q10 gebildeten Halte- und Rücksetzschaltung das Gate des Transistors Q7 mit dem Ausgangs ende des durch die Transistoren Q3 und Q4 gebildeten Inverters verbunden; das Gate des Transistors Q8 ist mit dem Ausgangs ende des Steuerkreises CNT verbunden; das Gate des Transistors Q9 ist mit dem Ausgangsende des durch die Transistoren Q33 und Q4 gebildeten Inverters verbunden; und das Gate des Transistors Q10 ist mit dem Ausgangs ende des Steuerkreises CNT verbunden. Im Steuerkreis CNT bilden die Transistoren Q33 und Q34 einen CMOS-Inverter, und die Transistoren Q31 und Q32 bilden einen anderen. Die Gates der Transistoren Q33 und Q34 wirken als ein Eingangsende des Steuerkreises CNT und sind mit dem Ausgangs ende T&sub1; des NAND-Gatters verbunden. Der Ausgang des durch die Transistoren Q33 und Q34 gebildeten CMOS-Inverters ist mit den Gates der Transistoren Q31 und Q32 verbunden. Die Source des Transistors Q34 ist über den Widerststand R mit der Masse-Energieversorgung VSS verbunden. Zwischen den Ausgang des durch die Transistoren Q33 und Q34 gebildeten Inverters und die Masse- Energieversorgung VSS ist der CMOS-Kondensator C geschaltet. Der Ausgang des durch die Transistoren Q31 und Q32 gebildeten CMOS-Inverters wirkt als Ausgang des Steuerkreises CNT.
Die Fig. 4A bis 4F zeigen die Potentialänderungen in ien jeweiligen Teilen der in Fig. 3 gezeigten Schaltung. In den Fig. 4A-4F stellen ø0 und ø1 Impulse dar, die durch die Impulsgeneratorschaltungen PG&sub0; und PG&sub1; erzeugt wurden; und , , und stellen Potentialänderungen der Knoten , , und in der in Fig. 3 zeigten Schaltung dar.
Die Operation der in Fig. 3 gezeigten Schaltung wird unter Bezugnahme auf die Fig. 4A bis 4F beschrieben. In einem Zustand, wenn keine Änderung in einem Adreßbit oder einem Chipansteuerbit auftritt, sind die Ausgangssignale ø0, ø1, . . . aller Impulsgeneratorschaltungen PG&sub0;, PG&sub1;, und PGn auf dem H-Pegel, so daß - wie in Fig. 3 und in Fig. 4C veranschaulicht wird - der Knoten T&sub1; L ist; der Ausgang des durch die Transistoren Q3 und Q4 gebildeten Inverters ist dann H, wie das in Fig. 4D gezeigt ist; und dementsprechend ist der Transistor Q7 AUS; der Transistor Q9 ist EIN; der Ausgang des durch die Transistoren Q33 und Q34 gebildeten CMOS-Inverters ist H, wie das in Fig. 4E gezeigt ist; der Kondensator C wird auf VCC geladen; der Ausgang des durch die Transistoren Q31 und Q32 gebildeten Inverters ist L, wie das in Fig. 4F gezeigt ist; und entsprechend ist der Transistor Q8 EIN und der Transistor Q10 AUS. Bei den Transistoren Q7 und Q8 wird
- da der Transistor Q7 AUS ist - der Knoten T&sub1; nicht auf VCC angehoben. Auch sind bei den Transistoren Q9 und Q10 da der Transistor Q9 EIN ist - die im NAND-Gatter in Reihe geschalteten Transistoren Q21, Q22, . . . und Q2n über den Transistor Q9 mit einer Masse-Energieversorgung VSS verbunden.
In diesem Zustand, wenn eines der beiden Adreßbits, z. B. A&sub1;, so geändert wird, daß ein Impuls ø1 zu einer Zeit t&sub1; von H auf L abfällt, wie das in Fig. 4B veranschaulicht ist, erzeugt das NAND-Gatter H, so daß der Knoten T&sub1; zu H wird, wie das in Fig. 4C gezeigt ist, und der Ausgang des durch die Transistoren Q3 und Q4 gebildeten Inverters wird L. Demzufolge wechselt der P-Kanal-Transistor Q7 zu EIN, so daß der Knoten T&sub1; durch die Transistoren Q7 und Q8 auf VCC angehoben wird; und der Transistor Q9 wechselt zu AUS, so daß die Source des Transistors Q2n am Abfallen auf VSS gehindert wird. Somit wird der Knoten der Taktsignalgeneratorschaltung CG auf L gehalten, und das Ausgangsende T&sub2; wird entsprechend auf H gehalten. Ebenfalls in diesem Zustand sinkt der Ausgang des durch die Transistoren Q33 und Q34 gebildeten Inverters allmählich auf L; und der Ausgang des durch die Transistoren Q31 und Q32 gebildeten Inverters wird H zu einer Zeit t&sub2;, wenn der Pegel am Knoten niedriger wird als die Schwellenspannung des P-Kanal-Transistors Q31. Da die durch den Widerstand R und den Kondensator C gebildete RC-Verzögerungsschaltung eingesetzt wird, umfaßt die Änderung des Pegels an den Knoten die Zeitverzögerung td. Wenn der Ausgang 4 des durch die Transistoren Q31 und Q32 gebildeten Inverters nach dieser Verzögerung H wird, wechselt der P- Kanal-Transistor Q8 zu einer Zeit t&sub3; zu AUS, so daß das oben erwähnte Anziehen des Knotens T&sub1; gestoppt wird, d. h. das Halten wird freigegeben; und der N-Kanal-Transistor Q10 wechselt zu EIN als Reaktion auf den H-Pegel am Knoten 4, so daß die in Reihe geschalteten Transistoren Q21, Q22, . . . und Q2n über den Transistor Q10 mit der VSS verbunden werden. Solange also die Impulse aus den Impulsgeneratorschaltungen nicht vorhanden sind, d. h. unter der Bedingung, daß sich alle Ausgangssignale ø0, ø1, . . . , die von den Impulsgeneratorschaltungen PG&sub0;, PG&sub1;, . . . und PGn abgegeben werden, auf H-Pegel befinden, wird der Knoten T&sub1; auf VSS (L-Pegel) gesenkt, und demzufolge wird der Knoten 2 zu der Zeit t&sub3; auf den H-Pegel angehoben, wie das in Fig. 4D gezeigt ist. Somit wird die Ausgangstaktbreite der Taktsignalgeneratorschaltung CG ein konstanter Wert, bestimmt durch die RC-Zeitkonstante. Selbst wenn es Unterschiede bei den Rücksetzzeiten des Impulses ø1 gibt, wie das durch die Pfeile in Fig. 4B veranschaulicht wird, hat der Ausgangstaktimpuls am Knoten 2 eine konstante Impulsbreite T.
Es gibt eine Möglichkeit zur Erzeugung von zwei oder mehr Impulsen, die zu leicht unterschiedlichen Zeiten aus den Impulsgeneratorschaltungen PG&sub0;, PG&sub1;, . . . und PGn abgegeben werden. Als ein Beispiel zeigen die Fig. 4A und 4B die zwei Impulse ø0 und ø1, die zu unterschiedlichen Zeiten t&sub1; und t&sub4; aus den Impulsgeneratorschaltungen PG&sub0; und PG&sub1; erzeugt werden. In diesem Ball wird die Impulsbreite des Impulses am Knoten 2 so verlängert, daß sie größer ist als der vorher festgesetzte Mindestwert T und zu einer Zeit t&sub5; endet. Die Zeit t&sub5;, folglich die Dauer des Ausgangstaktimpulses in diesem Fall, wird durch die Rücksetzzeit von ø0 bestimmt. Fig. 4D zeigt den verlängerten Ausgangstaktimpuls durch eine gestrichelte Linie.
Fig. 5 zeigt ein Beispiel einer der Impulsgeneratorschaltungen PG&sub0;, PG&sub1;, . . . , mit Ausnahme der Schaltung PGn.
In Fig. 5 ist AP ein Eingangs-Pad, dem eines der Adreßbits A&sub0;, A&sub1;, A&sub2;, . . . zugeführt wird; Q41, Q43, Q45, Q47, Q49, Q51, Q53, Q55, Q57 und Q59 sind P-Kanal-MOS-Transistoren; und Q42, Q44, Q46, Q48, Q50, Q52, Q54, Q56, Q58 und Q60 sind N-Kanal-MOS-Transistoren. Die Transistorpaare Q41 und Q42, Q43 und Q44, Q53 und Q54 sowie Q55 und Q56 stellen jeweils CMOS-Inverter dar. Die Transistorgruppen Q45, Q46, Q47 und Q48, Q49, Q50, Q51 und Q52 sowie Q57, Q58, Q59 und Q60 stellen jeweils CMOS-NAND-Gatter dar.
Die Steilheit gm der Transistoren Q46, Q48, Q58 und Q60 wird relativ klein gehalten. Im Gegensatz dazu wird die Steilheit gm der Transistoren Q50 und Q52 relativ groß behalten. Da die Steilheit gm der Transistoren Q50 und Q52 relativ groß ist, fällt der Ausgangsimpuls ø am Knoten T&sub3; als Reaktion auf eine Änderung eines Adreßbits, das dem Eingangs-Pad AP zugeführt wird, rasch ab. Des weiteren steigt, da die Steilheit gm der Transistoren Q46, Q48, Q58 und Q60 relativ klein ist, der Ausgangsimpuls ø am Knoten N&sub3; eine vorher festgesetzte Zeit nach der Änderung des Adreßbits, das dem Eingangs Pad AP zugeführt wird, an.
Genauer gesagt wenn z. B. das Potential am Eingangs-Pad AP bei H ist, dann ist der Knoten N1 L; der Knoten N&sub2; ist H; der Transistor Q46 ist EIN; der Knoten N&sub4; ist H; der Knoten N&sub5; ist L; der Knoten N&sub6; ist H; der Transistor Q48 ist EIN; und entsprechend ist der Knoten N&sub3; L, und das Ausgangsende T&sub3; ist H. In diesem Zustand ist der Knoten N&sub4; H; der Knoten N&sub5; ist L; der Knoten N&sub6; ist H; und der Transistor Q52 ist EIN. Wenn infolge dieses Zustandes das dem Eingangs-Pad AP zugeführte Adreßbit zu L wechselt, dann wird der Knoten N&sub1; H; der Knoten N&sub2; wird L; der Knoten N&sub3; wird H; und der ,Transistor Q50 wechselt zu EIN. Wegen seines großen gm-Wertes wechselt das Ausgangsende T&sub3; schnell auf den j-Pegel. Ferner wechselt der Knoten N&sub4; zu L, und der Knoten N&sub5; wechselt zu H. Die Transistoren Q58 und Q60 wechseln als Reaktion auf die H-Pegel an den Knoten N&sub5; bzw. N&sub3; zu EIN. Da jedoch die Steilheit gm der Transistoren Q58 und Q60 relativ gering ist, wechselt der Knoten N&sub6; allmählich auf den L-Pegel. Als Reaktion auf die schnelle Operation des Transistors Q50 wechselt demzufolge das Ausgangsende T3 schnell auf den L-Pegel als Reaktion auf einen Abfall des zugeführten Adreßbits. Wenn die Transistoren Q58 und Q60 zu EIN wechseln, wechselt der Knoten N&sub6; allmählich auf den L-Pegel, so daß der Transistor Q52 AUS wird. Demnach steigt das Ausgangs ende T&sub3; eine vorher festgesetzte Zeit nach dem Abfall des Adreßbits wieder auf den H-Pegel an. Die Impulsbreite des am Ausgangsende T&sub3; der Impulsgeneratorschaltung PG erlangten Impulses wird durch die Werte der Steilheit gm der Transistoren Q50, Q52, Q58 und Q60 bestimmt.
In ähnlicher Weise wird, wenn sich das Potential-am Eingangs-Pad AP von L auf H ändert, ein Impuls mit einer Impulsbreite entsprechend der Differenz in der Steilheit gm der Transistoren Q50, Q52 und Q46, Q48 am Ausgangsende T&sub3; abgegeben.
Da die Steilheit gm der Transistoren beim Fertigungsprozeß nicht genau bestimmt werden kann, ist die Impulsbreite des Impulses am Ausgangsende T&sub3; relativ unbestimmt, weil die Anstiegszeit unbestimmt ist. Demzufolge ist, wie in Fig. 4B durch die Pfeile veranschaulicht wird, das Ende des Impulses ø1 unbestimmt. Das ist der Grund dafür, warum die Impulsgeneratorschaltung CG einschließlich des Schaltkreises WC, wie in Fig. 2 gezeigt, notwendig ist. Mit der in Fig. 2 gezeigten Schaltung läßt sich eine konstante Impulsbreite ohne Berücksichtigung der aus den Impulsgeneratorschaltungen PG&sub0;, PG&sub1;, . . . und PGn zugeführten Impulsbreiten erlangen.
Fig. 6 ist ein Schaltbild, das ein Beispiel der in Fig. 2 gezeigten Impulsgeneratorschaltung PGn zeigt. In Fig. 6 umfaßt die Schaltung PGn die P-Kanal- und N-Kanal- Transistorpaare Q61 und Q62, Q63 und Q64, Q65 und Q66, Q71 und Q72, die jeweils CMOS-Inverter darstellen. Q69 ist ein P-Kanal-Transistor, und Q70 und Q73 sind N-Kanal-Transistoren. Q67, Q68, Q69 und Q70 bilden ein CMOS-NAND-Gatter. Diese Schaltung PGn erzeugt auch einen Impuls am Ausgangsende T&sub4; als Reaktion auf eine Änderung von H zu L des Chipansteuersignals .
Die Impulsgeneratorschaltungen PG&sub0;, PG&sub1;, . . . und PGn sind nicht auf jene für den Empfang der Adreßbits A&sub0;, A&sub1;, A&sub2;, . . . oder des Chipansteuersignals beschränkt. Z.B. ist ein statischer Speicher mit wahlfreiem Zugriff (RAM) bekannt, in dem eine vorher festgesetzte Zeit nach einer Adressenänderung die ausgewählte Wortleitung auf den nichtausgewählten Zustand (L-Pegel) gewechselt wird, um so Energie zu sparen. In diesem Fall muß, wenn ein Schreibbefehl angewendet wird, die oben erwähnte ausgewählte Wortleitung während einer erforderlichen Zeit auf den H-Pegel eingestellt sein. Zu diesem Zweck muß die Impulsgeneratorschaltung einen Impuls als Reaktion auf ein Schreibfreigabesignal erzeugen.
Die Taktsignalgeneratorschaltung CG ist nicht auf die in Fig. 2 gezeigte Schaltung beschränkt. Innerhalb des Umfangs der vorliegenden Erfindung sind verschiedene Varianten möglich. Z.B. kann die Zahl der CMOS-Inverter in der Taktsignalgeneratorschaltung in Übereinstimmung mit dem gewünschten Ausgang willkürlich ausgewählt werden. Ist ein Impuls des H-Pegels notwendig, kann ein zusätzlicher Inverter hinzugefügt werden. Muß ein Taktsignal als Reaktion auf eine Änderung eines Eingangssignals von L auf H erzeugt werden, so ist das für Fachleute auch auf der Grundlage der in Fig. 2 gezeigten Schaltung möglich. Außerdem kann anstelle der Verbindung des Knotens T&sub1; mit den Gates der Transistoren Q33 und Q34 der Ausgang des durch die Transitoren Q3 und Q4 gebildeten Inverters über einen zusätzlichen CMOS-Inverter mit den Gates der Transistoren Q33 und Q34 verbunden werden, oder das Ausgangsende T&sub2; kann mit den Gates der Transistoren Q33 und Q34 verbunden werden. Darüber hinaus kann anstelle des Ausgangsendes T&sub2; der Ausgang des durch die Transistoren Q3 und Q4 gebildeten CMOS-Inverters als das Ausgangs ende der Taktsignalgeneratorschaltung genutzt werden.

Claims

1. Eine Taktsignalgeneratorschaltung einer Halbleiterspeichervorrichtung mit:

einer Vielzahl von Impulsgeneratorschaltungen (PG&sub0;, PG&sub1;, . . . ), von denen jede einen Eingang für den Empfang eines Adreßeingangssignals und einen Ausgang für die Lieferung eines Impulses als Reaktion auf eine Änderung des genannten Adreßeingangssignals hat; und

einer Gatterschaltung (CG) mit einer Vielzahl von Eingängen, die mit den Ausgängen der genannten Impulsgeneratorschaltungen (PG&sub0;, PG&sub1;, . . ) verbunden sind, und mit einem Ausgang für die Lieferung eines Ausgangssignals als Reaktion darauf; dadurch gekennzeichnet, daß

die genannte Gatterschaltung (CG) einen Satz von Invertergattern (Q11, Q21; Q12, Q22; . . . Q1N, Q2N) umfaßt, jedes gebildet durch einen entsprechenden Eingangstransistor (Q21, Q22, . . . Q2N) und Pull-up-Transistor (Q11, Q12, Q1N), deren Gateanschlüsse beide mit einem Ausgang von jeweils einer der genannten Impulsgeneratorschaltungen (PG&sub0;, PG&sub1;, . . . ) verbunden sind, wobei alle Pull-up-Transistoren gemeinsam mit dem genannten Ausgang der genannten Gatterschaltung verbunden sind und alle Eingangstransistoren in Reihe geschaltet sind; und dadurch gekennzeichnet, daß

ein Impulsbreitensteuerschaltung (WC) vorgesehen ist, operativ verbunden mit dem Ausgang der genannten Gatterschaltung (CG), zum Halten des Ausgangssignals der Gatterschaltung und zum späteren Rücksetzen des genannten Haltens, um so die Impulsbreite des Ausgangssignals auf zumindest die vorher festgesetzte Breite zu erweitern; wobei der genannte Impulsbreitensteuerschaltung (WC) folgendes umfaßt:

eine Verzögerungsschaltung zum Verzögern des Ausgangssignals der Gatterschaltung (CG); und eine Halte- und Rücksetzschaltung (Q7 . . . Q10) mit einem ersten Transistor (Q7) und einem zweiten Transistor (Q8), in Reihe geschaltet zwischen einer ersten Stromversorgungsleitung (VCC) und dem Ausgang der genannten Gatterschaltung, wobei der genannte erste Transistor als Reaktion auf den Ausgang der genannten Gatterschaltung (CG) gesteuert wird und der genannte zweite Transistor (Q8) als Reaktion auf den Ausgang der genannten Verzögerungsschaltung gesteuert wird, und einem dritten Transistor (Q9) und einem vierten Transistor (Q10), die parallel zwischen der genannten Gatterschaltung und einer zweiten Stromversorgungsleitung verbunden sind, wobei der genannte dritte Transistor als Reaktion auf den Ausgang der genannten Gatterschaltung gesteuert wird und der genannte vierte Transistor als Reaktion auf den Ausgang der genannten Verzögerungsschaltung gesteuert wird.

2. Eine Schaltung nach Anspruch 1, in welcher der genannte Impulsbreitensteuerschaltung (WC) außerdem folgendes umfaßt:

einen Steuerkreis (CNT) mit einem auf den genannten Ausgang der genannten Gatterschaltung (CG) reagierenden Eingangs ende und mit einem mit der genannten Halte- und Rücksetzschaltung (Q9, Q10) verbundenen Ausgangsende, wobei der-genannte Steuerkreis (CNT) die genannte Verzögerungsschaltung zur Übertragung einer Signaländerung an dem genannten Eingangs ende zu dem genannten Ausgangs ende mit einer vorher festgesetzten Zeitverzögerung umfaßt.

3. Eine Schaltung nach Anspruch 2, außerdem umfassend einen Inverter (Q3, Q4) mit einem Eingangsende, verbunden mit dem genannten Ausgang der genannten Gatterschaltung (CG), und einem Ausgangende, verbunden mit einer Gateelektrode des genannten ersten Transistors (Q7), wobei der genannte zweite Transistor (Q8) eine Gateelektrode hat, die mit dem genannten Ausgangsende des genannten Steuerkreises (CNT) verbunden ist, und wobei der genannte erste und zweite Transistor zwischen einer Stromversorgung und dem genannten Ausgang der genannten Gatterschaltung (CG) in Reihe geschaltet sind.

4. Eine Schaltung nach Anspruch 3, in welcher der genannte dritte Transistor (Q9) eine Gateelektrode hat, die mit dem genannten Ausgangsende des genannten Inverters (Q3, Q4) verbunden ist, und der genannte vierte Transistor (Q10) eine Gateelektrode hat, die mit dem genannten Ausgangsende des genannten Steuerkreises (CNT) verbunden ist, wobei der genannte dritte und vierte Transistor zwischen die genannte Gatterschaltung (CG) und eine Masse-Stromversorgung geschaltet sind.

5. Eine Schaltung nach Anspruch 4, in welcher der genannte Steuerkreis (CNT) folgendes umfaßt:

einen ersten Inverter (Q33, Q34) mit einem Eingangsende, das mit dem genannten Ausgang der genannten Gatterschaltung (CG) verbunden ist;

einen zweiten Inverter (Q31, Q32) mit einem Eingangsende, das mit dem Ausgangsende des genannten ersten Inverters (Q33, Q34) verbunden ist, und mit einem Ausgangsende, das mit den Gateelektroden des genannten zweiten Transistors (Q8) und des genannten vierten Transistors (Q10) verbunden ist;

einen Widerstand (R), der zwischen den genannten ersten Inverter (Q33, Q34) und die Masse-Stromversorgung geschaltet ist; und

einen Kondensator (C), der zwischen das Ausgangsende des genannten ersten Inverters (Q33, Q34) und die Masse-Stromversorgung geschaltet ist;

wobei der genannte Widerstand (R) und der genannte Kondensator (C) die genannte Verzögerungsschaltung bilden.

6. Eine Schaltung nach einem der Ansprüche 1 bis 5, die außerdem eine zusätzliche Impulsgeneratorschaltung (PGN) umfaßt, so angeordnet, daß sie ein Chipansteuersignal für die Auswahl des genannten Speichers empfängt.

7. Eine Schaltung nach einem der Ansprüche 1 bis 5, die außerdem eine zusätzliche Impulsgeneratorschaltung (PGN) umfaßt, so angeordnet, daß sie ein Schreibfreigabesignal für die Freigabe einer Schreiboperation der genannten Speichervorrichtung empfängt.

8. Eine Schaltung nach einem der vorstehenden Ansprüche, in der das genannte Taktsignal für das Kurzschließen von Bitleitungspaaren in der genannten Speichervorrichtung verwendet wird.