DE69112123T2 - Verfahren zur Herstellung eines Anzeigeschirmes mit aktiver Matrix und Speicherkondensatoren sowie der durch dieses Verfahren hergestellte Schirm. - Google Patents

Verfahren zur Herstellung eines Anzeigeschirmes mit aktiver Matrix und Speicherkondensatoren sowie der durch dieses Verfahren hergestellte Schirm.

Info

Publication number
DE69112123T2
DE69112123T2 DE69112123T DE69112123T DE69112123T2 DE 69112123 T2 DE69112123 T2 DE 69112123T2 DE 69112123 T DE69112123 T DE 69112123T DE 69112123 T DE69112123 T DE 69112123T DE 69112123 T2 DE69112123 T2 DE 69112123T2
Authority
DE
Germany
Prior art keywords
addressing
column
lines
plate
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69112123T
Other languages
English (en)
Other versions
DE69112123D1 (de
Inventor
Contellec Michel Le
Francois Morin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orange SA
Original Assignee
France Telecom SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA filed Critical France Telecom SA
Publication of DE69112123D1 publication Critical patent/DE69112123D1/de
Application granted granted Critical
Publication of DE69112123T2 publication Critical patent/DE69112123T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/014—Capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

  • Die vorliegende Erfindung hat ein Herstellungsverfahren eines Anzeigeschirms mit aktiver Matrix und Speicherkondensatoren und einen nach diesem Verfahren hergestellten Schirm zum Gegenstand.
  • Man weiß, daß ein Anzeigeschirm mit aktiver Matrix schematisch durch zwei Platten gebildet wird, wobei die erste bedeckt ist von einer Matrix aus Pixel definierenden leitenden Plättchen und jedes Plättchen einem Adressierungstransistor zugordnet ist, seinerseit selbst gesteuert durch Adressierungszeilen und -spalten, und die zweite bedeckt ist von einer Gegenelektrode. Ein Flüssigkristall ist eingefügt zwischen die beiden Platten.
  • Kürzlich sind Anzeigeschirme mit aktiver Matrix erschienen, die außerdem Speicherkondensatoren umfassen. Der Vorteil dieser Kondensatoren ist die Begrenzung der Temperaturerhöhungseffekte, die bei einem herkömmlichen Anzeigeschirm zu einer Abnahme der Zeitkonstante der Pixelkapazität führt, wobei der Flüssigkristall und der Steuertransistor zum Sitz von Fehlströmen werden.
  • Anzeigeschirme mit aktiver Matrix und Speicherkondensator werden z.B. in dem Dokument GB-A-2 155 199 beschrieben, in dem Artikel von D. TOMITA u.a. mit dem Titel "A 6.5-in Diagonal TFT-LCD Module for Liquid Crystal TV", erschienen in der Zeitschrift SID 89 DIGEST, Seiten 151-154, sowie in dem Artikel von Y. YOUNG mit dem Titel "A 6.7-in Square High-Resolution Full- Color TFL-LCD", erschienen in der Zeitschrift JAPAN DISPLAY 89, Seiten 514-517.
  • Die Figuren 1a und 1b einerseits und 2a, 2b andrerseits zeigen diese vorhergehende Technik.
  • In Figur 1a ist eine Zelle dargestellt, umfassend einen Transistor TFT (diese Bezeichnung gibt an, daß es sich im allgemeinen um einen Dünnschichtentransistor handelt), einen Kondensator Clc, dem Flüssigkristall entsprechend, eingefügt zwischen dem Belag der ersten Platte und der Gegenelektrode, an ein Potential VCE gelegt. Die das Gate steuernde Adressierungszeile des TFT ist mit L bezeichnet und die Adressierungsspalte mit C.
  • Die Zelle der Figur 1b unterscheidet sich von der Zelle der Figur 1a durch das Vorhandensein eines Speicherkondensators Cs, von dem ein Belag verbunden ist mit dem TFT und der andere an einem Bezugspotential VR liegt.
  • Die Figuren 2a und 2b zeigen zwei Arten, einen Schirm mit Speicherkondensatoren zu steuern. In der Figur 2a sind die ein und derselben Zeile Ln entsprechenden Speicherkondensatoren mit einem ihrer Beläge verbunden mit einer LC bezeichneten Elektrode, speziell zu diesem Zweck hergestellt, wobei alle LC-Zeilen mit einem Referenzstreifen LR verbunden sind, angeordnet auf der Seite des Schirms und an ein Potential VP gelegt. In der Figur 2b sind die zu einer Zeile Ln+1 gehörenden Speicherkondensatoren Cs mit einem Belag verbunden mit der vorhergehenden Zeile Ln.
  • Im ersteren Fall kann das Bezugspotential das Potential der Gegenelektrode sein. Im zweiten Fall ist das Bezugspotential das der vorhergehenden Zeile. Dieses Potential liegt fest und kann folglich als Referenz dienen während der Teilbildzeit, außer während der Adressierungszeit, in der sein Wert gestört ist. Da diese Störung sich direkt vor der Auffrischung der betreffenden Zeile ereignet, hat sie keine Auswirkung auf das Endpotential des Pixels.
  • Um solche Strukturen herzustellen, sind zahlreiche Verfahren möglich.
  • Da es sich um traditionelle Anzeigeschirme ohne Speicherkondensatoren handelt, ist das einfachste Verfahren das in dem Dokument FR-A-2 533 072 beschriebene. Dieses sogenannte "Zweimaskenebenen"-Verfahren, denn es erfordert nur zwei Photoätzungen, umfaßt im wesentlichen folgende Schritte:
  • - Vorbereiten eines Glassubstrats durch physikalischchemische Reinigung,
  • - Abscheiden einer Schicht aus transparentem leitendem Material, z.B. aus Zinn- und Indiumoxid (ITO);
  • - erstes Photoätzen, um der transparenten leitenden Schicht die Form von Spalten und von Plättchen, verlängert durch einen Ansatz, zu verleihen,
  • - Abscheiden eines Stapels, gebildet aus einer Halbleiterschicht, einer Isolierschicht und einer Metallschicht,
  • - zweites Photoätzen, durchgeführt am vorhergehenden Stapel, um die die Ansätze der Plättchen überschneidenden und die Spalten kreuzenden Zeilen zu definieren, was Dünnschichten- Transistoren definiert.
  • Wenn es darum geht, einen Schirm mit Speicherkondensatoren herzustellen, stößt man auf eine spezielle Schwierigkeit, hervorgerufen durch die Erzeugung der Beläge besagter Kondensatoren.
  • Die bekannten Erzeugungsverfahren erfordern wenigstens vier Maskenebenen und manchmal sechs. Zum Beispiel scheidet man bei der in dem weiter oben erwahnten Artikel von O. TOMITA u.a. beschriebenen Technik zunächst auf einem Glassubstrat eine Mo-Ta- Schicht ab, die man einer ersten Photoätzung unterzieht, um die Gates der zukünftigen Transistoren und einen der Beläge des Speicherkondensators zu bilden. Man bedeckt das Ganze mit Isoliermaterial, dann scheidet man eine ITO-Schicht ab und schreitet zu einer zweiten Photoätzung, um die zweiten Beläge der Speicherkondensatoren zu bilden. Anschließend scheidet man einen Halbleiter ab (a-Si), dann läßt man mittels einer dritten Ätzung diesen Halbleiter nur über den Gates stehen. Dann werden leitende Schichten (a-Si n&spplus;, Mo/Al) abgeschieden und geätzt in einer vierten Maskierungs- und Ätzoperation.
  • Die vorliegende Erfindung verfolgt das Ziel, diese Komplexität zu reduzieren und sie beabsichtigt insbesondere, zurückzukehren zu der Einfachheit des sogenannten Zweimaskierungsebenen-Verfahrens.
  • Dieses Ziel wird dank der Erfindung erreicht durch ein Verfahren, das gewisse Operationen des in FR-A-2 533 072 beschriebenen Zweimaskierungsebenen-Verfahrens wieder aufgreift und das gekennzeichnet ist durch die Tatsache, daß man bei der zweiten Photoätzung kapazitive Zeilen stehen läßt, die parallel zu den Adressierungszeilen angeordnet sind und einen Teil der Plättchen überlappen, wobei jede kapazitve Zeile mit dem Teil des Plättchens, den sie überlappt, den diesem Plättchen zugeordneten Speicherkondensator bildet.
  • Bei einer ersten Variante ist das Verfahren dadurch gekennzeichnet, daß die kapazitiven Zeilen auf diese Funktion zugeschnittene Zeilen sind und alle mit einem Streifen verbunden sind, der sich auf der Seite des Schirms befindet.
  • Bei einer zweiten Variante ist das Verfahren dadurch gekennzeichnet, daß bei der zweiten Ätzung die kapazitiven Zeilen zusammenfallen mit den Adressierungszeilen und einerseits Segmente der Plättchen überlappen, um die Speicherkondensatoren zu bilden, und andrerseits die diversen Spalten- oder Plättchenansätze, um die Adressierungstransistoren zu bilden.
  • Die Merkmale und Vorteile der Erfindung gehen noch besser aus der nachfolgenden Beschreibung hervor. Diese Beschreibung betrifft beispielhafte und keinesfalls einschränkende Ausführungsbeispiele und bezieht sich auf die beigefügten Zeichnungen:
  • - die Zeichnungen 1a, 1b, schon beschrieben, stellen die generelle Struktur von Schirmen mit und ohne Speicherkondensatoren dar;
  • - die Figuren 2a, 2b, schon beschrieben, zeigen zwei Steuereinrichtungen für Schirme mit Speicherkondensatoren;
  • - die Figur 3 zeigt als Draufsicht einen erfindungsgemäßen Schirm in einer ersten Ausführungsart mit zugeschnittener bzw. eigens ausgebildeter Elektrode;
  • - die Figuren 4a, 4b zeigen zwei Schnitte des Schirms der Figur 3;
  • - die Figur 5 zeigt als Draufsicht eine zweite Ausführungsart;
  • - die Figur 6 zeigt als Draufsicht eine dritte Ausführungsart;
  • - die Figur 7 zeigt als Draufsicht eine vierte Ausführungsart;
  • - die Figur 8 zeigt als Draufsicht eine fünfte Ausführungsart;
  • - die Figur 9 zeigt das Ersatzschaltbild eines Schirms nach Figur 8;
  • - die Figur 10 zeigt als Draufsicht eine sechste Ausfuhrungsart;
  • - die Figur 11 zeigt einen Schirm, dessen Speicherkondensator durch die vorhergehende Zeile gesteuert wird;
  • - die Figur 12 zeigt einen Schnitt des Schirms der Figur 11;
  • - die Figur 13 zeigt eine letzte Variante des erfindungsgemäßen Schirms.
  • Man sieht in den Figuren 3, 4a und 4b einen nach einem erfindungsgemäßen Verfahren hergestellten Anzeigeschirm. Auf einer der Glasplatten 10 scheidet man eine Schicht aus transparentem leitendem Material 12 ab, z.B. Indium-Zinn-Oxid ITO. Durch ein erstes Photoätzen durch eine erste Maskierungsebene erhält man Muster, die aus Spalten Cn, Cn+1, etc... und Plättchen P bestehen. Diese Muster entsprechen den nichtschraffierten Zonen der Figur 3. Jedes Plättchen P ist durch einen Plättchenansatz genannten Ansatz AP verlängert. Bei der dargestellten Variante ist jede Spalte durch einen Spaltenansatz genannten Ansatz AC von gekrümmter Form verlängert. Der Plättchenansatz AP fügt sich ein zwischen die Spalte und den gekrümmten Spaltenansatz AC. Mit dieser Anordnung erhält man einen doppelten Steuertransistor. Sie ist jedoch nicht obligatorisch.
  • Anschließend scheidet man einen Stapel aus einer Halbleiterschicht 14 z.B. aus Silicium, einer Isolierschicht 16 z.B. aus Siliciumnitrid und einer Metallschicht 18 z.B. aus Aluminium ab.
  • Bei einer zweiten Photoätzung durch eine zweite Maskierungsebene definiert man Muster wie z.B. die in Figur 3 schraffierten Muster, nämlich Adressierungszeilen Ln, Ln+1, etc..., kapazitive Zeilen LC und einen Bezugsstreifen Br auf der Seite des Schirms.
  • Die Adressierungszeilen Ln, Ln+l definieren TFTs (doppelt in der dargestellten Ausfuhrung) und die Zeilen LC definieren zusammen mit der leitenden Schicht des Plättchens P, das sie überdecken, die gesuchten Speichertransistoren Cs.
  • Die Figur 4a entspricht einem Schnitt längs einer Adressierungszeile wie z.B. Ln und zeigt die doppelten Adressierungstransistoren, während die Figur 4b einen Schnitt längs einer kapazitiven Zeile LC darstellt und den Speicherkondensator zwischen LC und P zeigt.
  • Bei der Variante der Figur 5 findet man die gleichen Elemente wieder wie in der Figur 3, mit denselben Referenzen, bis auf den Unterschied, daß man bei der ersten Ätzung Plättchen P bildet, die sich durch ein Segment SP verlängern, wobei die bei der zweiten Ätzung hergestellten kapazitiven Zeilen diese Segmente überschneiden, um mit diesen Segmenten die erwünschten Speicherkondensatoren zu bilden.
  • Der in Figur 6 dargestellte Schirm unterscheidet sich von dem der Figur 3 durch die Tatsache, daß man bei der ersten Ätzung jede Spalte durch zwei Spaltenansätze AC1, AC2 in Höhe jedes Plättchens verlängert, das einen Ansatz AP aufweist, der sich einfügt zwischen die Spaltenansätze, und durch die Tatsache, daß man bei der zweiten Ätzung jede Zeile in Höhe jedes Plättchens verlängert durch einen Zeilenansatz genannten Ansatz AL, der die Spaltenansätze AC1, AC2 und den Plättchenansatz AP überlappt.
  • Außerdem ist die kapazitive Zeile LC immer quer über den Plättchen P angeordnet, um den Speicherkondensator Cs zu bilden.
  • Die Figur 7 zeigt eine Variante, die die Anordnung der Figur 5, bei der jedes Plättchen verlängert wird durch ein Segment SP, und die der Figur 6, bei der der Plättchenansatz AP sich einfügt zwischen zwei Spaltenansätze AC1, AC2, kombiniert.
  • Die Figuren 8 und 9 zeigen einen Fall, in dem jedes Plättchen P durch zwei Adressierungstransitoren gesteuert wird, um eine gewisse Redundanz zu erhalten. Einer der Transistoren TFT(n) (n) entspricht der Zeile Ln und der Spalte Cn, der andere, TFT(n+l) der Zeile Ln+1 und derselben Spalte Cn. In diesem Fall überschneidet die kapazitive Zeile LC das Plättchen P in seinem Mittelteil, zwischen den beiden aufeinanderfolgenden Adressierungszeilen Ln, Ln+l.
  • Die Figur 9 stellt den entsprechenden Schaltplan dar.
  • Die in der Figur 10 dargestellte Variante entspricht dem Fall, wo jedes Plättchen zwei Ansätze AP1, AP2 umfaßt, diagonal entgegengesetzt und eingefugt zwischen jeweils zwei Spaltenansätze der Spalte Cn+1 und der Spalte Cn. Ein Plättchen Pn, definiert durch eine Zeile Ln und eine Spalte Cn wird also auf redundante Weise gesteuert durch zwei Doppeltransistoren TFT(n+l) (n) beziehungsweise TFT (n) (n+1) . Im Falle einer Unterbrechung der Spalte Cn wird das Pixel durch die Spalte Cn+l versorgt.
  • Bei dieser Variante überdeckt die kapazitive Zeile die Plättchen in ihrer Mittelzone.
  • Bei allen diesen Varianten erhält man die Speicherkondensatoren durch speziell für diese Funktion bestimmte Zeilen, wobei diese Zeilen zu den Adressierungszeilen hinzukommen. Bei einer anderen Ausführung sind es diese Adressierungszeilen selbst, die diese Funktion erfüllen. Die Figuren 11 bis 13 zeigen diese Ausführungsart.
  • In der Figur 11 ist jedes Plättchen verlängert durch einen Ansatz AP, einen Doppeltransistor bildend mit der Zeile Ln+l und durch ein Segment SP, unter der vorhergehenden Zeile Ln verlaufend.
  • Die Figur 12 zeigt eine Schnitt längs einer Zeile Ln. Man sieht dort - auf dem Substrat 10 - die leitende Schicht 12, die Spalte und ihren Ansatz bildend, das Plättchen und seinen Ansatz und das obere Segment des Nachbarplättchens, die Halbleiterschicht 14, die Isolierschicht 16, die die Zeile Ln bildende leitende Schicht 18.
  • Die Figur 13 zeigt eine Doppeltransistor-Variante, hergestellt durch zwei Spaltenansätze AC1, AC2, einen Plättchenansatz AP und eine Zeilenansatz AL, wobei die Speicherkapazität erzielt wird durch ein Segment SP, das das Plättchen verlängert und unter der vorhergehenden Zeile Ln angeordnet ist.
  • Bei all diesen Beispielen resultiert die Speicherkapazität aus einer ein leitendes Plättchen überschneidenden leitenden Zeile, wobei die Trennung zwischen diesen leitenden Zonen erreicht wird durch die Halbleiterschicht 14 und die Isolierschicht 16.
  • Der Wert einer solchen Kapazität kann berechnet werden, indem man als Länge die Teilung P der Pixel nimmt und als Breite die Breite einer Zeile. Man bekommt dann
  • Cs = εoεr P.W/d
  • wobei d die Dicke der Schichten ist, die Beläge trennen, Er die dielektrische Konstante dieser Schichten ist und εo die dielektrische Konstante des Vakuums ist.
  • In der Praxis hat man ungefähr
  • P = 250um
  • W = 20um
  • εr = 7
  • d = 0,3um
  • εo = 1/36 π 10&sup9;
  • was für Cs einer Wert von 1,03.-¹² ergibt, also etwa 1pF.
  • Dieser Wert ist mit der Kapazität bzw. Größe des Pixels zu vergleichen, die bei einer Teilung von 250 um und einer Dicke des Flüssigkristalls von 5 um ungefähr 0,5 pF beträgt.
  • Die erfindungsgemäß gebildeten Kondensatoren haben folglich eine Kapazität, die größer ist als (oder in derselben Größenordnung wie) die Kapazität des Pixels, was sehr wohl dem angestrebten Ziel entspricht.

Claims (12)

1. Verfahren zur Herstellung eines Anzeigeschirms, umfassend eine erste Platte, bedeckt durch eine Matrix aus leitenden Plättchen oder Pixel (P), verbunden mit Adressierungstransistoren (TFT), Speicherkondensatoren (Cs), Adressierungspalten (C) und -zeilen (L), und eine zweite Platte, bedeckt mit einer Gegenelektrode, wobei dieses Verfahren zur Herstellung der ersten Platte folgende Schritte umfaßt:
a) man scheidet auf einem isolierenden Substrat eine Schicht aus transparentem leitendem Material (12) ab,
b) mittels einer ersten Ätzung durch ein erstes Maskierniveau führt man eine Ätzung dieser Schicht aus transparentem leitendem Material (12) durch und läßt dabei Adressierungsspalten (C) stehen, eventuell versehen mit Spaltenansätze genannten Ansätzen (AC) und einer Matrix aus Plättchen (P), wobei jedes Plättchen verlängert ist durch wenigstens einen Plättchenansatz genannten Ansatz (AP), nahe bei einer Adressierungsspalte (C) oder entsprechenden Spaltenansätzen (AC) befindlich,
c) man scheidet auf dem Ganzen einen Stapel von Schichten aus jeweils halbleitendem (14), isolierendem (16) und leitendem (18) Material ab,
d) mittels einer zweiten Ätzung durch ein zweites Maskierniveau führt man eine Ätzung dieses Schichtenstapels durch und läßt dabei Adressierungszeilen (L) stehen, ebentuell versehen mit Zeilenansätze genannten Ansätzen (AL), wobei diese Zeilen (L) oder die entsprechenden Zeilenansätze (AL) die Spalten (C) oder die entsprechenden Spaltenansätze (AC) ebenso überlappen wie die Plättchenansätze (AP), um die Adressierungstransistoren (TFT) zu bilden,
wobei dieses Verfahren
dadurchgekennzeichnet ist, daß man bei der zweiten Ätzung kapazitive Zeilen (LC) stehen läßt, parallel zu den Adressierungszeilen (L) angeordnet und einen Teil der Plättchen (P) überlappend, wobei jede kapazitive Zeile (L) mit dein Teil des Plättchen (P), den sie überlappt, den diesem Plättchen (P) zugeordneten Speicherkondensator (Cs) bildet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man bei der ersten Ätzung Plättchen (P) bildet, die ein Segment (SP) umfassen, wobei die bei der zweiten Ätzung hergestellten kapazitiven Zeilen (LC) diese Segmente (SP) überlappen, um mit jedem dieser Segmente einen mit dem entsprechenden Plättchen (P) verbundenen Speicherkondensator zu bilden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man bei der ersten Ätzung jedes Plättchen mit einem zweiten Plättchenansatz (AP2) versieht, wobei vorgesehen ist, daß der erste Plättchenansatz (AP1) sich unter der künftigen Adressierungszeile (Ln) dieses Plättchens befindet und der zweite Plättchenansatz (AP2) sich unter der folgenden Adressierungszeile (Ln+l) befindet, und jedes Plättchen (P) also auf redundante Weise über zwei aufeinanderfolgende Adressierungzeilen (Ln, Ln+l) gesteuert wird durch einen ersten Adressierungstransistor (TFT(n+1) (n) und durch einen zweiten Adressierungstransistor (TFT(n) (n+1), und dadurch, daß jede kapazitive Zeile (LC) die Plättchen (P) in ihrem Mittelteil überlappt, zwischen zwei aufeinanderfolgenden Adressierungszeilen (Ln, Ln+l)
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß man bei der zweiten Ätzung außerdem in dem Schichtenstapel einen auf der Seite des Schirms befindlichen Streifen (Br) ätzt, wobei alle kapazitiven Zeilen (LC) mit diesem Streifen (Br) verbunden sind.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß bei der zweiten Atzung die kapazitiven Zeilen (LC) zusammenfallen mit den Adressierungszeilen (Ln) und einerseits die Segmente (SP) überlappen, um die Speicherkondensatoren (Cs) zu bilden, und andererseits die diversen Spalten- oder Plättchenansatze (AC, AP), um die Adressierungstransistoren (TFT) zu bilden.
6. Anzeigeschirm, hergestellt durch das Verfahren nach den Ansprüchen 1 bis 5, wobei dieser Schirm umfaßt:
- eine erste Platte, bedeckt durch eine Matrix aus leitenden Plättchen oder Pixel (P), versehen mit einem Plättchenansatz genannten Ansatz (AP) und Adressierungsleiterspalten (C), eventuell versehen mit Spaltenansätze genannten Ansätzen (AC) und Adressierungsleiterspalten (L), gebildet durch einen Stapel aus drei Schichten, jeweils aus halbleitendem (14), isolierendem (16) und leitendem (18) Material, wobei diese Zeilen in Zonen der überlappung mit den Spalten (C) oder den entsprechenden Spaltenansätzen (AC) und den Plättchenansätzen (AP) Adressierungstransistoren (TFT) bilden,
- eine zweite Platte, bedeckt durch eine Gegenelektrode, wobei dieser Anzeigeschirm dadurch gekennzeichnet ist, daß er außerdem kapazitive Zeilen (LC) umfaßt, gebildet durch den genannten Schichtenstapel (14, 16, 18), diese Zeilen einen Teil der Plättchen (P) überlappen und diese Zeile (LC) mit den Plättchen (P) Speicherkondensatoren (Cs) bildet.
7. Anzeigeschirm nach Anspruch 6, dadurch gekennzeichnet, daß jedes Plättchen (P) ein Segment (SP) umfaßt, wobei die kapazitiven Zeilen (LC) diese Segmente (SP) überlappen, um mit diesen Segmenten die Speicherkondensatoren (Cs) zu bilden.
8. Anzeigeschirm nach Anspruch 6, dadurch gekennzeichnet, daß jede Spalte in Höhe jedes Plättchens einen gekrümmten Spaltenansatz (AC) umfaßt, den Plättchenansatz (AP) umgebend, der eingefügt ist zwischen die Spalte und den gekrümmten Spaltenansatz, wobei die die besagten Ansätze überlappende Adressierungszeile und die Spalte somit einen doppelten Transistor bilden.
9. Anzeigeschirm nach Anspruch 6, dadurch gekennzeichnet, daß jede Spalte in Höhe jedes Plättchens zwei Spaltenansätze (AC1, AC2) umfaßt, die den Plättchenansatz (AP) umrahmen, und jede Zeile in Höhe jedes Plättchens einen Zeilenansatz (AL) umfaßt, der die beiden Spaltenansätze (AC1, AC2) und den Plättchenansatz (AP) überlappt, wobei der Adressierungstransistor dann doppelt ist.
10. Anzeigeschirm nach Anspruch 6, dadurch gekennzeichnet, daß jedes Plättchen (P) verbunden ist mit zwei Adressierungstransistoren (TFT(n)(n)) und (TFT(n+l)(n), wobei der eine einer Adressierungzeile (Ln) und der andere der folgenden Zeile (Ln+l) entspricht und jede kapazitive Zeile (LC) die Plättchen in ihrem Mittelteil überlappt, zwischen zwei aufeinanderfolgenden Adressierungszeilen (Ln, Ln+l).
11. Anzeigeschirm nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß er einen aus dem genannten Stapel (14, 16, 18) gebildeten Referenzstreifen (Br) umfaßt, wobei dieser Streifen auf der Seite der Platte geätzt ist und alle kapazitiven Zeilen (LC) mit diesem Streifen (Br) verbunden sind.
12. Anzeigeschirm nach Anspruch 7, dadurch gekennzeichnet, daß die kapazitiven Zeilen (LC) zusammenfallen mit den Adressierungszeilen L und einerseits die genannten Plättchensegments (SP) überlappen, um die Speicherkondensatoren (Cs) zu bilden, und andererseits die diversen Spalten- und Plättchenansätze (AC, AP), um die Adressierungstransistoren (TFT) zu bilden.
DE69112123T 1990-05-15 1991-05-14 Verfahren zur Herstellung eines Anzeigeschirmes mit aktiver Matrix und Speicherkondensatoren sowie der durch dieses Verfahren hergestellte Schirm. Expired - Fee Related DE69112123T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9006042A FR2662290B1 (fr) 1990-05-15 1990-05-15 Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.

Publications (2)

Publication Number Publication Date
DE69112123D1 DE69112123D1 (de) 1995-09-21
DE69112123T2 true DE69112123T2 (de) 1996-04-04

Family

ID=9396617

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69112123T Expired - Fee Related DE69112123T2 (de) 1990-05-15 1991-05-14 Verfahren zur Herstellung eines Anzeigeschirmes mit aktiver Matrix und Speicherkondensatoren sowie der durch dieses Verfahren hergestellte Schirm.

Country Status (6)

Country Link
US (2) US5238861A (de)
EP (1) EP0457670B1 (de)
JP (1) JPH06347821A (de)
CA (1) CA2042427A1 (de)
DE (1) DE69112123T2 (de)
FR (1) FR2662290B1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10228519B4 (de) * 2001-07-11 2007-08-30 Lg. Philips Lcd Co., Ltd. Flüssigkristalldisplay-Vorrichtung

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69022010T2 (de) * 1989-12-22 1996-04-18 Philips Electronics Nv Elektrooptische Anzeigevorrichtung mit aktiver Matrix und Speicherkondensatoren sowie Farbprojektionsapparat, der diese verwendet.
FR2662290B1 (fr) * 1990-05-15 1992-07-24 France Telecom Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.
FR2689287B1 (fr) * 1992-03-30 1997-01-03 France Telecom Ecran d'affichage a masque optique et procede de realisation de cet ecran.
TW226044B (de) * 1992-04-15 1994-07-01 Toshiba Co Ltd
FR2702882B1 (fr) * 1993-03-16 1995-07-28 Thomson Lcd Procédé de fabrication de transistors à couches minces étagés directs.
JP3164489B2 (ja) * 1994-06-15 2001-05-08 シャープ株式会社 液晶表示パネル
JP3081474B2 (ja) * 1994-11-11 2000-08-28 三洋電機株式会社 液晶表示装置
US5600155A (en) * 1995-01-03 1997-02-04 Xerox Corporation Array with metal scan lines controlling semiconductor gate lines
US5557534A (en) * 1995-01-03 1996-09-17 Xerox Corporation Forming array with metal scan lines to control semiconductor gate lines
JPH08320466A (ja) * 1995-03-17 1996-12-03 Sharp Corp アクティブマトリクス基板及びその欠陥修正方法
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
JP3792749B2 (ja) * 1995-06-02 2006-07-05 株式会社東芝 液晶表示装置
JP3688786B2 (ja) * 1995-07-24 2005-08-31 富士通ディスプレイテクノロジーズ株式会社 トランジスタマトリクス装置
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
KR100364771B1 (ko) * 1995-10-20 2003-04-07 엘지전자 주식회사 액정표시장치의구조및제조방법
US5712508A (en) * 1995-12-05 1998-01-27 Integrated Device Technology, Inc. Strapping via for interconnecting integrated circuit structures
KR100386203B1 (ko) * 1996-02-29 2003-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기광학장치및그제조방법
KR100425855B1 (ko) 1996-06-21 2004-07-19 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP3312101B2 (ja) * 1996-07-02 2002-08-05 シャープ株式会社 液晶表示装置
US6262438B1 (en) 1996-11-04 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display circuit and method of manufacturing the same
GB9626487D0 (en) * 1996-12-17 1997-02-05 Philips Electronics Nv Electronic devices and their manufacture
KR100228431B1 (ko) * 1996-12-30 1999-11-01 김영환 액정 표시 소자 및 그 제조방법
US7162510B2 (en) * 1998-03-16 2007-01-09 Schneider Automation Inc. Communication system for a control system over Ethernet and IP networks
US6704133B2 (en) 1998-03-18 2004-03-09 E-Ink Corporation Electro-optic display overlays and systems for addressing such displays
KR100322965B1 (ko) * 1998-03-27 2002-06-20 주식회사 현대 디스플레이 테크놀로지 액정표시소자의 제조방법
US7075502B1 (en) 1998-04-10 2006-07-11 E Ink Corporation Full color reflective display with multichromatic sub-pixels
JP4651193B2 (ja) 1998-05-12 2011-03-16 イー インク コーポレイション ドローイングデバイス用途のためのマイクロカプセル化した電気泳動性の静電的にアドレスした媒体
GB9817745D0 (en) 1998-08-15 1998-10-14 Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuit elements
US6300987B1 (en) * 1998-12-04 2001-10-09 Samsung Electronics Co., Ltd. Thin film transistor array panels for liquid crystal displays
KR20000041955A (ko) * 1998-12-24 2000-07-15 김영환 박막 트랜지스터 액정표시소자
US7030412B1 (en) 1999-05-05 2006-04-18 E Ink Corporation Minimally-patterned semiconductor devices for display applications
US6819309B1 (en) * 1999-07-07 2004-11-16 Canon Kabushiki Kaisha Double-face display device
EP1196814A1 (de) * 1999-07-21 2002-04-17 E Ink Corporation Verwendung eines speicherkondensators zur verbesserung der leistung einer, von einer aktiven matrix gesteuerten elektronischen anzeige
US20020060321A1 (en) 2000-07-14 2002-05-23 Kazlas Peter T. Minimally- patterned, thin-film semiconductor devices for display applications
GB0017471D0 (en) * 2000-07-18 2000-08-30 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
GB0112563D0 (en) * 2001-05-23 2001-07-18 Koninl Philips Electronics Nv Active plate
US6967640B2 (en) 2001-07-27 2005-11-22 E Ink Corporation Microencapsulated electrophoretic display with integrated driver
GB0125019D0 (en) * 2001-10-18 2001-12-12 Koninkl Philips Electronics Nv Active matrix display device
US7202847B2 (en) 2002-06-28 2007-04-10 E Ink Corporation Voltage modulated driver circuits for electro-optic displays
US6900851B2 (en) 2002-02-08 2005-05-31 E Ink Corporation Electro-optic displays and optical systems for addressing such displays
US7190008B2 (en) 2002-04-24 2007-03-13 E Ink Corporation Electro-optic displays, and components for use therein
US7223672B2 (en) 2002-04-24 2007-05-29 E Ink Corporation Processes for forming backplanes for electro-optic displays
WO2003092077A2 (en) 2002-04-24 2003-11-06 E Ink Corporation Electronic displays
US6667215B2 (en) 2002-05-02 2003-12-23 3M Innovative Properties Method of making transistors
GB0216904D0 (en) * 2002-07-20 2002-08-28 Koninkl Philips Electronics Nv Active matrix liquid crystal display device
TW560001B (en) * 2002-10-22 2003-11-01 Toppoly Optoelectronics Corp Method of forming reflective liquid crystal display and driving circuit
WO2006098176A1 (ja) * 2005-03-15 2006-09-21 Sharp Kabushiki Kaisha アクティブマトリクス基板およびそれを備えた表示装置
US8169014B2 (en) * 2006-01-09 2012-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitive structure for an integrated circuit
US7629206B2 (en) * 2007-02-26 2009-12-08 3M Innovative Properties Company Patterning self-aligned transistors using back surface illumination
US20080205010A1 (en) * 2007-02-26 2008-08-28 3M Innovative Properties Company Active matrix backplanes allowing relaxed alignment tolerance
CN101398532B (zh) * 2007-09-28 2010-09-29 群康科技(深圳)有限公司 电润湿显示器
CN102254534B (zh) 2011-08-05 2012-12-12 深圳市华星光电技术有限公司 提高薄膜晶体管像素充电能力的驱动电路及方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2533072B1 (fr) * 1982-09-14 1986-07-18 Coissard Pierre Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs
JPS59119322A (ja) * 1982-12-27 1984-07-10 Seiko Epson Corp 液晶表示装置
JPS61100971A (ja) * 1984-10-23 1986-05-19 Fujitsu Ltd 薄膜トランジスタの製造方法
FR2579806B1 (fr) * 1985-03-26 1987-05-07 Morin Francois Procede de fabrication d'un ecran d'affichage a cristaux liquides et a reseau de diodes
JPH0740101B2 (ja) * 1985-04-23 1995-05-01 旭硝子株式会社 薄膜トランジスタ
JPS62166560A (ja) * 1986-01-18 1987-07-23 Sharp Corp 薄膜トランジスタ
FR2593631B1 (fr) * 1986-01-27 1989-02-17 Maurice Francois Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran
FR2593630B1 (fr) * 1986-01-27 1988-03-18 Maurice Francois Ecran d'affichage a matrice active a resistance de drain et procedes de fabrication de cet ecran
FR2593632B1 (fr) * 1986-01-27 1988-03-18 Maurice Francois Ecran d'affichage a matrice active et procedes de realisation de cet ecran
JPH0640245B2 (ja) * 1986-02-28 1994-05-25 富士通株式会社 薄膜トランジスタマトリツクス回路
JPS62265688A (ja) * 1986-05-13 1987-11-18 松下電器産業株式会社 アクテイブマトリツクスアレイ
JPS62285464A (ja) * 1986-06-03 1987-12-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその製造方法
US4762398A (en) * 1987-01-26 1988-08-09 Hosiden Electronics Co., Ltd. Pixel transistor free of parasitic capacitance fluctuations from misalignment
JPS63186216A (ja) * 1987-01-28 1988-08-01 Nec Corp アクテイブマトリツクス液晶表示器
JPS6473324A (en) * 1987-09-14 1989-03-17 Matsushita Electric Ind Co Ltd Display device and its driving method
JPH01137238A (ja) * 1987-11-25 1989-05-30 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイ
JPH01217325A (ja) * 1988-02-25 1989-08-30 Sharp Corp 液晶表示装置
JPH01219824A (ja) * 1988-02-29 1989-09-01 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板
JP2655865B2 (ja) * 1988-03-16 1997-09-24 株式会社日立製作所 液晶表示装置の製造方法
JPH01267617A (ja) * 1988-04-20 1989-10-25 Seiko Epson Corp 薄膜トランジスタ
JPH0814669B2 (ja) * 1988-04-20 1996-02-14 シャープ株式会社 マトリクス型表示装置
JPH01277217A (ja) * 1988-04-28 1989-11-07 Nec Corp アクティブマトリックス型液晶表示素子アレイ
JPH028819A (ja) * 1988-06-28 1990-01-12 Citizen Watch Co Ltd アクティブマトリックス素子の製造方法
JP2628072B2 (ja) * 1988-07-22 1997-07-09 株式会社日立製作所 液晶表示装置およびその製造方法
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
JPH0259729A (ja) * 1988-08-25 1990-02-28 Toshiba Corp アクティブマトリクス型表示素子
JP2619011B2 (ja) * 1988-09-16 1997-06-11 株式会社東芝 液晶表示素子
US5162901A (en) * 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
JPH03163529A (ja) * 1989-11-22 1991-07-15 Sharp Corp アクティブマトリクス表示装置
FR2662290B1 (fr) * 1990-05-15 1992-07-24 France Telecom Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10228519B4 (de) * 2001-07-11 2007-08-30 Lg. Philips Lcd Co., Ltd. Flüssigkristalldisplay-Vorrichtung

Also Published As

Publication number Publication date
EP0457670B1 (de) 1995-08-16
DE69112123D1 (de) 1995-09-21
JPH06347821A (ja) 1994-12-22
EP0457670A1 (de) 1991-11-21
FR2662290B1 (fr) 1992-07-24
CA2042427A1 (en) 1991-11-16
US5394258A (en) 1995-02-28
FR2662290A1 (fr) 1991-11-22
US5238861A (en) 1993-08-24

Similar Documents

Publication Publication Date Title
DE69112123T2 (de) Verfahren zur Herstellung eines Anzeigeschirmes mit aktiver Matrix und Speicherkondensatoren sowie der durch dieses Verfahren hergestellte Schirm.
DE69111906T2 (de) Verfahren zur Herstellung von Matrixen von MIM-Anordnungen und solche Matrixen enthaltende Anzeigevorrichtungen.
DE68921567T2 (de) Flüssigkristallanzeigetafel mit verminderten Pixeldefekten.
DE3783870T2 (de) Transistor-gesteuerter elektrooptischer anzeigeschirm und verfahren zu seiner herstellung.
DE69631099T2 (de) Durchscheinende Anzeigevorrichtung
DE69120329T2 (de) Anzeigevorrichtung mit aktiver Matrix
DE19624916C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE3852617T2 (de) Farb-Flüssigkristall-Anzeigevorrichtung und ihr Herstellungsverfahren.
DE69017262T2 (de) Aktiv-Matrix-Anzeigevorrichtung und Verfahren zu ihrer Herstellung.
DE69015961T2 (de) Flüssigkristallanzeigeelement mit aktiver Matrix.
DE68920130T2 (de) Flüssigkristallanzeige mit aktiver Matrix.
DE69630255T2 (de) Anzeigevorrichtung mit aktiver Matrix
DE3750573T2 (de) Dünnschicht-Transistoranordnung für Anzeigetafel aus Flüssigkristallen.
DE3687488T2 (de) Redundante leiterstrukturen fuer duennfilm-fet-angesteuerte fluessigkristallanzeigevorrichtungen.
DE60121785T2 (de) Aktive tft-matrix für einen optischen sensor mit lichtempfindlicher halbleiterschicht, und optischer sensor mit einer solchen matrix
DE69021513T2 (de) Anzeigevorrichtung mit aktiver Matrix.
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE69110531T2 (de) Aktiv-Matrix-Anzeigevorrichtung mit Dünnfilmtransistorstruktur.
DE602005005451T2 (de) Aktivmatrix-Schaltung, Aktivmatrix-Anzeige und deren Herstellungsverfahren
DE19623292C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE3886198T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE19648083B4 (de) Flüssigkristall-Anzeigeeinrichtung und Verfahren zu deren Herstellung
DE3603332C2 (de)
DE3222373A1 (de) Multiplexmatrixanzeigevorrichtung
DE102014108184A1 (de) Array-Substrat, Anzeigefeld und Display

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee