DE69015494T2 - Selbstausrichtende Justiermarke für die Herstellung von integrierten Schaltungen. - Google Patents

Selbstausrichtende Justiermarke für die Herstellung von integrierten Schaltungen.

Info

Publication number
DE69015494T2
DE69015494T2 DE69015494T DE69015494T DE69015494T2 DE 69015494 T2 DE69015494 T2 DE 69015494T2 DE 69015494 T DE69015494 T DE 69015494T DE 69015494 T DE69015494 T DE 69015494T DE 69015494 T2 DE69015494 T2 DE 69015494T2
Authority
DE
Germany
Prior art keywords
layer
register
edges
electron beam
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69015494T
Other languages
English (en)
Other versions
DE69015494D1 (de
Inventor
Robert Louis Kostelak
William Thomas Lynch
Sheila Vaidya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Application granted granted Critical
Publication of DE69015494D1 publication Critical patent/DE69015494D1/de
Publication of DE69015494T2 publication Critical patent/DE69015494T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

    Technisches Gebiet
  • Die Erfindung betrifft Verfahren zur Herstellung integrierter Halbleiterschaltungen (ICs).
    • Hintergrund der Erfindung
  • Halbleiter-ICs werden typischerweise durch aufeinanderfolgende Ausbildung strukturierter Schichten an einer oberen Hauptoberfläche eines Halbleiterwaferkörpers, typischerweise Silizium, hergestellt. Jede der Schichten ist typischerweise aus Metall, Isolator- oder Halbleitermaterial zusammengesetzt, welches durch eine lithographische Maskierung und Ätztechniken, die für das Material geeignet sind, strukturiert wurden. Jeder lithographische Schritt definiert ein Bauteilniveau. Während der Herstellung von ICs, die MOS- oder Bipolartransistoreinrichtungen oder beide enthalten, werden auf diese Weise ein Satz von Bezugsmarken, die als Registrierungsmarken bekannt sind, verwendet. Jede derartige Maske hat eine Registerstruktur bzw. Registrierungsstruktur. Ein Satz von wenigstens drei derartiger Marken wird pro Wafer benötigt. Jede derartige Marke, die bei Ansicht von oben typischerweise die Form eines Kreuzes haben, wird an der Oberfläche des Wafers in einem zugeordneten Registermarkenbereich von diesem angeordnet. Die Position der Struktur einer Registermarke wird mit Elektronenstrahl- Lithographie als Schwerpunkt der Marke definiert und mit anderen Lithographien wird diese entweder als Schwerpunkt oder Kante der Marke definiert. Die Strukturen dieser Registermarken werden dann zum Ausrichten der Wafer in Bezug auf das verwendete lithographische Schreibwerkzeug -- beispielsweise optische Lithographie oder elektronenstrahlschreibende Lithographie, verwendet. Auf diese Weise werden die sich ergebenden Positionen der verschiedenen Strukturen der IC- Transistoreinrichtungen -- d.h. der Einrichtungsstrukturen, die in zugeordneten Einrichtungsbereichen angeordnet sind - relativ zu den Registermarken ausgerichtet und somit wie erwünscht in Bezug aufeinander.
  • Jede Ausrichtung der Position einer Einrichtungsstruktur bzw. einer Bauteilstruktur in Bezug auf einen Satz von Registermarken ist ein bedeutender nicht vernachlässigbarer Ausrichtungsfehler, beispielsweise ± e, innewohnend. Dies bedeutet, daß der Abstand zwischen einer Einrichtungsstruktur und der relevanten Struktur der Registermarke in einem vordefinierten Niveau sich bis zu ± e ändern kann, wobei e eine Standardabweichung darstellt, die auf unvermeidbaren Abweichungen und unkontrollierbaren Änderungen der verwendeten lithographischen Technik beruhen. Darüber hinaus ist in Fällen, bei welchen es nötig ist, Einrichtungen mit zwei verschiedenen Niveaus unter Verwendung des gleichen Satzes von Registermarken von einem früheren Niveau für beide Niveaus herzustellen, die Standardabweichung des gesamten Justierungsfehlers der Position einer der Strukturen in Bezug auf die andere gleich e [2], d.h. eine Fehlerabweichung, die ungefähr dem Anderthalbfachen der Ausrichtungsabweichung eines einzelnen Niveaus entspricht. Falls jedes Niveau zu Registermarken auf verschiedenen Niveaus ausgerichtet wird, kann die Ausrichtung zunehmend schlechter werden.
  • Bei der Herstellung von MOS-Transistoren tritt ein doppeltes Fehlausrichtungsproblem auf, das mit den jeweiligen Strukturen der hergestellten Feldoxidschicht und der später hergestellten Polysilizium-Gateelektrodenschicht zusammenhängt, auf, falls der gleiche frühere Satz von Registermarken zum Ausrichten sowohl des Feldoxids als auch der Gateelektrode verwendet wird.
  • Beim Stand der Technik der optischen Lithographie wurde das doppelte Fehljustierungsproblem durch Lithographieren der Registermarken in der Feldoxidschicht gleichzeitig mit dem Lithographieren der Feldoxidkanten der Einrichtungen, die in dem Bauteilbereich hergestellt werden, vermieden; und diese Registermarken in der Feldoxidschicht werden dann zum Ausrichten der Polysilizium-Gateelektroden verwendet. Auf diese Weise besteht keine Fehljustierung zwischen den Kanten der Feldoxidschicht, die in den Bauteilbereichen angeordnet sind, relativ zu denjenigen, die in den Registermarkenbereich angeordnet sind, da sowohl die Registermarken als auch die Bauteilstrukturen sich auf dem gleichen lithographischen Niveau befinden. Die nachfolgende Justierung der Polysilizium- Gatelektrode führt lediglich zu einem einzelnen Justierungsfehler ±e und nicht zu einem doppelten Justierungsfehler e [2] zwischen den Feldoxidkanten und den Polysilizium-Gatelektrodenkanten, die in den Bauteilbereichen angeordnet sind. Bei der Verwendung anderer als optischer lithographischer Techniken, wie z.B. der direkten elektronenstrahlschreibenden Lithographie -- wie z.B. zum Zwecke des Erreichens höherer Auflösung, beispielsweise 0,3 Micrometer Strukturgrößen oder weniger im Gateniveau -- bieten jedoch die Kanten des Feldoxids, die mit dem Halbleiter zusammenhängen, nicht immer ausreichenden Kontrast in Bezug auf das Substrat, um die Erfassung der Position der Oxidkante mit erwünschter Präzision durch den Strahl zu ermöglichen. Im speziellen sind die Kanten des Feldoxids, insbesondere im Falle dünner Feldoxide, durch Beobachtung der Struktur der Rückstreuung, beispielsweise des Elektronenstrahls in der Nachbarschaft dieser Kanten, nicht exakt feststellbar. Somit kann eine derartige Feldoxidkante nicht immer als erwünscht präzise Registermarke dienen, d.h. mit der virtuellen Null- Fehljustierung. Somit wurde beim Stand der Technik ein lithographische Niveau lediglich zum Zwecke der Justierung definiert. Metall- oder Metallsilizid-Registermarken wurden bei nicht optischer Lithographie, jedoch mit der Einbuße der doppelten Fehljustierung, verwendet.
  • Das US-Patent 4,407,933 beschreibt ein Verfahren zur Herstellung integrierter Schaltungen an einem Wafer. Die Ausbildung beabstandeter Tantalisilizid-Justiermarken wird beschrieben.
  • Das US-Patent 4,351,892 beschreibt ein Verfahren zum Ausbilden einer lithographisch strukturierten Schicht von Siliziumdioxid mit einer Registerstruktur, die durch Ausbildung einer selbstausrichtenden Schicht eines anderen Materials verbessert ist.
  • Gemäß vorliegender Erfindung wird ein Verfahren wie in Anspruch 1 definiert bereitgestellt.
  • Das vorstehend erwähnte doppelte Fehljustierungsproblem wird durch Herstellung einer integrierten Schaltung unter Verwendung selbstausrichtender Registerstrukturen mit erhöhter Erfaßbarkeit, wie beispielsweise selbstausrichtender Metalloder Metallsilizid-Registermarken gemildert.
  • Der Schritt der Verbesserung der Registerstruktur dient dazu, deren Erfaßbarkeit zu erhöhen, wie beispielsweise durch einen Elektronenstrahl bei der Elektronenstrahl-Lithographie, wobei das doppelte Fehljustierungsproblem vermieden wird und die Genauigkeit der Justierung verbessert wird. In manchen Ausführungsformen der Erfindung kann der Schritt des Verbesserns vorteilhaft nach früheren lithographisch strukturierten Niveaus, der Abscheidung bestimmter Materialien, wie z.B. Polysilizium oder Resistmaterial, und nachfolgend zur Hochtemperaturbearbeitung durchgeführt werden, wobei die Unverletztheit und die Genauigkeit der Erfaßbarkeit der Registerstruktur beibehalten wird.
  • Im speziellen kann die verbesserte Registerstruktur eine Grenze einer Oxidschicht mit einer verbessernden Metall- oder Metallsilizidschicht sein.
    • Figurenbeschreibung
  • Die Erfindung kann zusammen mit ihren Eigenschaften und Vorteilen aus der nachfolgenden detaillierten Beschreibung besser verstanden werden, wobei:
  • Fig. 1-7 Querschnittsdarstellungen von nachfolgenden Stufen eines Abschnitts einer Halbleiter-IC zeigen, die gemäß einer speziellen Ausführungsform der Erfindung hergestellt wird, und
  • Fig. 8-11 Querschnittsdarstellungen nachfolgender Stufen eines Abschnitts einer Halbleiter-IC zeigen, die gemäß einer anderen speziellen Ausführungsform der Erfindung hergestellt ist.
  • Lediglich zum Zwecke der Klarheit ist keine der Zeichnungen maßstabsgerecht.
  • Fig. 1 zeigt eine anfängliche Stufe der Herstellung von beispielsweise einem n-Kanal-MOS-Transistor gemäß einer speziellen Ausführungsform der Erfindung. Wie auf dem Gebiet bekannt ist, können verschiedene Ionenimplantationsschritte bei verschiedenen Herstellungsstufen durchgeführt werden, um beispielsweise Schwellenwertspannungen einzustellen, und diese Schritte werden hier nicht beschrieben.
  • Wie in Fig. 1 dargestellt, wird unter Verwendung von Standardtechniken die Oberfläche eines p-Typ-Halbleiter- Siliziumkörpers 10 überall mit einer Feldoxid-(Siliziumdioxid-) Schicht 11 beschichtet mit der Ausnahme der Öffnungen 100 und 200, in welcher Gateoxidschichten 101 und 102 angeordnet sind. Die Öffnung 100 ist in einem Registermarkenbereich angeordnet; die Öffnung 200 in einem Bauteilbereich. Die Öffnung 100 ist vorteilhafterweise in der Form eines Kreuzes bei Ansicht von oben und es sind vorteilhafterweise wenigstens drei derartige Öffnungen (nicht dargestellt) an der Oberfläche des Körpers 10. Die Feldoxidschicht 11 ist im Vergleich mit den Gateoxidschichten 101 und 102 vergleichsweise dick, wie es auf diesem Fachgebiet bekannt ist. Die Kanten 110 und 111 definieren die Registermarke und die Kanten 112 und 113 definieren eine Einrichtungsstruktur, wie z.B. durch direkte elektronenstrahlschreibende Lithographie oder selbst durch optische Lithographie dargestellt -- d.h. selbst durch eine weniger präzise Lithographie als das zu verwendende direkte Elektronenstrahlschreiben, wie es nachstehend beschrieben wird, für kritischere nachfolgende lithographische Schritte.
  • Als nächstes (Fig. 2) wird eine Polysiliziumschicht 12 konform abgeschieden und eine schützende Siliziumdioxidschicht 13 wird über diese Polysiliziumschicht 12 abgeschieden.
  • Dann (Fig. 3) werden die Siliziumdioxidschicht 13 und die Polysiliziumschicht 12 durch selektives maskieren und Ätzen in Bereichen selektiv geätzt, welche die Öffnung 100 jedoch nicht die Öffnung 200 umfassen. Die Ausrichtung für diesen lithographischen Schritt ist nicht so kritisch wie für nachfolgende Justierung(en). Die somit verwendete Technik zum Ätzen des Polysiliziums ätzt in vorteilhafter Weise nicht die darunterliegende Feldoxidschicht 11. Die relativ dünne Gateoxidschicht 101 wird zusammen mit einer unbedeutend kleinen Dicke der Feldoxidschicht 11 und der schützenden Oxidschicht 13 entfernt.
  • Als nächstes (Fig. 4) wird eine Schicht von Flatin sputter-abgeschieden und gesintert, um Platinsilizid zu bilden, wo das Platin mit dem Silizium in Kontakt steht. Dann wird eine Ätzung in Königswasser durchgeführt, wobei das gesamte Platin entfernt wird, jedoch die Platinsilizidschichten 14 und 15 jeweils an der oberen Oberfläche des Körpers 10 und den Seitenoberflächen der Polysiliziumschicht 12 verbleiben. Man beachte, daß die linksseitigen und rechtsseitigen Kanten 141 und 142 der Silizidschicht 14 mit den Kanten 111 und 110 der Feldoxidschicht 11 jeweils koinzidieren. Aufgrund deren besseren Kontrasteigenschaft verbessert die Silizidschicht 14 wirkungsvoll die Erfaßbarkeit der Feldoxidkante 110 und 111 durch einen Elektronenstrahl während nachfolgender Elektronenstrahl-Lithographie. Somit wird die Registermarke, die durch kanten 110 und 111 der Feldoxidschicht 11 definiert wird, durch die Silizidschicht 14 verbessert.
  • Die an den Seitenoberflächen der Polysiliziumschicht 12 angeordneten Silizidschichten 15 spielen keine nützliche Rolle und werden nicht weiter beschrieben.
  • Die Fig. 5-7 zeigen die Kanten 110 und 111 der Feldoxidschicht 11 bei Verbesserung durch die Silizidschicht 14, die verwendet werden können, um eine Gateelektrode 122 (Fig. 7) eines MOS-Transistors herzustellen. Wie in Fig. 5 dargestellt ist, wird eine weitere Schutzschicht 16 -- wie z.B. Siliziumnitrid -- durch Abscheiden und optische Standardlithographie-Strukturierung mit grober Ausrichtung so ausgebildet, daß diese die obere Oberfläche lediglich in einem beschränkten Bereich, der über den Silizidschichten 14 und 15 liegt, bedeckt.
  • Als nächstes (Fig. 6) kann unter Verwendung der Schutzschicht 16 als Maske gegenüber dem Ätzen die Siliziumdioxidschicht 13 überall mit Ausnahme der unter der Schutzschicht 16 liegenden Bereiche entfernt werden. Es ist festzuhalten, daß diese (selektive) Entfernung der Siliziumdioxidschicht 13 in Abhängigkeit von der Auswahl der nachfolgenden Herstellungsschritte, nicht nötig sein muß.
  • Um als nächstes eine Polysilizium-Gatelektrode 122 (Fig. 7) auszubilden, mit jeweils linksseitigen und rechtsseitigen Kanten 114 und 115, wird eine (nicht dargestellte) durch Aufschleudern überall abgeschieden. Diese Resistschicht wird dann an ausgewählten Orten gemäß der erwünschten Struktur des Polysiliziumgates 122 einem Elektronenstrahl ausgesetzt. Die präzise Ausrichtung der Orte für das Auftreffen des Elektronenstrahls (Schreiben) wird mittels (Rückstreuungs-) Erfassung durch den Strahl der durch die Kanten 110 und 111 der Feldoxidschicht 11 definierten verbesserten Registermarke festgestellt, d.h. definiert mittels der Kanten 141 und 142 der Silizidschicht 14, die durch Rückstreuung eines Elektronenstrahls einfacher zu erfassen ist als die Kanten 110 und 111 der Feldoxidschicht 11 in Abwesenheit der Silizidschicht 14. Nach diesem Aussetzen des Elektronenstrahls wird die Resistschicht entwickelt und die Polysiliziumschicht wird unter Verwendung der entwickelten Resistschicht als Schutzmaske gegen das Ätzen geätzt. Auf diese Weise wird die Polysilizium-Gatelektrode 122 jeweils mit ihrer linksseitigen und rechtsseitigen Kante 114 und 115 ausgebildet, die lediglich einen einzigen Justierungsfehler in Bezug auf die vorhergehend definierte Bauteilstruktur in der Feldoxidschicht 11 hat, nämlich in Bezug auf deren links- und rechtsseitige Kante 112 und 113.
  • Zur gleichen Zeit, zu der diese Polysilizium- Gatelektrode 112 (Fig. 7) ausgebildet wird, kann ein Satz von Polysiliziumschichten (nicht dargestellt) in der Form von Kreuzen ausgebildet werden, die zur Verwendung als Registermarken während nachfolgender Bearbeitung von höheren Niveaus der Einrichtung für direkte Ausrichtung zum Gateniveau geeignet sind.
  • Danach kann eine Transistoreinrichtung mit der Polysiliziumelektrode 122 als dessen Gateelektrode unter Verwendung bekannter Techniken hergestellt werden und danach können die Source- und Drainbereiche sowie die elektrischen Kontakte zu diesen und die verschiedenen erwünschten Metallisierungen unter Verwendung von Standardtechniken hergestellt werden. Der Ausbildung der Source- und Drainzonen durch Diffusion folgend kann beispielsweise die obere Oberfläche der in Fig. 7 dargestellten Struktur mit einer dielektrischen Schicht von TEOS (Tetra-Ethyl-Ortho-Silikat) beschichtet werden und können dann entweder die Kanten der Polysilizium- oder der Metallsilizidregistermarken verwendet werden, um einen Elektronenstrahl zusammen mit einer lithographischen Technik zum Herstellen von Öffnungen in der Schicht von TEOS, wie auf dem Gebiet bekannt, verwendet werden können, um elektrische Kontakte zu diesen Zonen herzustellen.
  • Fig. 8-11 zeigen eine andere spezielle Ausführungsform der Erfindung -- diese umfaßt die Kanten eines vergrabenen Isolationsoxids anstelle der Kanten des erhöhten Feldoxids, die in Zusammenhang mit den Fig. 1 bis 7 beschrieben wurden. Wie in Fig. 8 dargestellt hat ein p-Typ-Halbleiterkörper 100 eine strukturierte vergrabene Isolationsoxidschicht 31, welche lithographisch definierte Kanten 131 und 132 hat, die an der oberen Oberfläche des Körpers angeordnet sind. Diese vergrabene Oxidschicht 31 -- zusammen mit n-Typ-Bereichen 32 und 37, p- Typ-Bereichen 34 und 35 und n&spplus;-Bereichen 33 und 36 -- wird typischerweise mittels unkritisch ausgerichteter Standardelektronenstrahl- oder optischen lithographischen Techniken ausgebildet, zusammen mit Abscheidungs-, Ebnungs- und Verunreinigungs-Iionenimplatations-Techniken.
  • Der n-Typ-Bereich 32, zusammen mit dem n&spplus;-Bereich 33 dient als n-Wanne für einen herzustellenden p-Kanal-MOS- Transistor. Der p-Typ-Bereich 34 dient als p-Wanne für einen herzustellenden n-Kanal-MOS-Transistor. Der p-Typ-Bereich 35 dient als Basiszone eines herzustellenden Bipolar-pnp- Transistors; der n&spplus;-Bereich 36 als Basisbereich des Bipolartransistors; der n-Typ-Bereich 37 als Kollektorkontaktzone. Die n-Typ-Bereiche 32 und 37 können gleichzeitig hergestellt werden; die p-Typ-Bereiche 34 und 35 können ebenfalls gleichzeitig hergestellt werden; und die n&spplus;- Bereiche 33 und 36 können in ähnlicher Weise gleichzeitig hergestellt werden. Der Registerbereich könnte anstelle eines p-Substratbereiches (Fig. 10-11) ein verunreinigungsdotierter p-Bereich (ähnlich zu 34), oder ein n- oder ein n&spplus;-Bereich (ähnlich zu 32 oder 33) sein oder ein p- oder ein n&spplus;-Bereich (ähnlich zu 35 oder 36) sein, wobei ein Maskierungsniveau gespart werden könnte.
  • Wie ferner in Fig. 8 dargestellt ist, ist überall auf der oberen Oberfläche des Körpers 100 eine Gateoxidschicht 141, eine Polysilizium-Gateschicht 42 und eine isolierende Oxidschicht 43 abgeschieden.
  • Die Kanten 131 und 132 der Oxidschicht 31 werden durch Siliziummaterial des Körpers 100 berandet und daher bieten diese Kanten normalerweise einen unerwünscht niedrigen Betrag von beobachtbarem Kontrast für die Verwendung als präzise Registermarke. Um den beobachtbaren Kontrast zu erhöhen wird typischerweise eine Öffnung 300 (Fig. 9) ausgebildet, typischerweise durch konventionelles photolithographisches Maskieren und Ätzen. Als nächstes wird eine Schicht von Platin überall über der oberen Oberfläche abgeschieden und wird gesintert, um Platinsilizid zu bilden, wo Silizium freiliegt. Dabei werden Platinsilizidschichten 44 und 45 (Fig. 10) ausgebildet -- d.h. überall, wo das darunterliegende Oberflächenmaterial Silizium ist. Die Platinsilizidschicht 44, die an den freiliegenden Siliziumoberflächen des Körpers angeordnet ist, verstärkt (verbessert und/oder erhöht) die Kanten 131 und 132 der Oxidschicht 31; die Platinsilizidschichten 45 und 46, die an den Seitenwänden der Polysiliziumschicht 42 angeordnet sind, sind unbeachtlich. Es ist festzuhalten, daß bei Aufsicht von oben die Platinsilizidschicht 44 üblicherweise von der Form eines Kreuzes ist und daß wenigstens zwei andere derartige Schichten in Form von Kreuzen gleichzeitig hergestellt werden.
  • Als nächstes (Fig. 11) wird eine schützende Siliziumnitridschicht 46 abgeschieden und wird maskiert und geätzt, um so die obere Oberfläche der herzustellenden Struktur lediglich in einer begrenzten Nachbarschaft der Öffnung 300 zu bedecken.
  • Die Kanten 131 und 132 der vergrabenen Oxidschicht 31, die durch die Silizidschicht 44 verstärkt ist, können dann verwendet werden, um z.B. durch Elektronenstrahl-Lithographie einen p-Kanal-MOS-Transistor in der n-Wanne 32 herzustellen, einen n-Kanal-MOS-Transistor in der p-Wanne 34 herzustellen und einen bipolaren pnp-Transistor mit dem p-Typ-Bereich 35 als dessen Basiszone und dessen n&spplus;-Bereich 36 als dessen Kollektorzone herzustellen -- ohne das Problem der doppelten Fehljustierung.
  • Obwohl die Erfindung im Detail im Hinblick auf spezielle Ausführungs formen beschrieben wurde, können verschiedene Abwandlungen ohne Abweichung von dem Umfang der Erfindung vorgenommen werden. Beispielsweise können für die Metallsilizidschicht andere Silizid bildende Metalle als Platin verwendet werden, wie z.B. Kobalt, Titan, Wolfram oder Tantal. Darüber hinaus können Mischungen dieser Metalle verwendet werden, wie beispielsweise 10 Gewichtsprozent Titan und 90 Gewichtsprozent Wolfram. Anstelle der Sputterabscheidung kann Bedampfung oder galvanische Abscheidung oder chemische Gasphasenabscheidung verwendet werden, um derartige Metalle abzuscheiden. Schließlich können anstelle von Metallsilizid Metalle -- wie z.B. Wolfram, Nickel, Kobalt, Platin oder Palladium -- entweder direkt auf das Silizium selbst oder auf eine dünne Schicht von Metallsilizid abgeschieden werden oder Silizium kann zu Maskenverbesserungszwecken durch selektive Abscheidung derartiger Metalle durch Techniken wie z.B. selektive chemische Gasphasenabscheidung oder Galvanisieren bzw. Metallisieren abgeschieden werden. Ferner können zusätzlich zu n-Kanal-MOS-Transistoren (Fig. 7), p-Kanal-MOS- Transistoren hergestellt werden, wie beispielsweise durch Verwendung einer n-Wanne in dem Siliziumkörper 10, wie es auf dem Fachgebiet bekannt ist. Anstelle von Elektronenstrahl- Lithographie können andere Lithographietechniken im Zusammenhang mit der verbesserten Registerstruktur, wie z.B. Röntgenstrahl-Lithographie verwendet werden.

Claims (6)

1. Verfahren zum Herstellen einer integrierten Schaltung an der Oberfläche eines Halbleiterkörpers mit den Schritten
a) Ausbilden einer ersten lithographisch-strukturierten Schicht (11) von Siliciumdioxid mit einer Registerstruktur (101) und einer ersten Bauteilstruktur (102)
b) Verbessern der Erfassbarkeit der Registerstruktur aber nicht der Bauteilstruktur, um eine verbesserte Registerstruktur (14) zu bilden, wobei der Schritt des Verbesserns das Ausbilden einer selbstausrichtenden Schicht (14) von Metall oder Metallsilizid an der Oberfläche in einem strukturierten Bereich der Registerstruktur umfaßt, wobei die Metall- oder Metallsilizidschicht wenigstens eine Kante (141) hat, die im wesentlichen mit einer Kante (111) der Registerstruktur der ersten strukturierten Schicht (11) aus Siliziumdioxid koinzidiert und
c) Ausbilden einer zweiten lithografisch-strukturierten Schicht mit einer zweiten Einrichtungsstruktur (122) an der Oberfläche unter Verwendung der Kante (111) der verbesserten Registerstruktur als Bezugsmarke für das Ausrichten der zweiten Bauteilstruktur (122) in Bezug auf die erste Bauteilstruktur (102) und Verwenden eines Elektronenstrahls oder von Röntgen- Strahlen.
2. Verfahren nach Anspruch 1, bei welchem der Schritt des Ausbildens der zweiten lithografisch-strukturierten Schicht das Verwenden eines direkt schreibenden Elektronenstrahls zum Darstellen der Struktur der zweiten Schicht umfaßt.
3. Verfahren nach Anspruch 2, bei welchem der Körper Silizium umfaßt.
4. Verfahren nach Anspruch 1, bei welchem das selbst ausrichtende Material Platin, Kobalt, Titan, Wolfram oder Tantal oder deren Silizid oder eine Mischung von diesen ist.
5. Verfahren nach Anspruch 3, bei welchem die zweite strukturierte Schicht Polysilizium ist.
6. Verfahren nach Anspruch 1, in welchem örtlich festgelegte verunreinigungsdotierte Einrichtungsbereiche, die an der Oberfläche des Körpers angeordnet sind, vor dem Verbessern der Registerstruktur ausgebildet werden.
DE69015494T 1989-07-31 1990-07-20 Selbstausrichtende Justiermarke für die Herstellung von integrierten Schaltungen. Expired - Fee Related DE69015494T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/387,721 US4992394A (en) 1989-07-31 1989-07-31 Self aligned registration marks for integrated circuit fabrication

Publications (2)

Publication Number Publication Date
DE69015494D1 DE69015494D1 (de) 1995-02-09
DE69015494T2 true DE69015494T2 (de) 1995-05-04

Family

ID=23531108

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69015494T Expired - Fee Related DE69015494T2 (de) 1989-07-31 1990-07-20 Selbstausrichtende Justiermarke für die Herstellung von integrierten Schaltungen.

Country Status (6)

Country Link
US (1) US4992394A (de)
EP (1) EP0411797B1 (de)
JP (1) JP2803734B2 (de)
DE (1) DE69015494T2 (de)
HK (1) HK49296A (de)
SG (1) SG31595G (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59009067D1 (de) * 1990-04-27 1995-06-14 Siemens Ag Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern.
US5162259A (en) * 1991-02-04 1992-11-10 Motorola, Inc. Method for forming a buried contact in a semiconductor device
IT1251393B (it) * 1991-09-04 1995-05-09 St Microelectronics Srl Procedimento per la realizzazione di strutture metrologiche particolarmente per l'analisi dell'accuratezza di strumenti di misura di allineamento su substrati processati.
JP3115107B2 (ja) * 1992-07-02 2000-12-04 株式会社東芝 レチクルとそのレチクルを用いた半導体装置およびその製造方法
KR960014963B1 (ko) * 1993-10-15 1996-10-23 현대전자산업 주식회사 반도체 장치의 제조 방법
US5650629A (en) * 1994-06-28 1997-07-22 The United States Of America As Represented By The Secretary Of The Air Force Field-symmetric beam detector for semiconductors
JPH0927529A (ja) * 1995-07-12 1997-01-28 Sony Corp 位置合わせ検出用半導体装置
DE19534784C1 (de) * 1995-09-19 1997-04-24 Siemens Ag Halbleiter-Schaltungselement und Verfahren zu seiner Herstellung
US5764366A (en) * 1995-11-30 1998-06-09 Lucent Technologies Inc. Method and apparatus for alignment and bonding
US5757503A (en) * 1995-12-26 1998-05-26 Lucent Technologies Inc. Method and apparatus for fabricating products using alignment measuring technique
US6307273B1 (en) * 1996-06-07 2001-10-23 Vanguard International Semiconductor Corporation High contrast, low noise alignment mark for laser trimming of redundant memory arrays
US5668065A (en) * 1996-08-01 1997-09-16 Winbond Electronics Corp. Process for simultaneous formation of silicide-based self-aligned contacts and local interconnects
US5872042A (en) * 1996-08-22 1999-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for alignment mark regeneration
JP3519579B2 (ja) * 1997-09-09 2004-04-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5863825A (en) * 1997-09-29 1999-01-26 Lsi Logic Corporation Alignment mark contrast enhancement
US6008060A (en) * 1998-04-14 1999-12-28 Etec Systems, Inc. Detecting registration marks with a low energy electron beam
US6120607A (en) * 1998-12-03 2000-09-19 Lsi Logic Corporation Apparatus and method for blocking the deposition of oxide on a wafer
US6146910A (en) * 1999-02-02 2000-11-14 The United States Of America, As Represented By The Secretary Of Commerce Target configuration and method for extraction of overlay vectors from targets having concealed features
DE19904571C1 (de) * 1999-02-04 2000-04-20 Siemens Ag Verfahren zur Herstellung einer integrierten Schaltungsanordnung aus zwei Substraten, wobei die Schaltungsstrukturen des Substrate exakt gegeneinander ausgerichtet sind
US6294018B1 (en) * 1999-09-15 2001-09-25 Lucent Technologies Alignment techniques for epitaxial growth processes
US6423555B1 (en) 2000-08-07 2002-07-23 Advanced Micro Devices, Inc. System for determining overlay error
TWI288428B (en) * 2004-01-21 2007-10-11 Seiko Epson Corp Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment
KR100695876B1 (ko) * 2005-06-24 2007-03-19 삼성전자주식회사 오버레이 키 및 그 형성 방법, 오버레이 키를 이용하여형성된 반도체 장치 및 그 제조 방법.
JP2011040687A (ja) * 2009-08-18 2011-02-24 Sumitomo Electric Ind Ltd 半導体レーザの製造方法
CN102543733B (zh) * 2010-12-08 2016-03-02 无锡华润上华科技有限公司 Dmos工艺流程中的对位标记方法
GB201816838D0 (en) * 2018-10-16 2018-11-28 Smith & Nephew Systems and method for applying biocompatible encapsulation to sensor enabled wound monitoring and therapy dressings
CN110400752B (zh) * 2019-08-29 2020-06-16 武汉新芯集成电路制造有限公司 Ldmos器件及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1550867A (en) * 1975-08-04 1979-08-22 Hughes Aircraft Co Positioning method and apparatus for fabricating microcircuit devices
JPS5534442A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
JPS5575229A (en) * 1978-12-01 1980-06-06 Mitsubishi Electric Corp Semiconductor device
JPS564229A (en) * 1979-06-26 1981-01-17 Toshiba Corp Semiconductor device
JPS5694741A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Positioning mark for electronic beam exposure
US4351892A (en) * 1981-05-04 1982-09-28 Fairchild Camera & Instrument Corp. Alignment target for electron-beam write system
US4407933A (en) * 1981-06-11 1983-10-04 Bell Telephone Laboratories, Incorporated Alignment marks for electron beam lithography
JPS5875838A (ja) * 1981-10-30 1983-05-07 Seiko Instr & Electronics Ltd シリコン基板の加工方法
JPS5972724A (ja) * 1982-10-20 1984-04-24 Hitachi Ltd 位置合せ方法
JPS60111424A (ja) * 1983-11-22 1985-06-17 Toshiba Corp 位置合わせ用マ−クの形成方法
JPS6143424A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd 高精度の位置合せ方法
JPS61100928A (ja) * 1984-10-22 1986-05-19 Mitsubishi Electric Corp 半導体基板の位置合せマ−ク形成方法
JPS62211957A (ja) * 1986-03-13 1987-09-17 Fujitsu Ltd 電界効果トランジスタの製造方法
JPS62271427A (ja) * 1986-05-20 1987-11-25 Matsushita Electric Ind Co Ltd マスク位置合わせ方法

Also Published As

Publication number Publication date
US4992394A (en) 1991-02-12
JPH0366116A (ja) 1991-03-20
EP0411797A1 (de) 1991-02-06
SG31595G (en) 1995-08-18
HK49296A (en) 1996-03-29
EP0411797B1 (de) 1994-12-28
DE69015494D1 (de) 1995-02-09
JP2803734B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
DE69015494T2 (de) Selbstausrichtende Justiermarke für die Herstellung von integrierten Schaltungen.
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102005033916B4 (de) Ausrichtung eines MTJ-Stapels an Leiterbahnen in Abwesenheit von Topographie
DE102005034386B4 (de) Tiefe Justiermarken auf Rand-Chips zum anschließenden Ausrichten von opaken Schichten
DE102005046973B4 (de) Struktur und Verfahren zum gleichzeitigen Bestimmen einer Überlagerungsgenauigkeit und eines Musteranordnungsfehlers
DE3587617T2 (de) Verfahren zur herstellung von bipolaren halbleiteranordnungen.
DE2661097C2 (de)
EP0000327B1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE69023976T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einem T-Gate.
DE69023558T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung.
DE3203898C2 (de)
DE3237539A1 (de) Mikroelektronisches schattenmaskierverfahren zur verminderung des punchthrough
DE4219529A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen in CMOS-Technik mit "local interconnects"
DE102011056669B4 (de) Verfahren zum Definieren einer Trennstruktur in einem Halbleiterbauelement
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE68905487T2 (de) Verfahren zur herstellung einer integrierten schaltung mit bauelementen, die gates auf zwei ebenen enthalten.
DE3686490T2 (de) Halbleiterstruktur.
DE69030433T2 (de) Herstellungsmethode für Halbleiterspeicher
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE69026530T2 (de) Halbleiteranordnung mit zwei leitenden Schichten und Verfahren zu ihrer Herstellung
DE69615642T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE19725830B4 (de) Photomaske mit Halbton-Phasenverschiebungsmaterial und einem Chrommuster auf einem transparenten Substrat
EP0520209A1 (de) Verfahren zur Herstellung einer CMOS Halbleiteranordnung
DE10222589A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, das einen Schritt des Bildens eines Elementisolationsgrabens aufweist, und Halbleitervorrichtung

Legal Events

Date Code Title Description
8328 Change in the person/name/address of the agent

Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee