JPS60111424A - 位置合わせ用マ−クの形成方法 - Google Patents
位置合わせ用マ−クの形成方法Info
- Publication number
- JPS60111424A JPS60111424A JP58218583A JP21858383A JPS60111424A JP S60111424 A JPS60111424 A JP S60111424A JP 58218583 A JP58218583 A JP 58218583A JP 21858383 A JP21858383 A JP 21858383A JP S60111424 A JPS60111424 A JP S60111424A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mark
- heavy metallic
- thin film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、荷電ビーム露光技術等で用いられる位置合わ
せ用マークの形成方法Ｃ二関する。
せ用マークの形成方法Ｃ二関する。
光や、Ｘ線あるいは、電子線をはじめとする荷電ビーム
を用いた露光技術（−より、半導体ウェハやマスク等の
基板（：微細パターンを描画あるいは、転写する場合、
基板の位置を検出して微細パターンを基板の所定の位置
≦二形成する、いわゆるパターンの位置合わせが必要と
なる。
を用いた露光技術（−より、半導体ウェハやマスク等の
基板（：微細パターンを描画あるいは、転写する場合、
基板の位置を検出して微細パターンを基板の所定の位置
≦二形成する、いわゆるパターンの位置合わせが必要と
なる。
例えば、電子線露光技術の場合、従来次のようＣ二して
行なわれている。すなわち、第１図（二示す如くシリコ
ンウェハ１の表面にエツチングで形成した、凹凸状のマ
ーク１′（第１図では凸状マークの場合を示す。凹状マ
ークの場合はここ°では示してい々い。）上を電子線２
あるいは３で走査し、このときマーク１′から反射する
反射電子を反射電子検出器（ここでは、図示していない
。）で検出して、第２図に示す如くのマーク検出信号を
得ることＣ二より、マーク１′の位置をめている。凹凸
マークの場合、第１図で電子線２あるいは３の位置、す
なわちマーク１′の段差部近傍では、マークの側壁が影
の効果を及ぼしたり（電子線２の場合）余分な反射電子
がマークの側壁から、飛び出す（電子線３の場合）こと
（二より、マーク検出信号は、第２図の点線円２′ある
いは３′の如くに余分な極太。
行なわれている。すなわち、第１図（二示す如くシリコ
ンウェハ１の表面にエツチングで形成した、凹凸状のマ
ーク１′（第１図では凸状マークの場合を示す。凹状マ
ークの場合はここ°では示してい々い。）上を電子線２
あるいは３で走査し、このときマーク１′から反射する
反射電子を反射電子検出器（ここでは、図示していない
。）で検出して、第２図に示す如くのマーク検出信号を
得ることＣ二より、マーク１′の位置をめている。凹凸
マークの場合、第１図で電子線２あるいは３の位置、す
なわちマーク１′の段差部近傍では、マークの側壁が影
の効果を及ぼしたり（電子線２の場合）余分な反射電子
がマークの側壁から、飛び出す（電子線３の場合）こと
（二より、マーク検出信号は、第２図の点線円２′ある
いは３′の如くに余分な極太。
極小のピークを生じる。これらの信号波形の歪みは、マ
ーク位置をめるための信号処理を煩雑にすると共（二信
号処理マージンを小さくせねばならず、高精度のマーク
位置検出を難しくしている。
ーク位置をめるための信号処理を煩雑にすると共（二信
号処理マージンを小さくせねばならず、高精度のマーク
位置検出を難しくしている。
マーク信号のＳ／Ｎ比（信号対雑音比）を向上する圧め
（−第３図（二示す如く、シリコン・ウェハ１よりも、
反射電子係数の大き４重金属（例えば。
（−第３図（二示す如く、シリコン・ウェハ１よりも、
反射電子係数の大き４重金属（例えば。
金、タングステン、タンタル、モリブデン、クロム他）
で形成したマーク４を用いることもある。
で形成したマーク４を用いることもある。
しかしこの場合にも第４図（二示す如くマーク信号が余
分な極大極小のピークを生じ、信号処理の煩雑さを逃れ
ることが出来なかった。更（二、凹凸マークの場合、半
導体デバイスを製造するデバイス・プロセスの途中で高
温熱処理工程や薄膜のエツチング工程を経るとマークの
コーナーが変形したりエツチングにより一部削り取られ
て、マークの形状が変化することがあり、マーク検出信
号の劣化を生じて、マーク位置検出を高精度で行なうこ
とが出来なくなる。そこでこれら、マーク信号の歪みと
、デバイス・プロセス（二よるマークの？Ｊ （ＩＩ
全解決する方法として、ｉ５図に示す如くの重金属埋め
込み形の位置合わせマーク４′が考案されている。この
場合、第６図に示す如く信号波形に歪みを生せず、又デ
バイス・プロセスを経てもマークの変形、損傷を受ける
ことがない。しかしながら。
分な極大極小のピークを生じ、信号処理の煩雑さを逃れ
ることが出来なかった。更（二、凹凸マークの場合、半
導体デバイスを製造するデバイス・プロセスの途中で高
温熱処理工程や薄膜のエツチング工程を経るとマークの
コーナーが変形したりエツチングにより一部削り取られ
て、マークの形状が変化することがあり、マーク検出信
号の劣化を生じて、マーク位置検出を高精度で行なうこ
とが出来なくなる。そこでこれら、マーク信号の歪みと
、デバイス・プロセス（二よるマークの？Ｊ （ＩＩ
全解決する方法として、ｉ５図に示す如くの重金属埋め
込み形の位置合わせマーク４′が考案されている。この
場合、第６図に示す如く信号波形に歪みを生せず、又デ
バイス・プロセスを経てもマークの変形、損傷を受ける
ことがない。しかしながら。
第５図に示す重金属埋め込み形位置合わせマーク４′を
形成する方法として、従来、第７図（ａ）乃至（ｄ）（
：示す工程を用いており、マーク形成工程が複雑であっ
た。第７図の概要を説明すると、まずシリコンウェハ１
上に、光露光あるいは電子線露光などの公知の方法（二
より、選択的にレジスト５の開口部５′を形成する（ａ
）。次にＲ，ＩＪ反応性イオンエツチング）等の技術Ｃ
二よりシリコンウェハ１内（二開ロ部５′（二基いた溝
を堀る（ｂ）。更（二埋め込むべき重金属を全面に蒸着
等により形成し、シリコンウェハ内に形成しておいた溝
が丁度平担化される膜厚だけ、重金属４を埋め込む（Ｃ
）。最後（二、余分な重金属膜をレジスト剥離と共（＝
除去して、埋め込みマークを完成させる（ｄ）。
形成する方法として、従来、第７図（ａ）乃至（ｄ）（
：示す工程を用いており、マーク形成工程が複雑であっ
た。第７図の概要を説明すると、まずシリコンウェハ１
上に、光露光あるいは電子線露光などの公知の方法（二
より、選択的にレジスト５の開口部５′を形成する（ａ
）。次にＲ，ＩＪ反応性イオンエツチング）等の技術Ｃ
二よりシリコンウェハ１内（二開ロ部５′（二基いた溝
を堀る（ｂ）。更（二埋め込むべき重金属を全面に蒸着
等により形成し、シリコンウェハ内に形成しておいた溝
が丁度平担化される膜厚だけ、重金属４を埋め込む（Ｃ
）。最後（二、余分な重金属膜をレジスト剥離と共（＝
除去して、埋め込みマークを完成させる（ｄ）。
この埋め込みマーク形成方法は、エツチングと埋め込み
という二重の手間を必要とすると共Ｃ二、平担化するた
めの埋め込み重金属の膜厚制御が難しい等の問題点があ
った。
という二重の手間を必要とすると共Ｃ二、平担化するた
めの埋め込み重金属の膜厚制御が難しい等の問題点があ
った。
そこで、マーク形成工程を簡略化する為（−第８図ある
いは第９図Ｃ二示す如くのイオン注入技術を用いたレジ
スト開口部５′へのイオンビーム６の注入もしくはイオ
ンビーム露光技術を用いた選択的イオンビーム８のマー
ク部９への注入Ｃ二より平担化マークが考案されている
。しかしながら、いずれの方法も、光分なマーク信号を
得る（二必要な程度（二重金属の注入密度を高める（二
は、長時間の注入を要する為、高価々それぞれの装置の
占有時間を考えると実用的とは言い難い。
いは第９図Ｃ二示す如くのイオン注入技術を用いたレジ
スト開口部５′へのイオンビーム６の注入もしくはイオ
ンビーム露光技術を用いた選択的イオンビーム８のマー
ク部９への注入Ｃ二より平担化マークが考案されている
。しかしながら、いずれの方法も、光分なマーク信号を
得る（二必要な程度（二重金属の注入密度を高める（二
は、長時間の注入を要する為、高価々それぞれの装置の
占有時間を考えると実用的とは言い難い。
本発明は、微細表パターンの位置合わせを高精度（二重
なうために必要な平担化された位置合わせ用マークの形
成方法を提供すること（：ある。
なうために必要な平担化された位置合わせ用マークの形
成方法を提供すること（：ある。
本発明の主眼は、基板上にリフトオフ技術により、重金
属薄膜パターンを選択的（＝形成し、しかる後、基板と
共（二重金属パターン１：高温熱処理をすることにより
、前記重金属薄膜パターンと前記基板との界面ないしは
前記基板内での前記基板材料と重金属との相互拡散を促
進させて、短時間（：平担化重金属位置合わせマークを
形成すること（二ある。
属薄膜パターンを選択的（＝形成し、しかる後、基板と
共（二重金属パターン１：高温熱処理をすることにより
、前記重金属薄膜パターンと前記基板との界面ないしは
前記基板内での前記基板材料と重金属との相互拡散を促
進させて、短時間（：平担化重金属位置合わせマークを
形成すること（二ある。
本発明１：より、従来の重金属埋め込み形位置合わせマ
ーク形成工程でのエツチングと埋め込みという二重の手
間を省き、しかも選択的なイオン注入のみでマーク形成
する場合のようＣ二長時間のイオン注入を必要とせず、
短時間で、平担な重金属埋め込みマークを形成すること
が出来る。又、高価表イオン注入装置を必要としないの
でコストダウンができるこれ１：より、従来形成工程の
複雑さの為（二、マーク検出信号が向上する（二もかか
わらず、実用（：供され（；＜かった平担化された重金
属位置合わせマークが容易（二実現され、高精度のマー
ク位置検出が可能となった。
ーク形成工程でのエツチングと埋め込みという二重の手
間を省き、しかも選択的なイオン注入のみでマーク形成
する場合のようＣ二長時間のイオン注入を必要とせず、
短時間で、平担な重金属埋め込みマークを形成すること
が出来る。又、高価表イオン注入装置を必要としないの
でコストダウンができるこれ１：より、従来形成工程の
複雑さの為（二、マーク検出信号が向上する（二もかか
わらず、実用（：供され（；＜かった平担化された重金
属位置合わせマークが容易（二実現され、高精度のマー
ク位置検出が可能となった。
以下本発明の実施例について具体的（二説明する。
本発明の一実施例を第１０図に示す。まず、基板１くこ
とではシリコン・ウェハ）上（−光露光あるいは、電子
線露光などの公知の方法（二より、選択的にレジスト５
の開口部５１を形成する（ａ）。次にレジスト５の膜厚
よりも薄く、重金属薄膜４をスパッタ蒸着等の方法によ
り形成する（ｂ）。例えば、レジストとして０１ｉ”Ｐ
Ｉ（−８００（東京応化製）を１μｍ とし、重金属薄
膜としてモリブデン（ＭＯ）を３００〜５００λ形成す
る。その後、いわゆるリフト・オフ法で、余分なレジス
トと重金属膜を除去しマーク・パターン（二重じた重金
属薄膜パターンをのみ基板上に残す。この重金属パター
ンの載った基板に高温熱処理を行ない、重金属パターン
と基板の界面を通じて、相互拡散により基板内（二重金
属シリサイドを形成する（Ｃ）。例えば２５０〜６００
°Ｃの高温熱処理を３０〜６０分間行々うことで、基板
内に２０００〜５０００λのモリブデン・シリサイドを
形成することが出来る。更に長時間にわたる熱処理を行
なえば５０００Ａ以上のシリサイド形成も可能である。
とではシリコン・ウェハ）上（−光露光あるいは、電子
線露光などの公知の方法（二より、選択的にレジスト５
の開口部５１を形成する（ａ）。次にレジスト５の膜厚
よりも薄く、重金属薄膜４をスパッタ蒸着等の方法によ
り形成する（ｂ）。例えば、レジストとして０１ｉ”Ｐ
Ｉ（−８００（東京応化製）を１μｍ とし、重金属薄
膜としてモリブデン（ＭＯ）を３００〜５００λ形成す
る。その後、いわゆるリフト・オフ法で、余分なレジス
トと重金属膜を除去しマーク・パターン（二重じた重金
属薄膜パターンをのみ基板上に残す。この重金属パター
ンの載った基板に高温熱処理を行ない、重金属パターン
と基板の界面を通じて、相互拡散により基板内（二重金
属シリサイドを形成する（Ｃ）。例えば２５０〜６００
°Ｃの高温熱処理を３０〜６０分間行々うことで、基板
内に２０００〜５０００λのモリブデン・シリサイドを
形成することが出来る。更に長時間にわたる熱処理を行
なえば５０００Ａ以上のシリサイド形成も可能である。
最後に不要となった基板上の重金属薄膜の残渣を、王水
処理等により除去することにより、略平担化された重金
属位置合わせマク１０が得られる（ｄ）。
処理等により除去することにより、略平担化された重金
属位置合わせマク１０が得られる（ｄ）。
重金属薄膜材料はモリブデン（；限らず、基板材料より
反射電子係数の大きい物質であれば良く、タンタル、ハ
フニウム、ジルコニウム、ニオビウム、チタン、パラジ
ウム、タングステン、白金等を用いても良い。使用する
熱処理の温度と時間は。
反射電子係数の大きい物質であれば良く、タンタル、ハ
フニウム、ジルコニウム、ニオビウム、チタン、パラジ
ウム、タングステン、白金等を用いても良い。使用する
熱処理の温度と時間は。
選択した重金属材料と、所望とするマーク部の深さに応
じて自由（二選ぶことができる。
じて自由（二選ぶことができる。
以上の如くの方法を用いることにより、イオン注入等を
用いた場合に比べて１／２乃至１／１０程度の短時間で
しかも高価なイオン注入装置等を用いず（−１容易Ｃ二
平担化マークを形成することが出来る。
用いた場合に比べて１／２乃至１／１０程度の短時間で
しかも高価なイオン注入装置等を用いず（−１容易Ｃ二
平担化マークを形成することが出来る。
マーク上（二級覆物が載った場合（二も、被覆物の膜厚
が凹凸型マーク形状の場合のよう（二液化するととが々
いので、マーク検出の時、被覆物の影響を受けにくい。
が凹凸型マーク形状の場合のよう（二液化するととが々
いので、マーク検出の時、被覆物の影響を受けにくい。
本発明の位置合わせマークは、電子線その他の荷電ビー
ム（二よるマーク検出に限らない。光露光やＸ線露光技
術で用いられる光学的マーク検出に対しても有効な位置
合わせマークとして用いることができる。
ム（二よるマーク検出に限らない。光露光やＸ線露光技
術で用いられる光学的マーク検出に対しても有効な位置
合わせマークとして用いることができる。
第１図および第２図は、従来用いられてきたシリコン段
差マークと、そのマークからの反射電子信号をそれぞれ
示す説明図、 第３図および第４図は、従来用いられてきた重金属の段
差マークとそのマークからの反射電子信号をそれぞれ示
す説明図。 第５図及び第６図は、従来考案されている平担化重金属
マークとそのマークからの反射電子信号を示す説明図、
第７図乃至第９図は従来の位置合せ用マークの形成工程
をそれぞれ示す断面図、第１０図は本発明（：よる平担
化マークの形成工程の一実施例を示す断面図である。 ｌ・・・基板、 ２，３・・・電子線、４．４′・・・
マーク基板より反射電子係数の大きいマーク材質、 ５・・・レジスト・パターン。 ６．８・・・イオン・ビーＡ１ ７．９・・・マーク部、１０・・・平担化マーク。
差マークと、そのマークからの反射電子信号をそれぞれ
示す説明図、 第３図および第４図は、従来用いられてきた重金属の段
差マークとそのマークからの反射電子信号をそれぞれ示
す説明図。 第５図及び第６図は、従来考案されている平担化重金属
マークとそのマークからの反射電子信号を示す説明図、
第７図乃至第９図は従来の位置合せ用マークの形成工程
をそれぞれ示す断面図、第１０図は本発明（：よる平担
化マークの形成工程の一実施例を示す断面図である。 ｌ・・・基板、 ２，３・・・電子線、４．４′・・・
マーク基板より反射電子係数の大きいマーク材質、 ５・・・レジスト・パターン。 ６．８・・・イオン・ビーＡ１ ７．９・・・マーク部、１０・・・平担化マーク。
Claims (1)
- 【特許請求の範囲】 基板上に設けられ所定波長域の電磁波もしくは所定エネ
ルギーの粒子線の走査（二より反射する電磁波もしくは
粒子線、あるいは、二次的に発生する電磁波もしくは粒
子線から々る信号に基いて。 その位置がめられる位置合せ用マークの方法（二おいて
、前記反射あるいは二次的な電磁波もしくは粒子線の発
生効率が、前記基板の材料よりも大きな物質から成る薄
膜パターンを、前記基板上Ｃ二選択的（二形成し、しか
る後、前記基板と共に前記薄膜パターンＣ二高温熱処理
を行なうことにより該基板内に略平担化されたマーク部
を形成するととを特徴とする位置合わせ用マークの形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58218583A JPS60111424A (ja) | 1983-11-22 | 1983-11-22 | 位置合わせ用マ−クの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58218583A JPS60111424A (ja) | 1983-11-22 | 1983-11-22 | 位置合わせ用マ−クの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60111424A true JPS60111424A (ja) | 1985-06-17 |
Family
ID=16722224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58218583A Pending JPS60111424A (ja) | 1983-11-22 | 1983-11-22 | 位置合わせ用マ−クの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60111424A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0366116A (ja) * | 1989-07-31 | 1991-03-20 | American Teleph & Telegr Co <Att> | 集積回路形成方法 |
| JP2013229466A (ja) * | 2012-04-26 | 2013-11-07 | Shin Etsu Chem Co Ltd | 太陽電池セル及びその製造方法 |
| US9018073B2 (en) | 2012-04-18 | 2015-04-28 | Fujitsu Semiconductor Limited | Method of manufacturing a semiconductor device including alignment mark |
-
1983
- 1983-11-22 JP JP58218583A patent/JPS60111424A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0366116A (ja) * | 1989-07-31 | 1991-03-20 | American Teleph & Telegr Co <Att> | 集積回路形成方法 |
| US9018073B2 (en) | 2012-04-18 | 2015-04-28 | Fujitsu Semiconductor Limited | Method of manufacturing a semiconductor device including alignment mark |
| JP2013229466A (ja) * | 2012-04-26 | 2013-11-07 | Shin Etsu Chem Co Ltd | 太陽電池セル及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5948924A (ja) | 電子線露光用位置合せマ−ク | |
| US4597826A (en) | Method for forming patterns | |
| US7090948B2 (en) | Reflection mask and method for fabricating the reflection mask | |
| US5401932A (en) | Method of producing a stencil mask | |
| JP4675697B2 (ja) | マスクパターン検査方法、露光条件検証方法、および半導体装置の製造方法 | |
| JPS60111424A (ja) | 位置合わせ用マ−クの形成方法 | |
| US5004927A (en) | Process for forming a fine pattern having a high aspect ratio | |
| US6096459A (en) | Method for repairing alternating phase shifting masks | |
| JP3060693B2 (ja) | ステンシルマスク形成方法 | |
| JP2555225B2 (ja) | 荷電粒子露光用透過マスク | |
| JPS60111425A (ja) | 位置合わせ用マ−クの形成方法 | |
| McCord et al. | Resolution limits and process latitude of x‐ray mask fabrication | |
| JPH03129349A (ja) | フォトマスクの製法 | |
| JP2783973B2 (ja) | Ｘ線リソグラフィ用マスクの製造方法 | |
| JP3028078B2 (ja) | 透過電子顕微鏡用試料およびその作製方法 | |
| JP2620952B2 (ja) | 微細パターン形成方法 | |
| Ochiai et al. | Direct writing through resist exposure using a focused ion beam system | |
| JPS61128251A (ja) | Ｘ線露光用マスク | |
| JPH02961A (ja) | フォトマスク製造方法 | |
| JP4425427B2 (ja) | 電子線描画用マスク及びその作製方法 | |
| JP2970174B2 (ja) | ステンシルマスク加工方法 | |
| JPH0312452B2 (ja) | ||
| JPH0191421A (ja) | パターン形成方法 | |
| JP2005019426A (ja) | パターン形成方法 | |
| JPS607131A (ja) | パタ−ン形成方法 |