JP4675697B2

JP4675697B2 - マスクパターン検査方法、露光条件検証方法、および半導体装置の製造方法

Info

Publication number: JP4675697B2
Application number: JP2005197522A
Authority: JP
Inventors: 濱一郎太長; 崎裕一郎山; 西篤志大
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-07-06
Filing date: 2005-07-06
Publication date: 2011-04-27
Anticipated expiration: 2025-07-06
Also published as: CN101673048B; CN1892419B; CN1892419A; US7674570B2; US20070009811A1; CN101673048A; JP2007017599A

Description

本発明は、マスクパターン検査方法、露光条件検証方法、および半導体装置の製造方法に関し、例えばフォトマスクのパターンに対する、電子ビームを用いた検査を対象とする。

フォトマスク基板の検査においては、マスク検査装置では検出できない欠陥があり、これには、例えば位相シフタ不良欠陥、透過率欠陥やフォトマスクのＯＰＣ形状の最適度の検査が含まれる。このような検査については、マスクのパターンを直接検査するのでなく、露光によりマスクパターンをウェーハ上のレジストへ一旦転写し、この転写されたパターンに光や電子ビームを照射して得られた光顕画像または二次電子像を用いる方法が採用されている。近年、デザインルールの微細化に伴い、高分解能検査に有利な電子ビームによる検査へのニーズが特に高まっている。

しかしながら、電子ビームによるレジストパターン検査においては、レジストの帯電によるパターン像の歪やコントラスト不足に起因して検出感度が著しく低下するという問題がある。特に、高アスペクト比のエッチングを行うための多層レジスト構造においては、ウェーハ表面は全て比較的厚い絶縁膜で覆われるためこれらの問題はさらに深刻である。
特開平９−７４１２０号公報特開２００２−３６５７８６号公報

本発明の目的は、高感度でのマスクパターン検査を実現する方法、高い感度でマスクパターンを検査するための露光条件を検証する方法、および高い歩留りで半導体装置を製造する方法を提供することにある。

本発明の第１の態様によれば、
導体または半導体の基板にマスクパターンを転写する工程と、
転写された前記マスクパターンに応じた形状のパターンを有する基板表面パターンを含む試料を形成する工程と、
前記試料に電子ビームを照射して前記基板表面パターンと前記基板との導通状態を生じさせ、前記試料の表面から発生する二次電子、反射電子および後方散乱電子の少なくともいずれかを検出して前記試料表面の画像を取得する工程と、
前記画像に基づいて前記マスクパターンを検査する工程と、
を備え、
前記基板表面パターンが、前記基板に接して形成された絶縁層、または、前記基板上に形成されビアを介して前記基板に接合された導電層に接して形成された絶縁層をパターニングして形成された凸パターンまたは凹パターンである場合、前記絶縁層の厚さと前記電子ビームの前記試料表面への入射エネルギーとは、前記電子ビームが前記絶縁層を貫通して前記基板または前記導電層に到達するように選択され、
前記基板表面パターンが、前記基板に接して形成された絶縁層に接して形成され前記絶縁層中のビアを介して前記基板に接合された導電層をパターニングして形成された凸パターンまたは凹パターンである場合、下地層である前記絶縁層の厚さと前記電子ビームの前記試料表面への入射エネルギーとは、前記電子ビームが前記絶縁層を貫通して前記基板に到達するように選択され、
前記基板表面パターンが、前記基板の表面に形成された凹パターンを絶縁材料で埋め込んだ絶縁層である場合、前記絶縁層の厚さと前記電子ビームの前記試料表面への入射エネルギーとは、前記電子ビームが前記絶縁層を貫通して前記基板または前記導電層に到達するように選択される、
ことを特徴とするマスクパターン検査方法が提供される。

また、本発明の第２の態様によれば、
導体または半導体の基板にマスクパターンを転写する工程と、
転写された前記マスクパターンに応じた形状のパターンを有する基板表面パターンを含む試料を形成する工程と、
前記試料に電子ビームを照射して前記基板表面パターンと前記基板との導通状態を生じさせ、前記試料の表面から発生する二次電子、反射電子および後方散乱電子の少なくともいずれかを検出して前記試料表面の画像を取得する工程と、
前記画像に基づいて前記マスクパターンを検査する工程と、
前記マスクパターンの検査結果に基づいて、前記マスクパターンについて予め設定された露光条件が適切かどうかを検証する工程と、
を備え、
前記基板表面パターンが、前記基板に接して形成された絶縁層、または、前記基板上に形成されビアを介して前記基板に接合された導電層に接して形成された絶縁層をパターニングして形成された凸パターンまたは凹パターンである場合、前記絶縁層の厚さと前記電子ビームの前記試料表面への入射エネルギーとは、前記電子ビームが前記絶縁層を貫通して前記基板または前記導電層に到達するように選択され、
前記基板表面パターンが、前記基板に接して形成された絶縁層に接して形成され前記絶縁層中のビアを介して前記基板に接合された導電層をパターニングして形成された凸パターンまたは凹パターンである場合、下地層である前記絶縁層の厚さと前記電子ビームの前記試料表面への入射エネルギーとは、前記電子ビームが前記絶縁層を貫通して前記基板に到達するように選択され、
前記基板表面パターンが、前記基板の表面に形成された凹パターンを絶縁材料で埋め込んだ絶縁層である場合、前記絶縁層の厚さと前記電子ビームの前記試料表面への入射エネルギーとは、前記電子ビームが前記絶縁層を貫通して前記基板または前記導電層に到達するように選択される、
ことを特徴とする露光条件検証方法が提供される。

本発明によれば、マスクパターンに対する高Ｓ／Ｎおよび高コントラスト比の画像が得られるので、高い感度でのマスクパターン検査、および露光条件検証が実現でき、さらには高い歩留りで半導体装置を製造することが可能になる。

以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。なお、以下の図においては、同一の部分には同一の参照番号を付してその重複説明を省略する。

（１）第１の実施の形態
図１は、本発明の第１の実施の形態の概略手順を示すフローチャートである。本実施形態は、新規作成時におけるマスクの出来具合の検査と露光条件最適化のための検証検査を目的とするものである。マスクの出来具合には、物理的欠陥や位相シフタ不良欠陥検査、透過率不良欠陥検査の他、ＯＰＣ検証検査を含む。

まず、最終的な評価対象であるマスクを新規に作成する（ステップＳ１０）。次いで、マスク露光により、マスクパターンを導体または半導体の基板に転写し、これによりマスクパターンに応じた形状を有するパターン（以下、「基板表面パターンという」）であって、基板と電気的に導通状態にある基板表面パターンを含む試料を作成する（ステップＳ２０）。ステップＳ２０に示すこの手順は本実施形態において特徴的な手順であり、試料の具体的構造およびその製造方法については後に詳述する。

次に、作成された試料をＥＢ（Electron Beam）装置にセットし、電子ビームを試料に照射する。試料の表面からは二次電子、反射電子および後方散乱電子（以下、「二次電子等」という）が発生し、これらの二次電子等を検出して試料表面の状態を示す画像を取得する（ステップＳ３０）。ＥＢ装置が写像投影方式である場合には、上記二次電子等は拡大投影されて二次電子ビームとしてＭＣＰ（Micro Channel Plate）等（図示せず）の検出手段の検出面に結像されて検出される。

続いて、得られた画像を用いてマスクパターンを検査する（ステップＳ４０）。検査結果が例えば製品の要求仕様を満たさないために不合格となった場合には（ステップＳ５０）、その結果をマスク設計にフィードバックし、修正可能な軽微な欠陥であればこれを修正し、または修正不能な重大な欠陥であればマスクを再度作り直し（ステップＳ６０）、修正後または作り直したマスクを用いて合格となるまで上記手順を繰返す（ステップＳ２０〜Ｓ５０）。

マスクパターン自体に欠陥が無かった場合、または上記手順の実行により欠陥が解消された場合には、マスクパターンについて予め定められた露光条件が適切であるかどうかの検証に移行する（ステップＳ７０）。ここで露光条件が不適切であると判定された場合、マスクの修正で対処可能な場合にはこれを修正し、またはマスク修正で対処できない程度に露光条件が不適切であればマスクを再度作り直し（ステップＳ６０）、修正後または作り直したマスクを用いて適切な露光条件が得られるまで上記手順を繰返す（ステップＳ２０〜Ｓ８０）。

図１のステップＳ２０で形成される試料の一例を図２の断面図に示す。同図に示す試料Ｓ１は、シリコン基板Ｗと、シリコン基板Ｗ上に成膜された絶縁膜であるシリコン酸化膜ＯＦ１とを備える。シリコン酸化膜ＯＦ１には、マスク露光により転写されたマスクパターンに応じた形状の凹パターンＨＰ１が形成されている。本実施形態における凹パターンＨＰ１は、例えば基板表面パターンに対応する。凹パターンＨＰ１の底面はシリコン基板Ｗの上部露出面に該当するので、凹パターンＨＰ１はシリコン基板Ｗと電気的に導通状態にある。

図２に示す試料Ｓ１の製造方法を図３の断面図を用いて説明する。まず、図３（ａ）に示すシリコン基板Ｗの表面を熱酸化させ、これによりシリコン酸化膜ＯＦ１を成膜する（図３（ｂ））。次に、シリコン酸化膜ＯＦ１上に反射防止膜ＡＲを成膜し、さらに反射防止膜ＡＲの上面にレジスト材料を塗布してレジスト膜ＲＧを成膜する（図３（ｃ））。続いて、露光装置（図示せず）を用いてフォトマスクのマスクパターンを露光する（図３（ｄ））。次いで、例えばＲＩＥ（Reactive Ion Etching）により、レジスト膜ＲＧの下地をなす反射防止膜ＡＲおよびシリコン酸化膜ＯＦのうちマスクパターンに応じて除去されたレジスト膜ＲＧの部分の下方に位置する部分を選択的に除去することにより、シリコン酸化膜ＯＦ１へのマスクパターン転写を行う（図３（ｅ））。最後に、例えばプラズマアッシングを用いて、反射防止膜ＡＲおよびレジスト膜ＲＧの残余の部分をシリコン酸化膜ＯＦ１から剥離することにより、図２に示す試料Ｓ１が作成される（図３（ｆ））。

ここで、試料Ｓ１のシリコン酸化膜ＯＦ１の膜厚Ｔ１は、以下の理由から、薄いことが望ましい。
１）入射電子エネルギーの低減：電子ビームの照射によるシリコン酸化膜ＯＦ１の帯電量を低減するために、シリコン酸化膜ＯＦ１の厚さＴ１は、少なくとも入射電子が貫通して下地のシリコン基板Ｗにまで到達できる値にする。例えば入射電子エネルギーが１ｋｅＶの場合、シリコン酸化膜ＯＦ１の厚さＴ１が４０ｎｍ以下であれば入射電子がシリコン酸化膜ＯＦ１を貫通して下地のシリコン基板Ｗにまで到達できる。さらに、このような厚さでシリコン酸化膜ＯＦ１を成膜すれば、入射電子のエネルギーをそれだけ低く設定できるので、簡易な構成のＥＢ装置を用いることが可能になり、マスクパターン検査および露光条件の検証に要するコストを低減できる。
２）パターン転写性の向上：レジストパターンをＲＩＥによりシリコン酸化膜ＯＦ１に転写加工する際に、シリコン酸化膜ＯＦ１の膜厚が薄ければレジストパターンをその形状に忠実にシリコン酸化膜ＯＦ１に転写することができる。
３）写像投影方式のＥＢ検査における基板Ｗの表面電位均一性の向上：基板表面が平坦でなく段差がある場合には、基板表面近傍の電位分布に勾配が発生し、基板表面から発生した二次電子等の軌道が大きな影響を受けるため、写像投影方式のＥＢ検査装置を用いる場合、得られた画像において像歪みおよび信号量減少の原因になる。この点を、図４を参照しながらより具体的に説明する。同図に示すように、シリコン基板Ｗの表面に、例えば凸パターンＳＰが形成されている場合には、仮に基板表面全体がほぼ同電位になったとしても、段差の境界部ＢＡ１の付近において電位勾配が発生し、例えば境界部ＢＡ１のエッジ上の任意の点１０５から放出する二次電子ビームは、理想的な軌道ＴＪｉから外れた軌道ＴＪｒを通過することになる。この結果、写像投影方式のＥＢ検査装置で画像を取得すると、境界部ＢＡ１での像歪み、および信号量減少が顕著に現れる。そこで、シリコン酸化膜ＯＦ１の厚さを薄くすることにより、段差が低減されて電位勾配が緩やかになり、その結果、写像投影方式のＥＢ検査において検査性能の向上が実現される。

この一方、シリコン酸化膜ＯＦ１の膜厚Ｔ１があまりに薄すぎると、二次電子の放出という観点からはシリコン酸化膜による寄与度よりも下地のシリコンによる寄与度が大きくなってしまい、二次電子放出比が却って低下してしまうという問題がある。本実施形態においては、電子ビームがシリコン酸化膜ＯＦ１を貫通して下地層である基板Ｗに到達するように、電子ビームの試料Ｓ１への入射エネルギーとシリコン酸化膜ＯＦ１の厚さとが選択される。

図２に示す試料Ｓ１をＥＢ装置で検査することにより、以下の利点が得られるので、マスクパターンの検査性能を向上させることが可能になる。
１）帯電量低減による検査感度の向上：凹パターンＨＰ１の底面がシリコン基板Ｗの上部露出面に該当してシリコン基板Ｗと電気的に導通状態にあるので、試料のチャージアップが防止され、検査感度の向上が実現される。
２）Ｓ／Ｎ向上、コントラスト比向上による検査感度の向上：シリコン酸化膜（ＳｉＯ_２）での二次電子放出比は比較的高く、シリコン（Ｓｉ）層での二次電子放出比の約１．６倍〜約２倍となっている。例えば、１ｋｅＶで電子ビームを入射させた場合、シリコン（Ｓｉ），シリコン酸化膜（ＳｉＯ_２）の二次電子放出比はそれぞれ０．６，１．０２である。従って、電子ビームの照射により、底面がシリコン（Ｓｉ）である凹パターンＨＰ１から放出される二次電子等の信号量よりもシリコン酸化膜ＯＦ１から放出される二次電子等の信号量を多くすることができる。このため、チャージアップが発生しない程度にシリコン酸化膜ＯＦ１が十分に薄ければ、凹パターンＨＰ１と残余の凸パターンをなすシリコン酸化膜ＯＦ１との間でコントラスト比が高い画像を得ることができる。
３）マスクパターンの転写性の良さ：図２に示す試料では、シリコン酸化膜（ＳｉＯ_２）／シリコン（Ｓｉ）の組み合わせで（注目パターンである）凹パターンと残余の凸パターンとを構成するので、他の材質での組み合わせの場合と比較して、優れた転写性で試料を作成することができる。

図５は、図２に示す試料の第１の変形例である試料Ｓ３を示す断面図である。図５の試料Ｓ３では、半導体ウェーハＷ上に、第１の絶縁膜であるシリコン酸化膜ＯＦ３が成膜され、このシリコン酸化膜ＯＦ３上にポリシリコン層ＰＳ１が形成され、このポリシリコン層ＰＳ１の上に第２の絶縁膜であるシリコン酸化膜ＯＦ１が成膜されている。シリコン酸化膜ＯＦ１にはマスクパターンに応じた形状の凹パターンＨＰ１が形成されている。この変形例において、凹パターンＨＰ１は例えば基板表面パターンに対応する。シリコン酸化膜ＯＦ３中には、ポリシリコンでビアＶＣ３が形成され、ポリシリコン層ＰＳ１と半導体ウェーハＷとを電気的に接続している。この第１の変形例Ｓ３においても、凹パターンＨＰ１がポリシリコン層ＰＳ１、ビアＶＣ３を介して半導体ウェーハＷと電気的に導通しているので、ＥＢ検査装置を用いたマスクパターン検査および／または露光条件検証において、前述した試料Ｓ１と同様の作用・効果を奏する。

図６は、図２に示す試料の第２の変形例である試料Ｓ５を示す断面図である。図６の試料Ｓ５において、半導体ウェーハＷ上に、絶縁膜であるシリコン酸化膜ＯＦ５が成膜され、このシリコン酸化膜ＯＦ５の上にポリシリコン層ＰＳ３が形成されている。ポリシリコン層ＰＳ３にはマスクパターンに応じた形状の凹パターンＨＰ１が形成されている。ポリシリコン層ＰＳ３において凹パターンＨＰ１以外の残余の凸パターンの下地をなすシリコン酸化膜ＯＦ５にはポリシリコンでビアＶＣ５が形成され、ポリシリコン層ＰＳ３と半導体ウェーハＷとを電気的に接続している。

本変形例では、凹パターンＨＰ１の底面がシリコン酸化膜ＯＦ５の上面に該当し、凹パターンＨＰ１自体は半導体ウェーハＷと導通していないが、ポリシリコン層ＰＳ３の残余の凸パターン部分がビアＶＣ５を介して半導体ウェーハＷと導通しているため、試料Ｓ５の帯電が防止される。本変形例においては、ポリシリコン層ＰＳ３の残余の凸パターン部分が例えば基板表面パターンに対応する。シリコン酸化膜ＯＦ５で凹パターンＨＰ１の下地が構成されるので、二次電子ビームがシリコン酸化膜ＯＦ５を貫通する条件下では、二次電子ビームの照射により、凹パターンＨＰ１に相当する領域が明るく、残余の凸パターン部分に相当する領域が暗い画像が得られる。図６に示す試料Ｓ５をマスクパターン検査および露光条件検証に用いたときの効果は、前述した図２の試料Ｓ１と実質的に同一である。

（２）第２の実施の形態
図７乃至図１１を参照しながら本発明の第２の実施の形態について説明する。

図７は、本実施形態の概略手順を示すフローチャートである。本実施形態は、既に作成され使用されているマスクの成長欠陥および最適露光条件の安定性をインラインにてモニタするものである。成長欠陥は、マスクへの露光照射の反復実施によりマスク上に汚染物質（主として（ＮＨ_４）_２ＳＯ_４）が生成されることにより発生する欠陥である。また、最適露光条件をインラインでモニタすることにより、露光装置等なんらかの原因により、設定された露光条件から外れてしまったときにその露光条件を遅滞なく修正して最適化することができる。なお、本実施形態においてもステップＳ１２０に示す手順が特徴的な手順であり、試料の具体的構造およびその製造方法について後に詳述する。

まず、マスク露光により、マスクパターンを導体または半導体の基板に転写し、これによりマスクパターンに応じた形状を有する基板表面パターンを含む試料を作成する（ステップＳ１２０）。

次に、作成された試料をＥＢ（Electron Beam）装置にセットし、電子ビームを試料に照射し、試料表面から発生した二次電子等を検出して試料表面の状態を示す画像を取得する（ステップＳ１３０）。ＥＢ装置が写像投影方式である場合には、上記二次電子等は拡大投影されて二次電子ビームとしてＭＣＰ（Micro Channel Plate）等（図示せず）の検出手段の検出面に結像されて検出される。

続いて、得られた画像を用いてマスクパターンを検査する（ステップＳ１４０）。検査結果が例えば製品の要求仕様を満たさないために不合格となった場合には（ステップＳ１５０）、不合格となった要因を分析し、成長欠陥が検出されたためなのか、または最適露光条件が何らかの原因で、予め設定された露光条件より外れたためなのかを判定する（ステップＳ１７０）。マスクの成長欠陥が不合格の原因であると判定された場合には、一旦マスクを次に検査するマスクに交換し、新たなマスクについて上述した検査を実行し、その間に取外したマスクを洗浄する（ステップＳ１８０）マスクの洗浄が終了すると、検査を終えたマスクに換えて再度上述した手順を繰返す（ステップＳ１８０〜Ｓ１７０）。

マスクの不合格が最適露光条件の変動に起因する場合は（ステップＳ１７０）、露光条件を適合化させた上で（ステップＳ１９０）、合格となるまで上記手順を繰返すことにより（ステップＳ１２０〜Ｓ１７０）、露光条件を最適化する。

図８は、本実施形態に用いられる試料の一例を示す断面図である。同図に示す試料Ｓ２１において、半導体基板Ｗの表面部にはマスクパターンに応じた凹パターンＨＰ１が形成され、この凹パターンＨＰ１がシリコン酸化膜で埋込まれて絶縁膜であるＴＥＯＳ膜１１が形成されている。本実施形態においては、凹パターンＨＰ１を埋込むＴＥＯＳ膜１１以外の基板表面層部分が半導体ウェーハＷの一部をなし、ＴＥＯＳ膜１１以外の半導体ウェーハＷ表面層が例えば基板表面パターンに対応する。

図９の断面図を参照しながら図８に示す試料Ｓ２１の製造方法を説明する。

まず、図９（ａ）に示すシリコンウェーハＷ上に反射防止膜ＡＲを成膜し、さらに反射防止膜ＡＲの上面にレジスト材料を塗布してレジスト膜ＲＧを成膜する（図９（ｂ））。続いて、露光装置（図示せず）を用いてフォトマスクのマスクパターンを露光する（図９（ｃ））。次いで、例えばＲＩＥにより、
レジスト膜ＲＧの下地をなす反射防止膜ＡＲおよびシリコン酸化膜ＯＦのうちマスクパターンに応じて除去されたレジスト膜ＲＧの部分の下方に位置する部分を選択的に除去することにより、シリコンウェーハＷの表面へのマスクパターン転写を行う（図９（ｄ））。次に、例えばプラズマアッシングにより、反射防止膜ＡＲおよびレジスト膜ＲＧの残余の部分をシリコンウェーハＷから剥離し、マスクパターンに応じた形状の凹パターンＨＰ１を形成する（図９（ｅ））。さらに、例えばＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）により、凹パターンＨＰ１を埋込むようにＴＥＯＳ（Tetra Ethoxy Silage）膜を成膜する（図９（ｆ））。最後に、ＣＭＰ（Chemical Mechanical Polishing）によりＴＥＯＳ膜１のうち凹パターンＨＰ１内を埋込む部分のみが残存して露出するまでシリコンウェーハＷを研磨し（図９（ｇ））、これにより、図８に示す試料Ｓ２１が作成される。

図８に示す試料Ｓ２１に電子ビームを照射した場合、ＴＥＯＳ膜１１から放出される二次電子等の量が、凹パターンＨＰ１以外のウェーハＷ表面層から放出される二次電子等の量よりも多いので、凹パターンＨＰ１の部分が明るく、かつ、凹パターンＨＰ１以外のパターン部分が暗い画像が得られる。

本実施形態においても凹パターンＨＰ１の深さが浅いこと、即ち、ＴＥＯＳ膜１１の厚さが薄いことが望ましいが、第１の実施の形態と同様に、電子ビームがＴＥＯＳ膜１１を貫通して下地層である基板Ｗに到達するように、電子ビームの試料Ｓ２１への入射エネルギーとＴＥＯＳ膜１１の厚さとが選択される。

本実施形態では、ＴＥＯＳ膜１１を形成するためのＣＭＰ工程により、ウェーハＷの表面が平坦化されているので、ウェーハＷの表面電位の均一性がより一層向上している。このことは、写像投影方式の電子ビーム検査装置を用いる場合に、検査性能がより一層向上するという顕著な効果をもたらす。図１０を参照しながらより具体的に説明すると、シリコンウェーハＷの表面層に形成された凹パターンＨＰ１はＴＥＯＳ膜１１で埋込まれ、そのときのＣＭＰ工程により試料Ｓ２１の表面が平坦化されているので、電子ビームの照射により基板表面全体がほぼ同電位になったときに、ＴＥＯＳ膜１１の境界部ＢＡ１１の付近において電位勾配は発生しない。この結果、例えば境界部ＢＡ１１上の任意の点１１５から放出する二次電子ビームの軌道ＴＪｒは理想的な軌道ＴＪｉに一致することになり、表面段差がある場合に写像投影方式の電子ビーム検査装置で画像を取得するときに問題となった境界部での像歪みおよび信号量減少のおそれが解消される。

図１１は、図８に示す試料２１の一変形例を示す断面図である。図８との対比により明らかなように、図１１に示す試料Ｓ２３の特徴は、シリコンウェーハＷの表面にマスクパターンに応じて形成された凹パターンＨＰ１が何らかの材料で埋込まれることなく、底面がそのまま露出している点にある。このような構造でも、例えば凹パターンＨＰ１が浅く形成されている場合など、検査感度に影響がなければ、マスクパターンの検査および露光条件の検証に用いることができる。特に、図１１の試料Ｓ２３は、図９（ａ）乃至（ｅ）に示す工程だけで作成できるので、図８の試料Ｓ２１よりも簡易に製造できるという利点がある。

（３）半導体装置の製造方法
上述したマスクパターンの検査方法および露光条件検証方法の少なくともいずれかを半導体装置の検査工程に用いることにより、高い歩留りで半導体装置を製造することが可能になる。

以上、本発明の実施の形態のいくつかについて説明したが、本発明は上記形態に限ることなく、その技術的範囲内で種々変形して実施できることは勿論である。例えば第１の実施の形態では、凹パターンＨＰ１を基板表面パターンと規定して説明したが、画像中の明部を提供するという観点から、残部の凸パターンを基板表面パターンと定義しても何ら問題はなく、凸パターンであろうと凹パターンであろうと、それぞれの検査目的に応じて基板表面パターンを規定すればよい。このことは、他の実施の形態についても同様である。また、第２の実施の形態では、半導体ウェーハＷの表面に凹パターンＨＰ１が設けられる場合についてのみ説明したが、これに限ることなく、例えば図５および図６の変形例に示したように、マスクが使用されるレイアに応じて半導体ウェーハＷと凹パターンＨＰ１との間に他の絶縁膜やシリコン層を設けることも可能である。また、上述した実施形態については、新規マスク作成時でのマスク検査および露光条件検証と、インラインでのマスク成長欠陥検査および露光条件安定性モニタとでそれぞれ別個の試料を用いて説明したが、マスクパターンの形状および使用されるプロセスに応じていずれの試料もいずれの検査および露光条件検証に使用できることも、当業者であれば容易に理解される。さらに、上述した第２の実施形態では、マスクの成長欠陥検出に続いて露光条件を最適化する手順に移行することとしたが、これに限ることなく、マスクの成長欠陥検出と露光条件の最適化とは並行して実行することもできる。

本発明の第１の実施の形態の概略手順を示すフローチャートである。本発明の第１の実施の形態に用いられる試料の一例を示す断面図である。図２に示す試料の製造方法を説明する断面図である。試料表面に段差がある場合の検査・検証への影響を示す説明図である。図２に示す試料の第１の変形例を示す断面図である。図２に示す試料の第２の変形例を示す断面図である。本発明の第２の実施の形態の概略手順を示すフローチャートである。本発明の第２の実施の形態に用いられる試料の一例を示す断面図である。図８に示す試料の製造方法を説明する断面図である。試料表面に段差がない場合の検査・検証における利点を示す説明図である。図８に示す試料の一変形例を示す断面図である。

符号の説明

１１：ＴＥＯＳ膜
Ｓ１，Ｓ３，Ｓ５，Ｓ２１，Ｓ２３：試料
Ｗ：半導体基板
ＨＰ１：凹パターン
ＯＦ１，ＯＦ３，ＯＦ５，：シリコン酸化膜
ＰＳ１，：ポリシリコン層
ＶＣ３，ＶＣ５：ビア

Claims

導体または半導体の基板にマスクパターンを転写する工程と、
転写された前記マスクパターンに応じた形状のパターンを有する基板表面パターンを含む試料を形成する工程と、
前記試料に電子ビームを照射して前記基板表面パターンと前記基板との導通状態を生じさせ、前記試料の表面から発生する二次電子、反射電子および後方散乱電子の少なくともいずれかを検出して前記試料表面の画像を取得する工程と、
前記画像に基づいて前記マスクパターンを検査する工程と、
を備え、
前記基板表面パターンが、前記基板に接して形成された絶縁層、または、前記基板上に形成されビアを介して前記基板に接合された導電層に接して形成された絶縁層をパターニングして形成された凸パターンまたは凹パターンである場合、前記絶縁層の厚さと前記電子ビームの前記試料表面への入射エネルギーとは、前記電子ビームが前記絶縁層を貫通して前記基板または前記導電層に到達するように選択され、
前記基板表面パターンが、前記基板に接して形成された絶縁層に接して形成され前記絶縁層中のビアを介して前記基板に接合された導電層をパターニングして形成された凸パターンまたは凹パターンである場合、下地層である前記絶縁層の厚さと前記電子ビームの前記試料表面への入射エネルギーとは、前記電子ビームが前記絶縁層を貫通して前記基板に到達するように選択され、
前記基板表面パターンが、前記基板の表面に形成された凹パターンを絶縁材料で埋め込んだ絶縁層である場合、前記絶縁層の厚さと前記電子ビームの前記試料表面への入射エネルギーとは、前記電子ビームが前記絶縁層を貫通して前記基板または前記導電層に到達するように選択される、
ことを特徴とするマスクパターン検査方法。
導体または半導体の基板にマスクパターンを転写する工程と、
転写された前記マスクパターンに応じた形状のパターンを有する基板表面パターンを含む試料を形成する工程と、
前記試料に電子ビームを照射して前記基板表面パターンと前記基板との導通状態を生じさせ、前記試料の表面から発生する二次電子、反射電子および後方散乱電子の少なくともいずれかを検出して前記試料表面の画像を取得する工程と、
前記画像に基づいて前記マスクパターンを検査する工程と、
前記マスクパターンの検査結果に基づいて、前記マスクパターンについて予め設定された露光条件が適切かどうかを検証する工程と、
を備え、
前記基板表面パターンが、前記基板に接して形成された絶縁層、または、前記基板上に形成されビアを介して前記基板に接合された導電層に接して形成された絶縁層をパターニングして形成された凸パターンまたは凹パターンである場合、前記絶縁層の厚さと前記電子ビームの前記試料表面への入射エネルギーとは、前記電子ビームが前記絶縁層を貫通して前記基板または前記導電層に到達するように選択され、
前記基板表面パターンが、前記基板に接して形成された絶縁層に接して形成され前記絶縁層中のビアを介して前記基板に接合された導電層をパターニングして形成された凸パターンまたは凹パターンである場合、下地層である前記絶縁層の厚さと前記電子ビームの前記試料表面への入射エネルギーとは、前記電子ビームが前記絶縁層を貫通して前記基板に到達するように選択され、
前記基板表面パターンが、前記基板の表面に形成された凹パターンを絶縁材料で埋め込んだ絶縁層である場合、前記絶縁層の厚さと前記電子ビームの前記試料表面への入射エネルギーとは、前記電子ビームが前記絶縁層を貫通して前記基板または前記導電層に到達するように選択される、
ことを特徴とする露光条件検証方法。
請求項１に記載のマスクパターン検査方法、および、請求項２に記載の露光条件検証方法の少なくともいずれかを用いた、半導体装置の製造方法。