DE60224872T2 - Verschachtelter Taktsignalgenerator mit einer in Reihe geschaltete Verzögerungslemente und Ringzähler aufweisenden Architektur - Google Patents

Verschachtelter Taktsignalgenerator mit einer in Reihe geschaltete Verzögerungslemente und Ringzähler aufweisenden Architektur Download PDF

Info

Publication number
DE60224872T2
DE60224872T2 DE60224872T DE60224872T DE60224872T2 DE 60224872 T2 DE60224872 T2 DE 60224872T2 DE 60224872 T DE60224872 T DE 60224872T DE 60224872 T DE60224872 T DE 60224872T DE 60224872 T2 DE60224872 T2 DE 60224872T2
Authority
DE
Germany
Prior art keywords
clock
interleaved
generator
delay
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60224872T
Other languages
English (en)
Other versions
DE60224872D1 (de
Inventor
Robert M. Palo Alto Neff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Application granted granted Critical
Publication of DE60224872D1 publication Critical patent/DE60224872D1/de
Publication of DE60224872T2 publication Critical patent/DE60224872T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
    • H03K5/1504—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Viele Typen von Analog-Digital-Wandlern, Digital-Analog-Wandlern, Schaltungen für verschachteltes Abtasten, seriellen Verbindungen und anderen elektronische Schaltungen arbeiten abhängig von verschachtelten Taktsignalen. Dementsprechend umfassen derartige Schaltungen typischerweise einen Generator für verschachtelten Takt oder empfangen verschachtelte Taktsignale von einem Generator für verschachtelten Takt.
  • Ein Generator für verschachtelten Takt empfängt ein Eingangstaktsignal und erzeugt abhängig vom Eingangstaktsignal einen Satz von N verschachtelten Taktsignalen. Die verschachtelten Taktsignale haben Flanken, die zeitlich in gleichem Abstand innerhalb der Zeitperiode eines der verschachtelten Taktsignale angeordnet sind. Die wichtigen Auslegungsvariablen für einen Generator für verschachtelten Takt umfassen die Anzahl verschachtelter Taktsignale (N) und die Zeitverzögerung (Td) zwischen korrespondierenden Flanken benachbarter der verschachtelten Taktsignale. Beispielsweise ist die Zeitverzögerung Td die Zeitverzögerung zwischen den ansteigenden Flanken benachbarter verschachtelter Taktsignale p und p + 1, wobei 1 ≤ p ≤ N – 1 ist.
  • 1A ist ein Blockschaltbild, das ein Beispiel 10 eines Generators für verschachtelten Takt zeigt, der vier verschachtelte Taktsignale erzeugt, d. h., in dem gezeigten Beispiel ist N = 4. Der Generator für verschachtelten Takt 10 umfaßt den Takteingang 12 und die vier Taktausgänge 14-1, 14-2, 14-3 und 14-4, an denen die verschachtelten Taktsignale K1, K2, K3 bzw. K4 ausgegeben werden.
  • 1B zeigt die Wellenformen der verschachtelten Taktsignale K1, K2, K3 und K4. Die ansteigenden Flanken aller vier Wellenformen der verschachtelten Taktsignale sind zeitlich in gleichem Abstand innerhalb der Periode der verschachtelten Taktsignale angeordnet, z. B. über die Periode t des verschachtelten Taktsignals K1. Die Zeitverzögerung zwischen den ansteigenden Flanken der Wellenformen der benachbarten verschachtelten Taktsignale K1 und K2 ist als Td angegeben.
  • Wünschenswerte Leistungseigenschaften des Generators für verschachtelten Takt 10 umfassen, daß der Generator für verschachtelten Takt eine große Anzahl N verschachtelter Taktsignale mit einer kleinen Zeitverzögerung Td zwischen korrespondierenden Flanken benachbarter der verschachtelten Taktsignale erzeugt und daß die verschachtelten Taktsignale kleine Taktverlaufsfehler und niedrigen Jitter haben. Taktverlaufsfehler umfassen feste Taktverlaufsversätze und mangelnde Übereinstimmungen zwischen Zyklen. Taktverlaufsversätze sind typischerweise durch Fehlanpassungen zwischen den Stufen des Generators für verschachtelten Takt verursacht, welche die einzelnen verschachtelten Taktsignale erzeugen. Mangelnde Übereinstimmungen zwischen Zyklen sind typischerweise durch Rauschen verursacht. Quellen von Rauschen umfassen thermisches Rauschen im Generator für verschachtelten Takt und Rauschen, das von externen Quellen empfangen wird, wie z. B. Rauschen von einer rauschbehafteten Stromversorgung. Im allgemeinen hängt der Betrag des Taktverlaufsfehlers von der Anzahl der Stufen ab, durch welche sich das Eingangstaktsignal ausbreitet, um jedes einzelne verschachtelte Taktsignal zu erzeugen.
  • Viele herkömmliche Generatoren für verschachtelten Takt beinhalten einen Ringzähler. Andere herkömmliche Generatoren für verschachtelten Takt beinhalten einen mehrstufigen seriellen Verzögerungsschaltkreis.
  • Die US-Patentschrift 5,039,950 beschreibt einen Synthesizer für Mehrfach-Taktsignale mit mehreren Verzögerungsgeräten, die aus unterschiedlichen Kabellängen gebildet sind, und mehreren damit verbundenen Registern. Die Register empfangen Takteingaben eines verzögerten Taktsignals von einem zugeordneten der mehreren Verzögerungsgeräte.
  • Die Verzögerungsleitungs-Kalibrierschaltungen sind in EP 0 487 902 A2 beschrieben, basieren auf einer Verzögerungsleitung, die Verzögerungselemente hat. Zur kontinuierlichen Kalibrierung der Verzögerungsleitung, die aus einem oder mehreren variablen Verzögerungselementen besteht, werden die Verzögerungselemente kontinuierlich gesteuert.
  • Dokument EP 1 143 621 A2 beschreibt eine digitale Phasensteuerschaltung, die zwei Spannungssteuerungs-Verzögerungsleitungen hat, wobei jede aus verknüpften Puffer als Verzögerungselemente gebildet ist, die mehrere Verzögerungsstufen bilden. Die ersten und zweiten Verzögerungsleitungen sind durch jeweilige erste und zweite Selektoren kreuzgeschaltet, wo bei die Selektoren Taktsignale aus jedweder Stufe einer Verzögerungsleitung extrahieren und dieses Taktsignal zum Eingang der anderen Verzögerungsleitung ausgeben.
  • 2A ist ein Blockschaltbild eines Beispiels eines herkömmlichen Generators für verschachtelten Takt 10, der ausschließlich auf einem Ringzähler 20 basiert. Im gezeigten Beispiel besteht der Ringzähler aus vier Stufen. Jede der vier Stufen erzeugt abhängig vom Eingangstaktsignal K0 eines der vier verschachtelten Taktsignale K1–K4.
  • Der vierstufige Ringzähler 20 besteht aus den vier Stufen 22-1, 22-2, 22-3 und 22-4. Jede der Stufen umfaßt einen Dateneingang D, einen Takteingang CK und einen Datenausgang Q. Der Datenausgang jeder Stufe 22-1 bis 22-4 liefert jeweils eines der verschachtelten Taktsignale K1–K4 und ist mit dem jeweiligen der Taktausgänge 14-1 bis 14-4 des Generators für verschachtelten Takt 10 verbunden. Der Datenausgang jeder der Stufen 22-1, 22-2 und 22-3 ist zusätzlich mit dem Dateneingang der Stufen 22-2, 22-3 bzw. 22-4 verbunden. Der Datenausgang der Stufe 22-4 liefert das verschachtelte Taktsignal K4 und ist zusätzlich mit dem Dateneingang der Stufe 22-1 verbunden. Der Takteingang CK jeder der Stufen ist mit dem Eingangstakteingang 12 verbunden.
  • Jede der Stufen 22-1 bis 22-4 ist derart konfiguriert, daß der Zustand ihres Datenausgangs Q auf einen vorgegebenen Zustand gesetzt wird, wenn Strom angelegt wird. Beispielsweise kann jede Stufe zusätzlich einen (nicht gezeigten) Voreinstellungseingang umfassen, der mit einer (nicht gezeigten) Voreinstellungsleitung verbunden ist, die beim Einschalten zum Tragen kommt, um den Zustand des Datenausgangs auf den vorgegeben Zustand zu setzen.
  • 2B zeigt Wellenformen des Eingangstaktsignals K0 und der verschachtelten Taktsignale K1–K4 in einem Beispiel eines herkömmlichen Generators für verschachtelten Takt, der ausschließlich auf dem Ringzähler 20 basiert. Die verschachtelten Taktsignale K1–K4 werden jeweils durch die Stufen 22-1 bis 22-4 ausgegeben. Im gezeigten Beispiel ist beim Einschalten der Ausgang einer der Stufen auf einen Zustand 1 (high) voreingestellt, und die Ausgänge der übrigen Stufen sind auf einen Zustand 0 (low) voreingestellt. Jedoch ist dies nicht kritisch: Die Ausgänge der Stufen können auf jedweden Zustand voreingestellt sein, vorausgesetzt, daß die Ausgänge eines zusammenhängenden Blocks, der aus mindestens einer der Stufen besteht, sich im Zustand von jenen der übrigen Stufen unterscheiden.
  • Bei jeder ansteigenden Flanke des Eingangstaktsignals K0, die am Eingangstakteingang 12 empfangen wird, setzt jede der Stufen 22-1 bis 22-4 des Zustand ihres Datenausgangs Q auf den Zustand, der an ihrem Dateneingang D vorliegt. 2B zeigt ein Beispiel, in dem beim Einschalten der Datenausgang von Stufe 22-1 auf einen Zustand 1 voreingestellt ist und die Datenausgänge von Stufen 22-2 bis 22-4 auf einen Zustand 0 voreingestellt sind. Der Zustand 0, der durch Stufe 22-4 ausgegeben wird, liegt am Eingang von Stufe 22-1 vor. Die nächste ansteigende Flanke des Eingangstaktsignals, gezeigt bei 31, setzt den Ausgang von Stufe 22-1 (verschachteltes Taktsignal K1) auf einen Zustand 0, wie bei 32 gezeigt. Darüber hinaus setzt die ansteigende Flanke des Eingangstaktsignals den Ausgang von Stufe 22-2 (verschachteltes Taktsignal K2) als Ergebnis des Vorliegens der Ausgabe des Zustands 1 durch Stufe 22-1 am Eingang von Stufe 22-2 auf einen Zustand 1, wie bei 33 gezeigt. Korrespondierende Änderungen treten in den Ausgängen der Stufen 22-2 und 22-3, 22-3 und 22-4 und 22-4 und 22-1 bei den ansteigenden Flanken 34, 35 bzw. 36 des Eingangstaktsignals auf. Die ansteigende Flanke 36 versetzt die Ausgänge der Stufen wieder in ihren ursprünglichen Zustand, der zwischen Einschalten und ansteigender Flanke 31 vorhanden war, und die oben beschriebene Abfolge wiederholt sich.
  • In einem Ringzähler-basierten Generator für verschachtelten Takt, wie z. B. dem in 2A gezeigten, ist die Frequenz des Eingangstaktsignals K0 1/Td, wobei Td die gewünschte Zeitverzögerung zwischen korrespondierenden Flanken benachbarter der verschachtelten Taktsignale K1–KN ist, und die Frequenz jedes der verschachtelten Taktsignale K0 ist 1/(Td·N). Folglich ist in einem Ringzähler-basierten Generator für verschachtelten Takt, der N verschachtelte Taktsignale erzeugt, die Frequenz des Eingangstaktsignals das N-fache jener der verschachtelten Taktsignale.
  • Der Generator für verschachtelten Takt, der auf dem Ringzähler 20 basiert, hat eine Anzahl praktischer Vorteile. Die Schaltung vom Eingangstakteingang 12 zu jedem der Taktausgänge 14-1 bis 14-4 kann für jeden der Taktausgänge ähnlich hergestellt werden. Die Schaltung vom Takteingang 12 zu jedem der Taktausgänge 14-1 bis 14-4 kann auch auf minimale Verzögerung ausgelegt werden. Diese Maßnahmen minimieren Taktverlaufsfehler und Jitter in den verschachtelten Taktsignalen K1–K4.
  • Jedoch hängen in einem Generator für verschachtelten Takt die gewünschte Zeitverzögerung Td und die Anzahl N verschachtelter Taktsignale von den Anforderungen der Schaltung ab, an die die verschachtelten Taktsignale geliefert werden. Aktuelle Tendenzen weisen in Richtung des Verringerns der Zeitverzögerung und Erhöhens der Anzahl verschachtelter Taktsignale. In einem Generator für verschachtelten Takt, der auf dem Ringzähler 20 basiert, erhöhen diese Tendenzen und der oben beschriebene Eingangstaktfrequenz-Multiplikationsfaktor die Frequenz des Eingangstaktsignals beide erheblich. Eine sehr hohe Eingangstaktsignal-Frequenz erschwert es sowohl, den Eingangstaktsignal-Generator zu konstruieren, als auch, das Eingangstaktsignal vom Eingangstaktsignal-Generator zum Ringzähler auszubreiten. Die Maximalfrequenz des Eingangstaktsignals, die für eine gegebene Leistungsaufnahme durch einen Eingangstaktsignal-Generator erzeugt werden kann, der eine gegebene Schaltungskonfiguration und Gerätemerkmalsgröße hat, begrenzt die Maximalfrequenz des Eingangstaktsignals und erlegt somit der Zeitverzögerung Td ein praktisches Minimum auf. Dieses Minimum kann größer als die Zeitverzögerung sein, die in modernen Anwendungen gefordert wird.
  • 3A ist ein Blockschaltbild eines Beispiels eines herkömmlichen Generators für verschachtelten Takt 10, der ausschließlich auf einem mehrstufigen seriellen Verzögerungsschaltkreis 40 basiert. Im gezeigten Beispiel besteht der mehrstufige serielle Verzögerungsschaltkreis aus vier Verzögerungsstufen. Jede der vier Verzögerungsstufen erzeugt eines von vier verschachtelten Taktsignalen K1–K4. Die Schaltung arbeitet abhängig vom Eingangstaktsignal K0.
  • Der vierstufige serielle Verzögerungsschaltkreis 40 besteht aus den vier in Reihe geschalteten Verzögerungsstufen 42-1, 42-2, 42-3 und 42-4. Jede der Verzögerungsstufen umfaßt einen Dateneingang D und einen Datenausgang Q. Der Datenausgang jeder der Verzögerungsstufen 42-1, 42-2, 42-3 und 42-4 liefert eines der verschachtelten Taktsignale K1, K2, K3 bzw. K4 und ist mit dem jeweiligen der Taktausgänge 14-1, 14-2 14-3 und 14-4 verbunden. Der Datenausgang jeder der Verzögerungsstufen 42-1, 42-2 und 42-3 ist zusätzlich mit dem Dateneingang D der Verzögerungsstufen 42-2, 42-3 bzw. 42-4 verbunden. Der Dateneingang D der Verzögerungsstufe 42-1 ist mit dem Eingangstakteingang 12 verbunden.
  • Jede der Verzögerungsstufen 42-1 bis 42-4 gibt ein Signal, das an ihrem Dateneingang empfangen wurde, mit einer Zeitverzögerung aus, die im wesentlichen gleich der gewünsch ten Zeitverzögerung Td ist. Wie weiter unten detaillierter beschrieben wird, umfaßt der vierstufige serielle Verzögerungsschaltkreis 40 typischerweise zusätzlich einen Delay-Locked-Loop (DLL) oder einen Phase-Locked-Loop (PLL), der die Zeitverzögerung der Verzögerungsstufen steuert, um die Zeitverzögerung gleich der gewünschten Zeitverzögerung Td zu machen. Die Ausführungsform mit geöffnetem Kreis, die in 3A gezeigt ist, ist zur Verwendung in einigen Anwendungen geeignet, bei denen der relative Taktverlauf des verschachtelten Taktsignals weniger kritisch ist.
  • 3B zeigt Wellenformen des Eingangstaktsignals K0 und der verschachtelten Taktsignale K1, K2, K3 und K4 in einem Beispiel eines herkömmlichen Ringzählers, der ausschließlich auf dem mehrstufigen seriellen Verzögerungsschaltkreis 40 basiert. Die verschachtelten Taktsignale K1–K4 werden jeweils durch die Verzögerungsstufen 42-1 bis 42-4 ausgegeben. Jedes der verschachtelten Taktsignale K1–K4 hat dieselbe Periode wie das Eingangstaktsignal K0. Das verschachtelte Taktsignal, das durch die Verzögerungsstufe n erzeugt wird, wird inkremental relativ zu dem verschachtelten Taktsignal, das durch die Verzögerungsstufe n – 1 erzeugt wird, um die Zeitverzögerung der Verzögerungsstufe n verzögert. Die Zeitverzögerungen, die durch die Verzögerungsstufen 42-1, 42-2, 42-3 und 42-4 auferlegt werden, sind durch Td1, Td2, Td3 bzw. Td4 angegeben. Beispielsweise wird die ansteigende Flanke 51 des verschachtelten Taktsignals K3, das durch die Verzögerungsstufe 42-3 erzeugt wird, inkremental relativ zur ansteigenden Flanke 52 des verschachtelten Taktsignals K2, das durch die Verzögerungsstufe 42-2 erzeugt wird, um die Zeitverzögerung Td3 der Verzögerungsstufe 42-3 verzögert.
  • Der mehrstufige serielle Verzögerungsschaltkreis 40 hat eine Anzahl von Vorteilen. Die Mindestverzögerungszeit der Verzögerungsstufen 42-1 bis 42-4 bestimmt die Mindestzeitverzögerung Td. Darüber hinaus ist die Periode des Eingangstaktsignals K0 und der Signale an irgendeiner Stelle im mehrstufigen seriellen Verzögerungsschaltkreis etwa N × Td. Somit ist die Maximalfrequenz im mehrstufigen seriellen Verzögerungsschaltkreis etwa dieselbe wie die Frequenz der verschachtelten Taktsignale K1–KN. Dies vereinfacht die Frequenzaspekte des Schaltungsentwurfs verglichen mit jenen eines Ringzähler-basierten Generators für verschachtelten Takt wesentlich, der konfiguriert ist, um verschachtelte Taktsignale derselben Frequenz zu erzeugen.
  • Jedoch leidet der mehrstufige serielle Verzögerungsschaltkreis 40 an dem wesentlichen Nachteil, daß das Eingangstaktsignal K0 sich durch im Mittel N/2 Verzögerungsstufen und maximal N Verzögerungsstufen ausbreiten muß, um die Taktausgänge 14-1 bis 14-4 zu erreichen. Dies kann große Taktverlaufsfehler und Jitter verursachen, insbesondere, wenn N groß ist.
  • Die Anzahl der Verzögerungsstufen, durch welche sich die Flanken des Eingangstaktsignals ausbreiten, kann durch Halbieren der Anzahl der Verzögerungsstufen halbiert werden, indem Differenzverzögerungsstufen als Verzögerungsstufen verwendet werden und indem Differenztaktsignale, die ein 50-%-Tastverhältnis haben, als Eingangstaktsignal K0 verwendet werden. Dann liefern die normalen Taktsignale, die durch die N/2 Verzögerungsstufen erzeugt werden, verschachtelte Taktsignale 1 bis N/2, und die invertierten verschachtelten Taktsignale, die durch die N/2 Verzögerungsstufen erzeugt werden, liefern verschachtelte Taktsignale ((N/2) + 1) bis N. Diese Maßnahme verringert die Anzahl der Verzögerungsstufen, durch die sich das Eingangstaktsignal ausbreitet, um einen Faktor 2, kann aber dennoch in inakzeptabel großen Taktverlaufsfehlern und Jitter resultieren.
  • Was dementsprechend benötigt wird, ist ein Generator für verschachtelten Takt, der eine große Anzahl verschachtelter Taktsignale erzeugen kann, welche die kleinen Taktverlaufsfehler und den niedrigen Jitter verschachtelter Taktsignale haben, die durch einen Ringzähler erzeugt werden, die aber zeitlich durch eine Verzögerungszeit getrennt werden, die kleiner als jene ist, die bequem durch einen Ringzähler geliefert werden kann. Anders ausgedrückt, ist, was benötigt wird, ein Generator für verschachtelten Takt, der eine große Anzahl verschachtelter Taktsignale erzeugen kann und der eine Eingangstaktsignal-Anforderung ähnlich jener eines mehrstufigen seriellen Verzögerungsschaltkreises hat, der aber nicht an den großen Taktverlaufsfehlern und dem Jitter leidet, die typischerweise aus der Verwendung eines mehrstufigen seriellen Verzögerungsschaltkreises zum Erzeugen einer großen Anzahl verschachtelter Taktsignale resultieren.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Die Erfindung stellt einen Generator für verschachtelten Takt bereit, der abhängig von einem Eingangstaktsignal N verschachtelte Taktsignale erzeugt. Der Generator für verschachtelten Takt umfaßt einen Generator für verschachtelten Takt eines ersten Typs zum Empfan gen des Eingangstaktsignals und zum Erzeugen von M verschachtelten Zwischentaktsignalen abhängig vom Eingangstaktsignal. Der Generator des ersten Typs für verschachtelten Takt umfaßt entweder einen mehrstufigen seriellen Verzögerungsschaltkreis oder einen Ringzählerschaltkreis. Der Generator für verschachtelten Takt umfaßt zusätzlich M Generatoren eines zweiten Typs für verschachtelten Takt, von denen jeder jeweils zum Empfangen eines jeweiligen der Zwischentaktsignale vom Taktgenerator des ersten Typs und zum Erzeugen von N/M der N verschachtelten Taktsignale abhängig von dem jeweiligen der Zwischentaktsignale ist. Jeder der Generatoren des zweiten Typs für verschachtelten Takt umfaßt entweder einen Ringzählerschaltkreis oder einen mehrstufigen seriellen Verzögerungsschaltkreis: einen Ringzähler, wenn der Generator des ersten Typs für verschachtelten Takt einen mehrstufigen seriellen Verzögerungsschaltkreis umfaßt; einen mehrstufigen seriellen Verzögerungsschaltkreis, wenn der Generator des ersten Typs für verschachtelten Takt einen Ringzählerschaltkreis umfaßt.
  • Auch stellt die Erfindung einen Generator für verschachtelten Takt bereit, der abhängig von einem Eingangstaktsignal N verschachtelte Taktsignale erzeugt. Der Generator für verschachtelten Takt umfaßt einen Generator eines ersten Typs für verschachtelten Takt und M Generatoren eines zweiten Typs für verschachtelten Takt. Der Generator des ersten Typs für verschachtelten Takt umfaßt einen Takteingang, der verbunden ist, um das Eingangstaktsignal zu empfangen, M Zwischentaktausgänge und entweder einen mehrstufigen seriellen Verzögerungsschaltkreis oder einen Ringzählerschaltkreis. Der Generator des ersten Typs für verschachtelten Takt arbeitet abhängig vom Eingangstaktsignal, um an jedem der Zwischentaktausgänge ein jeweiliges Zwischentaktsignal auszugeben.
  • Jeder der M Generatoren des zweiten Typs für verschachtelten Takt umfaßt einen Zwischentakteingang, der mit einem unterschiedlichen der M Zwischentaktausgänge des Generators des ersten Typs für verschachtelte Taktsignale verbunden ist, N/M Taktausgänge und entweder einen Ringzählerschaltkreis oder einen mehrstufigen seriellen Verzögerungsschaltkreis. Der Generator des zweiten Typs für verschachtelte Taktsignale umfaßt in einer Ausführungsform, in welcher der Generator des ersten Typs für verschachtelten Takt einen mehrstufigen seriellen Verzögerungsschaltkreis umfaßt, einen Ringzähler und umfaßt in einer Ausführungsform, in welcher der Generator des ersten Typs für verschachtelten Takt einen Ringzählerschaltkreis umfaßt, einen mehrstufigen seriellen Verzögerungsschaltkreis. Jeder der Generatoren des zweiten Typs für verschachtelten Takt arbeitet abhängig vom Zwischentakt signal, um ein jeweiliges der N/M der verschachtelten Taktsignale an jedem der Taktausgänge auszugeben.
  • Abschließend stellt die Erfindung einen Generator für verschachtelten Takt bereit, der abhängig von einem Eingangstaktsignal N verschachtelte Taktsignale erzeugt. Der Generator für verschachtelten Takt umfaßt einen mehrstufigen seriellen Verzögerungsschaltkreis. Der mehrstufige serielle Verzögerungsschaltkreis ist verbunden, um das Eingangstaktsignal zu empfangen, und umfaßt M Zwischentaktausgänge. Der Generator für verschachtelten Takt umfaßt zusätzlich einen Ringzählerschaltkreis, der mit jedem der M Zwischentaktausgänge verbunden ist. Der Ringzählerschaltkreis erzeugt N/M der N verschachtelten Taktsignale.
  • Verglichen mit einem herkömmlichen Generator für verschachtelten Takt, der ausschließlich auf einem Ringzähler basiert, stellt der Generator für verschachtelte Taktsignale der Erfindung eine erhebliche Verringerung in der Frequenz des Eingangstaktsignals bereit. Beispielsweise haben, wenn korrespondierende Flanken von zeitlich benachbarten verschachtelten Taktsignalen sich zeitlich um eine Zeitverzögerung Td unterscheiden, die verschachtelten Taktsignale eine Frequenz von 1/(N·Td). Das Eingangstaktsignal hat eine Frequenz von 1/(M·Td), wenn der Generator des ersten Typs für verschachtelten Takt den mehrstufigen seriellen Verzögerungsschaltkreis umfaßt, und eine Frequenz von M/(N·Td), wenn der Generator des ersten Typs für verschachtelten Takt den Ringzählerschaltkreis umfaßt.
  • Verglichen mit einem herkömmlichen Generator für verschachtelten Takt, der ausschließlich auf einem mehrstufigen seriellen Verzögerungsschaltkreis basiert, stellt der Generator für verschachtelte Taktsignale der Erfindung auch eine erhebliche Anzahl in der Maximalanzahl der Stufen bereit, welche das Eingangstaktsignal zwischen dem Eingangstaktsignaleingang und den Zwischentaktsignalausgängen durchläuft. Diese Charakteristika ermöglichen es dem Generator gemäß der Erfindung für verschachtelten Takt, eines oder mehreres von folgendem zu erzeugen: mehr verschachtelte Taktsignale, verschachtelte Taktsignale mit einer kleineren Zeitverzögerung Td und verschachtelte Taktsignale mit kleineren Taktverlaufsfehlern und weniger Jitter.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1A ist ein Blockschaltbild, das ein Beispiel eines Generators für verschachtelten Takt zeigt.
  • 1B ist ein Satz von Graphen, welche die Wellenformen der verschachtelten Taktsignale K1, K2, K3 und K4 zeigen, die durch den in 1A gezeigten Generator für verschachtelten Takt erzeugt werden.
  • 2A ist ein Blockschaltbild, das ein Beispiel eines herkömmlichen Generators für verschachtelten Takt zeigt, der ausschließlich auf einem Ringzähler basiert.
  • 2B ist ein Satz von Graphen, welche die Wellenformen des Eingangstaktsignals K0 und der verschachtelten Taktsignale K1, K2, K3 und K4 zeigen, die durch den in 2A gezeigten herkömmlichen Generator für verschachtelten Takt erzeugt werden.
  • 3A ist ein Blockschaltbild, das ein Beispiel eines herkömmlichen Generators für verschachtelten Takt zeigt, der ausschließlich auf einem mehrstufigen seriellen Verzögerungsschaltkreis basiert.
  • 3B ist ein Satz von Graphen, welche die Wellenformen des Eingangstaktsignals K0 und der verschachtelten Taktsignale K1, K2, K3 und K4 zeigen, die durch den in 3A gezeigten herkömmlichen Generator für verschachtelten Takt erzeugt werden.
  • 4 ist ein Blockschaltbild, das ein Beispiel eines Generators gemäß der Erfindung für verschachtelten Takt zeigt.
  • 5A ist ein Blockschaltbild eines ersten praktischen Beispiels eines Generators gemäß der Erfindung für verschachtelten Takt. In diesem Beispiel umfaßt der Generator des ersten Typs für verschachtelten Takt einen mehrstufigen seriellen Verzögerungsschaltkreis, M = 4 und D = 3.
  • 5B ist ein Satz von Graphen, der den Betrieb des in 5A gezeigten Generators für verschachtelten Takt darstellt.
  • 5C ist ein Satz von Graphen, der den Betrieb einer Variante des in 5A gezeigten Generators für verschachtelten Takt darstellt, wobei M = 3 und D = 4 ist.
  • 6A ist ein Blockschaltbild eines zweiten praktischen Beispiels eines Generators gemäß der Erfindung für verschachtelten Takt.
  • 6B ist ein Satz von Graphen, der den Betrieb des mehrstufigen seriellen Verzögerungsschaltkreises des in 6A gezeigten Generators für verschachtelten Takt darstellt.
  • 7A ist ein Blockschaltbild eines dritten praktischen Beispiel eines Generators gemäß der Erfindung für verschachtelten Takt. In diesem Beispiel umfaßt der Generator des ersten Typs für verschachtelten Takt einen Ringzählerschaltkreis, M = 4 und D = 3.
  • 7B ist ein Satz von Graphen, der den Betrieb des in 7A gezeigten Generators für verschachtelten Takt darstellt.
  • 7C ist ein Satz von Graphen, der den Betrieb einer Variante des in 7A gezeigten Generators für verschachtelten Takt darstellt, wobei M = 3 und D = 4 ist.
  • 8A ist ein Blockschaltbild eines Beispiels eines Ringzählerschaltkreises, der auf einem Schleifenschieberegister basiert.
  • 8B ist ein Blockschaltbild eines Beispiels eines Ringzählerschaltkreises, der auf einem Binärzähler basiert.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • 4 ist ein Blockschaltbild einer Ausführungsform 100 eines Generators gemäß der Erfindung für verschachtelten Takt. Das gezeigte Beispiel erzeugt abhängig vom Eingangstaktsignal K0 N verschachtelte Taktsignale K1–KN. Korrespondierende Flanken zeitlich benachbarter der verschachtelten Taktsignale unterscheiden sich zeitlich durch eine Zeitverzögerung Td, und die verschachtelten Taktsignale haben eine Frequenz von 1/(N × Td).
  • Der Generator für verschachtelten Takt 100 besteht aus dem Generator eines ersten Typs für verschachtelten Takt 102 und den M Generatoren eines zweiten Typs für verschach telten Takt 104-1, 104-2, ..., 104-M. Der Generator des ersten Typs für verschachtelten Takt 102 umfaßt den Eingangstakteingang 112 und die M Zwischentaktausgänge 114-1, 114-2, ..., 114-M. Der Generator des ersten Typs für verschachtelten Takt ist entweder ein mehrstufiger serieller Verzögerungsschaltkreis ähnlich dem mehrstufigen seriellen Verzögerungsschaltkreis 40, der oben unter Bezug auf 3A beschrieben ist, oder ist ein Ringzählerschaltkreis, für den der Ringzähler 20 ein Beispiel ist, der oben unter Bezug auf 2A beschrieben ist. Jede Stufe des mehrstufigen seriellen Verzögerungsschaltkreises hat eine Zeitverzögerung gleich der Zeitverzögerung Td.
  • Der Generator des ersten Typs für verschachtelten Takt arbeitet abhängig vom Eingangstaktsignal K0, um jeweils an den Zwischentaktausgängen 114-1, 114-2, ..., 114-M die M Zwischentaktsignale J1, J2, ..., JM auszugeben. Der Generator des ersten Typs für verschachtelten Takt kann alternativ funktionsbezogen dahingehend beschrieben werden, daß er das Eingangstaktsignal K0 empfängt und abhängig vom Eingangstaktsignal die M verschachtelten Zwischentaktsignale J1–JM erzeugt.
  • Jeder der M Generatoren des zweiten Typs 104-1 bis 104-M für verschachtelten Takt umfaßt einen Zwischentakteingang 132 und die D Taktausgänge 134-1, 134-2, ..., 134-D, wobei D = N/M ist. Der Zwischentakteingang jedes Generators des zweiten Typs für verschachtelten Takt ist mit einem unterschiedlichen der M Zwischentaktausgänge des Generators des ersten Typs für verschachtelte Taktsignale 102 verbunden. Anders ausgedrückt, sind die Zwischentakteingänge 132 der Generatoren des zweiten Typs für verschachtelten Takt 104-1 bis 104-M jeweils mit den Zwischentaktausgängen 114-1 bis 114-M des Generators eines ersten Typs für verschachtelten Takt 102 verbunden.
  • In einer Ausführungsform des Generators für verschachtelten Takt 100, in welcher der Generator des ersten Typs für verschachtelten Takt 102 ein mehrstufiger serieller Verzögerungsschaltkreis ist, ist jeder der Generatoren des zweiten Typs für verschachtelten Takt 104-1 bis 104-M ein Ringzählerschaltkreis, für den der Ringzähler 20 ein Beispiel ist, der oben unter Bezug auf 2A beschrieben ist. In einer Ausführungsform des Generators für verschachtelten Takt 100, in welcher der Generator des ersten Typs für verschachtelten Takt ein Ringzählerschaltkreis ist, ist jeder der Generatoren des zweiten Typs für verschachtelten Takt ein mehrstufiger serieller Verzögerungsschaltkreis ähnlich dem mehrstufigen seriellen Verzögerungsschaltkreis 40, der oben unter Bezug auf 3A beschrieben ist.
  • Jeder der Generatoren des zweiten Typs für verschachtelten Takt 104-1 bis 104-M arbeitet abhängig von jeweils einem der Zwischentaktsignale J1 bis JM, um jeweils eines der D (= N/M) der verschachtelten Taktsignale an jedem der D Taktausgänge 134-1, 134-2, ..., 134-D auszugeben. Jeder der Generatoren des zweiten Typs für verschachtelten Takt kann alternativ funktionsbezogen dahingehend beschrieben werden, daß er jeweils eines der Zwischentaktsignale vom Generator des ersten Typs für verschachtelten Takt 102 empfängt und abhängig vom Zwischentaktsignal D (= N/M) der N verschachtelten Taktsignale erzeugt.
  • Beispielsweise arbeitet der Generator des zweiten Typs für verschachtelten Takt 104-1 abhängig vom Zwischentaktsignal J1, um jeweils eines von D verschachtelten Taktsignalen an jedem der D Taktausgänge 134-1 bis 134-D auszugeben. Alternativ kann der Generator des zweiten Typs für verschachtelten Takt 104-1 funktionsmäßig dahingehend beschrieben werden, daß er jeweils eines der Zwischentaktsignale vom Generator des ersten Typs für verschachtelten Takt 102 empfangt und abhängig vom Zwischentaktsignal J1 D der N verschachtelten Taktsignale K1–KN erzeugt.
  • In einer Ausführungsform des Generators für verschachtelten Takt 100, in welcher der Generator des ersten Typs für verschachtelten Takt 102 einen mehrstufigen seriellen Verzögerungsschaltkreis umfaßt und jeder der Generatoren des zweiten Typs für verschachtelten Takt 104-1 bis 104-M einen Ringzählerschaltkreis umfaßt, geben die Generatoren des zweiten Typs für verschachtelten Takt die verschachtelten Taktsignale K1–KN in der zeilenweisen Anordnung aus, die in Tabelle 1 gezeigt ist.
  • Figure 00130001
    Tabelle 1
  • In einer Ausführungsform des Generators für verschachtelten Takt 100, in welcher der Generator des ersten Typs für verschachtelten Takt 102 einen Ringzählerschaltkreis umfaßt und jeder der Generatoren des zweiten Typs für verschachtelten Takt 104-1 bis 104-M einen mehrstufigen seriellen Verzögerungsschaltkreis umfaßt, geben die Generatoren des zweiten Typs für verschachtelten Takt die verschachtelten Taktsignale K1–KN in der spaltenweisen Anordnung aus, die in Tabelle 2 gezeigt ist.
  • Figure 00140001
    Tabelle 2
  • In einer Ausführungsform des Generators für verschachtelten Takt 100, die konfiguriert ist, um N verschachtelte Taktsignale mit einer Verzögerungszeit von Td zu erzeugen, ist die Frequenz des Eingangstaktsignals K0 kleiner als jene des Eingangstaktsignals eines herkömmlichen Generators für verschachtelten Takt, der ausschließlich auf einem Ringzählerschaltkreis basiert und konfiguriert ist, um N verschachtelte Taktsignale mit einer Zeitverzögerung von Td zu erzeugen. Wie unten unter Bezug auf 5A–5C und 7A–7C ausführlicher beschrieben, hängt die Verringerung in der Frequenz des Eingangstaktsignals von der Konfiguration des Generators für verschachtelten Takt 100 ab, es sei denn, die Konfiguration ist eine quadratische Konfiguration, bei der D = M = (N)½ ist. Im Falle der quadratischen Konfiguration ist die Frequenz des Eingangstaktsignals gleich 1/M derjenigen des Eingangstaktsignals eines herkömmlichen Generators für verschachtelten Takt, der ausschließlich auf einem Ringzählerschaltkreis basiert.
  • In einer Ausführungsform des Generators für verschachtelte Taktsignale 100, in welcher der Generator des ersten Typs für verschachtelten Takt 102 einen mehrstufigen seriellen Verzögerungsschaltkreis umfaßt und jeder der Generatoren des zweiten Typs für verschachtelten Takt 104-1 bis 104-M einen Ringzählerschaltkreis umfaßt, ist die Frequenz der Zwischentaktsignale das D-fache jener der verschachtelten Taktsignale, und die Frequenz des Eingangstaktsignals ist gleich jener der Zwischentaktsignale. Somit ist die Frequenz des Eingangstaktes das D-fache jener der verschachtelten Taktsignale, d. h. D/(N × Td) = 1/(M × Td).
  • In einem herkömmlichen Generator für verschachtelten Takt, der ausschließlich auf einem Ringzählerschaltkreis basiert, ist die Frequenz des Eingangstaktsignals das N-fache jener der verschachtelten Taktsignale, d. h. N/(N × Td) = 1/Td. Somit ist in einer Ausführungsform des Generators für verschachtelten Takt 100, in welcher der Generator des ersten Typs für verschachtelten Takt 102 einen mehrstufigen seriellen Verzögerungsschaltkreis umfaßt, die Frequenz des Eingangstaktsignals gleich (1/(M × Td))/(1/Td) = 1/M derjenigen des Eingangstaktsignals eines herkömmlichen Generators für verschachtelten Takt, der ausschließlich auf einem Ringzählerschaltkreis basiert.
  • In einer Ausführungsform des Generators für verschachtelte Taktsignale 100, in welcher der Generator des ersten Typs für verschachtelten Takt 102 einen Ringzählerschaltkreis umfaßt und jeder der Generatoren des zweiten Typs für verschachtelten Takt 104-1 bis 104-M einen mehrstufigen seriellen Verzögerungsschaltkreis umfaßt, ist die Frequenz der Zwischentaktsignale gleich jener der verschachtelten Taktsignale, und die Frequenz des Eingangstaktsignals ist das M-fache jener der Zwischentaktsignale. Somit ist die Frequenz des Eingangstaktes das M-fache jener der verschachtelten Taktsignale, d. h. M/(N × Td) 1/(D × Td). Somit ist in einer Ausführungsform des Generators für verschachtelten Takt 100, in welcher der Generator des ersten Typs für verschachtelten Takt 102 einen Ringzählerschaltkreis umfaßt, die Frequenz des Eingangstaktsignals gleich (1/(D × Td))/(1/Td) = 1/D derjenigen des Eingangstaktsignals eines herkömmlichen Generators für verschachtelten Takt, der ausschließlich auf einem Ringzählerschaltkreis basiert.
  • Somit ist ungeachtet der Schaltung, die als Generator des ersten Typs für verschachtelten Takt im Generator für verschachtelten Takt 100 verwendet wird, die Frequenz des Eingangstaktsignals wesentlich niedriger als jene eines herkömmlichen Generators für verschachtelten Takt, der ausschließlich auf einem Ringzählerschaltkreis basiert. Alternativ kann bei einer gegebenen Frequenz des Eingangstaktsignals der Generator für verschachtelten Takt 100 mehr verschachtelte Taktsignale erzeugen oder kann die verschachtelten Taktsignale mit einer verkleinerten Zeitverzögerung zwischen korrespondierenden Flanken benachbarter von ihnen erzeugen oder kann mehr verschachtelte Taktsignale mit einer verglichen mit dem oben erwähnten herkömmlichen Generator für verschachtelten Takt verringerten Zeitverzögerung erzeugen.
  • In einer Ausführungsform des Generators für verschachtelten Takt 100, die konfiguriert ist, um N verschachtelte Taktsignale zu erzeugen, ist die Anzahl der Stufen, die das Eingangstaktsignal zwischen dem Eingangstakteingang und den Taktausgängen durchläuft, kleiner als jene in einem herkömmlichen Generator für verschachtelten Takt, der ausschließlich auf einem mehrstufigen seriellen Verzögerungsschaltkreis basiert und konfiguriert ist, um N verschachtelte Taktsignale zu erzeugen. Die Verringerung in der Maximalanzahl der Stufen hängt von der Konfiguration des Generators für verschachtelten Takt 100 ab, es sei denn, die Konfiguration ist eine quadratische Konfiguration, bei der D = M = (N)½ ist. Im Falle einer quadratischen Konfiguration wird die Maximalanzahl der Stufen von N auf (M + 1) verringert.
  • In einer Ausführungsform des Generators für verschachtelte Taktsignale 100, in welcher der Generator des ersten Typs für verschachtelten Takt 102 einen mehrstufigen seriellen Verzögerungsschaltkreis umfaßt und jeder der Generatoren des zweiten Typs für verschachtelten Takt 104-1 bis 104-M einen Ringzählerschaltkreis umfaßt, durchlaufen die Zwischentaktsignale zu den Taktausgängen eine Stufe, und das Eingangstaktsignal durchläuft zu den Zwischentaktsignalausgängen maximal M Stufen. In einem herkömmlichen Generator für verschachtelten Takt, der ausschließlich auf einem mehrstufigen seriellen Verzögerungsschaltkreis basiert, ist die Maximalanzahl der Stufen, die das Eingangstaktsignal durchläuft, gleich N. Somit ist in einer Ausführungsform des Generators für verschachtelten Takt 100, in welcher der Generator des ersten Typs für verschachtelten Takt 102 einen mehrstufigen seriellen Verzögerungsschaltkreis umfaßt, die Maximalanzahl der Stufen, die das Eingangstaktsignal durchläuft, gleich (M + 1)/N derjenigen in einem herkömmlichen Generator für verschachtelten Takt, der ausschließlich auf einem mehrstufigen seriellen Verzögerungsschaltkreis basiert.
  • In einer Ausführungsform des Generators für verschachtelte Taktsignale 100, in welcher der Generator des ersten Typs für verschachtelten Takt 102 einen Ringzählerschaltkreis umfaßt und jeder der Generatoren des zweiten Typs für verschachtelten Takt 104-1, 104-2, ..., 104-M einen mehrstufigen seriellen Verzögerungsschaltkreis umfaßt, durchlaufen die Zwischentaktsignale zu den Taktausgängen maximal D Stufen, und das Eingangstaktsignal durchläuft zu den Zwischentaktausgängen eine Stufe. Somit ist in einer Ausführungsform des Ge nerators für verschachtelten Takt 100, in welcher der Generator des ersten Typs für verschachtelten Takt 102 einen Ringzählerschaltkreis umfaßt, die Maximalanzahl der Stufen, die das Eingangstaktsignal durchlauft, gleich (D + 1)/N derjenigen in einem herkömmlichen Generator für verschachtelten Takt, der ausschließlich auf einem mehrstufigen seriellen Verzögerungsschaltkreis basiert.
  • Somit ist ungeachtet der Konfiguration des Generators für verschachtelten Takt 100 die Maximalanzahl der Stufen, die das Eingangstaktsignal zu den Taktausgängen durchläuft, wesentlich kleiner als jene eines herkömmlichen Generators für verschachtelten Takt, der ausschließlich auf einem mehrstufigen seriellen Verzögerungsschaltkreis basiert. Somit sind Taktverlaufsfehler und Jitter wesentlich geringer. Alternativ kann bei einem gegebenen Niveau von Taktverlaufsfehlern und Jitter der Generator für verschachtelten Takt 100 wesentlich mehr verschachtelte Taktsignale als der oben erwähnte herkömmliche Generator für verschachtelten Takt erzeugen.
  • Wenn die Anzahl der verschachtelten Taktsignale N, die durch den Generator für verschachtelten Takt erzeugt werden, mehr als ein Faktorenpaar hat, z. B. N = 32 = 2 × 16 = 4 × 8 = 8 × 4 = 16 × 2, kann die Konfiguration des Generators für verschachtelten Takt 100, d. h., können die Werte D und M und der Typ der Schaltung, die als Generator für verschachtelten Takt 102 und Generatoren für verschachtelten Takt 104-1 to 104-M verwendet wird, derart gewählt werden, daß ein optimaler Kompromiß zwischen der Frequenz des Eingangstaktsignals einerseits und geringen Taktverlaufsfehlern und geringem Jitter andererseits bereitgestellt wird. Einfach die Frequenz des Eingangstaktsignals um einen Faktor zwei zu verringern, kann ausreichend sein, um die Eingangstaktfrequenz auf eine zu verringern, die in der gewählten Fertigungstechnik leicht erzeugt und ausgebreitet werden kann.
  • Nun werden einige praktische Beispiele des Generators für verschachtelten Takt 100 unter Bezug auf 5A–5C, 6A, 6B und 7A–7C beschrieben. In jedem der Beispiele ist der Generator für verschachtelten Takt konfiguriert, um 12 verschachtelte Taktsignale zu erzeugen, d. h. N = 12. Praktische Ausführungsformen des Generators für verschachtelten Takt 100 erzeugen typischerweise mehr als 12 verschachtelte Taktsignale. Jedoch sind Beispiele, bei denen N = 12, M = 4 und D = 3 oder N = 12, M = 3 und D = 4 ist, angemessen anschaulich, ohne übermäßig komplex zu sein. Für den Durchschnittsfachmann ist es offensichtlich, daß die Beispiele einfach modifiziert werden können, um irgendeine andere Anzahl verschachtelter Taktsignale zu erzeugen, die keine Primzahl ist.
  • 5A ist ein Blockschaltbild eines ersten praktischen Beispiels 110 des Generators gemäß der Erfindung für verschachtelten Takt 100, wobei M = 4 und D = 3 ist. Der Generator für verschachtelten Takt 110 besteht aus dem Generator des ersten Typs für verschachtelten Takt 102 und den vier Generatoren des zweiten Typs für verschachtelte Taktsignale 104-1, 104-2, 104-3 und 104-4. Die Zwischentakteingänge 132 der Generatoren des zweiten Typs für verschachtelte Taktsignale 104-1, 104-2, 104-3 und 104-4 sind mit den Zwischentaktausgängen 114-1, 114-2, 114-3 bzw. 114-4 des Generators des ersten Typs für verschachtelten Takt 102 verbunden.
  • Der Generator des ersten Typs für verschachtelten Takt 102 besteht aus einem mehrstufigen seriellen Verzögerungsschaltkreis, insbesondere dem vierstufigen seriellen Verzögerungsschaltkreis 140. Der vierstufige serielle Verzögerungsschaltkreis besteht aus den Verzögerungsstufen 142-1, 142-2, 142-3 und 142-4, von denen jede einen Dateneingang D, einen Datenausgang Q und einen Abstimmeingang T umfaßt. Der Dateneingang der Verzögerungsstufe 142-1 ist mit dem Eingangstakteingang 112 verbunden. Die Dateneingänge der Verzögerungsstufen 142-2, 142-3 und 142-4 sind mit den Datenausgängen der Verzögerungsstufen 142-1, 142-2 bzw. 142-3 verbunden. Die Datenausgänge der Verzögerungsstufen 142-1, 142-2, 142-3 und 142-4 sind auch mit den Zwischentaktausgängen 114-1, 114-2, 114-3 bzw. 114-4 verbunden. Da M = 4 ist, erzeugt diese Ausführungsform die vier Zwischentaktsignale J1, J2, J3 und J4.
  • Jeder der Generatoren des zweiten Typs für verschachtelte Taktsignale 104-1, 104-2, 104-3 und 104-4 besteht aus einem Ringzählerschaltkreis, insbesondere dem dreistufigen Ringzählerschaltkreis 120. Der dreistufige Ringzählerschaltkreis besteht aus den Stufen 122-1, 122-2 und 122-3, die miteinander verbunden sind, um einen herkömmlichen Ringzähler zu bilden. Wie unten unter Bezug auf 8A–8C beschrieben wird, können ein dreistufiges Schieberegister, ein Drei-Bit-Zähler für decodierte Bits oder irgendein anderer Typ von Schaltung, in dem Zustände abhängig von einem Zwischentaktsignal, das direkt vom Zwischentakteingang 132 empfangen wird, durch eine Anzahl von Stufen geschleift werden, alternativ als Ringzählerschaltkreis verwendet werden.
  • Jede der Stufen 122-1 bis 122-3 umfaßt einen Dateneingang D, einen Datenausgang Q und einen Takteingang CK. Die Dateneingänge der Stufen 122-1, 122-2 und 122-3 sind mit den Datenausgängen der Stufen 122-3, 122-1 bzw. 122-2 verbunden. Der Takteingänge der Stufen sind mit dem Zwischentakteingang 132 verbunden. Die Datenausgänge der Stufen 122-1, 122-2 und 122-3 sind zusätzlich mit den Taktausgängen 134-1, 134-2 und 134-3 verbunden.
  • Jede der Stufen 122-1 bis 122-3 ist konfiguriert, um den Zustand ihres Datenausgangs Q auf einen vorgegebenen Zustand zu setzten, wenn Strom angelegt wird. Beispielsweise kann jede der Stufen zusätzlich einen (nicht gezeigten) Voreinstellungseingang umfassen, der mit einer (nicht gezeigten) Voreinstellungsleitung verbunden ist, die beim Einschalten zum Tragen kommt, um den Zustand des Datenausgangs der Stufe auf den vorgegeben Zustand zu setzen. In dem gezeigten dreistufigen Beispiel unterscheidet sich der vorgegebene Zustand einer der Stufen von jenem der anderen zwei.
  • Die Ausgänge der Stufen 122-1, 122-2 und 122-3 des Ringzählerschaltkreises 120, der den Generator des zweiten Typs für verschachtelte Taktsignale 104-1 ausmacht, liefern drei der 12 verschachtelten Taktsignale, nämlich die verschachtelten Taktsignale K1, K5 bzw. K9. Die Ausgänge der Stufen 122-1, 122-2 und 122-3 des Ringzählerschaltkreises 120, der den Generator des zweiten Typs für verschachtelte Taktsignale 104-2 ausmacht, liefern weitere drei der 12 verschachtelten Taktsignale, nämlich die verschachtelten Taktsignale K2, K6 bzw. K10. Die Ausgänge der Stufen 122-1, 122-2 und 122-3 des Ringzählerschaltkreises 120, der den Generator des zweiten Typs für verschachtelte Taktsignale 104-3 ausmacht, liefern weitere drei der 12 verschachtelten Taktsignale, die verschachtelten Taktsignale K3, K7 und K11. Die Ausgänge der Stufen 122-1, 122-2 und 122-3 des Ringzählerschaltkreises 120, der den Generator des zweiten Typs für verschachtelte Taktsignale 104-4 ausmacht, liefern die letzten drei der 12 verschachtelten Taktsignale, nämlich die verschachtelten Taktsignale K4, K8 und K12.
  • 5B ist ein Satz von Graphen, der den Betrieb des in 5A gezeigten Generators für verschachtelten Takt 110 darstellt, wobei N = 12, M = 4 und N/M = D = 3 ist. 5B zeigt die Wellenform des Eingangstaktsignals K0 und zeigt zusätzlich die Wellenformen der Zwischentaktsignale J1–J4, die durch den mehrstufigen seriellen Verzögerungsschaltkreis 140 erzeugt werden, der den Generator des ersten Typs für verschachtelten Takt 102 aus macht. Die Zwischentaktsignale J1–J4 sind ein jedes in der Frequenz gleich dem Eingangstaktsignal, sind aber relativ zum Eingangstaktsignal um die Zeitverzögerungen der Verzögerungsstufen 142-1 bis 142-4 zeitlich progressiv verzögert, welche den mehrstufigen seriellen Verzögerungsschaltkreis 140 ausmachen. Die Zeitverzögerungen der Verzögerungsstufen 142-1, 142-2, 142-3 und 142-4 sind als Td1, Td2, Td3 bzw. Td4 angegeben und sind eine jede gleich einem Viertel der Periode t des Eingangstaktsignals und gleich der gewünschten Zeitverzögerung Td.
  • 5B zeigt auch die Wellenformen der verschachtelten Taktsignale K1–K12. Jedes der verschachtelten Taktsignale ist relativ zum vorangehenden verschachtelten Taktsignal um die gewünschte Zeitverzögerung Td zeitlich progressiv verschoben. Die Frequenz jedes der verschachtelten Taktsignale ist ein Drittel derjenigen der Zwischentaktsignale und des Eingangstaktsignals. Somit ist die Frequenz des Eingangstaktsignals nur das Dreifache jener der verschachtelten Taktsignale, auch wenn der Generator für verschachtelten Takt 100 12 verschachtelte Taktsignale erzeugt.
  • In 5B verbindet eine gestrichelte Linie die ansteigende Flanke jedes der verschachtelten Taktsignale K1–K12 mit der ansteigenden Flanke desjenigen der Zwischentaktsignale J1–J4, von dem abhängig das verschachtelte Taktsignal durch den jeweiligen der Generatoren des zweiten Typs für verschachtelte Taktsignale 104-1 bis 104-4 erzeugt wird. Beispielsweise verbinden unterbrochene Linien die ansteigenden Flanken der verschachtelten Taktsignale K3, K7 und K10 mit den ansteigenden Flanken des Zwischentaktsignals J3, von dem abhängig diese verschachtelten Taktsignale durch den Generator des zweiten Typs für verschachtelte Taktsignale 104-3 erzeugt werden.
  • 5C ist ein Satz von Graphen, der den Betrieb einer (nicht gezeigten) Variante des in 5A gezeigten Generators für verschachtelten Takt 110 darstellt. In der Variante besteht der Generator des ersten Typs für verschachtelten Takt aus einem dreistufigen seriellen Verzögerungsschaltkreis, und jeder der drei Generatoren des zweiten Typs für verschachtelten Takt besteht aus einem vierstufigen Ringzählerschaltkreis. Anders ausgedrückt, ist in dieser Variante N = 12, M = 3 und D = 4. 5C zeigt die Wellenform des Eingangstaktsignals K0 und zeigt zusätzlich die Wellenformen der drei Zwischentaktsignale J1–J3, die durch den dreistufigen seriellen Verzögerungsschaltkreis erzeugt werden, der den Generator des ersten Typs für verschachtelten Takt ausmacht. Die Zwischentaktsignale J1–J3 sind ein jedes in der Frequenz gleich dem Eingangstaktsignal, sind aber relativ zum Eingangstaktsignal um die Zeitverzögerung der drei Verzögerungsstufen zeitlich progressiv verzögert, welche den mehrstufigen seriellen Verzögerungsschaltkreis ausmachen. Die Zeitverzögerungen der drei Verzögerungsstufen sind als Td1, Td2 und Td3 angegeben und sind eine jede gleich einem Drittel der Periode t des Eingangstaktsignals und gleich der gewünschten Zeitverzögerung Td.
  • 5C zeigt auch die Wellenformen der verschachtelten Taktsignale K1–K12. Jedes der verschachtelten Taktsignale ist relativ zum vorangehenden verschachtelten Taktsignal um die gewünschte Zeitverzögerung Td zeitlich progressiv verschoben. Die Frequenz jedes der verschachtelten Taktsignale ist ein Viertel derjenigen der Zwischentaktsignale J1–J3 und des Eingangstaktsignals K0. Somit ist in dieser Variante die Frequenz des Eingangstaktsignals das Vierfache jener der verschachtelten Taktsignale, auch wenn der Generator für verschachtelten Takt 12 verschachtelte Taktsignale erzeugt.
  • In der Variante, deren Betrieb in 5C dargestellt ist, ist die Frequenz des Eingangstaktsignals höher als jene des in 5A gezeigten Generators für verschachtelten Takt 110, dessen Betrieb in 5B dargestellt ist. Jedoch ist die Maximalanzahl der Stufen, die das Eingangstaktsignal zwischen dem Eingangstakteingang 112 und irgendeinem der Taktausgänge 134-1 bis 134-D durchläuft, gleich vier. Im in 5A gezeigten Generator für verschachtelten Takt 110 ist die Maximalanzahl der Stufen, die das Eingangstaktsignal durchlauft, gleich fünf.
  • Nun zurückkehrend zu 5A umfaßt das Beispiel des gezeigten mehrstufigen seriellen Verzögerungsschaltkreises 140 ein Beispiel eines Delay-Lock-Loops (DLLs), der die Verzögerung jeder der Verzögerungsstufen 142-1 bis 142-4 steuert, um die Verzögerung der Verzögerungsstufe gleich der gewünschten Zeitverzögerung Td zu machen. Jede der Verzögerungsstufen ist eine abgestimmte Verzögerungsstufe, die zusätzlich den Abstimmeingang T umfaßt. Ein Steuersignal, das dem Abstimmeingang zugeführt wird, bestimmt die Verzögerungszeit der abgestimmten Verzögerungsstufe. Der DLL umfaßt zusätzlich den Komparator 146 und den Schleifenfilter 147. Der Komparator hat zwei Eingänge, wobei einer mit dem Eingangstakteingang 112 verbunden ist, der andere mit dem Ausgang Q der Verzögerungsstufe 142-4 verbunden ist. Der Ausgang des Komparators ist mit dem Eingang des Schleifenfilters 147 verbunden. Der Ausgang des Schleifenfilters ist mit dem Abstimmeingang T jeder der Verzögerungsstufen 142-1 bis 142-4 verbunden. Der DLL steuert die Verzögerung der Verzögerungsstufen, um das Zwischentaktsignal J4, das durch die Verzögerungsstufe 142-4 ausgegeben wird, mit dem Eingangstaktsignal K0 zu synchronisieren.
  • Andere Arten von Delay-Lock-Loops sind auf dem Fachgebiet bekannt und können statt des gezeigten beispielhaften DLLs verwendet werden, um die Verzögerung der abgestimmten Verzögerungsstufen 142-1 bis 142-4 zu steuern.
  • Phase-Lock-Loops (PLLs) sind ebenfalls auf dem Fachgebiet bekannt und können statt des gezeigten DLLs verwendet werden, um die Verzögerung der abgestimmten Verzögerungsstufen 142-1 bis 142-4 zu steuern.
  • 6A ist ein Blockschaltbild eines zweiten praktischen Beispiels 210 eines Generators gemäß der Erfindung für verschachtelten Takt 100. Elemente des Generators für verschachtelten Takt 210, die Elementen des Generators für verschachtelten Takt 110 entsprechen, der oben unter Bezug auf 5A beschrieben ist, sind unter Verwendung derselben Bezugszeichen angegeben und werden hier nicht erneut beschrieben. Insbesondere sind die Generatoren des zweiten Typs für verschachtelte Taktsignale 104-1 bis 104-4 dieselben wie die Generatoren des zweiten Typs für verschachtelten Takt 104-1 bis 104-4, die in 5A gezeigt sind, weshalb strukturelle Details dieser Elemente in 6A weggelassen wurden.
  • Im Generator für verschachtelten Takt 210 umfaßt der Generator des ersten Typs für verschachtelten Takt 102 einen mehrstufigen seriellen Verzögerungsschaltkreis, insbesondere den zweistufigen seriellen Verzögerungsschaltkreis 240. Der zweistufige serielle Verzögerungsschaltkreis besteht aus den Verzögerungsstufen 242-1 und 242-2. Die Verzögerungsstufen 242-1 und 242-2 sind differentiell abgestimmte Verzögerungsstufen, die gemeinsam aus den differentiellen Eingangstaktsignalen K0 und K0-Strich die vier Zwischentaktsignale J1, J2, J3 und J4 erzeugen. Somit erzeugt der zweistufige serielle Verzögerungsschaltkreis 240 vier Zwischentaktsignale. Folglich ist in diesem Beispiel M = 4, auch wenn der mehrstufige serielle Verzögerungsschaltkreis aus nur zwei Verzögerungsstufen besteht.
  • Jede der Verzögerungsstufen 242-1 und 242-2 umfaßt einen Dateneingang D, einen inversen Dateneingang D-Strich, einen Datenausgang Q, einen inversen Datenausgang Q-Strich und einen Abstimmeingang T. Der Dateneingang D und der inverse Dateneingang D-Strich der Verzögerungsstufe 242-1 sind mit dem Eingangstakteingang 112 verbunden, um das Eingangstaktsignal K0 und das inverse Taktsignal K0-Strich zu empfangen. Der Dateneingang D und der inverse Dateneingang D-Strich der Verzögerungsstufe 242-2 sind mit dem Datenausgang Q bzw. dem inversen Datenausgang Q-Strich der Verzögerungsstufe 242-1 verbunden. Die Datenausgänge Q der Verzögerungsstufen 242-1 und 242-2 sind auch mit den Zwischentaktausgängen 114-1 bzw. 114-2 verbunden. Die inversen Datenausgänge Q-Strich der Verzögerungsstufen 242-1 und 242-2 sind auch mit den Zwischentaktausgängen 114-3 bzw. 114-4 verbunden. Die Abstimmeingänge T der Verzögerungsstufen 242-1 und 242-2 sind mit dem Ausgang des Schleifenfilters 147 verbunden.
  • 6B ist ein Satz von Graphen, der den Betrieb des in 6A gezeigten Generators für verschachtelten Takt 210 darstellt. 6B zeigt die Wellenform des Eingangstaktsignals K0 und des inversen Eingangstaktsignals K0-Strich. Die Wellenform des inversen Eingangstaktsignals K0-Strich ist die Inverse jener des Eingangstaktsignals K0. Sowohl das Eingangstaktsignal als auch das inverse Eingangstaktsignal haben dieselbe Frequenz und dasselbe Tastverhältnis gleich 50%, aber das inverse Eingangstaktsignal K0-Strich ist relativ zum Eingangstaktsignal K0 in der Phase um 180° (eine halbe Periode) verschoben.
  • 6B zeigt zusätzlich die Wellenformen der Zwischentaktsignale J1–J4, die durch den zweistufigen seriellen Verzögerungsschaltkreis 240 erzeugt werden, der den Generator des ersten Typs für verschachtelten Takt 102 ausmacht. Die Zwischentaktsignale J1–J4 sind ein jedes in der Frequenz gleich dem Eingangstaktsignal. Der Datenausgang Q jeder der Verzögerungsstufen 242-1 und 242-2 folgt Änderungen im Zustand des Dateneingangs D der jeweiligen Stufe, verzögert um eine jeweilige Zeitverzögerung Td1 oder Td2. Der inverse Datenausgang Q-Strich jeder der Verzögerungsstufen 242-1 und 242-2 folgt Änderungen im Zustand des inversen Dateneingangs D-Strich der jeweiligen Stufe, verzögert um die jeweilige Zeitverzögerung Td1 oder Td2.
  • Der Zustand des Datenausgangs Q der Verzögerungsstufe 242-1 folgt dem Zustand des Eingangstaktsignals K0, verzögert um die Zeitverzögerung Td1 der Verzögerungsstufe 242-1. Der Datenausgang der Verzögerungsstufe 242-1 liefert das Zwischentaktsignal J1. Der Zustand des Datenausgangs Q der Verzögerungsstufe 242-2 folgt dem Zustand des Zwischentaktsignals J1, das durch die Verzögerungsstufe 242-1 ausgegeben wird, verzögert um die Zeitverzögerung Td2 der Verzögerungsstufe 242-2. Der Datenausgang der Verzögerungsstufe 242-2 liefert das Zwischentaktsignal J2.
  • Der Zustand des inversen Datenausgangs Q-Strich der Verzögerungsstufe 242-1 folgt dem Zustand des inversen Eingangstaktsignals K0-Strich, verzögert um die Zeitverzögerung Td1 der Verzögerungsstufe 242-1. Der inverse Datenausgang der Verzögerungsstufe 242-1 liefert das Zwischentaktsignal J3. Der Zustand des inversen Datenausgangs Q-Strich der Verzögerungsstufe 242-2 folgt dem Zustand des Zwischentaktsignals J3, das durch die Verzögerungsstufe 242-1 ausgegeben wird, verzögert um die Zeitverzögerung Td2 der Verzögerungsstufe 242-2. Der inverse Datenausgang der Verzögerungsstufe 242-2 liefert das Zwischentaktsignal J4.
  • Die Zeitverzögerungen der Verzögerungsstufen 242-1 und 242-2 sind einander gleich und gleich einem Viertel der Periode des Eingangstaktsignals K0 und des inversen Taktsignals K0-Strich. Somit sind die Zwischentaktsignale J1 und J2 eine viertel Periode bzw. zwei viertel Perioden relativ zum Eingangstaktsignal K0 verzögert. Die Zwischentaktsignale J3 und J4 sind eine viertel Periode bzw. zwei viertel Perioden relativ zum inversen Eingangstaktsignal K0-Strich verzögert. Da das inverse Taktsignal K0-Strich das Inverse des Taktsignals K0 ist und somit als zwei viertel Perioden relativ zum Eingangstaktsignal K0 verzögert angesehen werden kann, sind die Zwischentaktsignale J3 und J4 drei viertel Perioden bzw. vier viertel Perioden relativ zum Eingangstaktsignal K0 verzögert. Somit sind die Zwischentaktsignale J1–J4 in gleichem Maße innerhalb der Perioden der Zwischentaktsignale zeitlich verzögert.
  • Das Vergleichen von 6B mit 5B zeigt, daß der in 5A gezeigte vierstufige serielle Verzögerungsschaltkreis 140 und der in 6A gezeigte zweistufige serielle Verzögerungsschaltkreis 240 die Zwischentaktsignale J1–J4 mit denselben Verzögerungen relativ zum Eingangstaktsignal K0 erzeugen. Jedoch durchläuft im zweistufigen seriellen Verzögerungsschaltkreis 240 das Eingangstaktsignal weniger unabhängige Verzögerungsstufen als im vierstufigen seriellen Verzögerungsschaltkreis 140. Folglich unterliegen die Zwischentaktsignale J1–J4 im Generator für verschachtelten Takt 210 weniger und kleineren Taktverlaufsfehlern.
  • 7A ist ein Blockschaltbild eines dritten praktischen Beispiels 310 des Generators gemäß der Erfindung für verschachtelten Takt 100, wobei M = 4 und D = 3 ist. Der Generator für verschachtelten Takt 310 besteht aus dem Generator des ersten Typs für verschachtelten Takt 102 und den vier Generatoren des zweiten Typs für verschachtelte Taktsignale 104-1, 104-2, 104-3 und 104-4. Die Zwischentakteingänge 132 der Generatoren des zweiten Typs für verschachtelte Taktsignale 104-1, 104-2, 104-3 und 104-4 sind mit den Zwischentaktausgängen 114-1, 114-2, 114-3 bzw. 114-4 des Generators des ersten Typs für verschachtelten Takt 102 verbunden.
  • Der Generator des ersten Typs für verschachtelten Takt 102 umfaßt einen Ringzählerschaltkreis, insbesondere den vierstufigen Ringzählerschaltkreis 320. Der vierstufige Ringzählerschaltkreis ist mit dem vierstufigen Ringzähler 20 identisch, der oben unter Bezug auf 2A beschrieben ist, und wird nicht weiter beschrieben. Die Datenausgänge der Verzögerungsstufen 122-1, 122-2, 122-3 und 122-4 sind mit den Zwischentaktausgängen 114-1, 114-2, 114-3 bzw. 114-4 verbunden. Da M = 4 ist, erzeugt diese Ausführungsform die vier Zwischentaktsignale J1, J2, J3 und J4.
  • Jeder der Generatoren des zweiten Typs für verschachtelte Taktsignale 104-1, 104-2, 104-3 und 104-4 umfaßt einen mehrstufigen seriellen Verzögerungsschaltkreis, insbesondere den dreistufigen seriellen Verzögerungsschaltkreis 340. Der dreistufige serielle Verzögerungsschaltkreis ist eine dreistufig Version des vierstufigen seriellen Verzögerungsschaltkreises 140, der oben unter Bezug auf 5A beschrieben ist, und wird nicht weiter beschrieben. Die Datenausgänge der Stufen 142-1, 142-2 und 142-3 sind mit den Taktausgängen 134-1, 134-2 und 134-3 verbunden.
  • Die Ausgänge der Stufen 142-1, 142-2 und 142-3 des mehrstufigen seriellen Verzögerungsschaltkreises 340, der den Generator des zweiten Typs für verschachtelte Taktsignale 104-1 ausmacht, liefern drei der 12 verschachtelten Taktsignale, nämlich die verschachtelten Taktsignale K1, K2 bzw. K3. Die Ausgänge der Stufen 142-1, 142-2 und 142-3 des mehrstufigen seriellen Verzögerungsschaltkreises 340, der den Generator des zweiten Typs für verschachtelte Taktsignale 104-2 ausmacht, liefern weitere drei der 12 verschachtelten Taktsignale, nämlich die verschachtelten Taktsignale K4, K5 bzw. K6. Die Ausgänge der Stufen 142-1, 142-2 und 142-3 des mehrstufigen seriellen Verzögerungsschaltkreises 340, der den Generator des zweiten Typs für verschachtelte Taktsignale 104-3 ausmacht, liefern weitere drei der 12 verschachtelten Taktsignale, nämlich die verschachtelten Taktsignale K7, K8 und K9. Die Ausgänge der Stufen 142-1, 142-2 und 142-3 des mehrstufigen seriellen Verzögerungsschaltkreises 340, der den Generator des zweiten Typs für verschachtelte Taktsignale 104-4 aus macht, liefern die letzten drei der 12 verschachtelten Taktsignale, nämlich die verschachtelten Taktsignale K10, K11 und K12. Somit geben in diesem Beispiel die Generatoren des zweiten Typs für verschachtelten Takt 104-1 bis 104-4 die verschachtelten Taktsignale K1–K12 in einer spaltenweisen Anordnung aus.
  • 7B ist ein Satz von Graphen, der den Betrieb des in 7A gezeigten Generators für verschachtelten Takt 310 darstellt, wobei N = 12, M = 4 und N/M = D = 3 ist. 7B zeigt die Wellenform des Eingangstaktsignals K0 und zeigt zusätzlich die Wellenformen der Zwischentaktsignale J1–J4, die durch den Ringzählerschaltkreis 320 erzeugt werden, der den Generator des ersten Typs für verschachtelten Takt 102 ausmacht. Die Frequenz der Zwischentaktsignale J1–J4 ist ein Viertel derjenigen des Eingangstaktsignals. Die Zwischentaktsignale J1–J4 sind relativ zum Eingangstaktsignal um eine Zeitverzögerung gleich einer Periode t des Eingangstaktsignals zeitlich progressiv verzögert.
  • 7B zeigt auch die Wellenformen der verschachtelten Taktsignale K1–K12. Jedes der verschachtelten Taktsignale ist relativ zum Zwischentaktsignal zeitlich progressiv verzögert, von dem abhängig es durch die Zeitverzögerung der Verzögerungsstufen 142-1 bis 142-3 erzeugt wird, welche den jeweiligen mehrstufigen seriellen Verzögerungsschaltkreis 340 ausmachen. Die Zeitverzögerungen der Verzögerungsstufen 142-1, 142-2 und 142-3 sind als Td1, Td2 bzw. Td3 angegeben. Die Zeitverzögerungen der Verzögerungsstufen sind gleich der gewünschten Zeitverzögerung Td, die einem Drittel der Periode t des Eingangstaktsignals entspricht.
  • Die Frequenz jedes der verschachtelten Taktsignale K1–K12 ist gleich jener der Zwischentaktsignale. Somit ist die Frequenz des Eingangstaktsignals nur das Vierfache jener der verschachtelten Taktsignale, auch wenn der Generator für verschachtelten Takt 100 12 verschachtelte Taktsignale erzeugt.
  • In 7B verbinden eine unterbrochene Linie und der Zeitverzögerungsanzeiger Td1 die ansteigende Flanke jedes der Zwischentaktsignale J1–J4 mit der ansteigenden Flanke des ersten der drei verschachtelten Taktsignale, die daraus durch den jeweiligen der Generatoren des zweiten Typs für verschachtelte Taktsignale 104-1 bis 104-4 erzeugt werden. Beispielsweise verbinden eine unterbrochene Linie und der Zeitverzögerungsanzeiger Td1 die ansteigende Flanke des Zwischentaktsignals J3 mit dem verschachtelten Taktsignal K7, wel ches das erste der drei verschachtelten Taktsignale K7, K8 und K9 ist, die aus dem Zwischentaktsignal J3 durch den Generator des zweiten Typs für verschachtelte Taktsignale 104-3 erzeugt werden.
  • 7C ist ein Satz von Graphen, der den Betrieb einer Variante des in 7A gezeigten Generators für verschachtelten Takt 310 darstellt. In der Variante besteht der Generator des ersten Typs für verschachtelten Takt aus einem dreistufigen Ringzählerschaltkreis, und jeder der drei Generatoren des zweiten Typs für verschachtelten Takt besteht aus einem vierstufigen seriellen Verzögerungsschaltkreis. Anders ausgedrückt, ist in dieser Variante N = 12, M = 3 und D = 4. 7C zeigt die Wellenform des Eingangstaktsignals K0 und zeigt zusätzlich die Wellenformen der drei Zwischentaktsignale J1–J3, die durch den dreistufigen Ringzählerschaltkreis erzeugt werden, der den Generator des ersten Typs für verschachtelten Takt ausmacht. Die Frequenz der Zwischentaktsignale J1–J3 ist ein Drittel derjenigen des Eingangstaktsignals. Die Zwischentaktsignale sind relativ zum Eingangstaktsignal um eine Zeitverzögerung gleich einer Periode t des Eingangstaktsignals zeitlich progressiv verzögert.
  • 7C zeigt auch die Wellenformen der verschachtelten Taktsignale K1–K12. Jedes der verschachtelten Taktsignale ist relativ zum Zwischentaktsignal zeitlich progressiv verzögert, aus dem es durch die Zeitverzögerung der vier Verzögerungsstufen erzeugt wird, welche den jeweiligen mehrstufigen seriellen Verzögerungsschaltkreis ausmachen. Die Zeitverzögerungen der vier Verzögerungsstufen sind als Td1, Td2, Td3 bzw. Td4 angegeben. Die Zeitverzögerungen der Verzögerungsstufen sind gleich der gewünschten Zeitverzögerung Td, die einem Viertel der Periode t des Eingangstaktsignals entspricht.
  • In 7C verbinden eine unterbrochene Linie und der Zeitverzögerungsanzeiger Td1 die ansteigende Flanke jedes der Zwischentaktsignale J1–J3 mit der ansteigenden Flanke des ersten der vier verschachtelten Taktsignale, die daraus durch den jeweiligen der drei Generatoren des zweiten Typs für verschachtelte Taktsignale erzeugt werden. Beispielsweise verbinden eine unterbrochene Linie und der Zeitverzögerungsanzeiger Td1 die ansteigende Flanke des Zwischentaktsignals J2 mit dem verschachtelten Taktsignal K5, welches das erste der vier verschachtelten Taktsignale K5, K6, K7 und K8 ist, die abhängig von dem Zwischentaktsignal J2 durch einen der Generatoren des zweiten Typs für verschachtelte Taktsignale erzeugt werden.
  • In der Variante, deren Betrieb in 7C dargestellt ist, ist die Frequenz jedes der verschachtelten Taktsignale gleich jener der Zwischentaktsignale, so ist die Frequenz des Eingangstaktsignals das Dreifache jener der verschachtelten Taktsignale, auch wenn der Generator für verschachtelten Takt 12 verschachtelte Taktsignale erzeugt. Die Frequenz des Eingangstaktsignals ist niedriger als jene im in 7A gezeigten Generator für verschachtelten Takt 310, dessen Betrieb in 7B dargestellt ist. Jedoch ist die Maximalanzahl der Stufen, die das Eingangstaktsignal K0 zwischen dem Eingangstakteingang 112 und irgendeinem der Taktausgänge 134-1 bis 134-D durchläuft, gleich fünf. Im in 7A gezeigten Generator für verschachtelten Takt 310 ist die Maximalanzahl der Stufen, die das Eingangstaktsignal durchläuft, gleich vier.
  • In Ausführungsformen des Generators für verschachtelten Takt 310, in denen D eine gerade Zahl ist, kann der Ringzählerschaltkreis 320 konfiguriert sein, um Differenzzwischentaktsignale zu erzeugen, und der mehrstufige serielle Verzögerungsschaltkreis 340 kann differentiell abgestimmte Verzögerungsstufen in einer Art und Weise ähnlich dem in 6A gezeigten Generator für verschachtelten Takt 210 beinhalten.
  • Beispiele des Generators für verschachtelten Takt 100 sind oben unter Bezug auf Beispiele beschrieben worden, in denen herkömmliche Ringzähler als Ringzählerschaltkreise 120 und 320 verwendet worden sind. Jedoch können andere Schaltungen als Ringzählerschaltkreise 120 und 320 verwendet werden.
  • 8A ist ein Blockschaltbild eines Beispiels 420 eines Ringzählerschaltkreises, der auf dem Schleifenschieberegister 421 basiert. Gezeigt ist ein vierstufiges Beispiel. Der vierstufige Ringzählerschaltkreis empfängt das erste Taktsignal X0 und erzeugt abhängig vom ersten Taktsignal die vier zweiten Ausgangssignale X1, X2, X3 und X4. In einer Ausführungsform des Generators gemäß der Erfindung für verschachtelten Takt, in welcher der Generator des ersten Typs für verschachtelten Takt 102 einen vierstufigen Ringzählerschaltkreis umfaßt, liefert das Eingangstaktsignal K0 das erste Taktsignal X0, und die zweiten Taktsignale X1–X4 liefern die Zwischentaktsignale J1–J4. In einer Ausführungsform des Generators gemäß der Erfindung für verschachtelten Takt, in welcher jeder der Generatoren des zweiten Typs für verschachtelten Takt 104-1 bis 104-M einen vierstufigen Ringzählerschaltkreis umfaßt, liefert eines der Zwischentaktsignale J1–JM das erste Taktsignal X0, und die zweiten Taktsignale X1–X4 liefern vier der verschachtelten Taktsignale K1–KN. Modifikationen am Beispiel, um einen Ringzählerschaltkreis bereitzustellen, der eine unterschiedliche Anzahl zweiter Taktsignale erzeugt, sind für den Durchschnittsfachmann offensichtlich.
  • Das Schleifenschieberegister 420 besteht aus den vier Schieberegisterstufen 423-1, 423-2, 423-3 und 423-4. Jede der Stufen umfaßt einen Dateneingang D, einen Takteingang CK, einen Datenausgang Q, einen Steuereingang C und einen Ladeeingang L.
  • Der Datenausgang jeder der Stufen 423-1 bis 423-4 liefert jeweils eines der zweiten Taktsignale X1–X4 und ist mit einem jeweiligen der Ausgänge zweiter Takte 427-1 bis 427-4 verbunden. Der Datenausgang jeder der Stufen 423-1, 423-2 und 423-3 ist zusätzlich mit dem Dateneingang der Stufen 423-2, 423-3 bzw. 423-4 verbunden. Der Datenausgang der Stufe 423-4 ist zusätzlich mit dem Dateneingang der Stufe 423-1 verbunden, um die Schleife zu bilden. Der Takteingang CK jeder der Stufen ist mit dem Eingang des ersten Taktes 425 verbunden. Der Steuereingang C jeder der Stufen ist mit dem Ausgang des Inverters 433 verbunden, der unten zu beschreiben ist.
  • Der Ladeeingang L jeder der Stufen ist mit einer Quelle eines Low-(0) oder eines High-Zustands (1) verbunden, der den Zustand definiert, der beim Einschalten in die Stufe geladen wird. Im gezeigten Beispiel ist der Ladeeingang der Stufe 423-1 mit einer 1 verbunden, und die Ladeeingänge der Stufen 423-2 bis 423-4 sind mit 0en verbunden. Die Ladeeingänge von mehr als einer der Stufen können mit 1en verbunden sein, vorausgesetzt, daß die Stufen zusammenhängend sind und daß der Ladeeingang mindestens einer der Stufen mit einer 0 verbunden ist.
  • Der Kondensator 429 und der Widerstand 431 sind zwischen dem High-Zustand (1) und dem Low-Zustand (0) in Reihe geschaltet. Der Knoten zwischen dem Kondensator und dem Widerstand ist mit dem Eingang des Inverters 433 verbunden. Der Ausgang des Inverters ist mit den Steuereingängen L/R der Stufen 423-1 bis 423-4 verbunden.
  • Beim Einschalten zieht der Kondensator 429 den Eingang des Inverters 433 auf high, was den Ausgang des Inverters auf low hält. Die Spannung am Kondensator klingt dann ab, bis der Eingang des Inverters den Low-Zustand erreicht. Dies veranlaßt, daß der Ausgang des Inverters in den High-Zustand geht. Die resultierende ansteigende Flanke des Steuereingangs L/R jeder der Stufen 423-1 bis 423-4 setzt den Datenausgang Q der Stufe auf den Zustand, der am Ladeeingang L der Stufe vorliegt. Im gezeigten Beispiel sind die jeweiligen Datenausgänge Q der Stufen 423-1 bis 423-4 auf 1, 0, 0, 0 gesetzt.
  • Nach der gerade beschriebenen Anfangsladeoperation verschiebt bei jeder ansteigenden Flanke des ersten Taktsignals K0, die am Eingang des ersten Taktes 425 empfangen wird, jede der Schieberegisterstufen 423-1 bis 423-4 den Zustand, der an ihrem Dateneingang D vorliegt, zu ihrem Datenausgangs Q. In einem Beispiel, in dem beim Einschalten der Datenausgang der Stufe 423-1 auf einen 1-Zustand gesetzt wird und die Datenausgänge der Stufen 423-2 bis 423-4 ein jeder auf einen 0-Zustand gesetzt werden, liegt der Zustand 0, der durch Stufe 423-4 ausgegeben wird, am Eingang von Stufe 423-1 vor. Die nächste ansteigende Flanke des ersten Taktsignals X0 verschiebt den 0-Zustand am Eingang von Stufe 423-1 zum Datenausgang dieser Stufe, und das zweite Taktsignal X1 wechselt von 1 auf 0. Diese ansteigende Flanke des ersten Taktsignals verschiebt den 1-Zustand am Eingang von Stufe 423-2 zum Datenausgang dieser Stufe, und das zweite Taktsignal X2 wechselt von 0 auf 1. Die Ausgänge der übrigen Stufen bleiben unverändert, weil diese Stufen 0en an ihren Dateneingängen zu ihren Datenausgängen verschieben, die vorher im 0-Zustand waren.
  • Bei den nächsten drei ansteigenden Flanken des ersten Taktsignals treten jeweils Änderungen ähnlich jenen, die gerade in den Ausgangszuständen der Stufen 423-1 und 423-2 beschrieben wurden, in den Ausgangszuständen der Stufen 423-2 und 423-3, 423-3 und 423-4 bzw. 423-4 und 423-1 auf. Bei der nächsten ansteigenden Flanke des ersten Taktsignals gehen die Ausgangszustände der Stufen auf die ursprünglichen Ausgangszustände zurück, die beim Einschalten in die Stufen geladen wurden. Die oben beschriebene Abfolge wiederholt sich alle vier ansteigenden Flanken des ersten Taktsignals.
  • 8B ist ein Blockschaltbild eines Beispiels 520 eines Ringzählerschaltkreises, der auf dem Binärzähler 521 basiert. Gezeigt ist ein Beispiel mit einem vierstufigen Ringzählerschaltkreis. Der vierstufige Ringzählerschaltkreis empfängt das erste Taktsignal X0 und erzeugt abhängig vom ersten Taktsignal die vier zweiten Taktsignale X1, X2, X3 und X4. Modifikationen am Beispiel, um einen Ringzählerschaltkreis bereitzustellen, der eine unterschiedliche Anzahl zweiter Taktsignale erzeugt, sind für den Durchschnittsfachmann offensichtlich.
  • Der Ringzählerschaltkreis 520 besteht aus dem Binärzähler 521, den vier Decodergattern 523-1, 523-2, 523-3 und 523-4, der Verzögerungsstufe 531 und dem UND-Gatter 533. In diesem Vier-Stufen-Beispiel ist der Binärzähler ein Zwei-Bit-Binärzähler, der den Takteingang CK, den Ausgang des niedrigerwertigen Bits LSB und den Ausgang des höherwertigen Bits MSB umfaßt. Der Takteingang ist mit dem Eingang des ersten Taktes 525 verbunden.
  • Jedes der Decodergatter 523-1, 523-2, 523-3 und 523-4 ist ein UND-Gatter mit drei Eingängen. Der Ausgang jedes der Decodergatter 523-1 bis 523-4 liefert eines der zweiten Taktsignale X1 bis X4 und ist mit einem jeweiligen der Ausgänge zweiter Takte 527-1, 527-2, 527-3 und 527-4 verbunden.
  • Die Decodergatter 523-1, 523-2, 523-3 und 523-4 haben ein jedes drei Eingänge, von denen einer nichtinvertierend ist und mit dem Ausgang des UND-Gatters 533 verbunden ist. Die übrigen zwei Eingänge jedes der Decodergatter sind wie folgt mit den Bitausgängen LSB und MSB des Binärzählers 521 verbunden. Das Decodergatter 523-1 hat zwei invertierende Eingänge, von denen einer mit dem Ausgang LSB verbunden ist, von denen der andere mit dem Ausgang MSB verbunden ist. Das Decodergatter 523-2 hat einen nichtinvertierenden Eingang, der mit dem Ausgang LSB verbunden ist, und einen invertierenden Eingang, der mit dem Ausgang MSB verbunden ist. Das Decodergatter 523-3 hat einen invertierenden Eingang, der mit dem Ausgang LSB verbunden ist, und einen nichtinvertierenden Eingang, der mit dem Ausgang MSB verbunden ist. Das Decodergatter 523-4 hat zwei nichtinvertierende Eingänge, von denen einer mit dem Ausgang LSB verbunden ist, von denen der andere mit dem Ausgang MSB verbunden ist.
  • Die Verzögerungsstufe 531 hat eine Verzögerung größer als die maximale Einschwingzeit der Ausgänge LSB und MSB des Binärzählers 521. Diese Verzögerung ist typischerweise kleiner als eine viertel Periode des ersten Taktsignals X0. Der Eingang der Verzögerungsstufe ist mit dem Eingang des ersten Taktes 525 verbunden. Der Ausgang der Verzögerungsstufe ist mit einem Eingang des UND-Gatters 533 verbunden. Der andere Eingang des UND-Gatters ist mit dem Eingang des ersten Taktsignals 525 verbunden. Der Ausgang des UND-Gatters ist mit einem nichtinvertierenden Eingang jedes der Decodergatter 523-1 bis 523-4 verbunden, wie oben beschrieben.
  • Der Binärzähler 521 zählt das Eingangstaktsignal X0, um aufeinanderfolgende Werte der Ausgangsbits LSB und MSB zu erzeugen. Die Decodergatter decodieren die Ausgangsbits des Binärzählers, um die zweiten Taktsignale X1–X4 zu erzeugen, von denen jedes eine Periode in vier aufeinanderfolgenden Perioden des Eingangstaktsignals lang auf high ist, wie in Tabelle 3 gezeigt.
    Periode LSB MSB X1 X2 X3 X4
    1 0 0 1 0 0 0
    2 1 0 0 1 0 0
    3 0 1 0 0 1 0
    4 1 1 0 0 0 1
    5 (= 1) 0 0 1 0 0 0
    Tabelle 2
  • Die Verzögerungsstufe 531 und das UND-Gatter 533 erzeugen gemeinsam eine Version mit verzögerter Flanke des ersten Taktsignals. Die ansteigende Flanke der Version mit verzögerter Flanke des ersten Taktsignals ist relativ zur ansteigenden Flanke des ersten Taktsignals um die Verzögerung der Verzögerungsstufe verzögert. Die Version mit verzögerter Flanke des ersten Taktsignals wird den Decodierungsgattern zugeführt, wo sie die Ausgänge der Decodierungsgatter im 0-Zustand hält, bis sie den Zustand von 0 in 1 ändert. Dies synchronisiert wirksam die ansteigenden Flanken der zweiten Taktsignale X1–X4 mit den ansteigenden Flanken der Version mit verzögerter Flanke des ersten Taktsignals und stellt sicher, daß die zweiten Taktsignale X1–X4 zeitlich in gleichem Abstand innerhalb der Periode der zweiten Taktsignale angeordnet sind, wie oben beschrieben, ungeachtet der sich unterscheidenden Anzahlen der Stufen zwischen dem ersten Taktsignal und den Ausgängen des Binärzählers 521.
  • Andere Schaltungen, die fähig sind, als Ringzählerschaltkreis zu arbeiten, sind auf dem Fachgebiet bekannt und können statt der oben beschriebenen Beispiele verwendet werden.
  • Ringzählerschaltkreise und mehrstufige serielle Verzögerungsschaltkreise, die auf zahlreichen unterschiedlichen Typen aktiver Geräte basieren, wie z. B., aber ohne darauf begrenzt zu sein, bipolarer, J-FET-, P-MOS-, N-MOS- und CMOS-Geräte, sind auf dem Fach gebiet wohlbekannt und können verwendet werden, um Generatoren gemäß der Erfindung für verschachtelten Takt zu bauen.
  • Die Erfindung ist unter Bezug auf Beispiele beschrieben worden, in denen Elemente abhängig von den ansteigenden Flanken von Signalen arbeiten. Jedoch ist dies für die Erfindung nicht entscheidend: Elemente können abhängig von den abfallenden Flanken von Signalen arbeiten. Darüber hinaus ist die Erfindung unter Bezug auf Beispiele beschrieben worden, in denen ein High-Zustand eine logische 1 anzeigt und ein Low-Zustand eine logische 0 anzeigt. Jedoch ist dies für die Erfindung nicht entscheidend: Ein High-Zustand kann eine logische 0 anzeigen, und ein Low-Zustand zeigt eine logische 1 an.

Claims (10)

  1. Generator für verschachtelten Takt (100) zum Erzeugen von N verschachtelten Taktsignalen abhängig von einem Eingangstaktsignal, gekennzeichnet durch die folgenden Merkmale: eine Generatoreinrichtung für verschachtelten Takt eines ersten Typs (102) zum Empfangen des Eingangstaktsignals und zum Erzeugen von M verschachtelten Zwischentaktsignalen (J1–JM) abhängig davon, wobei die Generatoreinrichtung für verschachtelten Takt des ersten Typs entweder (a) einen mehrstufigen seriellen Verzögerungsschaltkreis oder (b) einen Ringzählerschaltkreis umfasst, und M Generatoreinrichtungen für verschachtelten Takt eines zweiten Typs (104-1 bis 104-M), die jeweils eines der Zwischentaktsignale von der Taktsignalgeneratoreinrichtung des ersten Typs empfangen und abhängig davon N/M der N verschachtelten Taktsignale (K1–KN) erzeugen, wobei jede der Generatoreinrichtungen für verschachtelten Takt des zweiten Typs den anderen von dem (a) mehrstufigen seriellen Verzögerungsschaltkreis und (b) Ringzählerschaltkreis umfassen, wobei der mehrstufige serielle Verzögerungsschaltkreis einen Delay-Locked-Loop umfasst.
  2. Generator für verschachtelten Takt nach Anspruch 1, wobei korrespondierende Flanken von zeitlich benachbarten verschachtelten Taktsignalen sich zeitlich um eine Zeitverzögerung Td unterscheiden; die verschachtelten Taktsignale eine Frequenz von 1/(N·Td) haben; das Eingangstaktsignal eine Frequenz von 1/(M·Td) hat, wenn die Generatoreinrichtung für verschachtelten Takt des ersten Typs einen mehrstufigen seriellen Verzögerungsschaltkreis umfasst; und das Taktsignal eine Frequenz von M/(N·Td) hat, wenn die Generatoreinrichtung für verschachtelten Takt des ersten Typs einen Ringzählerschaltkreis umfasst.
  3. Generator für verschachtelten Takt nach einem der Ansprüche 1 und 2, wobei die Generatoreinrichtung für verschachtelten Takt des ersten Typs den mehrstufigen seriellen Verzögerungsschaltkreis umfasst; und jede der Generatoreinrichtungen für verschachtelten Takt des zweiten Typs den Ringzählerschaltkreis umfasst.
  4. Generator für verschachtelten Takt nach Anspruch 3, wobei jeder Ringzählerschaltkreis einen N/M-Stufenringzähler umfasst.
  5. Generator für verschachtelten Takt nach Anspruch 3 oder 4, wobei der mehrstufige serielle Verzögerungsschaltkreis M Verzögerungsstufen umfasst, die jeweils eines der Zwischentaktsignale liefern.
  6. Generator für verschachtelten Takt nach Anspruch 3 oder 4, wobei das Eingangstaktsignal Differenztaktsignale umfasst, die jeweils ein Tastverhältnis von 50% haben; und der mehrstufige serielle Verzögerungsschaltkreis M/2 Verzögerungsstufen aufweist, die jeweils zwei der Zwischentaktsignale liefern.
  7. Generator für verschachtelten Takt nach einem der Ansprüche 1 und 2, wobei die Generatoreinrichtung für verschachtelten Takt des ersten Typs einen Ringzählerschaltkreis umfasst; und jede der Generatoreinrichtungen für verschachtelten Takt des zweiten Typs einen mehrstufigen seriellen Verzögerungsschaltkreis umfasst.
  8. Generator für verschachtelten Takt nach Anspruch 7, wobei jeder der Ringzählerschaltkreise einen M-stufigen Ringzähler umfasst.
  9. Generator für verschachtelten Takt nach Anspruch 7 oder 8, wobei jeder mehrstufige serielle Verzögerungsschaltkreis N/M Verzögerungsstufen umfasst, wobei jede Verzögerungsstufe eines der verschachtelten Taktsignale liefert.
  10. Generator für verschachtelten Takt nach Anspruch 7 oder 8, wobei jedes Zwischentaktsignal ein Differenztaktsignal umfasst, das ein Tastverhältnis von 50%hat; und jeder mehrstufige serielle Verzögerungsschaltkreis N/2M Verzögerungsstufen umfasst, wobei jede Verzögerungsstufe zwei der verschachtelten Taktsignale liefert.
DE60224872T 2002-02-01 2002-10-16 Verschachtelter Taktsignalgenerator mit einer in Reihe geschaltete Verzögerungslemente und Ringzähler aufweisenden Architektur Expired - Lifetime DE60224872T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/061,504 US6956423B2 (en) 2002-02-01 2002-02-01 Interleaved clock signal generator having serial delay and ring counter architecture
US61504 2002-02-01

Publications (2)

Publication Number Publication Date
DE60224872D1 DE60224872D1 (de) 2008-03-20
DE60224872T2 true DE60224872T2 (de) 2009-01-22

Family

ID=22036205

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60224872T Expired - Lifetime DE60224872T2 (de) 2002-02-01 2002-10-16 Verschachtelter Taktsignalgenerator mit einer in Reihe geschaltete Verzögerungslemente und Ringzähler aufweisenden Architektur

Country Status (3)

Country Link
US (1) US6956423B2 (de)
EP (1) EP1333578B1 (de)
DE (1) DE60224872T2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60219152D1 (de) * 2002-07-19 2007-05-10 St Microelectronics Srl Eine mehrphasige synchrone Pipelinestruktur
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
US7653168B2 (en) * 2005-01-12 2010-01-26 Nokia Corporation Digital clock dividing circuit
DE102005015429B3 (de) * 2005-04-04 2006-10-19 Infineon Technologies Ag Takterzeugung für einen zeitversetzt arbeitenden Analog-Digital-Wandler
US7148828B2 (en) * 2005-05-03 2006-12-12 Agilent Technologies, Inc. System and method for timing calibration of time-interleaved data converters
EP1811664A3 (de) 2005-12-30 2010-01-27 STMicroelectronics Pvt. Ltd. System und Verfahren zur Erzeugung eines Mehrphasentaktes
CN101841324A (zh) * 2010-06-02 2010-09-22 四川和芯微电子股份有限公司 具有自动复位功能的移位分频器
US10078613B1 (en) * 2014-03-05 2018-09-18 Mellanox Technologies, Ltd. Computing in parallel processing environments
GB2528481B (en) * 2014-07-23 2016-08-17 Ibm Updating of shadow registers in N:1 clock domain
CN104702281B (zh) * 2015-03-11 2017-12-05 华为技术有限公司 一种采样时钟产生电路及模数转换器
KR102456587B1 (ko) * 2015-11-09 2022-10-20 에스케이하이닉스 주식회사 래치 회로, 그 래치 기반의 이중 데이터 레이트 링 카운터, 하이브리드 카운팅 장치, 아날로그-디지털 변환 장치, 및 씨모스 이미지 센서
RU2761135C1 (ru) * 2020-12-29 2021-12-06 федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Счетчик с сохранением количества единиц
US11990911B2 (en) * 2022-03-15 2024-05-21 Qualcomm Incorporated Clock driver for time-interleaved digital-to-analog converter

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1129036A (en) * 1978-05-30 1982-08-03 Colin R. Betts Digital data transmission
US5039950A (en) 1989-07-20 1991-08-13 Eastman Kodak Company Multiple clock synthesizer
JPH04192624A (ja) * 1990-11-22 1992-07-10 Matsushita Electric Ind Co Ltd アナログ信号処理装置を駆動する駆動回路に用いる計数回路
JPH07142997A (ja) 1990-11-29 1995-06-02 Internatl Business Mach Corp <Ibm> ディレイ・ライン較正回路
US5155388A (en) 1990-12-20 1992-10-13 Hewlett-Packard Company Logic gates with controllable time delay
US5268656A (en) * 1992-11-05 1993-12-07 At&T Bell Laboratories Programmable clock skew adjustment circuit
US5477181A (en) 1994-10-13 1995-12-19 National Semiconductor Corporation Programmable multiphase clock divider
US5828717A (en) * 1995-03-28 1998-10-27 Matsushita Electric Industrial Co. Ltd. Time counting circuit and counter circuit
US5847588A (en) 1996-12-30 1998-12-08 Eastman Kodak Company Programmable multiple CCD clock synthesizer
US6259281B1 (en) 1999-05-06 2001-07-10 Agilent Technologies, Inc. Parallel analog sampling circuit and analog-to-digital converter system incorporating clock signal generator generating sub-sampling clock signals with fast and precisely-timed edges
US6275072B1 (en) * 1999-10-07 2001-08-14 Velio Communications, Inc. Combined phase comparator and charge pump circuit

Also Published As

Publication number Publication date
EP1333578A2 (de) 2003-08-06
US6956423B2 (en) 2005-10-18
EP1333578A3 (de) 2004-03-10
US20030151441A1 (en) 2003-08-14
EP1333578B1 (de) 2008-01-30
DE60224872D1 (de) 2008-03-20

Similar Documents

Publication Publication Date Title
DE69700270T2 (de) Frequenzvervielfacher, bei dem das Multiplikationsverhältnis in der ersten Stufe grösser ist als in den nachfolgenden Stufen
DE69526419T2 (de) Zeitverzögerungsschaltung
DE10084500B3 (de) Frequenzvervielfachende Delay Locked Loop
DE19922805C2 (de) Taktsignalsynthetisierer
DE60224872T2 (de) Verschachtelter Taktsignalgenerator mit einer in Reihe geschaltete Verzögerungslemente und Ringzähler aufweisenden Architektur
DE60008688T2 (de) Frequenzdetektor und Phasenregelkreisschaltung mit einem solchen Detektor
DE60217164T2 (de) Kaskadierte verzögerungs-regelkreis-schaltung
DE69410410T2 (de) Taktsignalgenerator für eine Vielzahl nicht überlappender Taktsignale
DE19753473C2 (de) Frequenzmultiplizierer
DE60006629T2 (de) Verzögerungsschaltung mit Interpolation für integrierten Schaltkreis
DE69106159T2 (de) Phasenregelschaltung und dadurch entstandener Frequenzvervielfacher.
DE69526018T2 (de) Digitaler phasenverriegelter Kreis mit grob- und feinstufig variabel einstellbaren Verzögerungsleistungen
DE19736898C2 (de) Multiphasen-Taktgenerator
DE20113507U1 (de) Ringregister-gesteuerter DLL mit Feinverzögerungsleitung und direktem Zeitversatzerfassungsdetektor
DE10252491A1 (de) Verzögerungsregelkreisschaltung und -verfahren
DE69515591T2 (de) Phasenregelkreis und Verfahren dazu
DE69502071T2 (de) Einstellbare Verzögerungsschaltung
DE69820326T2 (de) Frequenzteiler
DE19754884A1 (de) Phasenregelkreis mit einem Spannungs-gesteuerten Oszillator mit Mehrfrequenzausgang
DE69600347T2 (de) Frequenzsynthetisierer
EP1039638B1 (de) Schaltungsanordnung zum störungsfreien Initialisieren von Verzögerungsregelschleifen mit schneller Verriegelung
DE19850476A1 (de) Integrierte Schaltung
DE60220338T2 (de) Schaltung und Methode zur Erzeugung eines verzögerten internen Taktsignals
DE10039898B4 (de) Taktgeneratorvorrichtung und Verfahren zum Erzeugen von Taktsignalen
DE10312260A1 (de) Verzögerungsregelschleife, die einen Kantendetektor und eine feste Verzögerung aufweist

Legal Events

Date Code Title Description
8364 No opposition during term of opposition