DE60210109T2 - Halbleitervorrichtung mit nachgiebigen elektrischen Anschlüssen, Einrichtung, die die Halbleitervorrichtung enthält und Verfahren zum Ausbilden der Vorrichtung - Google Patents

Halbleitervorrichtung mit nachgiebigen elektrischen Anschlüssen, Einrichtung, die die Halbleitervorrichtung enthält und Verfahren zum Ausbilden der Vorrichtung Download PDF

Info

Publication number
DE60210109T2
DE60210109T2 DE60210109T DE60210109T DE60210109T2 DE 60210109 T2 DE60210109 T2 DE 60210109T2 DE 60210109 T DE60210109 T DE 60210109T DE 60210109 T DE60210109 T DE 60210109T DE 60210109 T2 DE60210109 T2 DE 60210109T2
Authority
DE
Germany
Prior art keywords
dielectric layer
compliant
semiconductor device
metal coating
conductive metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60210109T
Other languages
English (en)
Other versions
DE60210109D1 (de
Inventor
A. Michael Hope LUTZ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dow Silicones Corp
Original Assignee
Dow Corning Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Corp filed Critical Dow Corning Corp
Application granted granted Critical
Publication of DE60210109D1 publication Critical patent/DE60210109D1/de
Publication of DE60210109T2 publication Critical patent/DE60210109T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. GEBIET DER ERFINDUNG
  • Die Erfindung betrifft generell elektrische Einrichtungen, die Anschlüsse haben, und insbesondere eine elektrische Einrichtung, die flächig angeordnete Anschlüsse zum Herstellen elektrischer Verbindungen hat.
  • 3. BESCHREIBUNG DES STANDS DER TECHNIK
  • Während der Herstellung einer integrierten Schaltung werden Signalleitungen auf einem Siliciumsubstrat ausgebildet, die schließlich mit äußeren Vorrichtungen verbunden werden müssen. Die Leitungen enden in ebenen Metallkontaktbereichen, die als Ein/Ausgabe-Anschlussflecken (I/O) bezeichnet werden. Nach der Fertigung wird die integrierte Schaltung (d. h., der Chip) normalerweise in einem schützenden Gehäuse für Halbleitervorrichtungen befestigt. Jeder I/O-Anschlussfleck der integrierten Schaltung wird nun mit einem oder mehreren elektrischen Anschlüssen des Vorrichtungsgehäuses verbunden.
  • Die elektrischen Anschlüsse eines Vorrichtungsgehäuses sind in der Regel entweder am Gehäuserand oder in einer zweidimensionalen Anordnung an der Unterseite des Gehäuses angeordnet. Üblicherweise verwendet man metallische Leiter zum Verbinden der I/O-Anschlussflecke der integrierten Schaltung mit den Anschlüssen des Vorrichtungsgehäuses. Diese metallischen Leiter können beispielsweise dünne Metallbonddrähte sein, die "Traces" (Signalleitungen) heißen und auf und/oder in einem Substrat des Vorrichtungsgehäuses ausgebildet sind. Die Traces können auch auf und/oder in einem flexiblen Trägerfilm oder Laminat ausgebildet sein, d. h. einem TAB-Band (TAB = Tape Automated Bonding) oder auf einem Leiterstreifen. Vorrichtungsgehäuse mit Randanschlüssen können beispielsweise Anschlüsse haben, die "Stifte" (Pins) heißen und in Löcher in einer Verbindungsvorrichtung eingesetzt werden (z. B. einer gedruckten Schaltungsplatine, PCB) oder Anschlüsse, die als "Leads" bezeichnet werden und an ebenen Metallkontaktbereichen auf einer freiliegenden Oberfläche einer Verbindungsvorrichtung befestigt werden. Vorrichtungsgehäuse mit flächenhaften Anschlüssen weisen normalerweise "Lötkugeln" oder "Löthöcker" auf, die an ebenen Metallanschlussflecken einer freiliegenden Oberfläche einer Verbindungsvorrichtung befestigt werden.
  • Bei Gehäusen mit flächenhaft angeordneten Anschlüssen sind die Anschlüsse in einer zweidimensionalen Anordnung an der Unterseite des Vorrichtungsgehäuses angeordnet. Dadurch sind die räumlichen Abmessungen bei Gehäusen mit flächenhaft angeordneten Anschlüssen, die mehrere hundert Anschlüsse aufweisen, wesentlich kleiner als bei entsprechenden Gehäusen mit Randanschlüssen. Diese kleineren Gehäuse sind für Anwendungen in tragbaren Geräten sehr erwünscht, beispielsweise in Laptop- und Palmtop-Computern und in Kommunikationsvorrichtungen, die in der Hand gehalten werden, beispielsweise Mobiltelephonen. Zusätzlich sind die Signalleitungen von den I/O-Anschlussflecken der integrierten Schaltung zu den Anschlüssen des Vorrichtungsgehäuses kürzer. Damit ist das elektrische Hochfrequenzverhalten der Vorrichtungsgehäuse mit Gitteranordnung in der Regel besser als das der Vorrichtungsgehäuse mit Randanschlüssen.
  • Die Controlled Collapse Chip Connection (C4) ist ein bekanntes Verfahren, mit dem eine integrierte Schaltung direkt an einem Substrat befestigt wird (z. B. einem glasfaserverstärkten Epoxidmaterial für gedruckte Platinen oder einem Keramiksubstrat). Das C4-Befestigungsverfahren wird gemeinhin als "Flip-Chip-Befestigungsverfahren" bezeichnet. Zum Vorbereiten auf das C4-Befestigungsverfahren werden die I/O-Anschlussflecke der integrierten Schaltung in der Regel in einer zweidimensionalen Anordnung auf der Unterseite der integrierten Schaltung untergebracht. Ein entsprechender Satz Bondflecke wird auf einer Oberseite des Substrats ausgebildet. Auf jedem I/O-Anschlussfleck der integrierten Schaltung wird ein "Löthöcker" erzeugt. Beispielsweise können mehrere Schichten der Metallbestandteile einer Lötlegierung auf den I/O-Anschlussflecken der integrierten Schaltung abgeschieden werden. Nach dem Abscheiden der Metallschichten kann die integrierte Schaltung erwärmt werden, damit die Metallschichten schmelzen. Die geschmolzenen Metalle vermischen sich und bilden die Lötlegierung. Die Oberflächenspannung der Lötlegierung kann bewirken, dass die geschmolzene Lötlegierung halbkugelförmige "Löthöcker" auf den I/O-Anschlussflecken der integrierten Schaltung bildet. Normalerweise wird auf jeden Bondfleck des Substrats Lötpaste aufgetragen.
  • Während der C4-Befestigung der integrierten Schaltung auf dem Substrat werden die Löthöcker auf den I/O-Anschlussflecken der integrierten Schaltung mit der Lötpaste auf den entsprechenden Bondflecken des Substrats in Berührung gebracht. Das Substrat und die integrierte Schaltung werden nun so lange erwärmt, bis das Lot schmilzt oder "fließt". Nach dem Abkühlen des Lots sind die I/O-Anschlussflecken der integrierten Schaltung elektrisch und mechanisch mit den Bondflecken des Substrats verbunden.
  • Eine gängige Bauart der Vorrichtungsgehäuse mit flächenhaft angeordneten An schlüssen ist das Vorrichtungsgehäuse mit "Flip-Chip"-Perlenrasteranordnung (BGA, BGA = Ball Grid Array). Ein übliches "Flip-Chip"-BGA-Vorrichtungsgehäuse enthält eine integrierte Schaltung, die auf einer Oberseite eines größeren Gehäusesubstrats mit dem beschriebenen C4- oder "Flip-Chip"-Befestigungsverfahren montiert ist. Das Substrat enthält zwei Sätze Bondflecken, nämlich einen ersten Satz, der auf der Oberseite benachbart zur integrierten Schaltung angeordnet ist, und einen zweiten Satz, der in einer zweidimensionalen Anordnung auf der Unterseite des BGA-Vorrichtungsgehäuses angeordnet ist. Eine oder mehrere Schichten elektrisch leitender Traces (d. h. Signalleitungen), die auf und/oder in dem Substrat ausgebildet sind, verbinden entsprechende Bondflecke aus dem ersten und dem zweiten Satz. Bondflecke des zweiten Satzes dienen als Anschlüsse des Vorrichtungsgehäuses. An jedem Bondfleck des zweiten Satzes wird ein Löthöcker befestigt. Die Löthöcker erlauben es, das BGA-Vorrichtungsgehäuse auf der Oberfläche einer Verbindungsvorrichtung (beispielsweise einer PCB) zu montieren.
  • Eine Schwierigkeit tritt dadurch auf, dass sich die Wärmeausdehnungskoeffizienten (CTE, CTE = Coefficient of Thermal Expansion) der integrierten Schaltung und des Gehäusesubstrats in der Regel unterscheiden. Dieser Unterschied der Wärmeausdehnungskoeffizienten erzeugt während des im Folgenden beschriebenen Fließlötvorgangs mechanische Spannungen innerhalb der Löthöcker. Nach dem Befestigen der integrierten Schaltung am Gehäusesubstrat heizt sich zudem die integrierte Schaltung auf, wenn während des Betriebs elektrische Energie verbraucht wird, und sie kühlt sich ab, wenn sie nicht in Betrieb ist. Wiederum erzeugen die unterschiedlichen Wärmeausdehnungskoeffizienten der integrierten Schaltung und des Gehäusesubstrats mechanische Spannungen innerhalb der Löthöcker während der entstehenden thermischen Zyklen. Beachtet man diese mechanischen Spannungen nicht, so bewirken sie regelmäßig, dass die Löthöckerverbindungen ermüden und versagen, und zwar nach einer unannehmbar geringen Zahl von thermischen Zyklen.
  • Eine gängige Lösung für das beschriebene Problem der nicht übereinstimmenden Wärmeausdehnungskoeffizienten besteht darin, im Bereich zwischen der integrierten Schaltung und dem Substrat während eines Endabschnitts des "Flip-Chip"-Befestigungsvorgangs eine Schicht aus Unterfütterungsmaterial auszubilden. Das Unterfütterungsmaterial umschließt die C4-Verbindungen und "verriegelt" den Chip mechanisch gegen das Substrat. Dadurch verringern sich die mechanischen Spannungen in den Löthöckerverbindungen während der thermischen Zyklen, und die Zuverlässigkeit der Löthöckerverbindungen steigt beträchtlich. Man darf jedoch nicht übersehen, dass der Einsatz eines Unterfütterungsmaterials zum Verringern der Löthöckerspannungen eine weitere Schwierigkeit hervorruft, nämlich die, dass das Überarbeiten derartiger unterfütterter Vorrichtungsgehäuse für integrierte Schal tungen sehr schwierig ist. Zudem ist der Unterfütterungsvorgang zeitaufwendig und stellt eine Prozedur dar, die die Industrie, die Halbleitervorrichtungen herstellt, gerne beseitigen würde.
  • Der Begriff "Gehäuse in Chipgröße" oder CSP (CSP = Chip Scale Package) dient zum Beschreiben eines BGA-Vorrichtungs-Gehäuses, dessen Abmessungen nicht größer sind als das 1,2-fache der Abmessungen der integrierten Schaltung. Aufgrund ihrer geringeren Größe sind CSPs insbesondere für Anwendungen in tragbaren Geräten attraktiv. Das Substrat eines CSP kann beispielsweise ein flexibler Film oder ein Laminat (z. B. Polyimid-Film/Laminat), ein steifes Material (z. B. glasfaserverstärktes Epoxidmaterial für gedruckte Platinen oder Keramik) oder ein Leiterstreifen sein.
  • Anders als bei BGA-Vorrichtungsgehäusen wird auf jedem Bondfleck aus dem zweiten Satz des CSP-Substrats ein Löthöcker und kein Lötkügelchen ausgebildet (z. B. auf eine Weise, die dem Weg gleicht, auf dem Löthocker auf den I/O-Anschlussflecken der integrierten Schaltung ausgebildet werden). Die Löthöcker des CSP ermöglichen es, die CSPs auf der Oberfläche einer Verbindungseinrichtung (z. B. einer PCB) zu montieren. Ist der Unterschied der Wärmeausdehnungskoeffizienten zwischen dem CSP-Substrat und der Verbindungseinrichtung relativ gering, so sind die zwischen dem CSP und der Verbindungseinrichtung ausgebildeten Löthöckeranschlüsse hinreichend zuverlässig, und es ist häufig nicht erforderlich, den Bereich zwischen dem CSP-Substrat und der Verbindungseinrichtung mit einem Unterfütterungsmaterial zu füllen. Unter diesen Umständen ist es relativ einfach, ein fehlerhaftes CSP von der Verbindungseinrichtung abzunehmen und das fehlerhafte CSP durch ein anderes CSP zu ersetzen (d. h., das CSP zu überarbeiten).
  • In manchen Fällen wird jedoch ein CSP dadurch ausgebildet, dass man einfach einen dünnen Schutzüberzug über der Unterseite einer integrierten Schaltung in der Umgebung der I/O-Anschlussflecken herstellt, und Löthöcker auf den I/O-Anschlussflecken ausbildet. Wird in diesem Fall das CSP auf der Oberfläche einer Verbindungseinrichtung montiert (beispielsweise einer PCB), so befindet sich kein CSP-Substrat zwischen dem Substrat der integrierten Schaltung und der Verbindungseinrichtung. In diesem Fall bewirken die mechanischen Spannungen in den Löthöckern, die während der Temperaturzyklen durch unterschiedliche Wärmeausdehnungskoeffizienten der integrierten Schaltung und der Verbindungseinrichtung erzeugt werden, dass die Löthöckerverbindungen ermüden und nach einer unannehmbar geringen Zahl von thermischen Zyklen ausfallen.
  • In US-5,074,947 wird ein Verfahren zum Verbinden von Bondflecken eines Flip-Chips mit den Bondflecken eines Substrats durch ein elektrisch leitendes Polymer dargestellt. Eine organische Schutzschicht wird gezielt über einer Oberfläche eines Flip-Chips ausgebildet, die die Bondflecke auf dem Flip-Chip freilässt. Ein elektrisch leitender polymerisierbarer Vorläufer wird auf den Bondflecken ausgebildet und erstreckt sich bis auf eine Höhe über die organische Schutzschicht, so dass Höcker erzeugt werden. Die Höcker werden mit den Bondflecken eines Substrats ausgerichtet und dann mit diesen Bondflecken verbunden. Die Höcker können entweder vor oder nach dem Verbinden der Höcker mit den Bondflecken des Substrats polymerisiert werden, damit elektrisch leitende Verbindungen zwischen den Bondflecken des Flip-Chips und den Bondflecken des Substrats hergestellt werden.
  • Die Erfindung zielt auf eine integrierte Schaltungsvorrichtung mit nachgiebigen elektrischen Anschlüssen ab, wobei die nachgiebigen elektrischen Anschlüsse hochgradig zuverlässige elektrische Verbindungen zwischen der integrierten Schaltungsvorrichtung und einer Verbindungseinrichtung (z. B. einer PCB) herstellen, an der die integrierte Schaltung befestigt ist, und zwar trotz unterschiedlicher Wärmeausdehnungskoeffizienten der integrierten Schaltung und der Verbindungseinrichtung, und ohne dass ein Unterfütterungsmaterial verwendet werden muss.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Beschrieben wird eine Halbleitervorrichtung, umfassend: zahlreiche Anschlussflecke für die Eingabe bzw. Ausgabe (I/O), die auf einer Oberfläche eines Halbleitersubstrats angeordnet sind, eine nachgiebige dielektrische Schicht, eine äußere dielektrische Schicht, und zahlreiche elektrisch leitende nachgiebige Verbindungshöcker (d. h. nachgiebige Höcker). Die Halbleitervorrichtung kann beispielsweise ein Gehäuse in Chipgröße (CSP) sein. Die nachgiebigen Höcker können elektrische Anschlüsse der Halbleitervorrichtung bilden.
  • Die nachgiebige dielektrische Schicht ist zwischen der äußeren dielektrischen Schicht und der Oberfläche des Halbleitersubstrats angeordnet. Die äußere dielektrische Schicht und die nachgiebige dielektrische Schicht weisen beide zahlreiche Öffnungen (d. h. Löcher) auf, die sich durch sie hindurch erstrecken. Jeder nachgiebige Höcker ist auf einem anderen I/O-Anschlussfleck ausgebildet und gehört zu diesem, wobei sich jeder nachgiebige Höcker durch eine andere Öffnung in der nachgiebigen dielektrischen Schicht und der äußeren dielektrischen Schicht erstreckt.
  • Jeder nachgiebige Höcker umfasst einen elektrisch leitenden nachgiebigen Körper und ein elektrisch leitendes lötbares Leiterelement. Die nachgiebigen Körper sind zwischen den lötbaren Leiterelementen und zugehörigen I/O-Anschlussflecken angeordnet. Die nach giebigen Körper bilden mechanisch flexible elektrisch leitenden Pfade zwischen den lötbaren Leiterelementen und den zugehörigen I/O-Anschlussflecken.
  • Jedes lötbare Leiterelement ist mit Lot benetzbar. D. h., dass geschmolzenes Lot, das die freiliegenden Oberflächen der lötbaren Leiterelemente berührt, an diesen Oberflächen haftet. Dadurch kann man das Lot dazu verwenden, die lötbaren Leiterelemente elektrisch und mechanisch mit den zugehörigen Bondflecken eines Elements zu verbinden, an das die Halbleitervorrichtung anzuschließen ist (d. h. ein angeschlossenes Element).
  • Die nachgiebigen Körper erlauben den nachgiebigen Höckern, sich bei Kräften unter einem Grenzwert elastisch zu verformen. Dadurch können die nachgiebigen Höcker solchen Kräften ohne Ermüdung und Versagen widerstehen, d. h. Erscheinungen, die für derartige Löthöckerverbindungen typisch sind. Aus diesem Grund ist die Zuverlässigkeit der Verbindungen, die mit Hilfe der nachgiebigen Höcker zwischen der Halbleitervorrichtung und dem angeschlossenen Element ausgebildet werden, erwartungsgemäß größer als die Zuverlässigkeit von Löthöckerverbindungen.
  • Die nachgiebige dielektrische Schicht kann eine Spannungsentlastung für die äußere dielektrische Schicht und die Oberfläche des Halbleitersubstrats liefern. Wird eine Kraft auf eine Oberfläche der äußeren dielektrischen Schicht gegenüber der nachgiebigen dielektrischen Schicht ausgeübt, so kann die Kraft im Wesentlichen auf die nachgiebige dielektrische Schicht übertragen werden. Die nachgiebige dielektrische Schicht verformt sich als Reaktion auf die Kraft, wodurch sich die äußere dielektrische Schicht bezüglich der Oberfläche des Halbleitersubstrats bewegen kann.
  • Die äußere dielektrische Schicht kann einen mechanischen Schutz für die nachgiebige dielektrische Schicht und die Oberfläche des Halbleitersubstrats bieten. Wenn die Kraft auf die Oberfläche der äußeren dielektrischen Schicht gegenüber der nachgiebigen dielektrischen Schicht ausgeübt wird, verformt sich die äußere dielektrische Schicht in geringerem Umfang als die nachgiebige dielektrische Schicht, und sie dient dazu, die Kraft über eine relativ große Fläche der nachgiebigen dielektrischen Schicht zu verteilen.
  • Eine Ausführungsform eines Verfahrens zum Ausbilden der Halbleitervorrichtung umfasst das Ausbilden einer nachgiebigen dielektrischen Schicht über der Oberfläche des Halbleitersubstrats. Jede der zahlreichen Öffnungen der nachgiebigen dielektrischen Schicht gibt einen anderen I/O-Anschlussfleck frei. In jeder Öffnung der nachgiebigen dielektrischen Schicht ist ein nachgiebiger Körper so ausgebildet, dass jeder nachgiebige Körper elektrisch mit dem I/O-Anschlussfleck verbunden ist, den die zugehörige Öffnung zugänglich macht. Die äußere dielektrische Schicht ist über der nachgiebigen dielektrischen Schicht ausgebildet. Jede Öffnung der äußeren dielektrischen Schicht legt einen anderen nachgiebigen Körper frei. In jeder Öffnung der äußeren dielektrischen Schicht ist ein lötbares Leiterelement so ausgebildet, dass jedes lötbare Leiterelement elektrisch mit dem nachgiebigen Körper verbunden ist, den die zugehörige Öffnung freigibt. Einige weitere Ausführungsformen des Verfahrens zum Ausbilden der Halbleitervorrichtung werden beschrieben.
  • Eine Einrichtung wird beschrieben, die eine Komponente enthält (z. B. eine gedruckte Platine, ein Gehäusesubstrat usw.), die mit einer Halbleitervorrichtung verbunden wird (z. B. der oben beschriebenen Halbleitervorrichtung). Die Komponente enthält ein Substrat und zahlreiche Bond-Anschlussflecke, die auf einer Oberfläche des Substrats angeordnet sind, wobei die Bond-Anschlussflecke in einem ersten Muster angeordnet sind. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat und zahlreiche Anschlussflecke für die Eingabe bzw. Ausgabe (I/O), die auf einer Oberfläche eines Halbleitersubstrats angeordnet sind, wobei die I/O-Anschlussflecke in einem zweiten Muster angeordnet sind, und wobei das zweite Muster im Wesentlichen dem ersten Muster gleicht (z. B. spiegelbildlich ist).
  • Die Halbleitervorrichtung umfasst auch eine nachgiebige dielektrische Schicht, eine äußere dielektrische Schicht, und zahlreiche Kopien der elektrisch leitenden nachgiebigen Höcker, die beschrieben wurden. Die nachgiebige dielektrische Schicht ist zwischen der äußeren dielektrischen Schicht und der Oberfläche des Halbleitersubstrats angeordnet. Die äußere dielektrische Schicht und die nachgiebige dielektrische Schicht weisen beide zahlreiche Öffnungen (d. h. Löcher) auf, die sich durch sie hindurch erstrecken. Jeder nachgiebige Höcker erstreckt sich durch eine andere Öffnung in der nachgiebigen dielektrischen Schicht und der äußeren dielektrischen Schicht. In der Einrichtung sind die Bondflecken der Komponente benachbart zu den I/O-Anschlussflecken der Halbleitervorrichtung angeordnet und elektrisch damit verbunden.
  • Eine Ausführungsform eines Verfahrens zum Ausbilden der beschriebenen Einrichtung enthält das Bereitstellen der Komponente und der Halbleitervorrichtung. Auf den Bondflecken der Komponente werden Löthöcker erzeugt. Die I/O-Anschlussflecken der Halbleitervorrichtung werden mit den Löthöckern in Berührung gebracht, die auf den Bondflecken der Komponente ausgebildet sind. Das Substrat der Komponente und/oder das Halbleitersubstrat der Halbleitervorrichtung werden erwärmt, bis die Löthöcker schmelzen. Kühlt sich das Lot ab, so sind die I/O-Anschlussflecke der Halbleitervorrichtung mechanisch und elektrisch mit den Bondflecken der Komponente verbunden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Man versteht die Erfindung anhand der folgenden Beschreibung zusammen mit den beiliegenden Zeichnungen besser. In den Zeichnungen sind ähnliche Elemente mit den gleichen Bezugszeichen bezeichnet.
  • Es zeigt:
  • 1 eine perspektivische Ansicht eines Abschnitts einer Ausführungsform einer Halbleitervorrichtung, die umfasst: ein Halbleitersubstrat, eine nachgiebige dielektrische Schicht, eine äußere dielektrische Schicht und zahlreiche elektrisch leitende nachgiebige Verbindungshöcker (d. h. nachgiebige Höcker), die sich durch die Öffnungen (d. h. Löcher) in der nachgiebigen dielektrischen Schicht und der äußeren dielektrischen Schicht erstrecken;
  • 2A eine Querschnittsansicht eines Teils des Substrats in 1, wobei zahlreiche Anschlussflecke für die Eingabe bzw. Ausgabe (I/O) auf einer Oberseite des Substrats angeordnet sind;
  • 2B die Querschnittsansicht des Teils des Substrats in 2A, wobei die nachgiebige dielektrische Schicht in 1 über der Oberseite des Substrats ausgebildet ist und wobei die nachgiebige dielektrische Schicht zahlreiche Löcher aufweist, die sich durch sie hindurch erstrecken, und wobei jedes Loch eine Oberseite eines anderen I/O-Anschlussflecks freigibt;
  • 2C die Querschnittsansicht des Teils des Substrats in 2B, wobei die elektrisch leitenden nachgiebigen Körper in den Löchern der nachgiebigen dielektrischen Schicht ausgebildet sind;
  • 2D die Querschnittsansicht des Teils des Substrats 102 in 2C, wobei die äußere dielektrische Schicht in 1 über einer Oberseite der nachgiebigen dielektrischen Schicht ausgebildet ist, und wobei die äußere dielektrische Schicht zahlreiche Löcher aufweist, die sich durch sie hindurch erstrecken, und wobei jedes Loch eine Oberseite eines anderen nachgiebigen Körpers freilegt;
  • 2E die Querschnittsansicht des Teils des Substrats in 2D, wobei die elektrisch leitenden lötbaren Leiterelemente in den Löchern der äußeren dielektrischen Schicht ausgebildet sind;
  • 3A eine Querschnittsansicht des Teils des Substrats in 1, wobei die zahlreichen I/O-Anschlussflecke in 2A auf der Oberseite des Substrats ausgebildet sind;
  • 3B die Querschnittsansicht des Teils des Substrats in 3A, wobei elektrisch leitende Metallbeschichtungselemente über der Oberseite und den Seitenflächen der I/O-Anschlussflecke ausgebildet sind;
  • 3C die Querschnittsansicht des Teils des Substrats in 3B, wobei die nach giebige dielektrische Schicht in 1 über den leitenden Metallbeschichtungselementen und dem Abschnitt der Oberseite des Halbleitersubstrats ausgebildet ist, der die leitenden Metallbeschichtungselemente umgibt, und wobei die nachgiebige dielektrische Schicht zahlreiche Löcher aufweist, die sich durch sie hindurch erstrecken, und wobei jedes Loch eine Oberseite eines anderen leitenden Metallbeschichtungselements freigibt;
  • 3D die Querschnittsansicht des Teils des Substrats in 3C, wobei die elektrisch leitenden nachgiebigen Körper in 2C in den Löchern der nachgiebigen dielektrischen Schicht ausgebildet sind;
  • 3E die Querschnittsansicht des Teils des Substrats in 3D, wobei die äußere dielektrische Schicht in 1 über einer Oberseite der nachgiebigen dielektrischen Schicht ausgebildet ist, und die äußere dielektrische Schicht zahlreiche Löcher aufweist, die durch sie hindurch verlaufen, und jedes der Löcher eine Oberfläche eines anderen nachgiebigen Körpers freilegt;
  • 3F die Querschnittsansicht des Teils des Substrats in 3E, wobei die elektrisch leitenden lötbaren Leiterelemente in 2E in den Löchern der äußeren dielektrischen Schicht ausgebildet sind;
  • 4A eine Querschnittsansicht eines Teils des Substrats in 1, wobei die zahlreichen I/O-Anschlussflecke in 2A auf der Oberseite des Substrats ausgebildet sind;
  • 4B die Querschnittsansicht des Teils des Substrats in 4A, wobei die nachgiebige dielektrische Schicht in 2B über der Oberseite des Substrats ausgebildet ist, und die nachgiebige dielektrische Schicht zahlreiche Löcher aufweist, die durch sie hindurch verlaufen, und jedes der Löcher eine Oberfläche eines anderen I/O-Anschlussflecks freigibt;
  • 4C die Querschnittsansicht des Teils des Substrats in 4B, wobei die nachgiebigen Körper in 2C in den Löchern der nachgiebigen dielektrischen Schicht ausgebildet sind;
  • 4D die Querschnittsansicht des Teils des Substrats in 4C, wobei die elektrisch leitenden Metallbeschichtungselemente über den Oberseiten der nachgiebigen Körper ausgebildet sind;
  • 4E die Querschnittsansicht des Teils des Substrats in 4D, wobei die äußere dielektrische Schicht in 1 über einer Oberseite der nachgiebigen dielektrischen Schicht ausgebildet ist, und wobei die äußere dielektrische Schicht zahlreiche Löcher aufweist, die durch sie hindurch verlaufen, und jedes der Löcher eine Oberseite eines anderen leitenden Metallbeschichtungselements freilegt;
  • 4F die Querschnittsansicht des Teils des Substrats in 4E, wobei die lötbaren Leiterelemente in 2E in den Löchern der äußeren dielektrischen Schicht ausgebildet sind;
  • 5A eine Querschnittsansicht eines Teils des Substrats in 1, wobei die zahl reichen I/O-Anschlussflecke in 2A auf der Oberfläche des Substrats ausgebildet sind;
  • 5B die Querschnittsansicht des Teils des Substrats in 5A, wobei die leitenden Metallbeschichtungselemente in 3B auf der Oberfläche und den Seitenflächen der I/O-Anschlussflecke ausgebildet sind;
  • 5C die Querschnittsansicht des Teils des Substrats in 5B, wobei die nachgiebige dielektrische Schicht in 2B über der Oberfläche des Substrats ausgebildet ist, und wobei die nachgiebige dielektrische Schicht zahlreiche Löcher aufweist, die durch sie hindurch verlaufen, und jedes der Löcher eine Oberseite eines anderen leitenden Metallbeschichtungselements in 3B freilegt;
  • 5D die Querschnittsansicht des Teils des Substrats in 5C, wobei die nachgiebigen Körper in 2C in den Löchern der nachgiebigen dielektrischen Schicht ausgebildet sind;
  • 5E die Querschnittsansicht des Teils des Substrats in 5D, wobei die elektrisch leitenden Metallbeschichtungselemente in 4D über den Oberseiten der nachgiebigen Körper ausgebildet sind;
  • 5F die Querschnittsansicht des Teils des Substrats in 5E, wobei die äußere dielektrische Schicht in 1 über einer Oberfläche der nachgiebigen dielektrischen Schicht ausgebildet ist, und die äußere dielektrische Schicht zahlreiche Löcher aufweist, die durch sie hindurch verlaufen, und jedes der Löcher eine Oberseite eines anderen leitenden Metallbeschichtungselements in 4D freigibt;
  • 5G die Querschnittsansicht des Teils des Substrats in 5F, wobei die lötbaren Leiterelemente in 2E in den Löchern der äußeren dielektrischen Schicht ausgebildet sind;
  • 6A eine Querschnittsansicht eines Teils einer ersten Einrichtung, wobei die erste Einrichtung ein Substrat und zahlreiche Bondflecke umfasst, die auf einer Oberfläche des Substrats angeordnet sind;
  • 6B die Querschnittsansicht des Teils der ersten Einrichtung in 6A, wobei auf den Oberseiten der Bondflecke Lötüberzugsschichten ausgebildet sind;
  • 6C eine Querschnittsansicht eines Teils einer Ausführungsform der Halbleitervorrichtung in 1 und des Teils der ersten Einrichtung in 6B, wobei der Teil der Halbleitervorrichtung invertiert und über dem Teil der ersten Einrichtung angeordnet ist, und ein Verbindungsvorgang erfolgt, durch den die Halbleitervorrichtung mit der ersten Einrichtung verbunden wird; und
  • 6D eine Querschnittsansicht der Teile der Halbleitervorrichtung und der ersten Einrichtung in 6B nach dem Verbindungsvorgang in 6C, wobei die Teile der Halbleitervorrichtung und der ersten Einrichtung verbunden sind und eine zweite Einrichtung bilden.
  • An der Erfindung können verschiedene Abwandlungen vorgenommen werden, und sie kann in anderen Formen ausgeführt werden. Besondere Ausführungsformen der Erfindung sind beispielhaft in den Zeichnungen dargestellt und werden ausführlich beschrieben. Man beachte, dass die Beschreibung besonderer Ausführungsformen nicht dazu dienen soll, die Erfindung auf die besonderen offenbarten Formen einzuschränken, sondern dass die Erfindung im Gegenteil alle Abwandlungen, gleichwertigen Formen und Alternativen abdeckt, die in den Bereich der Erfindung fallen, der in den beigefügten Ansprüchen bestimmt ist.
  • AUSFÜHRLICHE BESCHREIBUNG BESTIMMTER AUSFÜHRUNGSFORMEN
  • Es werden nun erläuternde Ausführungsformen der Erfindung beschrieben. Da eine klare Darstellung beabsichtigt ist, werden nicht alle Merkmale einer tatsächlichen Implementierung in diesem Patent beschrieben. Es ist jedoch einsichtig, dass bei der Entwicklung irgendeiner derartigen realen Ausführungsform zahlreiche von der Implementierung abhängige Entscheidungen getroffen werden müssen, um die besonderen Ziele der Entwickler zu erreichen, beispielsweise die Anpassung an systembezogene und vermarktungsbezogene Einschränkungen, die sich je nach Implementierung unterscheiden. Zudem ist verständlich, dass eine solche Entwicklungsanstrengung kompliziert und zeitaufwendig sein kann, für Fachleute, die im Besitz dieser Offenbarung sind, jedoch eine Routineaufgabe darstellt.
  • 1 zeigt eine perspektivische Ansicht eines Teils einer Ausführungsform einer Halbleitervorrichtung 100, die umfasst: ein Halbleitersubstrat 102, eine nachgiebige dielektrische Schicht 106, eine äußere dielektrische Schicht 108 und zahlreich elektrisch leitende nachgiebige Höcker 104, die sich durch Öffnungen in der nachgiebigen dielektrischen Schicht 106 und der äußeren dielektrischen Schicht 108 erstrecken. Im Weiteren wird beschrieben, dass jeder nachgiebige Höcker 104 über einem anderen I/O-Anschlussfleck von zahlreichen I/O-Anschlussflecken (in 1 nicht dargestellt) der Halbleitervorrichtung 100 ausgebildet ist. Die I/O-Anschlussflecke sind auf einer Oberseite 102A des Substrats 102 angeordnet und verbinden Leitungen der Halbleitervorrichtung 100 für Energie und/oder Signale. Die I/O-Anschlussflecke sind für die Verbindung zu Schaltungen außerhalb der Halbleitervorrichtung 100 gedacht, und die nachgiebigen Höcker 104 bilden elektrische Anschlüsse der Halbleitervorrichtung 100.
  • Die nachgiebige dielektrische Schicht 106, siehe 1, ist über der Oberseite 102A des Substrats 102 angeordnet. Die äußere dielektrische Schicht 108 ist über der nachgiebigen dielektrischen Schicht 106 derart angeordnet, dass die nachgiebige dielektrische Schicht 106 zwischen der äußeren dielektrischen Schicht 108 und der Oberseite 102A des Substrats 102 liegt. Zusammen bilden die nachgiebige dielektrische Schicht 106 und die äußere dielektrische Schicht 108 eine flexible Passivierungsschicht, d. h. eine Versiegelungsschicht zum Schutz der Oberseite 102A des Substrats 102 gegen Feuchtigkeit und Verschmutzung.
  • In der Ausführungsform in 1 verlaufen die nachgiebigen Höcker 104 durch Öffnungen in der nachgiebigen dielektrischen Schicht 106 und durch entsprechende Öffnungen in der äußeren dielektrischen Schicht 108, und zwar so, dass die Oberseiten 104A der nachgiebigen Höcker 104 durch die Oberseite 108A der äußeren dielektrischen Schicht 108 ragen. Dient die Oberseite 102A des Substrats 102 als Höhenbezugsfläche, so erheben sich die Oberseiten 104A der nachgiebigen Höcker 104 über die Oberseite 108A.
  • Während der Herstellung kann das Halbleitersubstrat 102 einen Teil eines sehr viel größeren Halbleiterwafers bilden. Die nachgiebigen Höcker 104 können während der Herstellung auf dem Halbleitersubstrat 102 ausgebildet werden, und zwar bevor das Halbleitersubstrat 102 von dem größeren Halbleiterwafer getrennt wird.
  • Das Halbleitersubstrat 102 kann zahlreiche aktive und/oder passive elektrische Vorrichtungen enthalten, die darauf und/oder darin ausgebildet sind. Die zahlreichen elektrischen Vorrichtungen können miteinander verbunden sein, so dass sie einen oder mehrere elektrische Schaltkreise bilden. In diesem Fall kann man das Halbleitersubstrat 102 als Plättchen einer integrierten Schaltung betrachten, und die Halbleitervorrichtung 100 in 1 als Gehäuse in Chipgröße (CSP).
  • Es sei erwähnt, dass die I/O-Anschlussflecke, die zugehörigen nachgiebigen Höcker 104, die nachgiebige dielektrische Schicht 106 und die äußere dielektrische Schicht 108 auf mehr als einer Oberfläche des Halbleitersubstrats 102 vorhanden sein und sich darüber erstrecken können.
  • Im Weiteren wird beschrieben, dass jeder nachgiebige Höcker 104 einen elektrisch leitenden nachgiebigen Körper enthält sowie ein elektrisch leitendes lötbares Leiterelement. Der nachgiebige Körper eines jeden nachgiebigen Höckers 104 ist über einem I/O-Anschlussfleck der Halbleitervorrichtung 100 ausgebildet, und das lötbare Leiterelement ist über dem nachgiebigen Körper ausgebildet. Der nachgiebige Körper eines jeden nachgiebigen Höckers 104 ist somit zwischen dem I/O-Anschlussfleck der Halbleitervorrichtung 100 und dem zugehörigen lötbaren Leiterelement angeordnet und verbindet den I/O-Anschlussfleck elektrisch mit dem zugehörigen lötbaren Leiterelement.
  • Die lötbaren Leiterelemente der nachgiebigen Höcker 104 sind dafür gedacht, die zugehörigen Bondflecke eines Elements (z. B. einer gedruckten Platine, das Substrat eines Vorrichtungsgehäuses, das Plättchen einer integrierten Schaltung usw.) zu berühren, mit dem die Halbleitervorrichtung 100 zu verbinden ist (d. h., an dem sie befestigt oder montiert werden soll). Im Folgenden wird das Element, mit dem die Halbleitervorrichtung 100 zu verbinden ist, als "das verbundenen Element" bezeichnet. Generell sind die lötbaren Leiterelemente "mit Lot benetzbar". D. h., dass geschmolzenes Lot, das die freiliegenden Oberflächen der lötbaren Leiterelemente berührt, an diesen Oberflächen haftet, und man damit Lot dazu verwenden kann, die lötbaren Leiterelemente elektrisch und mechanisch mit den zugehörigen Bondflecken des verbundenen Elements zu koppeln. Man kann einen Fließlötvorgang dazu verwenden, die lötbaren Leiterelemente der nachgiebigen Höcker 104 mit den zugehörigen Bondflecken des verbundenen Elements über ein Lot nahezu gleichzeitig zu verbinden.
  • Hauptsächlich wegen der Anwesenheit der nachgiebigen Körper können sich die nachgiebigen Höcker 104 elastisch verformen, wenn Kräfte auf sie einwirken, die zwischen den lötbaren Leiterelementen und dem Substrat 102 ausgeübt werden. Derartige Kräfte können absichtlich zwischen der Halbleitervorrichtung 100 und einem Element erzeugt werden, an das die Halbleitervorrichtung 100 angeschlossen wird, und zwar während der Verbindung des lötbaren Leiterelements mit den zugehörigen Bondflecken des verbundenen Elements, wenn versucht wird, Spalte zu verkleinern oder zu beseitigen, die zwischen einigen der lötbaren Leiterelemente und den zugehörigen Bondflecken des verbundenen Elements auftreten. Derartige Spalte entstehen in der Regel durch Höhenunterschiede der lötbaren Leiterelemente, Unebenheiten der Oberflächen des Substrats 102 und/oder des verbundenen Elements und ähnliche Ursachen.
  • Derartige Kräfte werden vermutlich auch dann erzeugt, wenn der Wärmeausdehnungskoeffizient (CTE) der Halbleitervorrichtung 100 nicht mit dem Wärmeausdehnungskoeffizienten des verbundenen Elements übereinstimmt. Beispielsweise werden im Zuge eines Fließlötvorgangs, der zum Koppeln der lötbaren Leiterelemente mit den zugehörigen Bondflecken des verbundenen Elements dient, derartige Kräfte vermutlich aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten der Halbleitervorrichtung 100 und des verbundenen Elements erzeugt. Nach dem Koppeln der lötbaren Leiterelemente mit den zugehörigen Bondflecken des verbundenen Elements werden derartige Kräfte vermutlich während der thermischen Zyklen aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten der Halbleitervorrichtung 100 und des verbundenen Elements erzeugt.
  • Die Fähigkeit der nachgiebigen Höcker 104, sich unter solchen Kräften elastisch zu verformen, erlaubt es den nachgiebigen Höckern 104, diesen Kräften ohne die Ermüdungen und Ausfälle zu widerstehen, die für Verbindungen von Lötüberzugsschichten charakteristisch sind. Die nachgiebigen Körper bilden mechanisch flexible und elektrisch leitende Pfade zwischen den lötbaren Leiterelementen und den zugehörigen I/O-Anschlussflecken der Halbleitervorrichtung 100. Dadurch darf man erwarten, dass die Zuverlässigkeit der Verbindungen, die zwischen der Halbleitervorrichtung 100 und dem verbundenen Element mit Hilfe der nachgiebigen Höcker 104 ausgebildet werden, höher ist als die Zuverlässigkeit der Lötüberzugsschicht-Verbindungen.
  • Mit Hilfe von 2A–2E wird nun eine Ausführungsform eines Verfahrens zum Herstellen der Halbleitervorrichtung 100 in 1 beschrieben. 2A zeigt eine Querschnittsansicht eines Teils des Substrats 102 in 1, wobei zahlreiche I/O-Anschlussflecke 200 auf der Oberseite 102A des Substrats 102 ausgebildet sind. Man kann die I/O-Anschlussflecke 200 beispielsweise durch das Strukturieren einer Schicht aus Metall (z. B. Aluminium oder Kupfer) ausbilden, die auf der Oberseite 102A des Substrats 102 erzeugt wird. Jeder I/O-Anschlussfleck 200 weist zwei Hauptflächen auf, nämlich eine Unterseite 200B, die die Oberseite 102A des Substrats 102 berührt, und eine Oberseite 200A, die der Unterseite 200B gegenüberliegt.
  • 2B zeigt die Querschnittsansicht des Teils des Substrats 102 in 2A, wobei die nachgiebige dielektrische Schicht 106 (siehe 1) auf der Oberseite 102A des Halbleitersubstrats 102 ausgebildet ist. Die nachgiebige dielektrische Schicht 106 ist im Wesentlichen eine Lage aus nachgiebigem dielektrischem Material, das eine Oberseite 106A und eine gegenüberliegende Unterseite 106B hat. In der Ausführungsform in 2B steht die Unterseite 106B der nachgiebigen dielektrischen Schicht 106 in direktem und im Wesentlichen durchgängigem Kontakt mit der Oberseite 102A des Halbleitersubstrats 102.
  • Das nachgiebige dielektrische Material, das zum Ausbilden der nachgiebigen dielektrischen Schicht 106 dient, kann ein Material auf Polymerbasis sein. Zu derartigen Materialien auf Polymerbasis gehören Thermoplaste, warm aushärtende Kunststoffe und Harze im B-Zustand. Gängige Arten geeigneter Polymermaterialien umfassen Epoxid, Silicon, Polyimide und Acrylpolymere und Copolymere. Bei diesen Polymermaterialien kann nach dem Aufbringen ein Aushärten des Materials erforderlich sein, damit es bei Zimmertemperatur eine gewünschte Gestalt und Form annimmt.
  • Die nachgiebige dielektrische Schicht 106 kann man mit irgendeinem von mehreren bekannten Verfahren herstellen; hierzu gehören Siebdruck, Schablonendruck, Tintenstrahl druck, Bogenübertragung von vorgebildeten Filmen und Beschichtung (z. B. Schleuderbeschichtung). Die nachgiebige dielektrische Schicht 106 kann eine Schicht aus einem einzigen nachgiebigen dielektrischen Material sein, oder es kann sich um mehrere Schichten aus unterschiedlichen dielektrischen Materialien handeln, die nachgiebig sind.
  • In 2B sind zahlreiche Löcher 210 in der nachgiebigen dielektrischen Schicht 106 über den I/O-Anschlussflecken 200 ausgebildet, damit die Oberseiten 200A der I/O-Anschlussflecke 200 frei zugänglich sind. Jedes der Löcher 210 erstreckt sich zwischen der Oberseite 106A der nachgiebigen dielektrischen Schicht 106 und der Unterseite 106B (d. h., zwischen der Oberseite 106A der nachgiebigen dielektrischen Schicht 106 und der Oberseite 200A eines zugeordneten I/O-Anschlussflecks 200). Die Löcher 210 kann man mit bekannten photolithographischen Verfahren in einer durchgehenden Lage aus nachgiebigem dielektrischem Material herstellen.
  • In der Ausführungsform in 2B sind die Seitenwände 210A der Löcher 210 innerhalb der Außenränder der zugehörigen I/O-Anschlussflecke 200 enthalten, die durch die Seitenflächen 200C der entsprechenden I/O-Anschlussflecke 200 bestimmt sind. Ferner sind die Seitenwände 210A der Löcher 210 im Wesentlichen vertikal, so dass die Abmessungen der Öffnungen in der Oberseite 106A und der Unterseite 106B der nachgiebigen dielektrischen Schicht 106 den Löchern 210 entsprechen, die im Wesentlichen die gleichen Abmessungen haben. In anderen Ausführungsformen brauchen die Seitenwände 210A der Löcher 210 nicht im Wesentlichen vertikal zu sein, und sie müssen nicht innerhalb der Außenränder der zugehörigen I/O-Anschlussflecke 200 enthalten sein.
  • Hinsichtlich der elektrischen Eigenschaften der nachgiebigen dielektrischen Schicht 106 sollte der spezifische Volumenwiderstand der nachgiebigen dielektrischen Schicht 106 größer oder gleich ungefähr 1,0 × 1010 Ohm-cm sein. In einer Ausführungsform kann der spezifische Volumenwiderstand der nachgiebigen dielektrischen Schicht 106 größer oder gleich ungefähr 1,0 × 1015 Ohm-cm sein.
  • Hinsichtlich der mechanischen Eigenschaften der nachgiebigen dielektrischen Schicht 106 ist der Elastizitätsmodul eines Materials das Verhältnis einer in einer Richtung verlaufenden inneren Spannung im Material zu einer darauf ausgeübten Anfangsverformung. Liegt die Höhe einer auf das Material ausgeübten Kraft unter einem Grenzwert, so ist die Verformung im Material, die durch die ausgeübte Kraft entsteht, im Wesentlichen proportional zu der ausgeübten Spannung. Man sagt, das Material zeigt eine "Hooksche" oder ideale Elastizität. In einer Ausführungsform kann der Elastizitätsmodul der nachgiebigen dielektri schen Schicht 106 weniger oder gleich ungefähr 8000 MPa betragen, und er kann weniger oder gleich ungefähr 1000 MPa betragen.
  • 2C zeigt die Querschnittsansicht des Teils des Substrats 102 in 2B, wobei die elektrisch leitenden nachgiebigen Körper 220 in den Löchern 210 ausgebildet sind. Jeder der nachgiebigen Körper 220 besitzt eine Oberseite 220A und eine gegenüberliegende Unterseite 220B. In der Ausführungsform in 2C füllen die nachgiebigen Körper 220 im Wesentlichen die zugehörigen Löcher 210. Die Unterseiten 220B der nachgiebigen Körper 220 berühren die Oberseiten 200A der zugehörigen I/O-Anschlussflecke 200 direkt. Die Oberseiten 220A der nachgiebigen Körper 220 sind im Wesentlichen auf gleicher Höhe (d. h. bündig) mit der Oberseite 106A der nachgiebigen dielektrischen Schicht 106. Es sei darauf hingewiesen, dass in anderen Ausführungsformen die Oberseiten 220A der nachgiebigen Körper 220 über oder unter der Oberseite 106A der nachgiebigen dielektrischen Schicht 106 liegen können.
  • Jeder der nachgiebigen Körper 220 ist innerhalb eines zugehörigen Lochs 210 ausgebildet und innerhalb dieses zugehörigen Lochs 210 enthalten. Wie beschrieben liegen die Seitenwände 210A der Löcher 210 innerhalb der Außenränder der entsprechenden I/O-Anschlussflecke 200. (Siehe 2B.) Dementsprechend ist jeder der nachgiebigen Körper 220 innerhalb eines Außenrands des zugehörigen I/O-Anschlussflecks 200 derart enthalten, dass die nachgiebigen Körper 220 keinen Teil der Oberseite 102A des Substrats 102 berühren, das die leitenden Metallbeschichtungselemente 300 umgibt. In anderen Ausführungsformen müssen die Seitenwände 210A der Löcher 210 nicht innerhalb der Außenränder der entsprechenden I/O-Anschlussflecke 200 enthalten sein, und die nachgiebigen Körper 220 dürfen einen Teil der Oberseite 102A des Substrats 102 berühren, das die leitenden Metallbeschichtungselemente 300 umgibt.
  • Die nachgiebigen Körper 220 können aus einem oder mehreren Materialien auf Polymerbasis hergestellt werden, die elektrisch leiten. Zu diesen Materialien gehören Thermoplaste, warm aushärtende Kunststoffe und Harze im B-Zustand. Gängige Arten geeigneter Polymermaterialien umfassen Epoxid, Silicon, Polyimide und Acrylpolymere und Copolymere. Bei diesen Polymermaterialien kann nach dem Aufbringen ein Aushärten des Materials erforderlich sein, damit es bei Zimmertemperatur eine gewünschte Gestalt und Form annimmt.
  • Eine geeignete elektrische Leitfähigkeit der nachgiebigen Körper 220 kann man dadurch erzielen, dass man ein oder mehrere metallische Füllmaterialien aufnimmt, beispiels weise Silber, Gold, Palladium und Legierungen aus diesen Metallen. Eigenleitende Polymerzusammensetzungen sind ebenfalls bekannt, und man kann sie zum Ausbilden der nachgiebigen Körper 220 verwenden. Im Handel erhältliche Füllmaterialprodukte umfassen Füllpartikel mit unterschiedlichen Größen und Formen. Derartige käufliche Füllmaterialien können geeignet sein.
  • Die nachgiebigen Körper 220 kann man mit irgendeinem von mehreren bekannten Verfahren herstellen; hierzu gehören Siebdruck, Schablonendruck, Tintenstrahldruck, Bogenübertragung von vorgebildeten Körpern, und Beschichtung (z. B. Schleuderbeschichtung) gefolgt von Photobilderzeugung oder Photobilderzeugung mit Mehrschichttechniken. Hinsichtlich der elektrischen Eigenschaften der nachgiebigen Körper 220 sollte der erzielte spezifische Volumenwiderstand der nachgiebigen Körper 220 kleiner oder gleich ungefähr 0,001 Ohm-cm sein. In einer Ausführungsform kann der erzielte spezifische Volumenwiderstand der nachgiebigen Körper 220 kleiner oder gleich ungefähr 0,0001 Ohm-cm sein. Hinsichtlich der Untergrenze für den spezifischen Volumenwiderstand sind elektrisch leitende und mit Partikeln gefüllte Zusammensetzungen erreichbar, die spezifische Volumenwiderstände von 0,00005 Ohm-cm aufweisen. Massives metallisches Silber (Reinheit 99,78%) weist einen spezifischen Volumenwiderstand von 0,0000016 Ohm-cm auf; dies kann man als die praktisch erzielbare Untergrenze des spezifischen Volumenwiderstands ansehen.
  • Hinsichtlich der mechanischen Eigenschaften der nachgiebigen Körper 220 kann der Elastizitätsmodul der nachgiebigen Körper 220 ungefähr weniger oder gleich 8000 MPa betragen, und er kann ungefähr weniger oder gleich 1000 MPa betragen. Die nachgiebigen Körper 220 weisen auch geeignete Werte für die Längung und Komprimierbarkeit auf. Die Längung ist definiert als der Längenzuwachs einer Probe unter Spannung, die üblicherweise in Prozent der ursprünglichen Länge ausgedrückt wird. Die Komprimierbarkeit ist als Dickenabnahme einer Probe unter Kompression definiert, die üblicherweise in Prozent der ursprünglichen Dicke angegeben wird.
  • 2D zeigt die Querschnittsansicht des Teils des Substrats 102 in 2C, wobei die äußere dielektrische Schicht 108 (siehe 1) über der Oberseite 106A der nachgiebigen dielektrischen Schicht 106 ausgebildet ist. Die äußere dielektrische Schicht 108 ist im Wesentlichen eine Lage aus dielektrischem Material, das die Oberseite 108A hat, die in 1 dargestellt und oben beschrieben ist, und eine gegenüberliegende Unterseite 108B. In der Ausführungsform in 2D steht die Unterseite 108B der äußeren dielektrischen Schicht 108 in direktem und im Wesentlichen durchgehenden Kontakt mit der Oberseite 106A der nachgiebigen dielektrischen Schicht 106. Die äußere Schicht 108 kann eine Schicht aus ei nem einzigen dielektrischen Material sein, oder es kann sich um mehrere Schichten aus unterschiedlichen dielektrischen Materialien handeln.
  • Das dielektrische Material zum Ausbilden der äußeren dielektrischen Schicht 108 kann ein Material auf Polymerbasis sein. Zu diesen Materialien auf Polymerbasis gehören Thermoplaste, warm aushärtende Kunststoffe und Harze im B-Zustand. Gängige Arten geeigneter Polymermaterialien umfassen Epoxid, Silicon, Polyimide und Acrylpolymere und Copolymere. Bei diesen Polymermaterialien kann nach dem Aufbringen ein Aushärten des Materials erforderlich sein, damit es bei Zimmertemperatur eine gewünschte Gestalt und Form annimmt.
  • Ist die äußere dielektrische Schicht 108 ein Material auf Polymerbasis, so kann man die äußere dielektrische Schicht 108 mit irgendeinem von mehreren bekannten Verfahren herstellen; hierzu gehören Siebdruck, Schablonendruck, Tintenstrahldruck, Bogenübertragung von vorgebildeten Filmen und Beschichtung (z. B. Schleuderbeschichtung).
  • Die äußere dielektrische Schicht 108 kann auch ein anorganisches Material sein, beispielsweise Siliciumdioxid (SiO2) oder Siliciumnitrid (Si3N4). Derartige anorganische dielektrische Materialien kann man auf der nachgiebigen dielektrischen Schicht 106 abscheiden (z. B. über chemische Dampfabscheidung oder CVD).
  • Hinsichtlich der mechanischen Eigenschaften der äußeren dielektrischen Schicht 108 ist die äußere dielektrische Schicht 108 bevorzugt mechanisch "steifer" als die nachgiebige dielektrische Schicht 106, so dass, wenn eine Kraft auf die Oberseite 108A der äußeren dielektrischen Schicht 108 ausgeübt wird, sich die äußere dielektrische Schicht 108 in geringerem Umfang verformt als die nachgiebige dielektrische Schicht 106 und dazu dient, die ausgeübte Kraft über eine relativ große Fläche der nachgiebigen dielektrischen Schicht 106 zu verteilen. Der Elastizitätsmodul der äußeren dielektrischen Schicht 108 kann beispielsweise größer oder ungefähr gleich dem Doppelten des Elastizitätsmoduls der nachgiebigen dielektrischen Schicht 106 sein.
  • In 2D sind zahlreiche Löcher 230 in der äußeren dielektrischen Schicht 108 über den nachgiebigen Körpern 220 ausgebildet, damit die Oberseiten 220A der nachgiebigen Körper 220 freiliegen. Jedes der Löcher 230 verläuft zwischen der Oberseite 108A der äußeren dielektrischen Schicht 108 und der Unterseite 108B. Die Löcher 230 kann man in einer durchgehenden Lage aus dielektrischem Material mit bekannten photolitographischen Verfahren erzeugen.
  • In der Ausführungsform in 2D sind die Seitenwände 230A der Löcher 230 innerhalb der Außenränder der entsprechenden I/O-Anschlussflecke 200 enthalten, die durch die Seitenflächen 200C der entsprechenden I/O-Anschlussflecke 200 bestimmt sind. (Siehe 2B.) Ferner sind die Seitenwände 230A der Löcher 230 im Wesentlichen vertikal, so dass die Abmessungen der Öffnungen in der Oberseite 108A und der Unterseite 108B der äußeren dielektrischen Schicht 108 den Löchern 230 entsprechen, die im Wesentlichen die gleichen Abmessungen haben. In anderen Ausführungsformen brauchen die Seitenwände 230A der Löcher 230 nicht im Wesentlichen vertikal zu sein, und sie müssen nicht innerhalb der Außenränder der zugehörigen I/O-Anschlussflecke 200 enthalten sein.
  • 2E zeigt die Querschnittsansicht des Teils des Substrats 102 in 2D, wobei die elektrisch leitenden lötbaren Leiterelemente 240 in den Löchern 230 ausgebildet sind. Jedes der lötbaren Leiterelemente 240 weist eine Oberseite 240A und eine gegenüberliegende Unterseite 240B auf. In der Ausführungsform in 2E füllen die lötbaren Leiterelemente 240 die entsprechenden Löcher 230 im Wesentlichen aus. Die Unterseiten 240B der lötbaren Leiterelemente 240 stehen in direktem Kontakt mit den Oberseiten 220A der zugehörigen nachgiebigen Körper 220, und die Oberseiten 240A der lötbaren Leiterelemente 240 erstrecken sich über die Oberseite 108A der äußeren dielektrischen Schicht 108. Man beachte, dass in anderen Ausführungsformen die Oberseiten 240A der lötbaren Leiterelemente 240 mit der Oberseite 108A der äußeren dielektrischen Schicht 108 bündig sein oder darunter liegen können.
  • Ausgebildet innerhalb eines zugehörigen Lochs 230 ist jedes der lötbaren Leiterelemente 240 innerhalb des zugehörigen Lochs 230 enthalten. In den Ausführungsformen in 2D–2E sind die Seitenwände 230A der Löcher 230 innerhalb der Außenränder der entsprechenden I/O-Anschlussflecke 200 enthalten, die durch die Seitenflächen 200C der entsprechenden I/O-Anschlussflecke 200 bestimmt sind. (Siehe 2B.) Dementsprechend ist jedes der lötbaren Leiterelemente 240 innerhalb eines Außenrands des entsprechenden I/O-Anschlussflecks 200 enthalten.
  • Die lötbaren Leiterelemente 240 sind wie beschrieben "mit Lot benetzbar". D. h., dass geschmolzenes Lot, das die freiliegenden Oberflächen der lötbaren Leiterelemente 240 berührt, an diesen Oberflächen haftet, und man damit Lot dazu verwenden kann, die lötbaren Leiterelemente 240 elektrisch und mechanisch mit den zugehörigen Bondflecken (nicht dargestellt) eines Elements zu koppeln, mit dem die Halbleitervorrichtung 100 (1) zu verbinden ist.
  • Die lötbaren Leiterelemente 240 können beispielsweise eine Legierung sein, die zwei oder mehr der folgenden Metalle enthält: Blei, Zinn, Kadmium, Indium, Wismut und Gallium. Man kann beispielsweise die lötbaren Leiterelemente 240 aus einer Legierung herstellen, die ungefähr 95 Gewichtsprozent Blei und ungefähr 5 Gewichtsprozent Zinn enthält (d. h. 5/95 Gewichtsprozent Zinn/Blei-Lot). Sind die lötbaren Leiterelemente 240 eine Legierung, so umfassen geeignete Verfahren zum Ausbilden der lötbaren Leiterelemente 240 Schablonendruck, Tintenstrahldruck und Übertragungstechniken. Wahlweise kann man die lötbaren Leiterelemente 240 aus einem Material herstellen, das im Wesentlichen ein einziges Metall enthält, beispielsweise Kupfer, Silber, Platin, Palladium, Nickel oder Gold. Ferner kann man die lötbaren Leiterelemente 240 im Wesentlichen aus einer Legierung der folgenden Metalle herstellen: Kupfer, Silber, Platin, Palladium, Nickel oder Gold. Sind die lötbaren Leiterelemente 240 aus einem einzigen Metall oder einer Legierung hergestellt, so kann man das zum Ausbilden der lötbaren Leiterelemente 240 verwendete Material galvanisch abscheiden (mit Elektroden oder autokatalytisch).
  • Man kann eine zureichende Menge Material progressiv in den Löchern 230 aufbauen, damit man die gewünschten Höhen der lötbaren Leiterelemente 240 erzielt. Werden beispielsweise die lötbaren Leiterelemente 240 galvanisch ausgebildet, so kann man den Galvanisiervorgang über eine Zeitspanne ausführen, die ausreicht, dass genügend Material in den Löchern 230 aufgebaut wird, damit man die gewünschten Höhen der lötbaren Leiterelemente 240 erzielt.
  • Beispielsweise können in einem Galvanisiervorgang, der dem Ausbilden der lötbaren Leiterelemente 240 dient, die nachgiebigen Körper 220 als Elektrodenanschlüsse dienen. Fließt ein angelegter elektrischer Strom durch die nachgiebigen Körper 220 und eine Elektrolytlösung, die Metallionen enthält, so werden die Metallionen aus der Elektrolytlösung auf den Oberseiten 220A der nachgiebigen Körper 220 abgeschieden. Da die äußere dielektrische Schicht 108 nicht leitet, werden auf den Oberflächen der dielektrischen Schicht 108, die der Elektrolytlösung ausgesetzt sind, keine Metallionen abgeschieden. Die erzielten Höhen der lötbaren Leiterelemente 240 hängen von der Zeit ab, die der Galvanisiervorgang andauert. Man kann erreichen, dass sich die Oberseiten 240A der entstehenden lötbaren Leiterelemente 240 über die Oberseite 108A der äußeren dielektrischen Schicht 108 erstrecken, indem man den Galvanisiervorgang fortsetzt, nachdem die Höhen der lötbaren Leiterelemente 240 die Dicke der äußeren dielektrischen Schicht 108 überschritten haben.
  • Wahlweise kann man die lötbaren Leiterelemente 240 mit Hilfe eines Sputterabschei devorgangs ausbilden. Eine Maskenschicht mit Öffnungen (d. h. Löchern), die sich durch sie hindurch erstrecken, kann auf der Oberseite 108A der äußeren dielektrischen Schicht 108 ausgebildet werden. Jedes Loch entspricht einem unterschiedlichen Loch 230 in der äußeren dielektrischen Schicht 108 und gibt die Oberseite 220A eines anderen nachgiebigen Körpers 220 frei. Von der Seite der Maskenschicht, die der äußeren dielektrischen Schicht 108 gegenüberliegt, wird daraufhin Metall gesputtert. Das gesputterte Metall bewegt sich durch die Löcher in der Maskenschicht und die entsprechenden Löcher 230 in der äußeren dielektrischen Schicht 108 und wird auf den Oberseiten 220A der nachgiebigen Körper 220 abgeschieden. Die Maskenschicht verhindert, dass gesputtertes Metall auf der Oberseite 108A der äußeren dielektrischen Schicht 108 abgeschieden wird. Die erzielbaren Höhen der lötbaren Leiterelemente 240 hängen von der Zeit ab, die der Sputtervorgang andauert. Man kann erreichen, dass sich die Oberseiten 240A der entstehenden lötbaren Leiterelemente 240 über die Oberseite 108A der äußeren dielektrischen Schicht 108 erstrecken, indem man den Sputtervorgang fortsetzt, nachdem die Höhen der lötbaren Leiterelemente 240 die Dicke der äußeren dielektrischen Schicht 108 überschritten haben. Nach dem Abschluss des Sputtervorgangs kann man die Maskenschicht entfernen.
  • Bei einem Tintenstrahl-Druckvorgang, der dem Ausbilden der lötbaren Leiterelemente 240 dient, kann man eine Paste verwenden, die metallische oder nichtmetallische Komponenten enthält (z. B. eine Lötpaste). Man kann die Paste durch zahlreiche Nadeln pressen, die jeweils einem unterschiedlichen Loch 230 in der äußeren dielektrischen Schicht 108 zugeordnet sind und darauf zielen. Kleine Mengen (d. h. "Punkte") der Paste, die durch jede der Nadeln gedrückt wird, können auf der Oberseite 220A eines nachgiebigen Körpers 220 abgeschieden werden. Nach dem Abscheiden eines oder mehrerer Pastenpunkte auf den Oberseiten 220A der nachgiebigen Körper 220 kann man die Halbleitervorrichtung 100 erhitzen, damit die nichtmetallischen Anteile der Pastenpunkte ausgetrieben werden und die Pastenpunkte zu einer zusammenhängen Metallschicht zusammenfließen. Die beschriebene Folge des Abscheidens eines oder mehrerer Pastenpunkte und des Erhitzens der Halbleitervorrichtung 100 kann man fortsetzen, bis die gewünschten Höhen der lötbaren Leiterelemente 240 erzielt sind. Sollten die gewünschten Höhen der lötbaren Leiterelemente 240 die Dicke der äußeren dielektrischen Schicht 108 überschreiten, so hält die Oberflächenspannung der geschmolzenen metallischen Komponenten die Abschnitte der lötbaren Leiterelemente 240, die über die Oberseite 108A der äußeren dielektrischen Schicht 108 hinausragen, im Wesentlichen innerhalb einer Grenze, die durch die Seitenwände 230A der Löcher 230 in der äußeren dielektrischen Schicht 108 bestimmt ist.
  • Bei einem Schablonendruckvorgang zum Ausbilden der lötbaren Leiterelemente 240 kann man die lötbaren Leiterelemente 240 simultan durch Schablonendruck erzeugen. Die gewünschten Höhen der lötbaren Leiterelemente 240 kann man in einem einzigen Schablonendruckvorgang erzielen. Wahlweise kann man mehrere Schablonendruckvorgänge nacheinander ausführen, wobei die lötbaren Leiterelemente 240 durch Schichtung ausgebildet werden. Wird eine Schichtung verwendet, so sind die gewünschten Höhen der lötbaren Leiterelemente 240 die Summen der Höhen der einzelnen Schablonendruckschichten.
  • Die in 2E dargestellten Strukturen sind eine Ausführungsform der nachgiebigen Höcker 104 in 1. Übt ein Körper eine Kraft zwischen der Oberseite 240A eines oder mehrerer lötbarer Leiterelemente 240 und dem Substrat 102 aus, so wird die ausgeübte Kraft im Wesentlichen auf die entsprechenden nachgiebigen Körper 220 übertragen. Aufgrund der ausgeübten Kraft verformen sich die nachgiebigen Körper 220 und bauen Spannungen auf den zugehörigen I/O-Anschlussflecken 200 ab. Bleibt die Größe der ausgeübten Kraft unter einer gewissen Höhe (z. B. einem Grenzwert), so verformen sich die nachgiebigen Körper 220 durch die ausgeübte Kraft im Wesentlichen elastisch. Innerhalb der nachgiebigen Körper 220 wird eine Kraft erzeugt, die der angelegten Kraft entgegenwirkt, und sie hält die körperliche Berührung zwischen dem einen oder den zahlreichen Leiterelementen 240 und dem Körper aufrecht, der die angelegte Kraft auf die Oberseite 240A des einen oder der zahlreichen Leiterelemente 240 ausübt. Wird die angelegte Kraft weggenommen, so kehren die nachgiebigen Körper 220 im Wesentlichen in ihre ursprünglichen Größen und Formen zurück. Die nachgiebigen Körper 220 weisen somit ein geeignetes Maß an Elastizität auf.
  • Die nachgiebige dielektrische Schicht 106 weist ebenfalls ein geeignetes Maß an Elastizität auf und bietet eine Spannungsentlastung für die äußere dielektrische Schicht 108 und für die Oberseite 102A des Substrats 102. Wird eine Kraft auf die Oberseite 108A der äußeren dielektrischen Schicht 108 ausgeübt, so wird die ausgeübte Kraft im Wesentlichen auf die nachgiebige dielektrische Schicht 106 übertragen. Aufgrund der ausgeübten Kraft verformt sich die nachgiebige dielektrische Schicht 106 und erlaubt es der äußeren dielektrischen Schicht 108, sich bezüglich der Oberseite 102A des Substrats 102 zu bewegen. Dadurch wird die Höhe der Spannung gemindert, die in der äußeren dielektrischen Schicht 108 erzeugt wird. Bleibt die Größe der ausgeübten Kraft unter einer gewissen Höhe (z. B. einem Grenzwert), so verformt sich die nachgiebige dielektrische Schicht 106 durch die ausgeübte Kraft, und die äußere dielektrische Schicht 108 biegt sich unter der angelegten Kraft ohne zu brechen. Wird die angelegte Kraft weggenommen, so kehrt die äußere dielektrische Schicht 108 in ihre ursprüngliche Position zurück, und die nachgiebige dielektrische Schicht 106 kehrt im Wesentlichen in ihre ursprünglichen Größe und Form zurück.
  • Die äußere dielektrische Schicht 108 bietet einen mechanischen Schutz für die Oberseite 102A des Substrats 102 und für die nachgiebige dielektrische Schicht 106. Die äußere dielektrische Schicht 108 wirkt als Sperre gegen die Wanderung von Verschmutzungen aus der näheren Umgebung der Halbleitervorrichtung 100 in die nachgiebige dielektrische Schicht 106 und auf die Oberseite 102A des Substrats 102. Zudem kann die äußere dielektrische Schicht 108 beständig gegen Lösungsmittel sein und für die nachgiebige dielektrische Schicht 106 und die Oberseite 102A des Substrats 102 einen Schutz im Zuge von Vorgängen bieten, bei denen die Halbleitervorrichtung 100 Lösungsmitteln ausgesetzt ist. Zudem kann die äußere dielektrische Schicht 108 als Sperre gegen die Wanderung von Verschmutzungen aus der nachgiebigen dielektrischen Schicht 106 in die Umgebung wirken. An Kanten der Halbleitervorrichtung 100 bedeckt die äußere dielektrische Schicht 108 die nachgiebige dielektrische Schicht 106 bevorzugt vollständig.
  • Wird die Kraft auf die Oberseite 108A der äußeren dielektrischen Schicht 108 ausgeübt, so verformt sich die äußere dielektrische Schicht 108 weniger als die nachgiebige dielektrische Schicht 106. Sie dient damit dazu, die ausgeübte Kraft über eine größere Fläche der nachgiebigen dielektrischen Schicht 106 zu verteilen. Komponenten von Kräften, die auf die nachgiebigen Höcker 104 ausgeübt und auf die äußere dielektrische Schicht 108 übertragen werden, werden von der äußeren dielektrischen Schicht 108 ebenfalls über eine relativ große Fläche verteilt, wodurch die Zuverlässigkeit der nachgiebigen Höcker 104 steigt. Die äußere dielektrische Schicht 108 bietet für die nachgiebige dielektrische Schicht 106 einen Schutz gegen Durchstiche, Schnitte, Zerreißen und Abrieb.
  • In der Ausführungsform in 2B–2E sind die Seitenwände 210A der Löcher 210 und die Seitenwände 230A der Löcher 230 innerhalb der Außenränder der zugehörigen I/O-Anschlussflecke 200 enthalten, die durch die Seitenflächen 200C der I/O-Anschlussflecke 200 bestimmt sind. (Siehe 2B.) In anderen Ausführungsformen müssen die Seitenwände 210A und 230A nicht innerhalb der Außenränder der zugehörigen I/O-Anschlussflecke 200 enthalten sein. In derartigen Ausführungsformen können die Unterseiten 220B der nachgiebigen Körper 220 die Oberseiten 200A der zugehörigen I/O-Anschlussflecke 200, die Seitenflächen 200C der I/O-Anschlussflecke 200 und Teile der Oberseiten 102A des Substrats 102, das die I/O-Anschlussflecke 200 umgibt, direkt berühren. Diese Anordnung kann vorteilhaft sein, weil die Querschnittsflächen der nachgiebigen Körper 220 und der lötbaren Leiterelemente 240 zunehmen und dadurch die elektrischen Leitfähigkeiten der nachgiebigen Körper 220 und der lötbaren Leiterelemente 240 zunehmen können. Die vergrößerten Querschnittsflächen der nachgiebigen Körper 220 können auch die Abmessungen der Bereiche innerhalb der nachgiebigen Körper 220 vergrößern, in denen thermo-mechanisch erzeugte Spannungen elastisch abgeleitet werden.
  • Eine zweite Ausführungsform des Verfahrens zum Herstellen der Halbleitervorrichtung 100 in 1 wird nun anhand von 3A–3F beschrieben. 3A zeigt eine Querschnittsansicht eines Teils des Substrats 102 in 1, wobei die zahlreichen oben beschriebenen I/O-Anschlussflecke 200 auf der Oberseite 102A des Substrats 102 ausgebildet sind.
  • 3B zeigt die Querschnittsansicht des Teils des Substrats 102 in 3A, wobei elektrisch leitende Metallbeschichtungselemente 300 auf der Oberseite 200A und den Seitenflächen 200C der I/O-Anschlussflecke 200 ausgebildet sind und auch auf einem Abschnitt der Oberseite 102A des Substrats 102, das jeden I/O-Anschlussfleck 200 umgibt. Jedes leitende Metallbeschichtungselement 300 besitzt eine Oberseite 300A und eine gegenüberliegende Unterseite 300B. In der Ausführungsform in 3B berührt die Unterseite 300B eines jeden leitenden Metallbeschichtungselements 300 direkt die Oberseite 200A und die Seitenflächen 200C eines zugehörigen I/O-Anschlussflecks 200 und auch einen Abschnitt der Oberseite 102A des Substrats 102, der den zugehörigen I/O-Anschlussfleck 200 umgibt. Daher erstreckt sich ein Außenrand eines jeden leitenden Metallbeschichtungselements 300 über einen Außenrand des entsprechenden I/O-Anschlussflecks 200 hinaus, der durch die Seitenflächen 200C des entsprechenden I/O-Anschlussflecks 200 bestimmt ist.
  • Die leitenden Metallbeschichtungselemente 300 können als Haftschichten dienen, wobei ein nachfolgend auf den leitenden Metallbeschichtungselementen 300 ausgebildetes Material besser auf den leitenden Metallbeschichtungselementen 300 haftet als auf den I/O-Anschlussflecken 200. Wahlweise oder zusätzlich können die leitenden Metallbeschichtungselemente 300 als Sperrschichten dienen, die eine Oxidation der I/O-Anschlussflecke 200 verringern. Zudem können die leitenden Metallbeschichtungselemente 300 auch als Elektroden für nachfolgende Galvanikvorgänge dienen.
  • Die leitenden Metallbeschichtungselemente 300 können beispielsweise durch das Ausbilden von Schichten aus einem oder mehreren elektrisch leitenden Metallen über den I/O-Anschlussflecken 200 und der Oberseite 102A des Substrats 102, das die I/O-Anschlussflecke 200 umgibt (z. B. galvanisch oder durch Verdampfen), und das Strukturieren der einen oder mehreren Schichten (z. B. mit Photolithographie) hergestellt werden. Beispielsweise kann man die leitenden Metallbeschichtungselemente 300 durch das Ausbilden von Schichten aus Chrom, Kupfer und Gold über den I/O-Anschlussflecken 200 in dieser Reihenfolge herstellen (d. h. Chrom/Kupfer/Gold-Schichten). Wahlweise können die leiten den Metallbeschichtungselemente 300 Chrom/Silber/Gold-Schichten oder Titan/Wolfram/Gold-Schichten enthalten. Beispielsweise können die I/O-Anschlussflecke 200 aus Aluminium ausgebildet sein, und die leitenden Metallbeschichtungselemente 300 können beispielsweise dadurch hergestellt werden, dass man eine Chromschicht mit ungefähr 0,15 Mikron Dicke (d. h. eine Chromschicht mit ungefähr 0,15 μm Dicke) über den I/O-Anschlussflecken 200 ausbildet, wobei eine 50/50-Chrom-Kupfer-Schicht mit ungefähr 0,15 μm Dicke, eine Kupferschicht mit ungefähr 1 μm Dicke und eine Goldschicht mit ungefähr 0,15 μm Dicke folgen.
  • 3C zeigt die Querschnittsansicht des Teils des Substrats 102 in 3B, wobei die beschriebene nachgiebige dielektrische Schicht 106 über den leitenden Metallbeschichtungselementen 300 und dem Abschnitt der Oberseite 102A des Halbleitersubstrats 102 ausgebildet ist, der die leitenden Metallbeschichtungselemente 300 umgibt. In der Ausführungsform in 3C steht die Unterseite 106B der nachgiebigen dielektrischen Schicht 106 in direktem Kontakt mit den Oberseiten 300A der leitenden Metallbeschichtungselemente 300 und dem Abschnitt der Oberseite 102A des Halbleitersubstrats 102, der die leitenden Metallbeschichtungselemente 300 umgibt.
  • In 3C sind die beschriebenen Löcher 210 in der nachgiebigen dielektrischen Schicht 106 ausgebildet. In 3C sind die Löcher 210 über den leitenden Metallbeschichtungselementen 300 ausgebildet, damit Teile der Oberseiten 300A der leitenden Metallbeschichtungselemente 300 frei zugänglich sind. Jedes der Löcher 210 verläuft zwischen der Oberseite 106A der nachgiebigen dielektrischen Schicht 106 und der Unterseite 106B (d. h. zwischen der Oberseite 106A der nachgiebigen dielektrischen Schicht 106 und der Oberseite 300A eines zugehörigen leitenden Metallbeschichtungselements 300).
  • In der Ausführungsform in 3C sind die Seitenwände 210A der Löcher 210 innerhalb der Außenränder der zugehörigen leitenden Metallbeschichtungselemente 300 enthalten. (Siehe 3B.) Zudem sind die Seitenwände 210A der Löcher 210 im Wesentlichen vertikal, so dass die Abmessungen der Öffnungen in der Oberseite 106A und der Unterseite 106B der nachgiebigen dielektrischen Schicht 106 den Löchern 210 entsprechen, die im Wesentlichen die gleichen Abmessungen haben. In anderen Ausführungsformen brauchen die Seitenwände 210A der Löcher 210 nicht im Wesentlichen vertikal zu sein, und sie müssen nicht innerhalb der Außenränder der zugehörigen leitenden Metallbeschichtungselemente 300 enthalten sein.
  • 3D zeigt die Querschnittsansicht des Teils des Substrats 102 in 3C, wobei die beschriebenen elektrisch leitenden nachgiebigen Körper 220 in den Löchern 210 ausgebildet sind. In der Ausführungsform in 3D füllen die nachgiebigen Körper 220 im Wesentlichen die zugehörigen Löcher 210. Die Unterseiten 220B der nachgiebigen Körper 220 berühren die Oberseiten 300A der zugehörigen leitenden Metallbeschichtungselemente 300 direkt. Die Oberseiten 220A der nachgiebigen Körper 220 sind im Wesentlichen bündig mit der Oberseite 106A der nachgiebigen dielektrischen Schicht 106.
  • Jeder der nachgiebigen Körper 220 ist innerhalb eines zugehörigen Lochs 210 ausgebildet und innerhalb dieses zugehörigen Lochs 210 enthalten. (Siehe 3C und 3D.) Wie beschrieben liegen die Seitenwände 210A der Löcher 210 innerhalb der Außenränder der entsprechenden leitenden Metallbeschichtungselemente 300. (Siehe 3B.) Dementsprechend ist jeder der nachgiebigen Körper 220 innerhalb eines Außenrands des zugehörigen leitenden Metallbeschichtungselements 300 derart enthalten, dass die nachgiebigen Körper 220 keinen Teil der Oberseite 102A des Substrats 102 berühren, das die leitenden Metallbeschichtungselemente 300 umgibt. In anderen Ausführungsformen müssen die Seitenwände 210A der Löcher 210 nicht innerhalb der Außenränder der entsprechenden leitenden Metallbeschichtungselemente 300 enthalten sein, und die nachgiebigen Körper 220 dürfen einen Teil der Oberseite 102A des Substrats 102 berühren, das die leitenden Metallbeschichtungselemente 300 umgibt.
  • 3E zeigt die Querschnittsansicht des Teils des Substrats 102 in 3D, wobei die beschriebene äußere dielektrische Schicht 108 über der Oberseite 106A der nachgiebigen dielektrischen Schicht 106 ausgebildet ist. In der Ausführungsform in 3E steht die Unterseite 108B der äußeren dielektrischen Schicht 108 in direktem und im Wesentlichen durchgehenden Kontakt mit der Oberseite 106A der nachgiebigen dielektrischen Schicht 106.
  • In 3E sind die beschriebenen Löcher 230 in der äußeren dielektrischen Schicht 108 über den nachgiebigen Körpern 220 ausgebildet, damit die Oberseiten 220A der nachgiebigen Körper 220 freiliegen. Jedes der Löcher 230 verläuft zwischen der Oberseite 108A der äußeren dielektrischen Schicht 108 und der Unterseite 108B. In der Ausführungsform in 3E sind die Seitenwände 230A der Löcher 230 innerhalb der Außenränder der entsprechenden leitenden Metallbeschichtungselemente 300 enthalten. (Siehe 3B.) Ferner sind die Seitenwände 230A der Löcher 230 im Wesentlichen vertikal, so dass die Abmessungen der Öffnungen in der Oberseite 108A und der Unterseite 108B der äußeren dielektrischen Schicht 108 den Löchern 230 entsprechen, die im Wesentlichen die gleichen Abmessungen haben. In anderen Ausführungsformen brauchen die Seitenwände 230A der Löcher 230 nicht im Wesentlichen vertikal zu sein, und sie müssen nicht innerhalb der Außenränder der zugehörigen leitenden Metallbeschichtungselemente 300 enthalten sein.
  • 3F zeigt die Querschnittsansicht des Teils des Substrats 102 in 3E, wobei die beschriebenen elektrisch leitenden lötbaren Leiterelemente 240 in den Löchern 230 ausgebildet sind. In der Ausführungsform in 3F füllen die lötbaren Leiterelemente 240 im Wesentlichen die zugehörigen Löcher 230. Die Unterseiten 240B der lötbaren Leiterelemente 240 berühren die Oberseiten 220A der zugehörigen nachgiebigen Körper 220 direkt. Die Oberseiten 240A der lötbaren Leiterelemente 240 erstrecken sich über die Oberseite 108A der äußeren dielektrischen Schicht 108 hinaus. Man beachte, dass in anderen Ausführungsformen die Oberseiten 240A der lötbaren Leiterelemente 240 mit der Oberseite 108A der äußeren dielektrischen Schicht 108 bündig sein oder darunter liegen können.
  • Ausgebildet innerhalb eines zugehörigen Lochs 230 ist jedes der lötbaren Leiterelemente 240 innerhalb des zugehörigen Lochs 230 enthalten. In den Ausführungsformen in 3E–3F sind die Seitenwände 230A der Löcher 230 innerhalb der Außenränder der entsprechenden leitenden Metallbeschichtungselemente 300 enthalten. (Siehe 3B.) Dementsprechend ist jedes der lötbaren Leiterelemente 240 innerhalb eines Außenrands des entsprechenden leitenden Metallbeschichtungselements 300 enthalten.
  • Die in 3F dargestellten Strukturen sind eine zweite Ausführungsform der nachgiebigen Höcker 104 in 1. Übt wie beschrieben ein Körper eine Kraft zwischen der Oberseite 240A eines oder mehrerer lötbarer Leiterelemente 240 und dem Substrat 102 aus, so wird die ausgeübte Kraft im Wesentlichen auf die entsprechenden nachgiebigen Körper 220 übertragen (siehe 3C und 3D). Aufgrund der ausgeübten Kraft verformen sich die nachgiebigen Körper 220 und bauen Spannungen auf den zugehörigen I/O-Anschlussflecken 200 ab. Bleibt die Größe der ausgeübten Kraft unter einer gewissen Höhe (z. B. einem Grenzwert), so verformen sich die nachgiebigen Körper 220 durch die ausgeübte Kraft im Wesentlichen elastisch. Innerhalb der nachgiebigen Körper 220 wird eine Kraft erzeugt, die der angelegten Kraft entgegenwirkt, und sie hält die körperliche Berührung zwischen dem einen oder den mehreren Leiterelementen 240 und dem Körper aufrecht, der die angelegte Kraft auf die Oberseite 240A des einen oder der mehreren Leiterelemente 240 ausübt. Wird die angelegte Kraft weggenommen, so kehren die nachgiebigen Körper 220 im Wesentlichen in ihre ursprünglichen Größen und Formen zurück.
  • Eine dritte Ausführungsform des Verfahrens zum Herstellen der Halbleitervorrichtung 100 in 1 wird nun anhand von 4A–4F beschrieben. 4A zeigt eine Quer schnittsansicht eines Teils des Substrats 102 in 1, wobei zahlreiche oben beschriebene I/O-Anschlussflecke 200 auf der Oberseite 102A des Substrats 102 ausgebildet sind.
  • 4B zeigt die Querschnittsansicht des Teils des Substrats 102 in 4A, wobei die beschriebene nachgiebige dielektrische Schicht 106 über der Oberseite 102A des Halbleitersubstrats 102 ausgebildet ist. In der Ausführungsform in 4B steht die Unterseite 106B der nachgiebigen dielektrischen Schicht 106 in direktem und im Wesentlichen durchgehendem Kontakt mit der Oberseite 102A des Halbleitersubstrats 102. Die beschriebenen Löcher 210 sind in der nachgiebigen dielektrischen Schicht 106 über den I/O-Anschlussflecken 200 ausgebildet, damit die Oberseiten 200A der I/O-Anschlussflecke 200 freiliegen.
  • In der Ausführungsform in 4B sind die Seitenwände 210A der Löcher 210 innerhalb der Außenränder der zugehörigen I/O-Anschlussflecke 200 enthalten, die durch die Seitenflächen 200C der I/O-Anschlussflecke 200 bestimmt sind. Zudem sind die Seitenwände 210A der Löcher 210 im Wesentlichen vertikal, so dass die Abmessungen der Öffnungen in der Oberseite 106A und der Unterseite 106B der nachgiebigen dielektrischen Schicht 106 den Löchern 210 entsprechen, die im Wesentlichen die gleichen Abmessungen haben. In anderen Ausführungsformen brauchen die Seitenwände 210A der Löcher 210 nicht im Wesentlichen vertikal zu sein, und sie müssen nicht innerhalb der Außenränder der zugehörigen I/O-Anschlussflecke 200 enthalten sein.
  • 4C zeigt die Querschnittsansicht des Teils des Substrats 102 in 4B, wobei die beschriebenen nachgiebigen Körper 220 in den Löchern 210 ausgebildet sind. In der Ausführungsform in 4C füllen die nachgiebigen Körper 220 im Wesentlichen die zugehörigen Löcher 210. Die Unterseiten 220B der nachgiebigen Körper 220 berühren die Oberseiten 200A der zugehörigen I/O-Anschlussflecke 200 direkt. Die Oberseiten 220A der nachgiebigen Körper 220 sind im Wesentlichen bündig mit der Oberseite 106A der nachgiebigen dielektrischen Schicht 106.
  • Ausgebildet innerhalb eines zugehörigen Lochs 210 ist jeder der nachgiebigen Körper 220 innerhalb des zugehörigen Lochs 210 enthalten. In der Ausführungsform in 4C sind die Seitenwände 210A der Löcher 210 innerhalb der Außenränder der entsprechenden I/O-Anschlussflecke 200 enthalten, die durch die Seitenflächen 200C der zugehörigen I/O-Anschlussflecke 200 definiert sind. (Siehe 4B.) Dementsprechend ist jeder der nachgiebigen Körper 220 innerhalb eines Außenrands des zugehörigen I/O-Anschlussflecks 200 derart enthalten, dass die nachgiebigen Körper 220 keinen Teil der Oberseite 102A des Substrats 102 berühren, das die leitenden Metallbeschichtungselemente 300 umgibt. In anderen Ausführungsformen müssen die Seitenwände 210A der Löcher 210 nicht innerhalb der Außenränder der entsprechenden I/O-Anschlussflecke 200 enthalten sein, und die nachgiebigen Körper 220 dürfen einen Teil der Oberseite 102A des Substrats 102 berühren, das die leitenden Metallbeschichtungselemente 300 umgibt.
  • 4D zeigt die Querschnittsansicht des Teils des Substrats 102 in 4C, wobei die elektrisch leitenden Metallbeschichtungselemente 400 über den Oberseiten 220A der nachgiebigen Körper 220 ausgebildet sind. Jedes der leitenden Metallbeschichtungselemente 400 weist eine Oberseite 400A und eine gegenüberliegende Unterseite 400B auf. In der Ausführungsform in 4D steht die Unterseite 400B eines jeden leitenden Metallbeschichtungselements 400 in direktem Kontakt mit der Oberseite 220A eines zugehörigen nachgiebigen Körpers 220. Zudem erstreckt sich ein Außenrand eines jeden leitenden Metallbeschichtungselements 400 nicht über einen Außenrand des zugehörigen I/O-Anschlussflecks 200 hinaus, der durch die Seitenflächen 200C des zugehörigen I/O-Anschlussflecks 200 definiert ist.
  • Die leitenden Metallbeschichtungselemente 400 können als Haftschichten dienen, wobei ein nachfolgend auf den leitenden Metallbeschichtungselementen 400 ausgebildetes Material besser auf den leitenden Metallbeschichtungselementen 400 haftet als auf den nachgiebigen Körpern 220. Wahlweise oder zusätzlich können die leitenden Metallbeschichtungselemente 400 als Sperrschichten dienen, die chemische Reaktionen zwischen der nachfolgend ausgebildeten Schicht und den nachgiebigen Körpern 220 verhindern. Zudem können die leitenden Metallbeschichtungselemente 400 auch als Elektroden für nachfolgende Galvanikvorgänge dienen. Die leitenden Metallbeschichtungselemente 400 können aus den gleichen Materialien ausgebildet werden wie die beschriebenen leitenden Metallbeschichtungselemente 300, und sie können mit den gleichen Verfahren hergestellt werden, mit denen man die leitenden Metallbeschichtungselemente 300 erzeugt.
  • Man kann ausreichende Mengen der Materialien, die zum Ausbilden der leitenden Metallbeschichtungselemente 400 verwendet werden, auf den Oberseiten 220A der nachgiebigen Körper 220 abscheiden, um eine gewünschte Dicke der leitenden Metallbeschichtungselemente 400 zu erzielen. Werden beispielsweise die leitenden Metallbeschichtungselemente 400 galvanisch erzeugt (mit Elektroden oder autokatalytisch), so kann man den Galvanisiervorgang ausreichend lang ausführen, damit genügend Material auf den Oberseiten 220A der nachgiebigen Körper 220 aufgebaut wird und man die gewünschte Dicke der leitenden Metallbeschichtungselemente 400 erzielt.
  • Beispielsweise können in einem Galvanisiervorgang, der dem Ausbilden der leitenden Metallbeschichtungselemente 400 dient, die nachgiebigen Körper 220 als Elektrodenanschlüsse dienen. Fließt ein angelegter elektrischer Strom durch die nachgiebigen Körper 220 und eine Elektrolytlösung, die Metallionen enthält, so werden die Metallionen aus der Elektrolytlösung auf den Oberseiten 220A der nachgiebigen Körper 220 abgeschieden. Da die nachgiebige dielektrische Schicht 106 nicht leitet, werden auf den Oberflächen der nachgiebigen dielektrischen Schicht 106, die der Elektrolytlösung ausgesetzt sind, keine Metallionen abgeschieden. Die erzielten Dicken der leitenden Metallbeschichtungselemente 400 hängen von der Zeit ab, die der Galvanisiervorgang andauert.
  • Wahlweise kann man die leitenden Metallbeschichtungselemente 400 mit Hilfe eines Sputterabscheidevorgangs ausbilden. Eine Maskenschicht mit Öffnungen (d. h. Löchern), die sich durch sie hindurch erstrecken, kann auf der Oberseite 106A der nachgiebigen dielektrischen Schicht 106 ausgebildet werden. Jedes Loch gibt die Oberseite 220A eines anderen nachgiebigen Körpers 220 frei. Von der Seite der Maskenschicht, die der nachgiebigen dielektrischen Schicht 106 gegenüberliegt, wird daraufhin Metall gesputtert. Das gesputterte Metall bewegt sich durch die Löcher in der Maskenschicht und wird auf den Oberseiten 220A der nachgiebigen Körper 220 abgeschieden. Die Maskenschicht verhindert, dass gesputtertes Metall auf der Oberseite 106A der nachgiebigen dielektrischen Schicht 106 abgeschieden wird. Die erzielbaren Höhen der leitenden Metallbeschichtungselemente 400 hängen von der Zeit ab, die die Sputtervorgänge andauern. Nach dem Abschluss des Sputtervorgangs kann man die Maskenschicht entfernen.
  • Bei einem Schablonendruckvorgang zum Ausbilden der leitenden Metallbeschichtungselemente 400 kann man die leitenden Metallbeschichtungselemente 400 simultan durch Schablonendruck erzeugen. Die gewünschten Höhen der leitenden Metallbeschichtungselemente 400 kann man in einem einzigen Schablonendruckvorgang erzielen. Wahlweise kann man mehrere Schablonendruckvorgänge nacheinander ausführen, wobei die leitenden Metallbeschichtungselemente 400 durch Schichtung ausgebildet werden. Wird eine Schichtung verwendet, so sind die gewünschten Dicken der leitenden Metallbeschichtungselemente 400 die Summen der Höhen der einzelnen Schablonendruckschichten.
  • 4E zeigt die Querschnittsansicht des Teils des Substrats 102 in 4D, wobei die beschriebene äußere dielektrische Schicht 108 über der Oberseite 106A der nachgiebigen dielektrischen Schicht 106 ausgebildet ist. In der Ausführungsform in 4E steht die Unterseite 108B der äußeren dielektrischen Schicht 108 in direktem und im Wesentlichen durchgehenden Kontakt mit der Oberseite 106A der nachgiebigen dielektrischen Schicht 106.
  • In 4E sind die beschriebenen Löcher 230 in der äußeren dielektrischen Schicht 108 über den leitenden Metallbeschichtungselementen 400 ausgebildet, damit die Oberseiten 400A der leitenden Metallbeschichtungselemente 400 freiliegen. In der Ausführungsform in 4E sind die Seitenwände 230A der Löcher 230 innerhalb der Außenränder der entsprechenden leitenden Metallbeschichtungselemente 400 enthalten. (Siehe 4D.) Ferner sind die Seitenwände 230A der Löcher 230 im Wesentlichen vertikal, so dass die Abmessungen der Öffnungen in der Oberseite 108A und der Unterseite 108B der äußeren dielektrischen Schicht 108 den Löchern 230 entsprechen, die im Wesentlichen die gleichen Abmessungen haben. In anderen Ausführungsformen brauchen die Seitenwände 230A der Löcher 230 nicht im Wesentlichen vertikal zu sein.
  • 4F zeigt die Querschnittsansicht des Teils des Substrats 102 in 4E, wobei die beschriebenen elektrisch leitenden lötbaren Leiterelemente 240 in den Löchern 230 ausgebildet sind. In der Ausführungsform in 4F füllen die lötbaren Leiterelemente 240 im Wesentlichen die zugehörigen Löcher 230. Die Unterseiten 240B der lötbaren Leiterelemente 240 berühren die Oberseiten 400A der zugehörigen leitenden Metallbeschichtungselemente 400 direkt. Die Oberseiten 240A der lötbaren Leiterelemente 240 erstrecken sich über die Oberseite 108A der äußeren dielektrischen Schicht 108 hinaus. Man beachte, dass in anderen Ausführungsformen die Oberseiten 240A der lötbaren Leiterelemente 240 mit der Oberseite 108A der äußeren dielektrischen Schicht 108 bündig sein oder darunter liegen können.
  • Ausgebildet innerhalb eines zugehörigen Lochs 230 ist jedes der lötbaren Leiterelemente 240 innerhalb des zugehörigen Lochs 230 enthalten. In den Ausführungsformen in 4E–4F sind die Seitenwände 230A der Löcher 230 innerhalb der Außenränder der entsprechenden leitenden Metallbeschichtungselemente 400 enthalten. (Siehe 4D.) Dementsprechend ist jedes der lötbaren Leiterelemente 240 innerhalb eines Außenrands des entsprechenden leitenden Metallbeschichtungselements 400 enthalten.
  • Die in 4F dargestellten Strukturen sind eine dritte Ausführungsform der nachgiebigen Höcker 104 in 1. Übt wie beschrieben ein Körper eine Kraft zwischen der Oberseite 240A eines oder mehrerer lötbarer Leiterelemente 240 und dem Substrat 102 aus, so wird die ausgeübte Kraft im Wesentlichen auf die entsprechenden nachgiebigen Körper 220 übertragen (siehe 4C). Aufgrund der ausgeübten Kraft verformen sich die nachgiebigen Kör per 220 und bauen Spannungen auf den zugehörigen I/O-Anschlussflecken 200 ab. Bleibt die Größe der ausgeübten Kraft unter einer gewissen Höhe (z. B. einem Grenzwert), so verformen sich die nachgiebigen Körper 220 durch die ausgeübte Kraft im Wesentlichen elastisch. Innerhalb der nachgiebigen Körper 220 wird eine Kraft erzeugt, die der angelegten Kraft entgegenwirkt, und sie hält die körperliche Berührung zwischen dem einen oder den mehreren lötbaren Leiterelementen 240 und dem Körper aufrecht, der die angelegte Kraft auf die Oberseite 240A des einen oder der mehreren Leiterelemente 240 ausübt. Wird die angelegte Kraft weggenommen, so kehren die nachgiebigen Körper 220 im Wesentlichen in ihre ursprünglichen Größen und Formen zurück.
  • Eine vierte Ausführungsform des Verfahrens zum Herstellen der Halbleitervorrichtung 100 in 1 wird nun anhand von 5A–5G beschrieben. 5A zeigt eine Querschnittsansicht eines Teils des Substrats 102 in 1, wobei die zahlreichen oben beschriebenen I/O-Anschlussflecke 200 auf der Oberseite 102A des Substrats 102 ausgebildet sind.
  • 5B zeigt die Querschnittsansicht des Teils des Substrats 102 in 5A, wobei die beschriebenen elektrisch leitenden Metallbeschichtungselemente 300 über der Oberseite 200A und den Seitenflächen 200C der I/O-Anschlussflecke 200 ausgebildet sind, und auch über einem Abschnitt der Oberseite 102A des Substrats 102, das jeden I/O-Anschlussfleck 200 umgibt. In der Ausführungsform in 5B berührt die Unterseite 300B eines jeden leitenden Metallbeschichtungselements 300 direkt die Oberseite 200A und die Seitenflächen 200C eines zugehörigen I/O-Anschlussflecks 200, und auch einen Abschnitt der Oberseite 102A des Substrats 102, das den zugehörigen I/O-Anschlussfleck 200 umgibt.
  • In der Ausführungsform in 5B erstreckt sich der Außenrand eines jeden leitenden Metallbeschichtungselements 300 über den Außenrand des zugehörigen I/O-Anschlussflecks 200 hinaus, der durch die Seitenflächen 200C des zugehörigen I/O-Anschlussflecks 200 definiert ist. Die leitenden Metallbeschichtungselemente 300 können als Haftschichten dienen, wobei ein nachfolgend auf den leitenden Metallbeschichtungselementen 300 ausgebildetes Material besser auf den leitenden Metallbeschichtungselementen 300 haftet als auf den I/O-Anschlussflecken 200. Wahlweise oder zusätzlich können die leitenden Metallbeschichtungselemente 300 als Sperrschichten dienen, die eine Oxidation der I/O-Anschlussflecke 200 verringern.
  • 5C zeigt die Querschnittsansicht des Teils des Substrats 102 in 5B, wobei die beschriebene nachgiebige dielektrische Schicht 106 über den leitenden Metallbeschichtungselementen 300 und dem Abschnitt der Oberseite 102A des Halbleitersubstrats 102 ausgebildet ist, das die leitenden Metallbeschichtungselemente 300 umgibt. In der Ausführungsform in 5C steht die Unterseite 106B der nachgiebigen dielektrischen Schicht 106 in direktem Kontakt mit den Oberseiten 300A der leitenden Metallbeschichtungselemente 300 und dem Abschnitt der Oberseite 102A des Halbleitersubstrats 102, das die leitenden Metallbeschichtungselemente 300 umgibt.
  • In 5C sind die beschriebenen Löcher 210 in der nachgiebigen dielektrischen Schicht 106 ausgebildet. In 5C sind die Löcher 210 über den leitenden Metallbeschichtungselementen 300 ausgebildet, damit Abschnitte der Oberseiten 300A der leitenden Metallbeschichtungselemente 300 freiliegen. Jedes der Löcher 210 verläuft zwischen der Oberseite 106A der nachgiebigen dielektrischen Schicht 106 und der Unterseite 106B (d. h. zwischen der Oberseite 106A der nachgiebigen dielektrischen Schicht 106 und der Oberseite 300A eines zugehörigen leitenden Metallbeschichtungselements 300).
  • In der Ausführungsform in 5C sind die Seitenwände 210A der Löcher 210 innerhalb der Außenränder der zugehörigen leitenden Metallbeschichtungselemente 300 enthalten. (Siehe 5B.) Zudem sind die Seitenwände 210A der Löcher 210 im Wesentlichen vertikal, so dass die Abmessungen der Öffnungen in der Oberseite 106A und der Unterseite 106B der nachgiebigen dielektrischen Schicht 106 den Löchern 210 entsprechen, die im Wesentlichen die gleichen Abmessungen haben. In anderen Ausführungsformen brauchen die Seitenwände 210A der Löcher 210 nicht im Wesentlichen vertikal zu sein.
  • 5D zeigt die Querschnittsansicht des Teils des Substrats 102 in 5C, wobei die beschriebenen elektrisch leitenden nachgiebigen Körper 220 in den Löchern 210 ausgebildet sind. In der Ausführungsform in 5D füllen die nachgiebigen Körper 220 im Wesentlichen die zugehörigen Löcher 210. Die Unterseiten 220B der nachgiebigen Körper 220 berühren die Oberseiten 300A der zugehörigen leitenden Metallbeschichtungselemente 300 direkt. Die Oberseiten 220A der nachgiebigen Körper 220 sind im Wesentlichen bündig mit der Oberseite 106A der nachgiebigen dielektrischen Schicht 106.
  • Jeder der nachgiebigen Körper 220 ist innerhalb eines zugehörigen Lochs 210 ausgebildet und innerhalb dieses zugehörigen Lochs 210 enthalten (siehe 5C). Wie beschrieben liegen in der Ausführungsform in 5C die Seitenwände 210A der Löcher 210 innerhalb der Außenränder der entsprechenden leitenden Metallbeschichtungselemente 300 (siehe 5B). Dementsprechend ist in der Ausführungsform in 5D jeder der nachgiebigen Körper 220 innerhalb eines Außenrands des zugehörigen leitenden Metallbeschichtungselements 300 derart enthalten, dass die nachgiebigen Körper 220 keinen Teil der O berseite 102A des Substrats 102 berühren, das die leitenden Metallbeschichtungselemente 300 umgibt. In anderen Ausführungsformen müssen die Seitenwände 210A der Löcher 210 nicht innerhalb der Außenränder der entsprechenden leitenden Metallbeschichtungselemente 300 enthalten sein, und die nachgiebigen Körper 220 dürfen einen Teil der Oberseite 102A des Substrats 102 berühren, das die leitenden Metallbeschichtungselemente 300 umgibt.
  • 5E zeigt die Querschnittsansicht des Teils des Substrats 102 in 5D, wobei die beschriebenen elektrisch leitenden Metallbeschichtungselemente 400 über den Oberseiten 220A der nachgiebigen Körper 220 ausgebildet sind. In der Ausführungsform in 5E berührt die Unterseite eines jeden leitenden Metallbeschichtungselements 400 direkt die Oberseite 200A eines der nachgiebigen Körper 220, und ein Außenrand eines jeden leitenden Metallbeschichtungselements 400 erstreckt sich nicht über einen Außenrand des entsprechenden I/O-Anschlussflecks 200 hinaus, der durch die Seitenflächen 200C des entsprechenden I/O-Anschlussflecks 200 bestimmt ist. (Siehe 5A.)
  • Die leitenden Metallbeschichtungselemente 400 können als Haftschichten dienen, wobei ein nachfolgend auf den leitenden Metallbeschichtungselementen 400 ausgebildetes Material besser auf den leitenden Metallbeschichtungselementen 400 haftet als auf den nachgiebigen Körpern 220. Wahlweise oder zusätzlich können die leitenden Metallbeschichtungselemente 400 als Sperrschichten dienen, die chemische Reaktionen zwischen der nachfolgend ausgebildeten Schicht und den nachgiebigen Körpern 220 verhindern. Die leitenden Metallbeschichtungselemente 400 können aus den gleichen Materialien ausgebildet werden wie die beschriebenen leitenden Metallbeschichtungselemente 300, und sie können mit den gleichen Verfahren hergestellt werden, mit denen man die leitenden Metallbeschichtungselemente 300 erzeugt.
  • 5F zeigt die Querschnittsansicht des Teils des Substrats 102 in 5E, wobei die beschriebene äußere dielektrische Schicht 108 über der Oberseite 106A der nachgiebigen dielektrischen Schicht 106 ausgebildet ist. In der Ausführungsform in 5F steht die Unterseite 108B der äußeren dielektrischen Schicht 108 in direktem und im Wesentlichen durchgehenden Kontakt mit der Oberseite 106A der nachgiebigen dielektrischen Schicht 106.
  • In 5F sind die beschriebenen Löcher 230 in der äußeren dielektrischen Schicht 108 über den leitenden Metallbeschichtungselementen 400 ausgebildet, damit die Oberseiten 400A der leitenden Metallbeschichtungselemente 400 freiliegen. In der Ausführungsform in 5F sind die Seitenwände 230A der Löcher 230 innerhalb der Außenränder der entsprechenden leitenden Metallbeschichtungselemente 400 enthalten (siehe 5E). Ferner sind die Seitenwände 230A der Löcher 230 im Wesentlichen vertikal, so dass die Abmessungen der Öffnungen in der Oberseite 108A und der Unterseite 108B der äußeren dielektrischen Schicht 108 den Löchern 230 entsprechen, die im Wesentlichen die gleichen Abmessungen haben. In anderen Ausführungsformen brauchen die Seitenwände 230A der Löcher 230 nicht im Wesentlichen vertikal zu sein.
  • 5G zeigt die Querschnittsansicht des Teils des Substrats 102 in 5F, wobei die beschriebenen lötbaren Leiterelemente 240 in den Löchern 230 ausgebildet sind. In der Ausführungsform in 5G füllen die lötbaren Leiterelemente 240 im Wesentlichen die zugehörigen Löcher 230. Die Unterseiten 240B der lötbaren Leiterelemente 240 berühren die Oberseiten 400A der zugehörigen leitenden Metallbeschichtungselemente 400 direkt. Die Oberseiten 240A der lötbaren Leiterelemente 240 erstrecken sich über die Oberseite 108A der äußeren dielektrischen Schicht 108 hinaus. Man beachte, dass in anderen Ausführungsformen die Oberseiten 240A der lötbaren Leiterelemente 240 mit der Oberseite 108A der äußeren dielektrischen Schicht 108 bündig sein oder darunter liegen können.
  • Ausgebildet innerhalb eines zugehörigen Lochs 230 ist jedes der lötbaren Leiterelemente 240 innerhalb des zugehörigen Lochs 230 enthalten. In der Ausführungsform in 5F sind die Seitenwände 230A der Löcher 230 innerhalb der Außenränder der entsprechenden leitenden Metallbeschichtungselemente 400 enthalten (siehe 5E). Dementsprechend ist in der Ausführungsform in 5G jedes der lötbaren Leiterelemente 240 innerhalb eines Außenrands des entsprechenden leitenden Metallbeschichtungselements 400 enthalten.
  • Die in 5G dargestellten Strukturen sind eine vierte Ausführungsform der nachgiebigen Höcker 104 in 1. Übt wie beschrieben ein Körper eine Kraft zwischen der Oberseite 240A eines oder mehrerer lötbarer Leiterelemente 240 und dem Substrat 102 aus, so wird die ausgeübte Kraft im Wesentlichen auf die entsprechenden nachgiebigen Körper 220 übertragen (siehe 5D). Aufgrund der ausgeübten Kraft verformen sich die nachgiebigen Körper 220 und bauen Spannungen auf den zugehörigen I/O-Anschlussflecken 200 ab. Bleibt die Größe der ausgeübten Kraft unter einer gewissen Höhe (z. B. einem Grenzwert), so verformen sich die nachgiebigen Körper 220 durch die ausgeübte Kraft im Wesentlichen elastisch. Innerhalb der nachgiebigen Körper 220 wird eine Kraft erzeugt, die der angelegten Kraft entgegenwirkt, und sie hält die körperliche Berührung zwischen dem einen oder den mehreren lötbaren Leiterelementen 240 und dem Körper aufrecht, der die angelegte Kraft auf die Oberseite 240A des einen oder der mehreren lötbaren Leiterelemente 240 ausübt. Wird die angelegte Kraft weggenommen, so kehren die nachgiebigen Körper 220 im Wesentlichen in ihre ursprünglichen Größen und Formen zurück.
  • Anhand von 6A–6D wird nun eine Ausführungsform eines Verfahrens zum Verbinden der Halbleitervorrichtung 100 in 1 mit einer ersten Einrichtung beschrieben, damit eine zweite Einrichtung hergestellt wird. 6A zeigt eine Querschnittsansicht eines Abschnitts einer Einrichtung 600, wobei die Einrichtung 600 ein Substrat 602 und zahlreiche Bondflecke 604 umfasst, die auf einer Oberseite 602A des Substrats 602 angeordnet sind. Beispielsweise können die Bondflecke 604 durch das Strukturieren einer Schicht aus Metall (z. B. Aluminium oder Kupfer) erzeugt werden, die auf der Oberseite 602A des Substrats 602 ausgebildet ist. Jeder der Bondflecke 604 weist zwei Hauptflächen auf, nämlich eine Oberseite 604A und eine gegenüberliegende Unterseite 604B, die die Oberseite 602A des Substrats 602 berührt.
  • Die Anordnung der Bondflecke 604 auf der Oberseite 602A des Substrats 602, siehe nochmals 1, entspricht (d. h. ist spiegelbildlich zu) der Anordnung der I/O-Anschlussflecke 200 auf der Oberseite 102A des Substrats 102 der Halbleitervorrichtung 100.
  • Die Einrichtung 600 in 6A kann beispielsweise eine Verbindungseinrichtung, etwa eine gedruckte Schaltungsplatine oder ein Gehäusesubstrat in Gitteranordnung sein. In diesem Fall kann das Substrat 602 im Wesentlichen z. B. aus einem Kunststoffmaterial (z. B. glasfaserverstärktem Epoxidlaminat, Polyethersulfonen oder Polyimiden) oder einem Keramikmaterial (z. B. Aluminiumoxid, Tonerde, Al2O3 oder Aluminiumnitrid, AlN) hergestellt sein. Die Einrichtung 600 kann auch ein Teil eines Multichip-Moduls oder einer Flüssigkristallanzeige aus Glas sein.
  • 6B zeigt die Querschnittsansicht des Teils der Einrichtung 600 in 6A, wobei Lötüberzugsschichten 610 auf den Oberseiten 604A der Bondflecke 604 der Einrichtung 600 ausgebildet sind. Jede der Lötüberzugsschichten 610 weist eine Oberseite 610A und eine gegenüberliegende Unterseite 610B auf, die die Oberseite 604A eines zugehörigen Bondflecks 604 direkt berührt. Die Lötüberzugsschichten 610 können beispielsweise auf den Oberseiten 604A der Bondflecke 604 durch Schablonendruck von Lötpaste erzeugt werden, die auf die Oberseiten 604A der Bondflecke 604 aufgetragen wird. Wahlweisen kann man die Lötüberzugsschichten 610 auf den Oberseiten 604A der Bondflecke 604 dadurch ausbilden, dass man mehrere unterschiedliche Lagen aus Metallbestandteilen einer Lötlegierung auf den Oberseiten 604A der Bondflecke 604 abscheidet. Nach dem Abscheiden der Metall schichten kann man das Substrat 602 und die Bondflecke 604 erhitzen, damit die Metallschichten schmelzen. Die geschmolzenen Metallschichten vermischen sich und bilden die Lötlegierung. Die Oberflächenspannung der Lötlegierung kann bewirken, dass die geschmolzene Lötlegierung die Lötüberzugsschichten 610 bildet.
  • 6C zeigt eine Querschnittsansicht eines Teils einer Ausführungsform der Halbleitervorrichtung 100 in 1 und den Abschnitt der Einrichtung 600 in 6B, wobei der Teil der Halbleitervorrichtung 100 invertiert und über dem Abschnitt der Einrichtung 600 angeordnet ist. Sind die Teile der Halbleitervorrichtung 100 und der Einrichtung 600 gegeneinander wie in 6C dargestellt ausgerichtet, so werden die lötbaren Leiterelemente 240 der nachgiebigen Höcker 104 der Halbleitervorrichtung 100 direkt über den Lötüberzugsschichten 610 angeordnet, die die entsprechenden Bondflecke 604 der Einrichtung 600 bedecken. Allgemein ausgedrückt werden die Halbleitervorrichtung 100 und die Einrichtung 600 gegeneinander so ausgerichtet, dass die Oberseiten 240A der lötbaren Leiterelemente 240 der nachgiebigen Höcker 104 der Halbleitervorrichtung 100 benachbart zu den Oberseiten 610A der Lötüberzugsschichten 610 angeordnet werden, die die zugehörigen Bondflecke 604 der Einrichtung 600 bedecken.
  • Sind die Halbleitervorrichtung 100 und die Einrichtung 600 wie beschrieben gegeneinander ausgerichtet, siehe 6C, so werden sie so miteinander in Berührung gebracht, dass die Oberseiten 240A der lötbaren Leiterelemente 240 der nachgiebigen Höcker 104 der Halbleitervorrichtung 100 die Oberseiten 610A der Lötüberzugsschichten 610 berühren, die die zugehörigen Bondflecke 604 der Einrichtung 600 bedecken. Dem Substrat 102 der Halbleitervorrichtung 100 und/oder dem Substrat 602 der Einrichtung 600 wird soviel Wärmeenergie zugeführt, dass das Lot der Lötüberzugsschichten 610 schmilzt (d. h. "fließt"). Kühlt sich das Lot der Lötüberzugsschichten 610 ab, so verbindet das Lot die lötbaren Leiterelemente 240 der nachgiebigen Höcker 104 der Halbleitervorrichtung 100 mechanisch und elektrisch mit den zugehörigen Bondflecken 604 der Einrichtung 600.
  • 6D zeigt eine Querschnittsansicht der Teile der Halbleitervorrichtung 100 und der Einrichtung 600 in 6B nach dem Verbindungsvorgang in 6C, wobei die Teile der Halbleitervorrichtung 100 und der Einrichtung 600 verbunden sind und eine Einrichtung 620 bilden. In der Einrichtung 620 sind die I/O-Anschlussflecke 200 der Halbleitervorrichtung 100 elektrisch mit den zugehörigen Bondflecken 604 der Einrichtung 600 verbunden, und zwar über die nachgiebigen Höcker 104 und die Verbindungen der Lötüberzugsschichten 610, wobei die nachgiebigen Höcker 104 die nachgiebigen Körper 220 und die lötbaren Leiterelemente 240 enthalten.
  • Das Vorhandensein der nachgiebigen Körper 220 in den nachgiebigen Höckern 104 der Halbleitervorrichtung 100 verringert die mechanischen Spannungen, die in den Verbindungen der Lötüberzugsschichten 610 durch unterschiedliche Wärmeausdehnungskoeffizienten (CTE) des Substrats 102 der Halbleitervorrichtung 100 und des Substrats 602 der Einrichtung 600 erzeugt werden. Wie beschrieben werden derartige mechanische Spannungen während der Fließlötvorgänge erzeugt (z. B. dem in 6C abgebildeten und oben beschriebenen Fließlötvorgang) sowie während der thermischen Zyklen, die durch die Ein- und Ausschaltvorgänge der Halbleitervorrichtung 100 nach dem Befestigen der Halbleitervorrichtung 100 am Substrat 602 der Einrichtung 600 folgen. Aufgrund der verringerten mechanischen Spannungen in den Verbindungen der Lötüberzugsschichten 610 ermüden und versagen die Lötüberzugsschichten 610 nicht so rasch wie übliche Lötüberzugsschicht-Verbindungen. In diesem Fall darf man erwarten, dass die Verbindungen mit den Lötüberzugsschichten 610 zuverlässiger sind als übliche Lötüberzugsschicht-Verbindungen.
  • Die offenbarten besonderen Ausführungsformen dienen nur der Erläuterung. Fachleute können anhand der Lehren dieses Dokuments die Erfindung in verschiedenen gleichwertigen Weisen verändern und umsetzen. Es ist zudem keine Einschränkung auf die hier angegebenen Einzelheiten des Aufbaus oder des Entwurfs beabsichtigt, die nicht in den folgenden Ansprüchen beschrieben ist. Es ist daher offenkundig, dass die offenbarten besonderen Ausführungsformen verändert und abgewandelt werden können, und dass alle diese Variationen in den Bereich der Erfindung fallen. Der Schutzumfang der Erfindung entspricht also den Angaben in den folgenden Ansprüchen.

Claims (53)

  1. Halbleitervorrichtung (100), umfassend zahlreiche Anschlussflecke (200) für die Eingabe bzw. Ausgabe (I/O), die auf einer Oberfläche eines Halbleitersubstrats (102) angeordnet sind; eine äußere dielektrische Schicht (108), die zahlreiche Öffnungen (230) aufweist, die sich durch sie hindurch erstrecken; eine nachgiebige dielektrische Schicht (106), die zwischen der äußeren dielektrischen Schicht (108) und der Oberfläche (102A) des Halbleitersubstrats (102) angeordnet ist und zahlreiche Öffnungen (210) aufweist, die sich durch sie hindurch erstrecken, wobei die nachgiebige dielektrische Schicht (106) aus einem Material auf Polymerbasis besteht; zahlreiche elektrisch leitende nachgiebige Höcker (104), wobei jeder nachgiebige Höcker (104) auf einem anderen I/O-Anschlussfleck (200) ausgebildet ist und zu diesem gehört, und wobei sich jeder nachgiebige Höcker (104) durch eine andere Öffnung (210, 230) in der nachgiebigen dielektrischen Schicht (106) und der äußeren dielektrischen Schicht (108) erstreckt, und worin jeder nachgiebige Höcker (104) umfasst: ein elektrisch leitendes und lötbares Leiterelement (240), wobei das lötbare Leiterelement (240) mit Lot benetzbar ist; und einen elektrisch leitenden nachgiebigen Körper (220), der zwischen dem lötbaren Leiterelement (240) und einem zugehörigen I/O-Anschlussfleck (200) angeordnet ist, wobei der nachgiebige Körper (220) das lötbare Leiterelement (240) elektrisch mit dem zugehörigen I/O-Anschlussfleck (200) verbindet.
  2. Halbleitervorrichtung (100) nach Anspruch 1, wobei die Halbleitervorrichtung (100) ein Gehäuse in Chipgröße (CSP) ist.
  3. Halbleitervorrichtung (100) nach Anspruch 1, wobei das lötbare Leiterelement (240) eines jeden nachgiebigen Höckers (104) mindestens ein Metall enthält, das ausgewählt wird aus der Gruppe mit: Blei, Zinn, Kadmium, Indium, Wismut, Gallium, Kupfer, Silber, Platin, Palladium, Nickel und Gold.
  4. Halbleitervorrichtung (100) nach Anspruch 1, wobei das lötbare Leiterelement (240) eines jeden nachgiebigen Höckers (104) eine Legierung enthält, die mindestens zwei Metalle enthält, die ausgewählt werden aus der Gruppe mit: Blei, Zinn, Kadmium, Indium, Wismut und Gallium.
  5. Halbleitervorrichtung (100) nach Anspruch 1, worin der nachgiebige Körper (220) eines jeden nachgiebigen Höckers (104) einen flexiblen elektrisch leitenden Weg zwischen dem lötbaren Leiterelement (240) und dem elektrischen Leiter bildet.
  6. Halbleitervorrichtung (100) nach Anspruch 1, wobei sich eine Form eines jeden nachgiebigen Höckers (104) von einer ursprünglichen Form zu einer geänderten Form verändert, wenn der nachgiebige Höcker (104) einer Kraft ausgesetzt wird, die zwischen dem lötbaren Leiterelement (240) und dem elektrischen Leiter ausgeübt wird, und wobei die Form eines jeden nachgiebigen Höckers (104) im Wesentlichen in die ursprüngliche Form zurückkehrt, wenn die Kraft nicht mehr wirkt.
  7. Halbleitervorrichtung (100) nach Anspruch 1, worin der nachgiebige Körper (220) eines jeden nachgiebigen Höckers (104) ein Material auf Polymerbasis enthält.
  8. Halbleitervorrichtung (100) nach Anspruch 7, wobei das Material auf Polymerbasis Epoxid, Silikon, Polyimid, Acrylatpolymere oder Acrylatcopolymere enthält.
  9. Halbleitervorrichtung (100) nach Anspruch 7, wobei der nachgiebige Körper (220) eines jeden nachgiebigen Höckers (104) zudem mindestens ein Füllmaterial enthält, das ausgewählt wird aus der Gruppe mit: Silber, Gold und Palladium, wobei zumindest ein Füllmaterial dazu verwendet wird, die elektrische Leitfähigkeit des nachgiebigen Körpers (220) zu erhöhen.
  10. Halbleitervorrichtung (100) nach Anspruch 1, wobei der nachgiebige Körper (220) eines jeden nachgiebigen Höckers (104) einen spezifischen Volumenwiderstand von ungefähr 0,001 Ohm-cm oder weniger aufweist.
  11. Halbleitervorrichtung (100) nach Anspruch 1, wobei der nachgiebige Körper (220) oder jeder nachgiebige Höcker (104) einen spezifischen Volumenwiderstand von ungefähr 0,0001 Ohm-cm oder weniger aufweist.
  12. Halbleitervorrichtung (100) nach Anspruch 1, wobei der nachgiebige Körper (220) eines jeden nachgiebigen Höckers (104) einen Elastizitätsmodul von ungefähr 8000 MPa oder weniger aufweist.
  13. Halbleitervorrichtung (100) nach Anspruch 1, wobei der nachgiebige Körper (220) eines jeden nachgiebigen Höckers (104) einen Elastizitätsmodul von ungefähr 1000 MPa oder weniger aufweist.
  14. Halbleitervorrichtung (100) nach Anspruch 1, wobei jeder I/O-Anschlussfleck (200) dazu verwendet wird, elektrische Energie oder ein elektrisches Signal zu oder von der Halbleitervorrichtung (100) zu übertragen, und wobei die nachgiebigen Höcker (104) elektrische Anschlüsse der Halbleitervorrichtung (100) bilden.
  15. Halbleitervorrichtung (100) nach Anspruch 1, wobei der nachgiebige Körper (220) eines bestimmten nachgiebigen Höckers (104) in direktem Kontakt mit dem zugehörigen I/O-Anschlussfleck (200) und dem lötbaren Leiterelement (240) des bestimmten nachgiebigen Höckers (104) steht.
  16. Halbleitervorrichtung (100) nach Anspruch 1, wobei die Öffnungen (210, 230) in der nachgiebigen dielektrischen Schicht und der äußeren dielektrischen Schicht (108) den Positionen der I/O-Anschlussflecke (200) auf der Oberfläche des Halbleitersubstrats (102) entsprechen.
  17. Halbleitervorrichtung (100) nach Anspruch 1, wobei die nachgiebige dielektrische Schicht (106) eine Spannungsentlastung für die äußere dielektrische Schicht (108) und die Oberfläche des Halbleitersubstrats (102) liefert.
  18. Halbleitervorrichtung (100) nach Anspruch 1, wobei, wenn eine Kraft auf eine Oberfläche (108A, 108B) der äußeren dielektrischen Schicht (108) gegenüber der nachgiebigen dielektrischen Schicht (106) ausgeübt wird, die Kraft im Wesentlichen auf die nachgiebige dielektrische Schicht (106) übertragen wird, und wobei sich die nachgiebige dielektrische Schicht (106) als Reaktion auf die Kraft verformt, wodurch sich die äußere dielektrische Schicht (108) bezüglich der Oberfläche des Halbleitersubstrats (102) bewegen kann.
  19. Halbleitervorrichtung (100) nach Anspruch 1, wobei das Material auf Polymerbasis Epoxid, Silikon, Polyimid, Acrylatpolymere oder Acrylatcopolymere enthält.
  20. Halbleitervorrichtung (100) nach Anspruch 1, wobei die nachgiebige dielektrische Schicht (106) einen spezifischen Volumenwiderstand von ungefähr 1,0 × 1010 Ohm-cm oder mehr aufweist.
  21. Halbleitervorrichtung (100) nach Anspruch 1, wobei die nachgiebige dielektrische Schicht (106) einen spezifischen Volumenwiderstand von ungefähr 1,0 × 1015 Ohm-cm oder mehr aufweist.
  22. Halbleitervorrichtung (100) nach Anspruch 1, wobei die nachgiebige dielektrische Schicht (106) einen Elastizitätsmodul von ungefähr 8000 MPa oder weniger aufweist.
  23. Halbleitervorrichtung (100) nach Anspruch 1, wobei die nachgiebige dielektrische Schicht (106) einen Elastizitätsmodul von ungefähr 1000 MPa oder weniger aufweist.
  24. Halbleitervorrichtung (100) nach Anspruch 1, wobei die äußere dielektrische Schicht (108) einen mechanischen Schutz für die nachgiebige dielektrische Schicht (106) und die Oberfläche des Halbleitersubstrats (102) bietet.
  25. Halbleitervorrichtung (100) nach Anspruch 1, wobei sich, wenn eine Kraft auf die Oberfläche der äußeren dielektrischen Schicht (108) gegenüber der nachgiebigen dielektrischen Schicht (106) ausgeübt wird, die äußere dielektrische Schicht (108) in geringerem Umfang verformt als die nachgiebige dielektrische Schicht (106), und dazu dient, die Kraft über eine relativ große Fläche der nachgiebigen dielektrischen Schicht (106) zu verteilen.
  26. Halbleitervorrichtung (100) nach Anspruch 1, wobei die äußere dielektrische Schicht (108) ein Material auf Polymerbasis enthält.
  27. Halbleitervorrichtung (100) nach Anspruch 26, wobei das Material auf Polymerbasis Epoxid, Silikon, Polyimid, Acrylatpolymere oder Acrylatcopolymere enthält.
  28. Halbleitervorrichtung (100) nach Anspruch 1, wobei die äußere dielektrische Schicht (108) ein anorganisches dielektrisches Material enthält.
  29. Halbleitervorrichtung (100) nach Anspruch 28, wobei das anorganische dielektrische Material ausgewählt wird aus der Gruppe mit Siliciumdioxid (SiO2) und Siliciumnitrid (Si3N4).
  30. Halbleitervorrichtung (100) nach Anspruch 1, wobei die äußere dielektrische Schicht (108) einen spezifischen Volumenwiderstand von ungefähr 1,0 × 1010 Ohm-cm oder mehr aufweist.
  31. Halbleitervorrichtung (100) nach Anspruch 1, wobei die äußere dielektrische Schicht (108) einen spezifischen Volumenwiderstand von ungefähr 1,0 × 1015 Ohm-cm oder mehr aufweist.
  32. Halbleitervorrichtung (100) nach Anspruch 1, wobei die äußere dielektrische Schicht (108) einen Elastizitätsmodul aufweist, der größer ist als der Elastizitätsmodul der nachgiebigen dielektrischen Schicht.
  33. Halbleitervorrichtung (100) nach Anspruch 1, wobei die äußere dielektrische Schicht (108) einen Elastizitätsmodul aufweist, der mindestens doppelt so groß ist wie der Elastizitätsmodul der nachgiebigen dielektrischen Schicht.
  34. Verfahren zum Ausbilden einer Halbleitervorrichtung (100) nach Anspruch 1, umfassend das Ausbilden einer nachgiebigen dielektrischen Schicht (106), die aus einem Material auf Polymerbasis besteht, über einer Oberfläche eines Halbleitersubstrats (102), wobei zahlreiche Anschlussflecke (200) für die Eingabe bzw. Ausgabe (I/O) auf der Oberfläche des Halbleitersubstrats (102) angeordnet sind, und wobei die nachgiebige dielektrische Schicht (106) zahlreiche Öffnungen (210) aufweist, die sich durch sie hindurch erstrecken, und wobei jede der Öffnungen (230) einen anderen I/O-Anschlussfleck (200) freilegt; das Ausbilden eines elektrisch leitenden nachgiebigen Körpers (220) in jeder Öffnung (210) der nachgiebigen dielektrischen Schicht (106), so dass jeder der nachgiebigen Körper (220) elektrisch mit dem I/O-Anschlussfleck (200) verbunden ist, den die zugehörige Öffnung (210) freilegt; das Ausbilden einer äußeren dielektrischen Schicht (108) über der nachgiebigen dielektrischen Schicht (106), wobei die äußere dielektrische Schicht (108) zahlreiche Öffnungen (230) aufweist, die sich durch sie hindurch erstrecken, und worin jede Öffnung (230) einen anderen nachgiebigen Körper (220) freilegt; und das Ausbilden eines elektrisch leitenden lötbaren Leiterelements (240) in jeder Öffnung (230) der äußeren dielektrischen Schicht (108), so dass jedes lötbare Leiterelement (240) elektrisch mit dem nachgiebigen Körper (220) verbunden ist, den die zugehörige Öffnung freilegt, und worin jedes lötbare Leiterelement (240) mit Lot benetzbar ist.
  35. Verfahren nach Anspruch 34, wobei das Ausbilden des elektrisch leitenden Körpers (220) in jeder Öffnung der nachgiebigen dielektrischen Schicht (106) umfasst: das Ausbilden eines elektrisch leitenden nachgiebigen Körpers (220) in jeder Öffnung (210) der nachgiebigen dielektrischen Schicht (106), so dass eine untere Fläche (220B) eines jeden nachgiebigen Körpers (220) in direktem Kontakt mit einer oberen Fläche (200A) des I/O-Anschlussflecks (200) steht, den die zugehörige Öffnung (210) freilegt, und dadurch elektrisch mit dem I/O-Anschlussfleck (200) verbunden ist, den die zugehörige Öffnung (210) freilegt.
  36. Verfahren nach Anspruch 34, wobei das Ausbilden des elektrisch leitenden lötbaren Leiterelements (240) in jeder Öffnung (230) der äußeren dielektrischen Schicht (108) umfasst: das Ausbilden eines elektrisch leitenden lötbaren Leiterelements (240) in jeder Öffnung (230) der äußeren dielektrischen Schicht (108), so dass eine untere Fläche (240B) eines jeden lötbaren Leiterelements (240) in direktem Kontakt mit einer oberen Fläche (220A) des nachgiebigen Körpers (220) steht, den die zugehörige Öffnung freilegt, und dadurch elektrisch mit dem nachgiebigen Körper (220) verbunden ist, den die zugehörige Öffnung (230) freilegt, und wobei jedes lötbare Leiterelement (240) mindestens ein Metall enthält, das ausgewählt wird aus der Gruppe mit Blei, Zinn, Kadmium, Indium, Wismut, Gallium, Kupfer, Silber, Platin, Palladium, Nickel und Gold.
  37. Verfahren zum Ausbilden einer Halbleitervorrichtung (100) nach Anspruch 1, umfassend das Ausbilden eines elektrisch leitenden Metallbeschichtungselements (300) über jedem der zahlreichen Anschlussflecke (200) für die Eingabe bzw. Ausgabe (I/O), die auf einer Oberfläche eines Halbleitersubstrats (102) angeordnet sind, wobei sich die äußeren Begrenzungen des Metallbeschichtungselements (300) über die äußeren Begrenzungen der zugehörigen I/O-Anschlussflecke (200) hinaus erstrecken, und worin die leitenden Metallbeschichtungselemente (300) als Adhäsionsschichten, als Sperrschichten oder sowohl als Adhäsionsschichten als auch als Sperrschichten wirken; das Ausbilden einer nachgiebigen dielektrischen Schicht (106), die aus einem Material auf Polymerbasis besteht, auf der Oberfläche des Halbleitersubstrats (102), wobei die nachgiebige dielektrische Schicht (106) zahlreiche Öffnungen (230) aufweist, die sich durch sie hindurch erstrecken, und wobei jede Öffnung (230) ein anderes leitendes Metallbeschichtungselement (300) freilegt; das Ausbilden eines elektrisch leitenden nachgiebigen Körpers (220) in jeder Öffnung der nachgiebigen dielektrischen Schicht (106), so dass jeder nachgiebige Körper (220) elektrisch mit dem leitenden Metallbeschichtungselement (300) verbunden ist, das die zugehörige Öffnung (210) freilegt; das Ausbilden einer dielektrischen Schicht (108) über der nachgiebigen dielektrischen Schicht (106), wobei die äußere dielektrische Schicht (108) zahlreiche Öffnungen (230) aufweist, die sich durch sie hindurch erstrecken, und wobei jede Öffnung (230) einen anderen nachgiebigen Körper (220) freilegt; und das Ausbilden eines elektrisch leitenden lötbaren Leiterelements (240) in jeder Öffnung (230) der äußeren dielektrischen Schicht (108), so dass jedes lötbare Leiterelement (240) elektrisch mit dem nachgiebigen Körper (220) verbunden ist, den die zugehörige Öffnung (230) freilegt, und wobei jedes lötbare Leiterelement (240) mit Lot benetzbar ist.
  38. Verfahren nach Anspruch 37, wobei das Ausbilden des elektrisch leitenden Metallbeschichtungselements (300) über jedem der zahlreichen Anschlussflecke (200) für die Eingabe bzw. Ausgabe (I/O) umfasst: das Ausbilden eines elektrisch leitenden Metallbeschichtungselements (300) über jedem der zahlreichen Anschlussflecke (200) für die Eingabe bzw. Ausgabe (I/O), die auf einer Oberfläche eines Halbleitersubstrats (102) angeordnet sind, wobei sich die äußeren Begrenzungen der leitenden Metallbeschichtungselemente (300) über die äußeren Begrenzungen der zugehörigen I/O-Anschlussflecke (200) hinaus erstrecken, und worin die leitenden Metallbeschichtungselemente (300) als Adhäsionsschichten, als Sperrschichten oder sowohl als Adhäsionsschichten als auch als Sperrschichten wirken, und worin jedes leitende Metallbeschichtungselement (300) mindestens eine Schicht aus einem Metall enthält, das ausgewählt wird aus der Gruppe mit Chrom, Kupfer, Gold, Silber, Titan und Wolfram.
  39. Verfahren nach Anspruch 37, wobei das Ausbilden des elektrisch leitenden lötbaren Leiterelements (240) in jeder Öffnung (230) der äußeren dielektrischen Schicht (108) umfasst: das Ausbilden eines elektrisch leitenden lötbaren Leiterelements (240) in jeder Öffnung (230) der äußeren dielektrischen Schicht (108), so dass jedes lötbare Leiterelement (240) elektrisch mit dem nachgiebigen Körper (220) verbunden ist, den die zugehörige Öffnung (230) freilegt, und wobei jedes lötbare Leiterelement (240) mit Lot benetzbar ist, und worin jedes lötbare Leiterelement (240) mindestens ein Metall enthält, das ausgewählt wird aus der Gruppe mit Blei, Zinn, Kadmium, Indium, Wismut, Gallium, Kupfer, Silber, Platin, Palladium, Nickel und Gold.
  40. Verfahren zum Ausbilden einer Halbleitervorrichtung (100) nach Anspruch 1, umfassend das Ausbilden einer nachgiebigen dielektrischen Schicht (106), die aus einem Material auf Polymerbasis besteht, über einer Oberfläche eines Halbleitersubstrats (102), wobei die nachgiebige dielektrische Schicht (106) zahlreiche Öffnungen (210) aufweist, die sich durch sie hindurch erstrecken, und wobei jede Öffnung (210) einen anderen der zahlreichen Anschlussflecke (200) für die Eingabe bzw. Ausgabe (I/O) freilegt, die auf der Oberfläche des Halbleitersubstrats (102) angeordnet sind; das Ausbilden eines elektrisch leitenden nachgiebigen Körpers (220) in jeder Öffnung (210) der nachgiebigen dielektrischen Schicht (106), so dass jeder nachgiebige Körper (220) elektrisch mit dem ersten leitenden Metallbeschichtungselement (240) verbunden ist, das die zugehörige Öffnung (210) freilegt; das Ausbilden eines elektrisch leitenden Metallbeschichtungselements (400) über jedem nachgiebigen Körper (220), wobei die leitenden Metallbeschichtungselemente (240) im Wesentlichen die nachgiebigen Körper (220) bedecken und als Adhäsionsschichten, als Sperrschichten oder sowohl als Adhäsionsschichten als auch als Sperrschichten wirken; das Ausbilden einer äußeren dielektrischen Schicht (108) über der nachgiebigen dielektrischen Schicht (106), wobei die äußere dielektrische Schicht (108) zahlreiche Öffnungen (230) aufweist, die sich durch sie hindurch erstrecken, und wobei jede Öffnung (230) ein anderes leitendes Metallbeschichtungselement (240) freilegt; und das Ausbilden eines elektrisch leitenden lötbaren Leiterelements (240) in jeder Öffnung (230) der äußeren dielektrischen Schicht (108), so dass jedes lötbare Leiterelement (240) elektrisch mit dem leitenden Metallbeschichtungselement (400) verbunden ist, das die zugehörige Öffnung (230) freilegt, und wobei jedes lötbare Leiterelement (240) mit Lot benetzbar ist.
  41. Verfahren nach Anspruch 40, wobei das Ausbilden des elektrisch leitenden Metallbeschichtungselements (400) über jedem nachgiebigen Körper (220) umfasst: das Ausbilden eines elektrisch leitenden Metallbeschichtungselements (400) über jedem nachgiebigen Körper (220), wobei die leitenden Metallbeschichtungselemente (400) die nachgiebigen Körper (220) im Wesentlichen bedecken und als Adhäsionsschichten, als Sperrschichten oder sowohl als Adhäsionsschichten als auch als Sperrschichten wirken, und worin jedes leitende Metallbeschichtungselement (400) mindestens eine Schicht aus einem Metall enthält, das ausgewählt wird aus der Gruppe mit Chrom, Kupfer, Gold, Silber, Titan und Wolfram.
  42. Verfahren nach Anspruch 40, wobei das Ausbilden des elektrisch leitenden lötbaren Leiterelements (240) in jeder Öffnung der äußeren dielektrischen Schicht (108) umfasst: das Ausbilden eines elektrisch leitenden lötbaren Leiterelements (240) in jeder Öffnung (230) der äußeren dielektrischen Schicht (108), so dass jedes lötbare Leiterelement (240) elektrisch mit dem leitenden Metallbeschichtungselement (400) verbunden ist, das die zugehörige Öffnung (230) freilegt, und worin jedes lötbare Leiterelement (240) mit Lot benetzbar ist, und wobei jedes lötbare Leiterelement (240) mindestens ein Metall enthält, das ausgewählt wird aus der Gruppe mit: Blei, Zinn, Kadmium, Indium, Wismut, Gallium, Kupfer, Silber, Platin, Palladium, Nickel und Gold.
  43. Verfahren zum Ausbilden einer Halbleitervorrichtung (100) nach Anspruch 1, umfassend das Ausbilden eines ersten elektrisch leitenden Metallbeschichtungselements (300) über jedem der zahlreichen Anschlussflecke (200) für die Eingabe bzw. Ausgabe (I/O), die auf einer Oberfläche eines Halbleitersubstrats (102) angeordnet sind, wobei sich die äußeren Begrenzungen der leitenden Metallbeschichtungselemente (300) über die äußeren Begrenzungen der zugehörigen I/O-Anschlussflecke (200) hinaus erstrecken, und worin die leitenden Metallbeschichtungselemente (300) als Adhäsionsschichten, als Sperrschichten oder sowohl als Adhäsionsschichten als auch als Sperrschichten wirken; das Ausbilden einer nachgiebigen dielektrischen Schicht (106), die aus einem Material auf Polymerbasis besteht, auf der Oberfläche des Halbleitersubstrats (102), wobei die nachgiebige dielektrische Schicht (106) zahlreiche Öffnungen (210) aufweist, die sich durch sie hindurch erstrecken, und wobei jede Öffnung (210) ein anderes erstes leitendes Metallbeschichtungselement (300) freilegt; das Ausbilden eines elektrisch leitenden nachgiebigen Körpers (220) in jeder Öffnung (210) der nachgiebigen dielektrischen Schicht (106), so dass jeder nachgiebige Körper (220) elektrisch mit dem ersten leitenden Metallbeschichtungselement (300) verbunden ist, das die zugehörige Öffnung (210) freilegt; das Ausbilden eines zweiten elektrisch leitenden Metallbeschichtungselements (400) über jedem nachgiebigen Körper (220), wobei die zweiten leitenden Metallbeschichtungselemente (400) die nachgiebigen Körper (220) im Wesentlichen bedecken und als Adhäsionsschichten, als Sperrschichten oder sowohl als Adhäsionsschichten als auch als Sperrschichten wirken; das Ausbilden einer äußeren dielektrischen Schicht (108) über der nachgiebigen dielektrischen Schicht (106), wobei die äußere dielektrische Schicht zahlreiche Öffnungen (230) aufweist, die sich durch sie hindurch erstrecken, und wobei jede Öffnung (230) ein anderes zweites leitendes Metallbeschichtungselement (400) freilegt; und das Ausbilden eines elektrisch leitenden lötbaren Leiterelements (240) in jeder Öffnung (230) der äußeren dielektrischen Schicht (108), so dass jedes lötbare Leiterelement (240) elektrisch mit dem zweiten leitenden Metallbeschichtungselement (400) verbunden ist, das die zugehörige Öffnung (230) freilegt, und wobei jedes lötbare Leiterelement (240) mit Lot benetzbar ist.
  44. Verfahren nach Anspruch 43, wobei das Ausbilden des ersten elektrisch leitenden Metallbeschichtungselements (300) über jedem der zahlreichen Anschlussflecke (200) für die Eingabe bzw. Ausgabe (I/O) umfasst: das Ausbilden eines ersten elektrisch leitenden Metallbeschichtungselements (300) über jedem der zahlreichen Anschlussflecke (200) für die Eingabe bzw. Ausgabe (I/O), die auf einer Oberfläche eines Halbleitersubstrats (102) angeordnet sind, wobei sich die äußeren Begrenzungen der leitenden Metallbeschichtungselemente (300) über die äußeren Begrenzungen der zugehörigen I/O-Anschlussflecke (200) hinaus erstrecken, und worin die ersten leitenden Metallbeschichtungselemente (300) als Adhäsionsschichten, als Sperrschichten oder sowohl als Adhäsionsschichten als auch als Sperrschichten wirken, und worin jedes erste leitende Metallbeschichtungselement (300) mindestens ein Metall enthält, das ausgewählt wird aus der Gruppe mit Chrom, Kupfer, Gold, Silber, Titan und Wolfram.
  45. Verfahren nach Anspruch 43, wobei das Ausbilden des zweiten elektrisch leitenden Metallbeschichtungselements (400) über jedem nachgiebigen Körper (220) umfasst: das Ausbilden eines zweiten elektrisch leitenden Metallbeschichtungselements (400) über jedem nachgiebigen Körper (220), wobei die zweiten leitenden Metallbeschichtungselemente (400) die nachgiebigen Körper (220) im Wesentlichen bedecken und als Adhäsionsschichten, als Sperrschichten oder sowohl als Adhäsionsschichten als auch als Sperrschichten wirken, und worin jedes zweite leitende Metall beschichtungselement (400) mindestens eine Schicht aus Metall enthält, das ausgewählt wird aus der Gruppe mit Chrom, Kupfer, Gold, Silber, Titan und Wolfram.
  46. Verfahren nach Anspruch 43, wobei das Ausbilden des elektrisch leitenden lötbaren Leiterelements (240) in jeder Öffnung (230) der äußeren dielektrischen Schicht (108) umfasst: das Ausbilden eines elektrisch leitenden lötbaren Leiterelements (240) in jeder Öffnung (230) der äußeren dielektrischen Schicht (108), so dass jedes lötbare Leiterelement (240) elektrisch mit dem zweiten leitenden Metallbeschichtungselement (400) verbunden ist, das die zugehörige Öffnung (230) freilegt, und wobei jedes lötbare Leiterelement (240) mit Lot benetzbar ist, und worin jedes lötbare Leiterelement (240) mindestens ein Metall enthält, das ausgewählt wird aus der Gruppe mit: Blei, Zinn, Kadmium, Indium, Wismut, Gallium, Kupfer, Silber, Platin, Palladium, Nickel und Gold.
  47. Einrichtung (600), umfassend eine Komponente, die ein Substrat (602) und zahlreiche Bond-Anschlussflecke (604) enthält, die auf einer Oberfläche (602A) des Substrats (602) angeordnet sind, wobei die Bond-Anschlussflecke in einem ersten Muster angeordnet sind; eine Halbleitervorrichtung (100) nach irgendeinem der Ansprüche 1–33, wobei die I/O-Anschlussflecke (200) auf der Oberfläche des Halbleitersubstrats (102) in einem zweiten Muster angeordnet sind, und wobei das zweite Muster im Wesentlichen dem ersten Muster gleicht; und worin die Bond-Anschlussflecke (604) der Komponente (600) benachbart zu den I/O-Anschlussflecken (200) der Halbleitervorrichtung (100) angeordnet und elektrisch damit verbunden sind.
  48. Einrichtung nach Anspruch 47, wobei die Halbleitervorrichtung (100) ein Gehäuse in Chipgröße (CSP) ist.
  49. Einrichtung nach Anspruch 47, wobei das Substrat (602) der Komponente (600) ein Kunststoffmaterial enthält.
  50. Einrichtung (600) nach Anspruch 47, wobei das Substrat (602) der Komponente ein Keramikmaterial enthält.
  51. Einrichtung (600) nach Anspruch 47, wobei das zweite Muster ein Spiegelbild des ersten Musters ist.
  52. Verfahren zum Ausbilden einer Einrichtung, umfassend das Bereitstellen einer Komponente, die ein Substrat (602) und zahlreiche Bond-Anschlussflecke (604) enthält, die auf einer Oberfläche (602A) des Substrats (602) angeordnet sind, wobei die Bond-Anschlussflecke in einem ersten Muster angeordnet sind; das Bereitstellen einer Halbleitervorrichtung (100) gemäß irgendeinem der Ansprüche 1–33, wobei die I/O-Anschlussflecke auf der Oberfläche des Halbleitersubstrats (102) in einem zweiten Muster angeordnet sind, und wobei das zweite Muster im Wesentlichen dem ersten Muster gleicht; das Ausbilden einer Lötüberzugsschicht (610) auf jedem Bond-Anschlussfleck (604) der Komponente; das In-Berührung-Bringen der I/O-Anschlussflecke (200) der Halbleitervorrichtung (100) mit den Lötüberzugsschichten (610), die auf den Bond-Anschlussflecken (604) der Komponente ausgebildet sind; und das Erwärmen des Substrats (602) der Komponente oder des Halbleitersubstrats (102) der Halbleitervorrichtung (100), bis die Lötüberzugsschichten schmelzen.
  53. Verfahren nach Anspruch 52, wobei das Bereitstellen der Halbleitervorrichtung (100) umfasst: das Bereitstellen einer Halbleitervorrichtung (100), umfassend ein Halbleitersubstrat (102) und zahlreiche Anschlussflecke (200) für die Eingabe bzw. Ausgabe (I/O), die auf einer Oberfläche (102A) des Halbleitersubstrats (102) angeordnet sind, wobei die I/O-Anschlussflecke (200) in einem zweiten Muster angeordnet sind, und wobei das zweite Muster ein Spiegelbild des ersten Musters ist.
DE60210109T 2001-09-12 2002-08-12 Halbleitervorrichtung mit nachgiebigen elektrischen Anschlüssen, Einrichtung, die die Halbleitervorrichtung enthält und Verfahren zum Ausbilden der Vorrichtung Expired - Lifetime DE60210109T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US952337 1992-09-28
US09/952,337 US20030047339A1 (en) 2001-09-12 2001-09-12 Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same
PCT/US2002/025427 WO2003023855A2 (en) 2001-09-12 2002-08-12 Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same

Publications (2)

Publication Number Publication Date
DE60210109D1 DE60210109D1 (de) 2006-05-11
DE60210109T2 true DE60210109T2 (de) 2006-11-09

Family

ID=25492801

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60210109T Expired - Lifetime DE60210109T2 (de) 2001-09-12 2002-08-12 Halbleitervorrichtung mit nachgiebigen elektrischen Anschlüssen, Einrichtung, die die Halbleitervorrichtung enthält und Verfahren zum Ausbilden der Vorrichtung

Country Status (10)

Country Link
US (1) US20030047339A1 (de)
EP (1) EP1428256B1 (de)
JP (1) JP4771658B2 (de)
KR (1) KR100888712B1 (de)
AT (1) ATE321362T1 (de)
AU (1) AU2002326597A1 (de)
CA (1) CA2459386A1 (de)
DE (1) DE60210109T2 (de)
TW (1) TW569413B (de)
WO (1) WO2003023855A2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150307997A1 (en) * 2002-10-29 2015-10-29 Microfabrica Inc. Methods for Fabricating Metal Structures Incorporating Dielectric Sheets
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
US20090256256A1 (en) * 2008-04-11 2009-10-15 Infineon Technologies Ag Electronic Device and Method of Manufacturing Same
TWI462676B (zh) * 2009-02-13 2014-11-21 Senju Metal Industry Co The solder bumps for the circuit substrate are formed using the transfer sheet
US9293402B2 (en) 2012-04-13 2016-03-22 Lapis Semiconductor Co., Ltd. Device with pillar-shaped components
JP5128712B1 (ja) * 2012-04-13 2013-01-23 ラピスセミコンダクタ株式会社 半導体装置
JP2016184619A (ja) * 2015-03-25 2016-10-20 大日本印刷株式会社 多層配線構造体
JP2016184620A (ja) * 2015-03-25 2016-10-20 大日本印刷株式会社 多層配線構造体
JP2015167254A (ja) * 2015-05-21 2015-09-24 株式会社テラプローブ 半導体装置、その実装構造及びその製造方法
KR101897653B1 (ko) * 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법
US10748850B2 (en) * 2018-03-15 2020-08-18 Semiconductor Components Industries, Llc Thinned semiconductor package and related methods
US11749616B2 (en) 2017-10-05 2023-09-05 Texas Instruments Incorporated Industrial chip scale package for microelectronic device
US10923365B2 (en) * 2018-10-28 2021-02-16 Richwave Technology Corp. Connection structure and method for forming the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US6114187A (en) * 1997-01-11 2000-09-05 Microfab Technologies, Inc. Method for preparing a chip scale package and product produced by the method
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
JP2000208664A (ja) * 1999-01-13 2000-07-28 Matsushita Electric Ind Co Ltd 半導体パッケ―ジおよびその製造方法、並びに、半導体チップ実装体およびその製造方法
JP2000228417A (ja) * 1999-02-04 2000-08-15 Sony Corp 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法
US6271107B1 (en) * 1999-03-31 2001-08-07 Fujitsu Limited Semiconductor with polymeric layer
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP3339478B2 (ja) * 1999-10-07 2002-10-28 日本電気株式会社 フリップチップ型半導体装置とその製造方法
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP2002118199A (ja) * 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
WO2003023855A2 (en) 2003-03-20
JP2005503020A (ja) 2005-01-27
US20030047339A1 (en) 2003-03-13
EP1428256A2 (de) 2004-06-16
ATE321362T1 (de) 2006-04-15
EP1428256B1 (de) 2006-03-22
WO2003023855A3 (en) 2003-12-11
AU2002326597A1 (en) 2003-03-24
TW569413B (en) 2004-01-01
KR100888712B1 (ko) 2009-03-17
KR20040047822A (ko) 2004-06-05
CA2459386A1 (en) 2003-03-20
JP4771658B2 (ja) 2011-09-14
DE60210109D1 (de) 2006-05-11

Similar Documents

Publication Publication Date Title
DE60224544T2 (de) Vorrichtung mit elastischen elektrischen anschlüssen, und verfahren zu deren herstellung
DE69535266T2 (de) Mikroelektronische montage mit mehrfachen leiterverformungen
DE69535629T2 (de) Montage von elektronischen komponenten auf einer leiterplatte
DE102009018396B4 (de) Halbleiterbauelement und Herstellung des Halbleiterbauelements
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102009044605B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE60210109T2 (de) Halbleitervorrichtung mit nachgiebigen elektrischen Anschlüssen, Einrichtung, die die Halbleitervorrichtung enthält und Verfahren zum Ausbilden der Vorrichtung
DE10250636B4 (de) Verfahren zum Herstellen einer Halbleiterstuktur und Halbleiterstruktur
DE102005045661B4 (de) Mikroelektronischer Bauelementchip und Herstellungsverfahren, Packung und LCD-Vorrichtung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102008019336A1 (de) Halbleiterbausteinpackung zur Verbesserung der Funktion von Wärmeableitung und Erdungsabschirmung
DE19940633A1 (de) IC-Gehäuse
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
DE112010005011T5 (de) Polymerblockgehäuse mit Durchkontakten
DE102008010004A1 (de) Multi-Chip-Packung mit reduzierter Struktur und Verfahren zur Herstellung derselben
US7216424B2 (en) Method for fabricating electrical connections of circuit board
DE102018123837A1 (de) Halbleiterpackage und Halbleitermodul mit demselben
DE112020004228T5 (de) Bilden einer bump-struktur
DE102014111533A1 (de) Chipanordnung
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE102008034159A1 (de) Elektronikbauelement und Verfahren zu seiner Herstellung
DE112009001736T5 (de) Verfahren zum Herstellen eines komponenteneingebetteten Moduls

Legal Events

Date Code Title Description
8364 No opposition during term of opposition