TW569413B - Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same - Google Patents

Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same Download PDF

Info

Publication number
TW569413B
TW569413B TW091119394A TW91119394A TW569413B TW 569413 B TW569413 B TW 569413B TW 091119394 A TW091119394 A TW 091119394A TW 91119394 A TW91119394 A TW 91119394A TW 569413 B TW569413 B TW 569413B
Authority
TW
Taiwan
Prior art keywords
compatible
dielectric layer
conductive
semiconductor device
solderable
Prior art date
Application number
TW091119394A
Other languages
English (en)
Inventor
Michael A Lutz
Original Assignee
Dow Corning
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning filed Critical Dow Corning
Application granted granted Critical
Publication of TW569413B publication Critical patent/TW569413B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Description

569413 發明説明（1 發明背景 1. 發明範嘻 本發明大體上關於具有終端之電力裝置，且較特別的是 ，關於具有區域陣列終端以供形成電連接之電力裝置。 2. 整關技藝之說明 在一積體電路之製造期間，形成於一矽基板上且最後連 接於外部裝置之信號線係終止於稱為輸入/輸出（1/〇)墊塊之 平坦金屬接觸區，製造後，積體電路（即晶片）典型上固接於 一保護性半導體裝置封裝内，積體電路之各I/O墊塊隨後連 接於裝置封裝之一或多電終端。 裝
一裝置封裝之電終端典型上係相關於封裝之周邊、或通 過封裝底側表面之二維式陣列而配置，金屬導體典型上用 於連接積體電路之I/O墊塊至裝置封裝之終端，金屬導體例 如可為細金屬接線、形成於一裝置封裝基板上及/或内之，，尾 線"（即信號線）、形成於一撓性載體膜或疊層例如一帶體自 動接合或TAB帶上及/或内之尾線、或一引線框。周邊終端 裝置封裝例如可具有稱為"針腳，，之終端，供插入一互連裝 置（例如一印刷電路板或PCB)之孔内，或稱為，，引線"之終端 ，供接附於一互連裝置曝露表面上之平坦金屬接觸區。區 域陣列終端裝置封裝典型上具有焊”球"或”凸塊"，供接附於 一互連裝置曝露表面上之平坦金屬墊塊。 區域陣列終端封裝具有配置成通過裝置封裝底側表面之 二維式陣列，結果，具有數百個終端之區域陣列終端封穿 之實體尺寸即遠小於其周邊終端者，此較小之封裝為可^ -5-
五、發明説明（2 ) 式裝置所極需，例如膝上型及掌上型電腦，及手持式通信 裝置如行動電話。此外，自積體電路之1/0墊塊至裝置封裝 之信號線長度較短，因此栅列裝置封裝之高頻率電力性能 典型上即較佳於相對應之周邊終端裝置封裝者。 可控制伸縮式晶片連接（C4)為直接接附一積體電路於一 基板（例如玻璃纖維-環氧樹脂印刷電路板材料或一陶質材料 )之習知方法，C4接附法普遍稱為"倒裝晶片，，接附法。在備 便C4接附時，積體電路之1/〇墊塊典型上係在積體電路之一 底側表面上配置成二維式陣列，且一組相對應之接合墊塊 形成於基板之一上表面上，一焊劑”凸塊”形成於積體電路 之各I/O墊塊上。例如，一焊劑合金之多層構成金屬可以沉 積於積體電路之I/O墊塊上，金屬層沉積後，積體電路即可 加熱以熔化金屬層。熔態金屬混合而形成焊劑合金，且焊 劑合金之表面張力使熔態之焊劑合金形成半球形焊劑"凸塊,， 於積體電路之I/O墊塊上，焊膏典型上沉積於基板之各接合 墊塊上。 ° 在積體電路至基板之C4接附期間，積體電路之1/〇墊塊上 之焊劑凸塊係實體接觸於基板之相對應接合墊塊上之焊膏 ，基板及積體電路長時間加熱而使焊劑足以熔化或"倒流" 。當焊劑冷卻時，積體電路之17㈣塊即電氣性及機械性電 搞合於基板之接合墊塊。 普遍型式為”倒裝晶片"球形 ’倒裝晶片"BGA裝置封裝包 或倒裝晶片"接附法以安裝 區域陣列終端裝置封裝之一普 栅列（BGA)裝置封裝，一典型之，，, 括一積體電路，係使用上述(^或 五、發明説明（3 於一較大封裝基板之上表面上，基板包括二組接合墊塊： 一第一組配置在相鄰於積體電路之上表面上，及一第二組 配置成通過BGA裝置封裝底側表面之二維式陣列。形成於 基板上及/或内之一或多層導電性尾線用於連接第一及第二 組接合墊塊之各別構件，第二組接合墊塊之構件做為裝置 封裝終端。一焊球接附於第二組接合墊塊之各構件，焊球 使BGA裝置封裝以表面安裝於一互連裝置（pCB)。 ^問題出現在積體電路與封裝基板之熱膨脹係數（ctEs)通 吊不同，此CTEs差異會在上述焊劑倒流操作期間產生機械 應力於焊劑凸塊内。此外，積體電路接附於封裝基板後， 積體電路在操作期間昇溫同時散失電力，而當未操作時則 冷卻。再一次，積體電路與封裝基板之CTEs差異會在生成 之熱循環期間產生機械應力於焊劑凸塊内。若未加以檢查 ，諸機械應力it常在一難以令人接受之少數熱循環後，造 成焊劑凸塊連接處疲勞及失效。 上述CTEs不相符之一普遍解決辦法為在"倒裝晶片"接附 過程之最後部分期間形成一層下填材料於積體電路與基板 之間，下填材料包封C4連接處且將晶片以機械式鎖合於基 板，在熱德環期間減少焊劑凸塊連接處内之應力，藉此顯 著增加焊劑凸塊連接處之穩定性。惟，請注意使用下填材 料以減少焊劑凸塊應力會產生另一問題，即此下填式積體 電路裝置封裝之後續工作極為困難，此外，下填過程耗費 時間，使得半導體裝置製造工業可能會取消此製程。 晶片尺寸封裝"或CSP—詞用於說明_BGA裝置封裝具有 569413 A7 -—___ B7 五、發明説明（4 ) 不大於積體電路對應尺寸1β2倍之尺寸，由於其較小尺寸， CSPs即較引人注意’特別是攜帶式裝置應用。一 csp之基 板例如可為一撓性膜或疊層（例如聚醯亞胺膜/疊層）、一硬 質材料（例如玻璃纖維環氧樹脂印刷電路板材料或陶質材料） 、或一引線框。 不同於較大BGA裝置封裝的是，一焊塊，而非焊球，係 形成於CSP基板之第二組接合墊塊之各構件上（例如以一相 似於焊塊形成在積體電路〗/〇塾塊上之方式），CSPs之焊塊 可供CSPs以表面安裝於一互連裝置（例如一pCB)。若csp基 板與互連裝置之間之CTE不相符較小，則形成於CSP與互連 裝置之間之焊塊連接處即足夠穩定，通常不需要以下填材 料於填入CSP基板與互連裝置之間之區域。在此情況下，其 較易於自互連裝置去除一失效之CSP，及以另一 CSP更換失 效之CSP(即改造CSP)。 惟’在某些例子中，一 CSP係相關於I/O墊塊以僅藉由形 成一薄保護塗層於一積體電路之下側表面上、及形成焊塊 於I/O墊塊上而形成。在此例子中，當CSP係以表面安裝於 一互連裝置（例如一 PCB)時，積體電路基板與互連裝置之間 並無CSP基板。在此情況中，在溫度循環期間因為積體電路 與互連裝置之間之CTE不相符而產生於焊塊内之機械性應 力將在一難以令人接受之少數熱循環後，造成焊劑凸塊連 接處疲勞及失效β 本發明係指一種具有相容電終端之積體電路裝置，其中 相容電終端可在積體電路裝置與一供積體電路裝置接附之 -8 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 569413
互連裝置（例如-PCB)之間達成極穩定之電力連接，而不論 積體電路裝置與互連裝置之間之CTE不相#，且不需要使 用一下填材料。 發明概孳 揭露一種半導體裝置，其包括配置於一半導體基板之一 表面上之複數輸入/輸出（I/O)墊塊、一相容介電質層、一外 介電質層、及複數導電性相容互連凸塊（即相容凸塊）。半導 體裝置例如可為一晶片尺寸封裝（csp),相容凸塊可形成半 導體裝置之電終端。 相容介電質層係定位於外介電質層與半導體基板表面之 間外’丨電質層及相谷介電質層二者皆具有複數貫穿之開 孔（即孔）。各相容凸塊係形成且對應於一不同之1/()墊塊上 ，且延伸通過第一相容介電質層與外介電質層内之一不同 開孔。 各相容凸塊包括一導電性相容體及一導電性之可焊性導 電體元件，相容體係定位於可焊性導電體元件與相對應1/〇 墊塊之間，相容體形成機械性撓性之導電性路徑於可焊性 導電體元件與相對應I/O墊塊之間。 各了}kf*性導電體元件係可濕焊，亦即，接觸於可焊性導 電體元件曝露表面之熔態焊劑將黏附於諸表面，以供焊劑 將可焊性導電體元件電力性及機械性電耦合於一供半導體 裝置連接之元件（即一連接元件）之對應接合墊塊。 相谷體谷a争相谷凸塊在一臨界值以下之施力時可彈性變 形，結果，相容凸塊可以承受此力而無焊塊連接處疲勞及 -9-
569413 A7 _____B7_ 五、發明説明（6 ) 失效。基於此原因，利用相容凸塊而形成於半導體裝置與 連接元件之間之連接穩定性可預期為大於焊塊連接處之穩 定性。 相容介電質層提供應力釋放於外介電質層與半導體基板 表面。當一力施加至相對立於相容介電質層之一外介電質 層表面時，施力實質上傳輸至相容介電質層，而反應於該 施力，相容介電質層即變形，令外介電質層相關於半導體 基板表面而移動。 外介電質層提供機械性防護於相容介電質層與半導體基 板表面。當一力施加至相對立於相容介電質層之一外介電 質層表面時，外介電質層變形程度少於相容介電質層者， 且用於分布施力至相容介電質層之一較寬面積上。 一種用於形成一半導體裝置之方法實施例包括形成相容 ”電質層於半導體基板之表面上，相容介電質層之複數開 孔各曝露一不同之I/O墊塊。其中一導電性相容體形成於相 容介電質層之各開孔内，以致於各相容體電耦合於由相對 應開孔曝露之I/O墊塊。外介電質層形成於相容介電質層上 外’丨電質層之各開孔曝露一不同之相容體，其中一可焊 性導電體元件形成於外介電質層之各開孔内，以致於各可 焊性導電體元件電耦合於由相對應開孔曝露之相容體。同 時揭露形成半導體裝置之多項方法實施例。 種裝置係揭露為包括一組件（例如一印刷電路板、一封 裝基板）且接合於一半導體裝置（例如上述之半導體裝置）， 組件包括一基板及配置於基板之一表面上之複數接合墊塊 -10 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 五、發明説明（7 其中接合墊塊係依一第一圖樣而配置。半導體裝置包括 2導體基板及配置於半導體基板之—表面上之複數輪入/ 輸出(I/O)墊塊，其中1/0塾塊係依一第二圖樣而配置，及其 中第二圖樣實質相同於(例如呈鏡像於)第一圖樣。 半導體裝置亦包括一相容介電質層、一外介電質層、及 上述之複數導電性相容凸塊，相容介電質層係定位於外介 電質層與半導體基板表面之間，外介電質層及相容介電質 層-者白具有複數貫穿之開孔（即孔），各相容凸塊延伸通過 第一相容介電質層與外介電質層内之一不同開孔。在此裝 置中，組件之接合墊塊係相鄰於且電耦合於半導體裝置之 I/O墊塊。 乂 一種用於形成上述裝置之方法實施例包括提供組件及半 導體裝置，焊塊形成於組件之接合墊塊上，半導體裝置之 I/O墊塊攜至接觸於組件之接合墊塊上形成之焊塊。加熱組 件之基板或半導體裝置之半導體基板，直到焊塊熔化。當 焊劑冷卻時，半導體裝置之1/0墊塊即機械性且電力性電耦 合於組件之接合墊塊。 圖式簡覃說明 本發明可以藉由參考以下說明及相關之配合圖式而獲得 瞭解’圖中相同之參考編號表示相同元件，.且其中： 圖1係一半導體裝置之一部分立體圖，半導體裝置包括一 半導體基板、一相容介電質層、一外介電質層、及複數導 電性相容互連凸塊（即相容凸塊）延伸通過相容介電質層與外 介電質層二者内之開孔（即孔）； 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) -11- 569413
圖2A為圖1所示基板之一部分截面圖，其中複數輸入/輸 出（I/O)墊塊已形成於基板之一上表面上； 圖2B為圖2A所示基板之一部分截面圖，其中圖！之相容 介電質層已形成於基板之上表面上，及其中相容介電質層 具有複數貫穿之開孔，及其中各孔曝露一不同1/〇墊塊之一 上表面； 圖2C為圖2B所示基板之一部分截面圖，其中導電性相容 體已形成於相容介電質層之孔内； 圖2D為圖2C所示基板1〇2之一部分截面圖，其中圖1之外 介電質層已形成於相容介電質層之一上表面上，及其中外 介電質層具有複數貫穿之開孔，及其中各孔曝露一不同相 容體之一上表面； 圖2E為圖2D所示基板之一部分截面圖，其中導電性之可 焊性導電體元件已形成於外介電質層之孔内； 圖3A為圖1所示基板之一部分截面圖，其中圖2A之複數 I/O墊塊已形成於基板之上表面上； 圖3B為圖3A所示基板之一部分截面圖，其中導電性金屬 塗層元件已形成於I/O墊塊之上表面及側表面上； 圖3C為圖3B所示基板之一部分截面圖，其中圖1之相容介 電質層已形成於導電性金屬塗層元件及導電性金屬塗芦元 件周側之半導體基板之一部分上表面上，及其中相容二^ 質層具有複數貫穿之開孔，及其中各孔曝露一不同導電性 金屬塗層元件之一上表面； 圖3D為圖3C所示基板之一部分截面圖，其中圖2C之導電 -12· 569413 A7 B7 五、發明説明（9 ) " ---- 性相容體已形成於相容介電質層之孔内； 圖3E為圖3D所示基板之一部分截面圖，其中圖丨之外介電 質層已形成於相容介電質層之一上表面上，及盆令外介電 質層具有複數貫穿之開孔，及其中各孔曝露一不同相容體 之一上表面； 圖3F為圖3E所示基板之一部分截面圖，其中圖冗之導電 性可焊性導電體元件已形成於外介電質層之孔内； 圖4A為圖1所示基板之一部分截面圖，其中圖2a之複數 I/O塾塊已形成於基板之上表面上； 圖4B為圖4A所示基板之一部分截面圖，其巾圖2B之相容 介電質層已形成於半導體基板之上表面上，及其中相容介 電質層具有複數貫穿之開孔，及其中各孔曝露一不同ι/〇墊 塊之一上表面； 圖4C為圖4B所示基板之一部分截面圖，其中圖2C之導電 性相容體已形成於相容介電質層之孔内； 圖4D為圖4C所示基板之一部分截面圖，其中導電性金屬 塗層元件已形成於相容體之上表面上； 圖4E為圖4D所示基板之一部分截©圖，其中圖1之外介電 質層已形成於相容介電質層之一上表面上，及其中外介電 質層具有複數貫穿之開孔，及#中各孔曝露一不同導電性 金屬塗層元件之一上表面； 圖4F為圖4E所示基板之一部分截面圖，其中圖2E之可焊 性導電體元件已形成於外介電質層之孔内； 圖5A為圖1所示基板之一部分截面圖，其中圖2a之複數 -13-
569413 A7
I/O墊塊已形成於基板之上表面上； 圖5B為圖5A所示基板之一部分截面圖，其中圖3B之導電 性金屬塗層元件已形成於1/0墊塊之上表面及側表面上； 圖5C為圖5B所示基板之一部分截面圖，其中圖2b之相容 "電質層已形成於基板之上表面上，及其中相容介電質只 具有複數貫穿之開孔，及其中各孔曝露圖3B之一不同導電 性金屬塗層元件之一上表面；
圖5D為圖5C所示基板之一部分截面圖，其中圖2C之相容 體已形成於相容介電質層之孔内； 圖5E為圖5D所示基板之一部分截面圖，其中圖4D之導電 性金屬塗層元件已形成於相容體之上表面上； 裝 圖5F為圖5E所示基板之一部分截面圖，其中圖外介電 質層已形成於相容介電質層之一上表面上，及其中外介電 質層具有複數貫穿之開孔，及其中各孔曝露圖41)之一不同 導電性金屬塗層元件之一上表面； 訂 圖5G為圖5F所示基板之一部分截面圖，其中圖2E之可焊 性導電體元件已形成於外介電質層之孔内； 圖6A係一第一裝置之一部分截面圖，其中第一裝置包括 一基板及配置於基板之一表面上之複數接合墊塊； 圖6B為圖6A所示第一裝置之一部分截面圖，其中焊劑塗 層已形成於接合塾塊之上表面上； 圖6C係圖1所示半導體裝置實施例之一部分及圖6b所示第 一裝置之一部分截面圖，其中一部分半導體裝置已倒置及 定位於-部分第一裝置上，及其中進行一電耦合操作，即
五、發明説明（11 ) 半¥體裝置電福合於第一裝置；及 圖6:係半導體裝置及圖紐所示第一裝置之一部分截面圖 ’ 電搞合操作後，其中一部分半導體裝置及第 一裝置已接合形成一第二裝置。 儘管本發明可能有多種修改及變換型式，但是1特定杏 施例已藉由圖中之實例揭示及詳細說明於本文内。惟，二 :瞭解的是文内特定實施例之說明並非揭限本發明於所： 路之特定型式，相反地，本發明欲涵蓋諸此修改、等效 術及變換型式於文後申請專利範圍所定義之本發明精神 缚内0 避定實施例之詳細錄明 綱之_生實施例說明如下，為了說明清楚，並非 一實際實施上之所有特性皆在本說明書中揭露，當然，可 以瞭解的是在任意此實際實施例之研發中，需做無數次實 施上之特定決定以達成研發者之目的，例如相容於系統^ 關與商業相關之限制，其係隨著實施而變化。再者，可以 瞭解的是此一研發之努力可能很複雜及費時，但是此為習 於此技者明瞭本文優點之必要過程。 圖1係一半導體裝置1 〇〇實施例之一部分立體圖，其包括 一半導體基板102、一相容介電質層1〇6、一外介電質層1〇8 、及多數導電性相容凸塊1〇4延伸通過相容介電質層1〇6與 外電負層108内之開孔。如文後所述，各相容凸塊1 〇4形 成於半導體裝置100之多數1/〇墊塊（圖i中未示）之一不同者 上’ I/O墊塊配置於基板1〇2之一上表面1〇2A上，且終結半 -15- 本紙張尺度適财SS家標準(CNS)^^麟挪公爱) 569413 A7
導體裝置100之電力及/或信號線。1/0墊塊用於連接至半導 體裝置100外之電路，且相容凸塊1〇4形成半導體裝置之 電力終端。 如圖1所示，相容介電質層1〇6定位於基板1〇2之上表面 102A上，外介電質層1〇8則定位於相容介電質層1〇6上，以 致於相容介電質層1〇6設置於外介電質層1〇8與基板1〇2之上 表面102A之間。組合時，相容介電質層1〇6與外介電質層 108形成一撓性鈍化層，即一保護基板1〇2之上表面ι〇2Α免 於潮濕與污染之封閉層。 在圖1之實施例中，相容凸塊1 〇4延伸通過相容介電質層 106内之開孔’且通過外介電質層！ 〇8内之相對應開孔，以 致於相谷凸塊104之上表面1 〇4A突出通過外介電質層log之 上表面108A。若基板1〇2之上表面i〇2A做為一高度參考表 面’若相容凸塊104之上表面104A係在上表面ι〇8Α之高度 以上。 在製造期間，半導體基板102可為一更大型半導體晶圓之 一部分。相容凸塊104可以在製造期間已形成於半導體基板 102上，且在半導體基板102分離於較大半導體晶圓之前。 半導體基板102可具有多數主動及/或被動之電力裝置形 成於其上及/或其内，多數電力裝置可以互連而形成一或多 電路。在此情況中，半導體基板102可以視為一積體電路模 型，而圖1之半導體裝置100可以視為一晶片尺寸封裝（CSP)。 請注意I/O墊塊、相容凸塊104、相容介電質層106、及外 介電質層108可存在於超過半導體基板102之一表面上及上 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 569413
方。 如文後所述，各相容凸塊104包括一導電性相容體及一導 =性可焊性導電體元件，各相容凸塊1G4之相容體形成於半 導，裝置100之-1/0塾塊上，且可焊性導電體元件形成於 相谷體上，各相容凸塊104之相容體因而定位於半導體裝置 1〇〇之I/O墊塊與對應可焊性導電體元件之間墊 電耦合於對應可焊性導電體元件。 整免 相容凸塊104之可焊性導電體元件用於接觸一供半導體裝 置1〇〇連接（即接附或安裝）之元件（例如一印刷電路板、一裝 置封裝基板、一積體電路模型等）之對應接合墊塊，文後， 供半導體裝置1〇〇連接之元件將視之為"連接元件，，。大體上 ，可焊性導電體元件為"可濕焊”，亦即，接觸於可焊性導 電體7G件曝露表面之熔態焊劑將黏附於諸表面，以供焊劑 將可焊ϋ導電體疋件電力性及機械性電輕合於對應之接人 墊塊。-焊劑倒流操作可以實質上同時經由焊劑，用於： 相容凸塊HM之可焊性導電體元件電輕合於連接 接合墊塊。 卞心対應 基本上由於相容體之存在，相容凸塊1〇4可以在承受施加 於可焊性導電體元件與基板102之間之力時做彈性變形，此 力為在可焊性導電體元件電耦合於連接元件之對應接合墊 塊期間’故意產生於半導體裝置1〇〇與供半導體裝置!⑻連 接之疋件之間，以減少或消除存在於可焊性導電體元件與 對應接合墊塊之間之間隙，此間隙典型上由可焊性導電體 元件之高度差、基板102及/或連接元件表面之不平坦度、
裝 魏 -17- 569413 發明説明（14 4等所造成。 於=亦：期在半導體裝置100之熱膨脹係數(cte)未匹配 於連接兀件之CTE時產±，例如，在使用—焊劑倒流摔作 =可焊性導電體㈣電_合於連接元件之對應接合塾塊 』間，此力即因為帛導體裝置100與連接元件之ctes差里而 產生。在可焊性導電體元件電搞合於對應接合塾塊後，此 力亦在熱循環期間因為半導體裝置100與連接元件之ctess 異而產生。 相容凸塊10 4在此施力下做彈性變形之能力可使相容凸塊 1〇4承受此施力，而無焊塊連接之疲勞及失效。相容體形成 機械式撓性之導電性路徑於裝置1〇〇之可焊性導電體元件與 對應I/O墊塊之間，結果，利用相容凸塊1〇4而形成於半導 體裝置100與連接元件之間之連接穩定性可預期較大於焊劑 塗層連接之穩定性。 圖2A-2E現在將用於說明一製成圖1所示半導體裝置ι〇〇之 方法貫施例’圖2A為圖1所示基板1〇2之一部分截面圖，其 中複數I/O墊塊200已形成於基板1〇2之上表面ι〇2Α上。例如 ，I/O墊塊200可藉由圖樣化一形成於基板1〇2之上表面i〇2a 上之金屬層（例如鋁或銅）而形成，各I/O塾塊2〇〇具有二個主 要表面：一接觸於基板1〇2上表面102A之下側表面2〇〇B， 及一相對立於下側表面200B之上表面200A。 圖2B為圖2A所示基板102之一部分截面圖，其中相容介 電負層106(如圖1)已形成於半導體基板102之上表面ι〇2Α上 。相容介電質層1 06實質上為一片相容性介電質材料，具有 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 569413 A7 B7 五、發明説明（15 ) -- 一上表面106A及一相對立之下側表面1〇6]8。在圖2B之實施 :例中，相容介電質層106之下側表面1〇6B係直接且實質上連 續地接觸於半導體基板1〇2之上表面1〇2A。 用於形成相容介電質層1 〇6之相容性介電質材料可為一聚 合物基質材料，此聚合物基質材料包括熱塑性、熱固性、 及B-可分級材料。適合之聚合物材料普遍類型包括環氧樹 脂、矽酮、聚醯亞胺、及丙烯酸酯聚合物與共聚物。此聚 合物材料可能需要在室溫下令材料取得一要求形狀與成型 後固化。 相容介電質層106可以利用多種習知方法之任一者形成， 包括網版印刷、鋼版印刷、喷墨印刷、預先成型膜之薄片 轉移、及塗佈（例如旋塗）^相容介電質層1〇6可為一層單一 相容性介電質材料，或多層不同之相容性介電質材料。 在圖2B中，複數孔210已形成於丨/o墊塊2〇〇上之相容介電 質層106内，以曝露I/O墊塊200之上表面2〇〇a。各孔21〇延 伸於相容介電質層106之上表面ι〇6Α及下側表面106B之間（即 相谷介電質層106之上表面1〇6 A及I/O墊塊200之上表面200 A 之間）’孔210可利用微影姓刻方法形成於一固體之相容性 介電質材料片上。 在圖2B之實施例中，孔21〇之側壁210A係侷限於由I/O墊 塊200之側表面200C定義之相對應I/O墊塊200外邊界内。再 者’孔210之側壁210A實質上呈垂直，以致相對應於孔210 之相容介電質層106上表面l〇6A及下側表面106B内之開孔 尺寸具有實質上相同之尺寸。在其他實施例中，孔21 〇之側 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 569413 A7 _____B7 五、發明説明（16 壁2 10A可以實質上不呈垂直，且不侷限於相對應1/〇墊塊 200之外邊界内。 關於相容介電質層1〇6之電力性質，相容介電質層1〇6之 體積電阻係數應該大於或等於約l〇Xl〇lG歐姆-厘米，在一 實施例中，相容介電質層1〇6之體積電阻係數可以大於或等 於約1·〇χ1015歐姆-厘米。 關於相容介電質層1〇6之機械性質，一材料之揚氏係數為 材料内單向内部應力對於其上方初期應變之一比率，當一 施加於材料之力之強度在臨界值以下時，由施力產生之材 料内部應變貫質上呈比例於施力，且材料可謂實質上呈現 虎克或理想彈性。在一實施例中，相容介電質層1 %之揚 氏係數可以小於或等於約8,000 MPa，且可小於或等於約 1,000 MPa 〇 圖2C為圖2B所示基板102之一部分截面圖，其中導電性相 容體220已形成於孔210内，各相容體220具有一上表面22〇a 及一相對立之下側表面220B。在圖2C之實施例中，相容體 220實質上填入相對應之孔21〇内，相容體22〇之下側表面 220B係直接接觸於相對應1/0墊塊2〇〇之上表面2〇〇a，且相 容體220之上表面220A實質上同高（即齊平）於相容介電質層 10 6之上表面1 〇 6 A。清注思在其他貫施例中，相容體2 2 〇之 上表面220A可在相容介電質層106之上表面1〇6八以上或以 下。 在一相對應之孔210内，各相容體22〇侷限於相對應之孔 210内。如上所述，孔210之側壁210A係侷限於相對應1/〇墊 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 569413 A7 -—丨 _____JB7_ 五、發明説明（17 ) ""—- 塊200之外邊界内（如圖2B),據此，各相容體22〇侷限於一 相對應I/O墊塊200之外邊界内，以致於相容體22〇不接觸於 導電性金屬塗層元件300周側之基板1〇2之任意部分上表面 102A。在其他實施例中，孔21〇之側壁繼可以不侷限於 相對應I/O墊塊200之外邊界内，且相容體可接觸於導電 性金屬塗層元件300周側之基板1〇2之一部分上表面i〇2a。 相容體220可由一或多聚合物基質之導電性材料形成，此 材料包括熱塑性、熱固性、及B_可分級材料。適合之聚合 物材料普遍類型包括環氧樹脂、矽酮、聚醯亞胺、及丙烯 酸酯聚合物與共聚物。此聚合物材料可能需要在室溫下令 材料取得一要求形狀與成型後固化。 相容體220之適當導電率可以藉由結合一或多金屬填料而 達成，諸如銀、金、鈀、及其合金。原本為導電性之聚合 物成分亦屬習知，且可用於形成相容體22〇。一般填料產品 包括多種尺寸與形狀之填料粒子，此一般可得之填料即適 用。 ' 相容體220可以利用多種習知方法之任一者形成，包括網 版印刷、鋼版印刷、噴墨印刷、預先成型凸塊之薄片轉移 、塗佈後接著光成像、或經由多層技術做光成像。關於相 容體220之導電率，相容體220之取得體積電阻係數應該小 於或等於約0.001歐姆-厘米，在一實施例中，相容體22〇之 取得體積電阻係數可小於或等於約〇·〇〇〇1歐姆-厘米。關於 體積電阻係數之一下限，可以取得具有體積電阻係數低到 0.00005歐姆-厘米之導電性粒子填充成分。固態之銀金屬（純 -21 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐） 569413 A7 ______B7 五、發明説明（18 ) 度99.78%)具有0·0000016歐姆_厘求之體積電阻係數，其可 視為可以取得之體積電阻係數之一粒子了限。 關於相容體220之機械性質，相容體22〇之楊氏係數可以 小於或等於約8,000 MPa，且可小於或等於約丨力⑼Mpa。 相容體220亦具有適當程度之伸長量及壓縮率，伸長量係定 義為一樣品在張力下之長度增加量，通常表示成原長度之 百分比，壓縮率定義為一樣品在壓縮下之厚度減少量，通 常表示成原厚度之百分比。 圖2D為圖2C所示基板1〇2之一部分截面圖，其中外介電 質層108(如圖1)已形成於相容介電質層1〇6之上 i〇6a 。外介電質層108實質上為一片介電質材料，具有圖1所示 且如上所述之上表面108A及一相對立之下側表面1〇8B。在 圖2D之實施例中，外介電質層⑽之下側表面ι刪係直接 且實質上連續地接觸於相容介電質層1〇6之上表面l〇6A，外 介電質層1〇8可為一層單一介電質材料，或多層不同之介電 質材料。 用於形成外介電質層1〇8之介電質材料可為一聚合物基質 材料，此聚合物基質材料包括熱塑性、熱固性及B可分 級材料。適合之聚合物材料普遍類型包括環氧樹脂、石夕: 、聚醯亞胺、及丙烯酸醋聚合物與共聚物。此聚合物材料 可能需要在室溫下令材料取得一要求形狀與成型後固化。 若外介電質層108為-聚合物基質材料，外介電質層⑽ 可以利用多種習知方法之任一者形成，包括網版印刷、鋼 版印刷、喷墨印刷、預先成型膜之薄片轉移' 及塗佈（例如 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 X 297公酱） -— —-- 569413 A7 B7 五、發明説明（19 旋塗）。 外介電質層108亦可為一無機介電質材料，例如二氧化矽 (Si〇2)或氮化矽（ShN4)，此無機介電質材料可以沉積於相容 介電質層106上（例如利用化學氣體沉積或cvd)。 關於外介電質層10 8之機械性質，外介電質層1 〇 $較佳為 機械性地較”硬”於相容介電質層1〇6，以致於當一力施加於 外介電質層108之上表面1〇8Α時，外介電質層1〇8變形程度 小於相容介電質層106者，且用於分散施力於相容介電質層 106之較寬面積上。外介電質層1〇8之揚氏係數例如可大於 或等於相容介電質層106之揚氏係數之大約二倍。 在圖2D中’複數孔230已形成於相容體220上之外介電質 層108内，以曝露相容體220之上表面220A。各孔230延伸於 外介電質層108之上表面108A及下側表面108B之間，孔230 可利用習知微影蝕刻方法形成於一固體之相容性介電質材 料片上。 在圖2D之實施例中，孔230之側壁230A係侷限於由相對 應I/O墊塊200之側表面200C定義之相對應I/O墊塊200外邊 界内（如圖2B)。再者，孔230之側壁230A實質上呈垂直，以 致相對應於孔230之外介電質層108上表面108A及下側表面 108B内之開孔尺寸具有實質上相同之尺寸。在其他實施例 中，孔230之側壁230A可以實質上不呈垂直，且不侷限於相 對應I/O墊塊200之外邊界内。 圖2E為圖2D所示基板1〇2之一部分截面圖，其中導電性之 可焊性導電體元件240已形成於孔230内，各可焊性導電體 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 569413 A7 B7 五、發明説明（20 ) 元件240具有一上表面240A及一相對立之下側表面240B。 在圖2E之實施例中，可焊性導電體元件240實質上填入相對 應之孔230内，可焊性導電體元件240之下側表面240B係直 接接觸於相對應相容體220之上表面220A，且可焊性導電體 元件240之上表面240A延伸至外介電質層108之上表面108 A 上方。請注意在其他實施例中，可焊性導電體元件240之上 表面240A可與外介電質層108之上表面108A同高、或在其 下方。 在一相對應之孔230内，各可焊性導電體元件240侷限於 相對應之孔230内。在圖2D-2E之實施例中，孔230之側壁 230A係侷限於由相對應I/O墊塊200之側表面200C定義之相 對應I/O墊塊200外邊界内（如圖2B)，據此，各可焊性導電體 元件240侷限於一相對應I/O墊塊200之一外邊界内。 如上所述，可焊性導電體元件240為”可濕焊”，亦即，接 觸於可焊性導電體元件240曝露表面之熔態焊劑將黏附於諸 • 表面，以供焊劑將可焊性導電體元件240電力性及機械性電 耦合於一供半導體裝置100(如圖1)連接之元件之對應接合墊 塊（圖中未示）。 可焊性導電體元件240例如可為一包括二或多種以下金屬 在内之合金：鉛、錫、鎘、銦、鉍、及鎵。例如，可焊性 導電體元件240可由包括大約95重量百分比之鉛及大約5重 量百分比之錫在内之合金形成（例如5/95重量百分比之錫/鉛 焊劑）。若可焊性導電體元件240為一合金，則用於形成可 焊性導電體元件240之適當方法包括鋼版印刷、喷墨印刷、 •24- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 569413 A7
及轉移處理。另者，可焊性導 八 坪『玍導電體兀件240可由一實質上包 a單一金屬例如鋼、銀、益' . 鉑鈀、鎳或金之材料形成。此 外，可焊性導電體元件24〇竇暫 旰貫質上可由以下金屬之合金形成 二銀、翻、絶、鎳或金’若可焊性導電體元件24〇為單 、或合金，則用於形成可焊性導電體元件240之材料 可藉由電鍍沉積（使用電極或無電極式）。 足量之材料可以漸進地建構於孔23〇内，以取得要求高产
之:焊性導電體元件24〇,例如，若可焊性導電體元件JO 係措由電鍍形成，則電鍍操作可以充分時間進行，使足量 之材料建構於孔230内，以取得要求高度之可焊性導電體元 件 240 〇 例如，在用於形成可焊性導電體元件24〇之電鍍製程中， 相容體220可以做為電極終端。當一施加電流流過相容體 220及一含有金屬離子之電解質溶液時，電解質溶液之金屬 離子即沉積於相容體220之上表面220八上。由於外介電質層 108為非導電性，金屬離子即不沉積在曝露於電解質溶液之 外介電質層108表面上。可焊性導電體元件24〇之取得高度 係取決於實施電鍍製程之時間量，所生成可焊性導電體$ 件240之上表面240A可以在可焊性導電體元件24〇之高度已 超過外介電質層108之厚度後，藉由持續電鍍製程而延^至 外介電質層108之上表面108A以上。 另者，可焊性導電體元件240可以利用一濺擊沉積製程而 形成’一具有貫穿式開孔（即孔）之光罩層可以形成於外介電 質層108之上表面108A上，各孔係對應於外介電質層内 -25- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 五、發明説明（22 ) 之不同孔230 ’且曝露一不同相容體22〇之上表面22〇a。 金屬隨後自相對立於外介電質層1〇8之光罩層一側處濺擊， 濺擊之金屬行進通過光罩層内之孔、通過外介電質層1〇8内 之相對應孔230、及沉積於相容體220之上表面220A上，光 罩層可防止濺擊之金屬沉積於外介電質層1〇8之上表面i〇8a 上。可焊性導電體元件24〇之取得高度係取決於實施濺擊製 程之時間量，所生成可焊性導電體元件24〇之上表面24〇a可 以在可焊性導電體元件24〇之高度已超過外介電質層之 厚度後，藉由持續濺擊製程而延伸至外介電質層1〇8之上表 面108A以上。濺擊製程完成後，光罩層即可去除。 一用於形成可焊性導電體元件24〇之喷墨印刷製程可相關 於一含有金屬與非金屬成分之膏劑（例如焊膏），膏劑可強制 通過複數枚針，各針對應於且朝向外介電質層丨〇8内之一不 同孔230。強制通過各針之少量（即"數點"）膏劑可沉積於一 相谷體220之上表面220A上，在一或多點膏劑沉積於相容體 220之上表面220A上後，半導體裝置1〇〇可以加熱而驅除點 狀膏劑之非金屬成分，及令點狀膏劑流動形成一連續性金 屬層。上述沉積一或多點膏劑且加熱半導體裝置1〇〇之順序 可持續直到取得可焊性導電體元件24〇之要求高度。可焊性 導電體元件240之要求高度應超過外介電質·層1〇8之厚度， 熔態金屬成分之表面張力實質上才能保持延伸至外介電質 層108上表面1〇8Α上方之一部分可焊性導電體元件24〇位於 一由外介電質層108内之孔230之側壁230A所定義之邊界内。 在一用於形成可焊性導電體元件24〇之鋼版印刷操作中， 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱） -26· 569413 A7
可焊性導電體元件240可以同時鋼版印刷，可焊性導電體元 件240之要求高度可以在單一鋼版印刷操作中取得。另者， 複數鋼版印刷操作可以依序實施，其中可焊性導電體元件 240係藉由疊層形成。若使用疊層，則可焊性導電體元件 240之要求高度即為分離式鋼版印刷層之高度總和。 圖2E中所示之結構為圖j之相容凸塊1〇4之一實施例，當 一物體施力於一或多可焊性導電體元件240之上表面24〇a與 基板102之間時，施力實質上傳輸至相對應之相容體22〇， 而反應於該施力，相容體220即變形而提供應力釋放於相對 應之I/O墊塊200。當施力之強度在一特定程度（例如一臨界 值）以下時，相容體220即在施力狀態下以一實質呈彈性方 式變形。一力產生於相容體220内且相對立於該施力，及維 持一或多可焊性導電體元件240與施力於一或多可焊性導電 體元件240上表面240A之物體之間之實質接觸。當施力去除 時’相容體220實質回復至其原有尺寸與形狀，相容體220 因而具有一適當程度之彈性。 相容介電質層106亦具有一適當程度之彈性，且提供應力 釋放於外介電質層108，及基板1〇2之上表面ι〇2Α。當一力 施加於外介電質層108之上表面ι〇8Α時，施力實質上傳輸至 相容介電質層106，而反應於該施力，相容介電質層1〇6即 變形而’以容許外介電質層1〇8相關於基板1〇2之上表面 102A而移動，及減少產生於外介電質層ι〇8内之應力量。當 施力之強度在一特定程度（例如一臨界值）以下時，相容介電 質層106即在施力狀態下變形，且外介電質層1 〇8在施力下 -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 569413 A7 B7
彎曲而未斷裂。當施力去除時，外介電質層1〇8回到其原始 位置，且相容介電質層106實質回復至其原有尺寸與形狀。° 外介電質層108提供機械性防護於基板1〇2之上表面1〇2八 ，及相容介電質層106,外介電質層108可以如同一障壁層 ，防止半導體裝置100周圍環境之污染侵入相容介電質^ 106 ’及至基板1〇2之上表面102A。再者，外介電質層可 以抗溶劑’且在半導體裝置1 00曝露於溶劑之操作期間，提 供防護於相容介電質層106，及基板102之上表面ι〇2Α。再 者’外介電質層108可以如同一障壁層，防止相容介電質層 106之污染侵入周圍環境。在半導體裝置ι〇〇之邊緣處，外 介電質層108較佳為完全覆蓋相容介電質層1〇6。 當力施加於外介電質層108之上表面108A時，外介電質層 108變形量少於相容介電質層1〇6者，且用於分布施力至相 容介電質層106之較大面積上，施加於相容凸塊1〇4且轉移 至外介電質層108之力之分量同樣由外介電質層ι〇8分布至 一較寬面積上，以改善相容凸塊104之穩定性。外介電質層 108提供抗穿孔、切削、撕裂、及磨損性於相容介電質層 106。 在圖2B-2E之實施例中，孔210之側壁210A、及孔230之側 壁230A皆侷限於由I/O墊塊200之側表面200C定義之相對應 I/O墊塊200外邊界内（如圖2B)。在其他實施例中，側壁 210A及230A可以不侷限於相對應I/O墊塊200之外邊界内， 在此實施例中，相容體220之下側表面220B可以直接接觸於 相對應I/O墊塊200之上表面200A、相對應I/O墊塊200之側 -28- 本紙張尺度適用中國國家標準(CMS) A4規格(210 X 297公釐） 569413 A7 B7 五、發明説明（25 ) 表面200C、及相對應I/O墊塊200周側之基板102之一部分上 表面102A。此配置方式之效益在於相容體220及可焊性導電 體元件240之截面積增加，且相容體220及可焊性導電體元 件240之導電率亦因而增加。相容體220增加之截面積亦增 . 大供熱機械性感應之應力做彈性散失之相容體220内部區域 尺寸。 圖3 A-3F現在將用於說明一製成圖1所示半導體裝置1〇〇之 方法之第二實施例，圖3A為圖1所示基板102之一部分截面 圖，其中上述複數I/O墊塊200已形成於基板102之上表面 102A 上。 圖3B為圖3A所示基板102之一部分截面圖，其中導電性 金屬塗層元件300已形成於I/O墊塊200之上表面200A及側表 面200C上，以及各I/O墊塊200周側之基板102之一部分上表 面102A上。各導電性金屬塗層元件300具有一上表面300A 及一相對立之下側表面300B，在圖3B之實施例中，導電性 金屬塗層元件300之下側表面300B直接接觸於一相對應I/O 墊塊200之上表面200A及側表面200C，以及一相對應I/O墊 塊200周側之基板102之一部分上表面102A。據此，各導電 性金屬塗層元件300之一外邊界延伸至由相對應I/O墊塊200 之側表面200C定義之相對應I/O墊塊200外邊界以外。 導電性金屬塗層元件300可以做為一黏接層，其中一隨後 形成於導電性金屬塗層元件300上之材料比I/O墊塊200更佳 地黏附於導電性金屬塗層元件300。另者，或另外，導電性 金屬塗層元件300可以做為一障壁層，以減少I/O墊塊200之 -29- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 569413 A7 _____ _Β7_ 五、發明説明（26 ) 氧化。再者，導電性金屬塗層元件300亦可做為後續電鍍操 作用之電極。 導電性金屬塗層元件300例如可以藉由形成一或多導電性 金屬層於I/O墊塊200及I/O墊塊200周側之基板102上表面 102A上（例如經由電鍍或蒸發）、及圖樣化該一或多層（例如 經由微影蝕刻）而形成。例如，導電性金屬塗層元件300可 以藉由依序形成鉻、銅、及金層於I/O墊塊200上而形成（即 鉻/銅/金層）。另者，導電性金屬塗層元件3〇〇可包括鉻/銀/ 金層、或鈦/鎢/金層。例如，I/O墊塊200可由鋁形成，而導 電性金屬塗層元件300例如可藉由形成一層大約〇·1 5微米厚 度之鉻（即一大約〇·15微米之鉻層）於1/〇墊塊200上、接著為 一大約0.15微米厚度之50/50鉻銅層、接著為一大約1微米之 銅層、接著為一大約0.1 5微米之金層而形成。 圖3C為圖3Β所示基板1〇2之一部分截面圖，其中上述相容 介電質層106已形成於導電性金屬塗層元件3〇〇及導電性金 屬塗層元件300周側之半導體基板1〇2之一部分上表面ι〇2Α 上。在圖3C之實施例中，相容介電質層ι〇6之下側表面1〇6Β 直接接觸於導電性金屬塗層元件3〇〇之上表面300Α，以及導 電性金屬塗層元件300周側之半導體基板1〇2之一部分上表 面 102Α〇 在圖3C中，上述孔210已形成於相容介電質層1〇6内。在 圖3C中，孔2 10形成於導電性金屬塗層元件3〇〇上，以曝露 導電性金屬塗層元件300之一部分上表面3〇〇Α。各孔210延 伸於相容介電質層106之上表面ι〇6Α及下側表面ι〇6Β之間（即 -30- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公货） 569413 A7 B7 五、發明説明（27 ) 相容介電質層106之上表面106A及一相對應導電性金屬塗層 元件300之上表面300A之間）。 在圖3C之實施例中，孔210之側壁210A係侷限於相對應 導電性金屬塗層元件300之外邊界内（如圖3B)。再者，孔 210之側壁210A實質上呈垂直，以致相對應於孔21〇之相容 介電質層106上表面106A及下側表面106B内之開孔尺寸具 有實質上相同之尺寸。在其他實施例中，孔21 〇之側壁2丨〇A 可以實質上不呈垂直，且不侷限於相對應導電性金屬塗層 元件300之外邊界内。 圖3D為圖3C所示基板102之一部分截面圖，其中上述導 電性相容體220已形成於孔210内。在圖3D之實施例中，相 容體220實質上填入相對應之孔210内，相容體220之下側表 面220B係直接接觸於相對應導電性金屬塗層元件3〇〇之上表 面300A，且相容體220之上表面220A實質上齊平於相容介 電質層106之上表面106A。 在一相對應之孔210内，各相容體220侷限於相對應之孔 210内（如圖3C及3D)。如上所述，孔210之側壁210 A係侷限 於相對應導電性金屬塗層元件300之外邊界内（如圖3B)，據 此，各相容體220侷限於一相對應導電性金屬塗層元件300 之外邊界内，以致於相容體220不接觸於導電性金屬塗層元 件300周側之基板1〇2之任意部分上表面102A。在其他實施 例中，孔210之側壁210A可以不侷限於相對應導電性金屬塗 層元件300之外邊界内，且相容體220可接觸於導電性金屬 塗層元件300周側之基板1〇2之一部分上表面102 A。 •31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 569413 A7 B7 五、發明説明（28 ) 圖3E為圖3D所示基板102之一部分截面圖，其中上述外介 電質層108已形成於相容介電質層106之上表面106 A上。在 圖3E之實施例中，外介電質層108之下側表面108B直接且實 質上連續地接觸於相容介電質層106之上表面106A。 在圖3E中，上述孔230已形成於相容體220上之外介電質 層108内，以曝露相容體220之上表面220A。各孔230延伸於 外介電質層108之上表面108A及下側表面108B之間。在圖 3E之實施例中，孔230之側壁230A係侷限於相對應導電性金 屬塗層元件300之外邊界内（如圖3B)。再者，孔230之側壁 230A實質上呈垂直，以致相對應於孔230之外介電質層108 上表面108A及下側表面108B内之開孔尺寸具有實質上相同 之尺寸。在其他實施例中，孔230之側壁230A可以實質上不 呈垂直，且不侷限於相對應導電性金屬塗層元件300之外邊 界内。 圖3F為圖3E所示基板102之一部分截面圖，其中上述導電 性之可焊性導電體元件240已形成於孔230内。在圖3F之實 施例中，可焊性導電體元件240實質上填入相對應之孔230 内，可焊性導電體元件240之下側表面240B係直接接觸於相 對應相容體220之上表面220A，且可焊性導電體元件240之 上表面240A延伸至外介電質層108之上表面108A上方。請 注意在其他實施例中，可焊性導電體元件240之上表面240A 可與外介電質層108之上表面108A同高、或在其下方。 在一相對應之孔230内，各可焊性導電體元件240侷限於 相對應之孔230内。在圖3E-3F之實施例中，孔230之側壁 -32- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 569413
A B 五、發明説明（29 ) 230A係侷限於相對應導電性金屬塗層元件300之外邊界内（如 圖3B) ’據此’各可焊性導電體元件240侷限於一相對應導 電性金屬塗層元件300之一外邊界内。 圖3F中所示之結構為圖1之相容凸塊1 〇4之一第二實施例 ，如上所述，當一物體施力於一或多可焊性導電體元件24〇 之上表面240A與基板1〇2之間時，施力實質上傳輸至相對應 之相容體220(如圖3C及3D)，而反應於該施力，相容體220 即變形而提供應力釋放於相對應之I/O墊塊200。當施力之 強度在一特定程度（例如一臨界值）以下時，相容體220即在 施力狀態下以一實質呈彈性方式變形。一力產生於相容體 220内且相對立於該施力，及維持一或多可焊性導電體元件 240與施力於一或多可焊性導電體元件240上表面240A之物 體之間之實質接觸。當施力去除時，相容體220實質回復至 其原有尺寸與形狀。 圖4A-4F現在將用於說明一製成圖1所示半導體裝置1〇〇之 方法之第三實施例，圖4A為圖1所示基板102之一部分截面 圖，其中上述複數I/O墊塊200已形成於基板102之上表面 102八上。 圖4B為圖4A所示基板102之一部分截面圖，其中上述相 容介電質層106已形成於半導體基板1〇2之上表面1〇2 A上。 在圖4B之實施例中，相容介電質層1〇6之下側表面ι〇6Β係直 接且實質上連續地接觸於半導體基板102之上表面ι〇2Α，上 述孔210已形成於I/O墊塊200上之相容介電質層1〇6内，以 曝露I/O墊塊200之上表面200A。 -33- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 569413 A7 B7 五、發明説明（3(3 ) 在圖4B之實施例中，孔210之側壁210A係侷限於由I/O墊 塊200之側表面200C定義之相對應I/O墊塊200外邊界内。再 者，孔210之側壁210A實質上呈垂直，以致相對應於孔210 之相容介電質層106上表面106A及下側表面106B内之開孔 尺寸具有實質上相同之尺寸。在其他實施例中，孔210之側 壁210 A可以實質上不呈垂直，且不侷限於相對應I/O墊塊 200之外邊界内。 圖4C為圖4B所示基板102之一部分截面圖，其中上述導電 性相容體220已形成於孔210内。在圖4C之實施例中，相容 體220實質上填入相對應之孔210内，相容體220之下側表面 220B係直接接觸於I/O墊塊200之上表面200A，且相容體220 之上表面220A實質上齊平於相容介電質層106之上表面 106A。 在一相對應之孔210内，各相容體220侷限於相對應之孔 210内。在圖4C之實施例中，孔210之側壁210A係侷限於由 相對應I/O墊塊200之側表面200C定義之相對應I/O墊塊200 之外邊界内（如圖4B)，據此，各相容體220侷限於一相對應 I/O墊塊200之外邊界内，以致於相容體220不接觸於導電性 金屬塗層元件300周側之基板102之任意部分上表面102A。 在其他實施例中，孔210之側壁210 A可以不侷限於相對應 I/O墊塊200之外邊界内，且相容體220可接觸於導電性金屬 塗層元件300周側之基板102之一部分上表面102A。 圖4D為圖4C所示基板102之一部分戴面圖，其中導電性 金屬塗層元件400已形成於相容體220之上表面220A上，各 -34- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 569413 A7 B7 五、發明説明（31 ) 導電性金屬塗層元件400具有一上表面400A及一相對立之下 側表面400B，在圖4D之實施例中，各導電性金屬塗層元件 400之下側表面400B直接接觸於一相對應相容體220之上表 面220A。再者，各導電性金屬塗層元件400之一外邊界並未 延伸至由相對應I/O墊塊200之側表面200C定義之相對應I/O 墊塊200外邊界以外。 導電性金屬塗層元件400可以做為一黏接層，其中一隨後 形成於導電性金屬塗層元件400上之材料比相對應相容體 220更佳地黏附於導電性金屬塗層元件400。另者，或另外 ，導電性金屬塗層元件400可以做為一障壁層，以防止後續 形成層與相容體220之間之化學反應。再者，導電性金屬塗 層元件400亦可做為後續電鍍操作用之電極。導電性金屬塗 層元件400可以由相同於上述導電性金屬塗層元件300者之 材料形成，且可藉由形成導電性金屬塗層元件300之相同方 法形成。 用於形成導電性金屬塗層元件400之足量材料可以沉積於 相容體220之上表面220A上，以取得導電性金屬塗層元件 400之要求厚度，例如，若導電性金屬塗層元件400係藉由 電鍍形成（使用電極或無電極式），則電鍍操作可以充分時間 進行，使足量之材料建構於相容體220之上表面220 A上，以 取得導電性金屬塗層元件400之要求厚度。 例如，在用於形成導電性金屬塗層元件400之電鍍製程中 ，相容體220可以做為電極終端。當一施加電流流過相容體 220及一含有金屬離子之電解質溶液時，電解質溶液之金屬 -35- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 569413 A7 ____ B7 五、發明説明（32 ) 離子即沉積於相容體220之上表面220A上。由於相容介電質 層106為非導電性，金屬離子將不沉積在曝露於電解質溶液 之相容介電質層106表面上。導電性金屬塗層元件4〇〇之取 得厚度係取決於實施電鍍製程之時間量。 另者，導電性金屬塗層元件400可以利用濺擊沉積製程而 形成’一具有貫穿式開孔（即孔）之光罩層可以形成於相容介 電質層106之上表面106A上，各孔係曝露一不同相容體22〇 之上表面220A。金屬隨後自相對立於相容介電質層I%之光 罩層一側處濺擊，濺擊之金屬行進通過光罩層内之孔且沉 積於相容體220之上表面220A上，光罩層可防止濺擊之金屬 沉積於相容介電質層106之上表面106A上。導電性金屬塗層 元件400之取得厚度係取決於實施濺擊製程之時間量，濺擊 製程完成後，光罩層即可去除。 在一用於形成導電性金屬塗層元件4〇〇之鋼版印刷操作中 ，導電性金屬塗層元件400可以同時鋼版印刷，導電性金屬 塗層兀件400之要求高度可以在單一鋼版印刷操作中取得。 另者’複數鋼版印刷操作可以依序實施，其中導電性金屬 塗層元件400係藉由疊層形成。若使用疊層，則導電性金 屬塗層元件400之要求厚度即為分離式鋼版印刷層之高度總 和0 圖4E為圖4D所示基板102之一部分截面圖，其中上述外介 電質層108已形成於相容介電質層1〇6之上表面1〇6A上。在 圖4E之實施例中，外介電質層1〇8之下側表面1〇8]8直接且實 質上連續地接觸於相容介電質層1〇6之上表面1〇6A。 '36· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公酱） ---——-- 569413 A7 B7 五、發明説明（33 ) 在圖4E中，上述孔230已形成於導電性金屬塗層元件400 上之外介電質層108内，以曝露導電性金屬塗層元件400之 上表面400A。在圖4E之實施例中，孔230之側壁230A侷限 於相對應導電性金屬塗層元件400之外邊界内（如圖4D)。再 者，孔230之側壁230A實質上呈垂直，以致相對應於孔230 之外介電質層108上表面108A及下側表面108B内之開孔尺 寸具有實質上相同之尺寸。請注意在其他實施例中，孔230 之側壁23 0A可以實質上不呈垂直。 圖4F為圖4E所示基板102之一部分截面圖，其中上述導電 性之可焊性導電體元件240已形成於孔230内。在圖4F之實 施例中，可焊性導電體元件240實質上填入相對應之孔230 内，可焊性導電體元件240之下側表面240B係直接接觸於相 對應導電性金屬塗層元件400之上表面400A，且可焊性導電 體元件240之上表面240A延伸至外介電質層108之上表面 108A上方。請注意在其他實施例中，可焊性導電體元件240 之上表面240A可與外介電質層108之上表面108A同高、或 在其下方。 在一相對應之孔230内，各可焊性導電體元件240侷限於 相對應之孔230内。在圖4E-4F之實施例中，孔230之側壁 230A係侷限於相對應導電性金屬塗層元件400之外邊界内（如 圖4D)，據此，各可焊性導電體元件240侷限於一相對應導 電性金屬塗層元件400之一外邊界内。 圖4F中所示之結構為圖1之相容凸塊104之一第三實施例 ，如上所述，當一物體施力於一或多可焊性導電體元件240 -37- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 569413 A7 B7 五、發明説明（34 ) 之上表面240A與基板102之間時，施力實質上傳輸至相對應 之相容體220(如圖4C)，而反應於該施力，相容體220即變 形而提供應力釋放於相對應之I/O墊塊200。當施力之強度 在一特定程度（例如一臨界值）以下時，相容體220即在施力 狀態下以一實質呈彈性方式變形。一力產生於相容體220内 且相對立於該施力，及維持一或多可焊性導電體元件240與 施力於一或多可焊性導電體元件240上表面240A之物體之間 之實質接觸。當施力去除時，相容體220實質回復至其原有 尺寸與形狀。 圖5 A-5G現在將用於說明一製成圖1所示半導體裝置100之 方法之第四實施例，圖5A為圖1所示基板102之一部分截面 圖，其中上述複數I/O墊塊200已形成於基板102之上表面 102A 上。 圖5B為圖5A所示基板102之一部分截面圖，其中上述導 電性金屬塗層元件300已形成於I/O墊塊200之上表面200A及 側表面200C上，以及各I/O墊塊200周側之基板102之一部分 上表面102A上。在圖5B之實施例中，導電性金屬塗層元件 300之下側表面300B直接接觸於一相對應I/O墊塊200之上表 面200A及側表面200C，以及相對應I/O墊塊200周側之基板 102之一部分上表面102A。 在圖5B之實施例中，各導電性金屬塗層元件300之外邊界 延伸至由相對應I/O墊塊200之側表面200C定義之相對應I/O 墊塊200外邊界以外。導電性金屬塗層元件300可以做為一 黏接層，其中一隨後形成於導電性金屬塗層元件300上之材 -38- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 569413 A7 ______B7_ 五、發明説明（35 ) 料比I/O墊塊200更佳地黏附於導電性金屬塗層元件300。另 者，或另外，導電性金屬塗層元件300可以做為一障壁層， 以減少I/O墊塊200之氧化。 圖5C為圖5B所示基板102之一部分截面圖，其中上述相容 介電質層106已形成於導電性金屬塗層元件300及導電性金 屬塗層元件300周側之半導體基板1〇2之一部分上表面ι〇2Α 上。在圖5C之實施例中，相容介電質層1〇6之下側表面ι〇6Β 直接接觸於導電性金屬塗層元件300之上表面300A，以及導 電性金屬塗層元件300周側之半導體基板1 〇2之一部分上表 面 102A 〇 在圖5C中，上述孔210已形成於相容介電質層1〇6内。在 圖5C中，孔210形成於導電性金屬塗層元件3〇〇上，以曝露 導電性金屬塗層元件300之一部分上表面300A。各孔210延 伸於相容介電質層106之上表面106 A及下側表面106B之間（即 相容介電質層106之上表面106A及一相對應導電性金屬塗層 元件300之上表面300A之間）。 在圖5C之實施例中，孔210之側壁210A係侷限於相對應 導電性金屬塗層元件300之外邊界内（如圖5B)。再者，孔 210之側壁210A實質上呈垂直，以致相對應於孔21〇之相容 介電質層106上表面i〇6A及下側表面ι〇6Β内之開孔尺寸具 有實質上相同之尺寸。請注意在其他實施例中，孔2丨〇之側 壁210A可以實質上不呈垂直。 圖5D為圖5C所示基板1〇2之一部分截面圖，其中上述導 電性相容體220已形成於孔21 〇内。在圖5D之實施例中，相 -39- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x 297公釐） 569413 A7 B7 五、發明説明（36 ) 容體220實質上填入相對應之孔210内，相容體220之下側表 面220B係直接接觸於相對應導電性金屬塗層元件300之上表 面300A，且相容體220之上表面220A實質上齊平於相容介 電質層106之上表面106A。 在一相對應之孔210内，各相容體220侷限於相對應之孔 210内（如圖5C)。如上所述，在圖5C之實施例中，孔210之 側壁210A係侷限於相對應導電性金屬塗層元件300之外邊界 内（如圖5B)。據此，在圖5D之實施例中，各相容體220侷限 於一相對應導電性金屬塗層元件300之外邊界内，以致於相 容體220不接觸於導電性金屬塗層元件300周側之基板102之 任意部分上表面102 A。在其他實施例中，孔210之側壁 210A可以不侷限於相對應導電性金屬塗層元件300之外邊界 内，且相容體220可接觸於導電性金屬塗層元件300周側之 基板102之一部分上表面102A。 圖5E為圖5D所示基板102之一部分戴面圖，其中上述導電 性金屬塗層元件400已形成於相容體220之上表面220A上， 在圖5E之實施例中，各導電性金屬塗層元件400之下側表面 400B直接接觸於一相對應相容體220之上表面220A，且各 導電性金屬塗層元件400之一外邊界並未延伸至由相對應 I/O墊塊200之側表面200C定義之相對應I/O墊塊200外邊界 以外（如圖5 A)。 導電性金屬塗層元件400可以做為一黏接層，其中一隨後 形成於導電性金屬塗層元件400上之材料比相對應相容體 220更佳地黏附於導電性金屬塗層元件400。另者，或另外 -40- 本K張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 569413 A7 __B7 五、發明説明（37 ) ，導電性金屬塗層元件400可以做為一障壁層，以防止後續 形成層與相容體220之間之化學反應。再者，導電性金屬塗 層元件400亦可做為後續電鍍操作用之電極。導電性金屬塗 層元件400可以由相同於上述導電性金屬塗層元件3〇〇者之 材料形成，且可藉由形成導電性金屬塗層元件300之相同方 法形成。 圖5F為圖5E所示基板102之一部分截面圖，其中上述外介 電質層108已形成於相容介電質層1〇6之上表面ι〇6Α上。在 圖5F之實施例中，外介電質層1〇8之下側表面10犯直接且實 質上連續地接觸於相容介電質層1〇6之上表面1〇6 A。 在圖5F中，上述孔230已形成於導電性金屬塗層元件400 上之外介電質層108内，以曝露導電性金屬塗層元件400之 上表面400A。在圖5F之實施例中，孔230之側壁230A侷限 於相對應導電性金屬塗層元件400之外邊界内（如圖5E)。再 者，孔230之側壁230A實質上呈垂直，以致相對應於孔23〇 之外介電質層108上表面108A及下側表面108B内之開孔尺 寸具有實質上相同之尺寸。請注意在其他實施例中，孔23〇 之側壁230A可以實質上不呈垂直。 圖5G為圖5F所示基板1〇2之一部分截面圖，其中上述導電 性之可焊性導電體元件240已形成於孔230内。在圖5G之實 施例中，可焊性導電體元件240實質上填入相對應之孔23〇 内’可焊性導電體元件240之下側表面240B係直接接觸於相 對應導電性金屬塗層元件4〇〇之上表面400A，且可焊性導電 體元件240之上表面240A延伸至外介電質層1〇8之上表面 -41 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 569413 A7 B7 五、發明説明（38 ) 108A上方。請注意在其他實施例中，可焊性導電體元件240 之上表面240A可與外介電質層108之上表面108A同高、或 在其下方。 在一相對應之孔230内，各可焊性導電體元件240侷限於 相對應之孔230内。在圖5F之實施例中，孔230之側壁230A 係侷限於相對應導電性金屬塗層元件400之外邊界内（如圖 5E)。據此，在圖5G之實施例中，各可焊性導電體元件240 侷限於一相對應導電性金屬塗層元件400之一外邊界内。 圖5G中所示之結構為圖1之相容凸塊104之一第四實施例 ，如上所述，當一物體施力於一或多可焊性導電體元件240 之上表面240A與基板102之間時，施力實質上傳輸至相對應 之相容體220(如圖5D)，而反應於該施力，相容體220即變 形而提供應力釋放於相對應之I/O墊塊200。當施力之強度 在一特定程度（例如一臨界值）以下時，相容體220即在施力 狀態下以一實質呈彈性方式變形。一力產生於相容體220内 且相對立於該施力，及維持一或多可焊性導電體元件240與 施力於一或多可焊性導電體元件240上表面240A之物體之間 之實質接觸。當施力去除時，相容體220實質回復至其原有 尺寸與形狀。 圖6A-6D現在將用於說明電耦合圖1之半導體裝置100至一 第一裝置以形成一第二裝置之方法實施例，圖6A係裝置600 之一部分截面圖，其中裝置600包括一基板602及配置於基 板602之一表面602A上之複數接合墊塊604。例如，接合墊 塊604可藉由圖樣化一形成於基板602之上表面602 A上之金 -42- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 569413 A7 B7 五、發明説明（39 ) 屬層（例如鋁或銅）而形成，各接合墊塊604具有二個主要表 面：一上表面604A，及一接觸於基板602表面602A之相對 立下側表面604B。 請回到圖1，接合墊塊604在基板602之上表面602A上之配 置方式係對應於I/O墊塊200在半導體裝置100之基板102之 上表面102A上之配置方式（即其呈鏡像）。 圖6A中之裝置600例如可為一互連裝置，諸如一印刷電路 板、或一柵列封裝基板，在此情況中，基板602實質上例如 可由一塑膠材料（例如玻璃纖維環氧樹脂疊層、聚醚颯、或 聚醯亞胺）、或一陶質材料（例如氧化鋁、礬土、A1203、或 氮化鋁、A1N)形成。裝置600亦可為一多晶片模組之一部分 、或一玻璃液晶顯示器。 圖6B為圖6A所示裝置600之一部分截面圖，其中焊劑塗 層610已形成於裝置600之接合墊塊604之上表面604A上，各 焊劑塗層610具有一上表面610A及一接觸於相對應接合墊塊 604上表面604A之相對立下側表面610B。例如，焊劑塗層 610可以藉由鋼版印刷焊膏至接合墊塊604之上表面604A上 ，而形成於接合墊塊604之上表面604A上。另者，焊劑塗層 610可以藉由沉積一焊劑合金之多數不同層組成金屬至接合 墊塊604之上表面604A上，而形成於接合塾塊604之上表面 604A上，金屬層沉積後，基板602及接合墊塊604可加熱以 熔化金屬層，熔態金屬可以一齊混合形成焊劑合金，且焊 劑合金之表面張力可令熔態焊劑合金形成焊劑塗層610。 圖6C係圖1所示半導體裝置100實施例之一部分及圖6B所 -43- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 569413 五、發明説明（4〇 )
示裝置600之一部分截面圖，其中一部分半導體裝置100已 倒置及定位於一部分裝置600上，藉由一部分半導體裝置 1〇〇及裝置600如圖6C所示彼此相關地定位，半導體裝置1〇〇 之相容凸塊104之可焊性導電體元件24〇即定位於覆蓋裝置 600相對應接合墊塊go#之嬋劑塗層上方。一般而言，半 導體裝置100及裝置600彼此相關地定位，以致於半導體裝 置1 〇〇之相容凸塊i 04之可焊性導電體元件24〇之上表面24〇A 係定位相鄰於覆蓋裝置6〇〇相對應接合墊塊6〇4之焊劑塗層 610之上表面610A上方。 女囷6 C所示，旦如上述彼此相關地定位，半導體裝置 100及裝置600即併攏，以致於半導體裝置1〇〇之相容凸塊 104之可焊性導電體元件24〇之上表面24〇a接觸於覆蓋裝置 6〇〇相對應接合墊塊604之焊劑塗層61〇之上表面6i〇a ^充足 之熱能施加於半導體裝置100之基板1〇2及/或裝置6〇〇之基 板602，以令焊劑塗層61〇之焊劑熔化（，，流動，，)。當焊劑塗層 610之焊劑冷卻時，焊劑將半導體裝置1〇〇之相容凸塊1〇4之 可焊性導電體元件240機械性且電力性電耦合於裝置6〇〇之 相對應接合塾塊6 0 4。 圖6DY;半導體裝置1〇〇及圖紐所示裝置6⑼之一部分截面 圖，且在圖6C之電搞合操作後，其中一部分半導體裝置1〇〇 及裝置600已接合形成一裝置62〇。在裝置62〇中，半導體裝 置100之I/O墊塊200係經由相容凸塊1〇4與焊劑塗層61〇之連 接而電耦合於裝置600之相對應接合墊塊6〇4，其中相容凸 塊104包括相容體220及可焊性導電體元件24〇。 -44- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 569413 A7 B7 五、發明説明（41 ) 相容體220存在於半導體裝置1 〇〇之相容凸塊1 〇4内將可減 少焊劑塗層610内部因為半導體裝置1〇〇之基板1〇2與裳置 600之基板602之熱膨脹係數（CTEs)差異而產生之機械性應 力，如上所述，此機械性應力係產生於焊劑流動操作期間 (例如，圖6C所示之焊劑流動操作及前面所述者），及半導 體裝置100接附於裝置600之基板602後半導體裝置1〇〇開_關 操作所致熱循環期間。由於焊劑塗層610連接内減少機械性 應力，焊劑塗層610連接即不致於像一般焊劑塗層連接迅速 地疲勞及失效。在此情況中，焊劑塗層61〇連接之穩定性可 以預期超越於一般焊劑塗層連接。 上述特定實施例僅為闡釋，因為本發明可在習於此技者 審閱本文後以不同但是等效之方式加以變更及實施。再者 ，文内所示結構或設計之細節並非意欲侷限，而是應由以 下申請專利範圍為之。因此，顯然上述特定實施例可做變 化或篗更，且諸此變化可視為在本發明之範疇與精神内， 緣是，文内之保護性思考係載明於以下申請專利範圍内。 -45- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）

Claims (1)

  1. 569411 ;〇91119394號專利申請t ·5 中又申請專利範圍替換本(92年i 1月）申清專利範圍 2. 3. 4. 一種半導體裝置，包含： 複數輸入/輸出（I/O)墊塊，係配置於一半導體基板之 一表面上； 一外介電質層，具有複數貫穿之開孔； 一相容介電質層，係定位於外介電質層與半導體基板 表面之間，且具有複數貫穿之開孔； 複數導電性相容凸塊，其中各相容凸塊係形成於且對 2於一不同之1/0塾塊上，及其中各相容凸塊延伸通過相 容介電質層與外介電質層内之一不同開孔，及其中各相 容凸塊包含： 一導電性之可焊性導電體元件，其中可焊性導電體元 件係可濕焊；及 一導電性相容體’係定位於可焊性導電體元件與一相 :應i/ο墊塊之間，其中相容體將可焊性導電體元件電耦 合於該相對應I/O墊塊。 如申請專利範圍第1項之半導體裝置，其 係一晶片尺寸封裝（CSP)。 千導體裝 如申請專利範圍第1項之半導體裝置，其中各相容凸 之：焊性導電體元件包含選自以：鉛、錫、鎘、銦 一叙、銅、銀、翻、飽、鎳、及金所組成族群中之至"金屬。 ==範圍第1項之半導體裝置，其中各相容凸 烊眭V電體几件包含一合金，包括選自以：鉍 、鎘、銦、鉍、及鎵所組成族群中之至少二金屬·。 置 鉍 少 錫 巧張尺度· _家鱗(C^4規格(靠挪公鰲） 6. 申請專利範圍 如申請專利範圍第1項之半導體F署甘士 之相容體形成—撓:、、中各相容*塊 與導電體之間。 ¥電陡路徑於可焊性導電體元件 專力利：圍第1項之半導體裝置，其中當相容凸塊 於可焊性導電體元件與導電體之間之力時， 各相谷凸塊之形狀gp έ _ 其中當施力去除時，各：形狀變成一變化形狀’及 始形狀。 纟㈤凸塊之形狀實質上回復到原 如申請專利範圍第1項之半導體裝置，其中相容體包含 -聚合物基質之材料。 甲相今體。3 8. 範圍第7項之半導體裝置，其中聚合物基質 Γ=環氧樹脂、石夕酮、聚醢亞胺、丙稀酸醋聚合 物、或丙烯酸酯共聚物。 9. 利範圍第7項之半導體裝置，其中各相容凸塊 ^目谷體進-步包含選自以：銀、金、錢所組成族群 至^填料，其中至少一填料用於增加相容體之導 電率。 1〇·如申請專利範圍第1項之半導體裝置，其中各相容凸塊 之相容體具有一水Α 於或專於約〇·〇〇1歐姆·厘米之體積電 阻係數。 ' η·如"專利範圍第1項之半導體裝置，其中各相容凸塊 之相容體具有—小於或等於約G.GGG1歐姆·厘米之體積電 阻係數。 12·如申請專利範圍第1項之半導體裝置，其中各相容凸塊 -2 - 本紙張尺度適用中國國家標準(Ci^ A4規格 569413 A8 B8 C8
    13 14. 之相谷體具有—小於或等於約8，_ MPa之楊氏係數。 如申：專利轭圍第i項之半導體裝置，其中各相容凸塊 之體具有一小於或等於約1，〇〇〇 MPa之揚氏係數。 如申請專利範圍第1項之半導體裝置，其中各1/〇塾塊用 15. :輸迗電力或一電力信號往或自半導體裝置，及其中相 容凸塊形成半導體裝置之電力終端。 如申請專利範圍第1項之半導體裝置，其中-既定相容 凸塊之相谷體係直接接觸於一相對應I/O塾塊與該既定相 容凸塊之可焊性導電體元件。 16.如申請專利範圍第“員之半導體裝置，其中相容介電質 層與外介電質層内之開孔係對應於I/O墊塊在半導體基板 表面上之位置。 Π·如f請專利範圍第w之半導體裝置，其中相容介電質 層提供應力釋放於外介電質層與半導體基板表面。 18.如申請專利範圍以項之半導體裝置，其中當—力施加 f相對立於相容介電質層之一外介電質層表面時，施力 實質上傳輸至相容介電質層，而反應於該施力，相容介 電質層即變形，令外介電質層相關於半導體基板表面而 移動。 19·如申請專利範圍第丨項之半導體裝置，其中相容介電質 層包含一聚合物基質之材料。 20·如申請專利範圍第19項之半導體裝置，其中聚合物基質 之材料包含環氧樹脂、矽酮、聚醯亞胺、丙烯酸酯聚合 物、或丙烯酸酯共聚物。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 569413 A8 B8 C8 D8 申請專利範圍 21·如申請專利範圍第1項之半導體裝置，其中相容介電質 層具有一大於或等於約1〇xl〇lG歐姆-厘米之體積電阻係 數。 22·如申請專利範圍第1項之半導體裝置，其中相容介電質 層具有一大於或等於約1〇xl〇l5歐姆·厘米之體積電阻係 數。 ' 23·如申凊專利範圍第1項之半導體裝置，其中相容介電質 層具有一小於或等於約8,000 MPa之楊氏係數。 24.如巾請專利範圍第1項之半導體裝置，其中相容介電質 層具有一小於或等於約1，〇〇〇 MPa之楊氏係數。 25·=申請專利範圍第1項之半導體裝置，其中外介電質層 提供機械性防護於相容介電質層與半導體基板表面。 26·如申請專利範圍第1JM之半導體裝置，其中當一力施加 至相對立於相容介電質層之一外介電質層表面時，外介 電質層變形程度少於相容介電質層者，且用於分布施力 至相容介電質層之一較寬面積上。 27·如申請專利範圍第W之半導體裝置，其中外介電質層 包含一聚合物基質之材料。 曰 28·如申請專利範圍第27項之半導體裝置，其中聚合物基質 之材料包含環氧樹脂、㈣、聚醯亞胺、㈣㈣聚合 物、或丙烯酸酯共聚物。 29.如申請專利範圍第旧之半導體裝置，其中外介電質層 包含一無機介電質材料。 、曰 30·如申凊專利範圍第29項之半導體梦詈甘 貝i千导篮展置，其中無機介電質
    裝
    569413 、申請專利範圍 材料係選自以：二氧化矽（si〇2)及氮化矽⑻川4)所組成 之族群中。 31·如申請專利範圍第1項之半導體裝置，其中外介電質層 具有一大於或等於約l.〇xl〇lG歐姆-厘米之體積電阻係數。 32·如申請專利範圍第1項之半導體裝置，其中外介電質層 具有一大於或等於約1·〇χ1〇ΐ5歐姆-厘米之體積電阻係數。 33·如申請專利範圍第}項之半導體裝置，其中外介電質層 具有一揚氏係數且其較大於相容介電質層之一揚氏係數。 34·如申請專利範圍第1項之半導體裝置，其中外介電質層 具有一楊氏係數且其至少二倍於相容介電質層之一楊氏 係數。 35. —種用於形成一半導體裝置之方法，包含： 形成一相容介電質層於一半導體基板之一表面上，其 中複數輸入/輸出（1/0)墊塊配置於半導體基板之表面上， 及其中相容介電質層具有複數貫穿之開孔，及其中各開 孔曝露一不同之I/O墊塊； 形成一導電性相容體於相容介電質層之各開孔内，以 致於各相容體電耦合於由相對應開孔曝露之〗墊塊； 形成一外介電質層於相容介電質層上，其中外介電質 層具有複數貫穿之開孔，及其中各開糾露 容體；及 形成-導電性之可焊性導電體元件於外介電質層之各 開孔内^致於各可焊性導電體元件電麵合於由相對應 相谷體及其中各可痒性導電體元件係可濕 569413 六、申請專利範圍 焊。 3 6 ·如申凊專利範圍第3 5項之古、土 ^ 於i日六人Φ陆 方法，其中形成導電性相容體 於相各，丨電貪層之各開孔内係包含： 電性相容體於相容介電質層之各開孔内，以 ♦〈目谷體之-下側表面直接接觸於由相對應開孔曝 政之I/O塾塊之一上表面， 儿錯此電耦合於由相對應開孔 曝露之I/O墊塊。 37·如申請專利範圍第35項之方法，其中形成導電性之可焊 性導電體元件於外介電f層之各開孔内係包含： 38. 形成一導電性之可焊性導電體元件於外介電質層之各 開孔内’以致於各可焊性導電體元件之一下側表^直接 接觸於由相對應開孔曝露之相容體之一上表面，且藉此 電耦合於由相對應開孔曝露之相容體，及其中各可焊性 導電體元件包含選自以··錯、錫、録、麵、絲、蘇、銅 、銀、鉑、鈀、鎳、及金所組成族群中之至少一金屬。 一種用於形成一半導體裝置之方法，包含： 形成一導電性金屬塗層元件於配置在一半導體基板之 一表面上之複數輸入/輸出（1/0)墊塊各者上，其中導電性 金屬塗層元件之外邊界延伸至相對應J/0墊塊之外邊界以 外’及其中導電性金屬塗層元件做為黏接層、障壁層、 或黏接層與障壁層二者之功能； 形成一相容介電質層於半導體基板之表面上，其中相 谷介電質層具有複數貫穿之開孔，及其中各開孔曝露一 不同之導電性金屬塗層元件； -6 - 形成一V電性相容體於相容介電質層之各開孔内，以 致於各相容體電耦合於由相對應開孔曝露之導電性金屬 塗層元件； 形成一外介電質層於相容介電質層上，其中外介電質 層具有複數貫穿之開孔，及其中各開孔曝露一不同之相 容體；及 形成一導電性之可焊性導電體元件於外介電質層之各 開孔内’以致於各可焊性導電體S件電耦合於由相對應 開孔曝露之相容體，及其中各可焊性導電體元件係可渴 焊。 .、 如申凊專利範11第38項之方法，其中形成導電性金屬塗 層元件於複數輸入/輸出（1/0)墊塊各者上係包含： 形成-導電性金屬塗層元件於配置在一半導體基板之 一表面上之複數輸入/輸出（1/〇)墊塊各者上，其中導電性 金屬塗層元件之外邊界延伸至相對彻⑽塊^外邊界以 外’及其中導電性金屬塗層元件做為黏接層、障壁層、 或黏接層與障壁層二者之功能，及其中各導電性金屬塗 層凡件包含選自以：鉻、銅、金、銀、銥、及鶴所組成 族群中之至少一層金屬。 如申請專利範圍第38項之方法，其中形成導電性之可焊 性導電體元件於外介f質層之各開孔内係包含： 形成一導電性之可焊性導電體元件於外介電質層之各 =孔内，以致於各可焊性導電體㈣電輕合於由相對應 開孔曝露之相容體，及其中各可焊性導電體元件係可渴 六、申請專利範圍 丈干’及其中各可焊性導電體元件包含選自以：鉛、錫、 編銦、级、鎵、銅、銀、翻、ίε、鎳、及金所組成族 群中之至少一金屬。 41· 一種用於形成一半導體裝置之方法，包含·· 形成一相容介電質層於一半導體基板之一表面上，其 中相容介電質層具有複數貫穿之開孔，及其中各開孔曝 露配置於半導體基板表面上之複數輸入/輸出（I/O)墊塊之 一不同者； 形成一導電性相容體於相容介電質層之各開孔内，以 致於各相容體電耦合於由相對應開孔曝露之第一導電性 金屬塗層元件； 形成一導電性金屬塗層元件於各相容體上，其中導電 性金屬塗層元件實質上覆蓋相容體且做為黏接層、障壁 層、或黏接層與障壁層二者之功能； 土 形成一外介電質層於相容介電質層上，其中外介電質 層具有複數貫穿之開孔，及其中各開孔曝露_不同之 電性金屬塗層元件；及 ,Ρ肌〜，丁 π 9|、冤質層之各 開孔内™各可焊性導電體元件—合於由 開孔曝露之導電性金屬塗層元件’及其中各可焊性； 體元件係可濕焊。 守电 其中形成導電性金屬塗 如申請專利範圍第41項之方法 層元件於各相容體上係包含·· 其中導電 形成一導電性金屬塗層元件於各相容體上 42. 569413 申請專利範園 :金：塗層元件實質上覆蓋相容體且做為黏接層、障壁 :二障壁層二者之功能，及其中各導電性金 屬主層7C件包含選自以··鉻、銅、金、 組成族群中之至少一層金屬。 、、、鈦、及嫣所 43.如申請專利範圍第41項之方法，其中形成導電性之可焊 性導電體70件於外介電質層之各開孔内係包含： 導電性之可焊性導電體元件於外介電質層之各 ' ，以致於各可焊性導電體元件電麵合於由相對應 開孔曝露之導電性金屬塗層元件，及其中各可焊性導電 體兀件係可濕焊’及其中各可焊性導電體元件包含選自 銀、翻、飽、錄 以··鉛、錫、鎘、銦、鉍、鎵、銅 及金所組成族群中之至少一金屬。 44, 一種用於形成一半導體裝置之方法，包含·· 形成一第一導電性金屬塗層元件於配置在一半導體基 板之一表面上之複數輸入/輸出（I/O)墊塊各者上，其中導 電性金屬塗層元件之外邊界延伸至相對應1/〇墊塊之外邊 界以外，及其中導電性金屬塗層元件做為黏接層、障壁 層、或黏接層與障壁層二者之功能； 形成一相容介電質層於半導體基板之表面上，其中相 容介電質層具有複數貫穿之開孔，及其中各開孔曝露一 不同之第一導電性金屬塗層元件； 形成一導電性相容體於相容介電質層之各開孔内，以 致於各相容體電耦合於由相對應開孔曝露之第一導電性 金屬塗層元件； 9- 569413 5、申請專利範圍 形成一第二導電性金屬塗層元件於各相容體上，其中 第二導電性金屬塗層元件實質上覆蓋相容體且做為黏接 層、障壁層、或黏接層與障壁層二者之功能； 形成-外介電質層於相容介電質層上，其中外介電質 層具有稷數貫穿之開孔，及其中各開孔曝露一不同之第 二導電性金屬塗層元件；及 形成-導電性之可焊性導電體元件於外介電質層之各 開孔内，以致於各可焊性導電體元件電輕合於由相對應 開孔曝露之第二導電性金屬塗層元件，及其中各可焊性 導電體元件係可濕焊。 45. 如中請專利範圍第44項之方法，其中形成第—導電性金 屬塗層元件於複數輸入/輸出（1/〇)墊塊各者上係包含： 形成一第一導電性金屬塗層元件於配置在一半導體基 板之一表面上之複數輸入/輸出（1/〇)墊塊各者上，並中$ 電性金屬塗層元件之外邊界延伸至相對應1/〇塾塊之外邊 f以外，及其中第一導電性金屬塗層元件做為黏接層、 障壁層、或黏接層與障壁層二者之功能，及其中各第一 導電性金屬塗層元件包含選自以：鉻、銅、金、銀、鈦 、及鐫所組成族群中之至少一層金屬。 46. 如申請專利範圍第44項之方法，其中形成第二導電性金 屬塗層元件於各相容體上係包含： 形成一第二導電性金屬塗層元件於各相容體上，其中 第二導電性金屬塗層元件實質上覆蓋相容體且做為黏接 層、卩早壁層、或黏接層與障壁層二者之功能，及其中各 本紙張尺度適用中國國家標準((；^8) A4規格(210X 297公釐） 569413 A8 B8 C8 申請專利範園 第二導電性金屬塗層元件包含選自以：鉻、銅、金、銀 、鈦、及鎢所組成族群中之至少一層金屬。 如申請專利範圍第44項之方法，其中形成導電性之可焊 性導電體元件於外介電質層之各開孔内係包含·· 形成一導電性之可焊性導電體元件於外介電質層之各 開孔内，以致於各可焊性導電體元件電耦合於由相對應 開孔曝露之第二導電性金屬塗層元件，及其中各可焊性 導電體元件係可濕焊’及其中各可焊性導電體元件包含 選自以：鉛、錫、鎘、銦、鉍、鎵、銅、銀、鉑、鈀、 鎳、及金所組成族群中之至少一金屬。 48. —種電子裝置，包含·· 一組件，包含一基板及配置於基板之一表面上之複數 接合墊塊，其中接合墊塊係依一第一圖樣而配置； 一半導體裝置，包含： 一半導體基板及配置於半導體基板之一表面上之複 數輸入/輸出（I/O)墊塊，其中I/C)墊塊係依一第二圖樣 而配置，及其中第二圖樣實質上相同於第一圖樣； 一外介電質層，具有複數貫穿之開孔； 一相容介電質層，係定位於外介電質層與半導體基 板表面之間，且具有複數貫穿之開孔； 複數導電性相容凸塊，其中各相容凸塊係形成於且 對應於一不同之;[/〇墊塊上，及其中各相容凸塊延伸 通過相容介電質層與外介電質層内之一不同開孔，及 其中各相容凸塊包含： _ -11 - 本紙張尺度適用中ii"ii^(CNS) M規格_χ297^)-----
    裝 訂
    一導電性之可焊性導雷體开杜，甘+ 叶丨王守电骽兀件，其中可烊性導電體 元件係可濕焊；及 -導電性相容體，係定位於可焊性導電體元件與一 相對應I/O墊塊之間，其中相容體將可焊性導電體元 件電耦合於該相對應I/O墊塊；及 其中組件之接合墊塊係相鄰於且電耦合於半導體裝置 之I/O墊塊。 49. 如申請專利範圍第48項之裝置，其中半導體裝置係一晶 片尺寸封裝（CSP)。 50. 如申請專利範圍第48項之裝置，其中組件之基板包含一 塑膠材料。 51. 如申請專利範圍第48項之裝置，其中組件之基板包含一 陶質材料。 52. 如申請專利範圍第48項之裝置，纟中第」圖樣係第一圖 樣之鏡像。 53. —種用於形成一電子裝置之方法，包含： 提供一組件，其包含一基板及配置於基板之一表面上 之複數接合墊塊，其中接合墊塊係依一第一圖樣而配置； 提供一半導體裝置，包含： 一半導體基板及配置於半導體基板之一表面上之複 數輸入/輸出（I/O)墊塊，其中1/〇墊塊係依一第二圖樣 而配置，及其中第二圖樣實質上相同於第一圖樣； 一外介電質層，具有複數貫穿之開孔； 一相容介電質層，係定位於外介電質層與半導體基
    569413 申請專利範園 板表面之間，且具有複數貫穿之開孔； =導電性相容凸塊，其中各相容凸塊係形成於且 :應於—不同之1/0墊塊上’及其中各相容凸塊延伸 k過相容介電質層與外介電質層内之一 其中各相容凸塊包含·· 開孔及 一一導電性之可焊性導電體元件，其中可谭性導電體 元件係可濕焊；及 一導電性相容體，係定位於可焊性導電體元件與一 相對應I/O墊塊之間，其中相容體將可焊性導電體元 件電耦合於該相對應1/0墊塊； 形成一焊劑塗層於組件之各接合墊塊上； 使半導體裝置之I/O墊塊接觸形成於組件之接合墊塊 上之焊劑塗層；及 加熱組件之基板或半導體裝置之半導體基板，直到焊 劑塗層熔化。 置 54·如申請專利範圍第53項之方法，其中提供一半導體裝 係包含： 提供一半導體裝置，包含： 樣 一半導體基板及配置於半導體基板之一表面上之 數輸入/輸出（I/O)墊塊，其中1/0墊塊係依一第二圖 而配置，及其中第二圖樣係第一圖樣之鏡像。 -13· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
TW091119394A 2001-09-12 2002-08-27 Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same TW569413B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/952,337 US20030047339A1 (en) 2001-09-12 2001-09-12 Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same

Publications (1)

Publication Number Publication Date
TW569413B true TW569413B (en) 2004-01-01

Family

ID=25492801

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091119394A TW569413B (en) 2001-09-12 2002-08-27 Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same

Country Status (10)

Country Link
US (1) US20030047339A1 (zh)
EP (1) EP1428256B1 (zh)
JP (1) JP4771658B2 (zh)
KR (1) KR100888712B1 (zh)
AT (1) ATE321362T1 (zh)
AU (1) AU2002326597A1 (zh)
CA (1) CA2459386A1 (zh)
DE (1) DE60210109T2 (zh)
TW (1) TW569413B (zh)
WO (1) WO2003023855A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150307997A1 (en) * 2002-10-29 2015-10-29 Microfabrica Inc. Methods for Fabricating Metal Structures Incorporating Dielectric Sheets
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
US20090256256A1 (en) * 2008-04-11 2009-10-15 Infineon Technologies Ag Electronic Device and Method of Manufacturing Same
TWI462676B (zh) * 2009-02-13 2014-11-21 Senju Metal Industry Co The solder bumps for the circuit substrate are formed using the transfer sheet
US9293402B2 (en) 2012-04-13 2016-03-22 Lapis Semiconductor Co., Ltd. Device with pillar-shaped components
JP5128712B1 (ja) * 2012-04-13 2013-01-23 ラピスセミコンダクタ株式会社 半導体装置
JP2016184619A (ja) * 2015-03-25 2016-10-20 大日本印刷株式会社 多層配線構造体
JP2016184620A (ja) * 2015-03-25 2016-10-20 大日本印刷株式会社 多層配線構造体
JP2015167254A (ja) * 2015-05-21 2015-09-24 株式会社テラプローブ 半導体装置、その実装構造及びその製造方法
KR101897653B1 (ko) * 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법
US10748850B2 (en) * 2018-03-15 2020-08-18 Semiconductor Components Industries, Llc Thinned semiconductor package and related methods
US11749616B2 (en) 2017-10-05 2023-09-05 Texas Instruments Incorporated Industrial chip scale package for microelectronic device
US10923365B2 (en) * 2018-10-28 2021-02-16 Richwave Technology Corp. Connection structure and method for forming the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US6114187A (en) * 1997-01-11 2000-09-05 Microfab Technologies, Inc. Method for preparing a chip scale package and product produced by the method
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
JP2000208664A (ja) * 1999-01-13 2000-07-28 Matsushita Electric Ind Co Ltd 半導体パッケ―ジおよびその製造方法、並びに、半導体チップ実装体およびその製造方法
JP2000228417A (ja) * 1999-02-04 2000-08-15 Sony Corp 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法
US6271107B1 (en) * 1999-03-31 2001-08-07 Fujitsu Limited Semiconductor with polymeric layer
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP3339478B2 (ja) * 1999-10-07 2002-10-28 日本電気株式会社 フリップチップ型半導体装置とその製造方法
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP2002118199A (ja) * 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
WO2003023855A2 (en) 2003-03-20
JP2005503020A (ja) 2005-01-27
US20030047339A1 (en) 2003-03-13
EP1428256A2 (en) 2004-06-16
ATE321362T1 (de) 2006-04-15
DE60210109T2 (de) 2006-11-09
EP1428256B1 (en) 2006-03-22
WO2003023855A3 (en) 2003-12-11
AU2002326597A1 (en) 2003-03-24
KR100888712B1 (ko) 2009-03-17
KR20040047822A (ko) 2004-06-05
CA2459386A1 (en) 2003-03-20
JP4771658B2 (ja) 2011-09-14
DE60210109D1 (de) 2006-05-11

Similar Documents

Publication Publication Date Title
EP1428257B1 (en) Apparatus with compliant electrical terminals, and methods for forming same
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
KR100908759B1 (ko) 범프레스 적층식 상호 연결 층을 갖는 초소형 전자 패키지
CN101859752B (zh) 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
TW569413B (en) Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same
US7390692B2 (en) Semiconductor device and method for manufacturing the same
TW200834853A (en) Wiring board and semiconductor device
TWI280641B (en) Chip structure
TW473953B (en) Semiconductor device and method for manufacturing same
TW200816423A (en) Semiconductor device and method for manufacturing the same
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW201631701A (zh) 以聚合物部件爲主的互連體
WO2008095405A1 (fr) Élément microélectronique et procédé de fabrication correspondant
TW200836304A (en) Semiconductor package and fabrication method thereof
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
TWI351749B (en) Packaging substrate and method for menufacturing t
JP2004071946A (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
TWM375291U (en) Flip-chip package structure
TW200901419A (en) Packaging substrate surface structure and method for fabricating the same
US20190373713A1 (en) Stacked structure and method for manufacturing the same
JPH1187561A (ja) 半導体装置、半導体チップ搭載用部材、半導体チップ及びそれらの製造法
JP2008024941A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees