JP2005503020A - コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法 - Google Patents
コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法 Download PDFInfo
- Publication number
- JP2005503020A JP2005503020A JP2003527797A JP2003527797A JP2005503020A JP 2005503020 A JP2005503020 A JP 2005503020A JP 2003527797 A JP2003527797 A JP 2003527797A JP 2003527797 A JP2003527797 A JP 2003527797A JP 2005503020 A JP2005503020 A JP 2005503020A
- Authority
- JP
- Japan
- Prior art keywords
- compliant
- dielectric layer
- conductive
- semiconductor device
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Abstract
半導体基板の表面に配列された複数の入出力（Ｉ／Ｏ）パッドと、コンプライアント誘電層と、外側誘電層と、複数の導電性コンプライアント相互接続バンプ（すなわちコンプライアント・バンプ）とを含む半導体デバイス（例えば、チップ・スケール・パッケージ又はＣＳＰ）。コンプライアント・バンプは、半導体デバイスの電気端末を形成することができる。コンプライアント誘電層は、外側誘電層と半導体基板の表面との間に配置される。外側誘電層及びコンプライアント誘電体は、ともに、貫通する複数の開口部（すなわち穴）を有する。各々のコンプライアント・バンプはそれぞれ異なる入出力パッドの上に形成され、第１のコンプライアント誘電層及び外側誘電層におけるそれぞれ異なる開口部を通る。各々のコンプライアント・バンプは、導電性コンプライアント体と導電性はんだ可能導体要素とを含む。コンプライアント体は、はんだ可能導体要素と対応する入出力パッドとの間に電気的に柔軟な導電路を形成する。はんだ可能導体要素ははんだ濡れ性を有する。半導体デバイスを形成するいくつかの方法を説明する。半導体デバイスを含む装置、ならびに該装置を形成する方法についても説明する。
Description
【技術分野】
【０００１】
本発明は、概ね端末を有する電気装置に関し、より詳細には、電気接続を形成するためのエリア・アレイ端末を有する電気装置に関する。
【背景技術】
【０００２】
集積回路の製造時、シリコーン基板上に形成され、究極的に外部デバイスに接続される信号線は、入出力（Ｉ／Ｏ）パッドと呼ばれる平坦な金属接点領域で終端する。製造後、集積回路（すなわちチップ）は、一般的に、保護半導体デバイス・パッケージ内に固定される。次いで、集積回路の各入出力パッドは、デバイス・パッケージの１つ又は複数の電気端末に接続される。
【０００３】
デバイス・パッケージの電気端末は、一般的に、パッケージの周囲、又はパッケージの下面にわたって二次元アレイに配列される。集積回路の入出力パッドをデバイス・パッケージの端末に接続するのに、一般的に金属導体が使用される。金属導体は、例えば、微細金属ボンド・ワイヤ、デバイス・パッケージの基板の上及び／又は内部に形成されるトレース（すなわち信号線）、テープ自動ボンディング又はＴＡＢテープの如き軟質キャリヤ・フィルム又は積層板の上及び／又は内部に形成されるトレース、あるいはリード・フレームでありうる。周辺端末デバイス・パッケージは、例えば、相互接続装置（例えば、プリント回路基板又はＰＣＢ）の穴に挿入するための「ピン」と呼ばれる端末、又は相互接続装置の露出面上の平坦な金属接点領域に装着するための「リード」と呼ばれる端末を有することができる。エリア・アレイ端末デバイス・パッケージは、一般的に、相互接続装置の露出面上の平坦な金属パッドに装着するためのはんだ「ボール」又は「バンプ」を有する。
【０００４】
エリア・アレイ端末パッケージは、デバイス・パッケージの下面にわたって二次元アレイに配列される端末を有する。その結果、数百の端末を有するエリア・アレイ端末パッケージの物理的寸法は、その周辺端末の物理的寸法よりはるかに小さい。そのようなより小さいパッケージは、ラップトップ及びパームトップ・コンピュータ、又は携帯電話のようなハンドヘルド通信デバイスの如きポータブル・デバイス用途に極めて望ましいものである。加えて、集積回路入出力パッドからデバイス・パッケージ端末までの信号線の長さがより短いため、グリッド・アレイ・デバイス・パッケージの高周波電気性能は、一般的に、対応する端末デバイス・パッケージの高周波電気性能より良好である。
【０００５】
制御コラプス・チップ接続（Ｃ４）は、基板（例えば、ガラス繊維エポキシプリント回路基板材又はセラミック基板）に集積回路を直接装着する公知の方法である。そのＣ４装着法は、一般に、「フリップ・チップ」装着法と呼ばれている。Ｃ４装着の準備に際して、一般的に、集積回路の入出力パッドを集積回路の下面上に二次元アレイに配列し、対応するボンディング・パッドの集合体を基板の表面に形成する。集積回路の入出力パッドの各々にはんだ「バンプ」を形成する。例えば、はんだ合金の構成金属のいくつかの層を集積回路の入出力パッド上に積層することができる。金属層の積層に続いて、集積回路を加熱して金属層を溶融させることができる。溶融金属は混ざり合ってはんだ合金を形成することができ、はんだ合金の表面張力により、溶融金属が、集積回路の入出力パッドに半球状のはんだ「バンプ」を形成することができる。一般的に、基板の各々のボンディング・パッドにはんだペーストを付着させる。
【０００６】
基板に対する集積回路のＣ４装着時に、集積回路の入出力パッド上のはんだバンプを、基板の対応するボンディング・パッド上のはんだペーストに接触させて配置する。次いで、基板及び集積回路を融解又は「再流動」するのに十分な時間加熱する。はんだが冷却されると、集積回路の入出力パッドは、基板のボンディング・パッドに電気的かつ機械的に結合される。
【０００７】
一般的なタイプのエリア・アレイ端末デバイス・パッケージは、「フリップ・チップ」ボール・グリッド・アレイ（ＢＧＡ）デバイス・パッケージである。典型的な「フリップ・チップ」ＢＧＡデバイス・パッケージは、上述のＣ４又は「フリップ・チップ」装着法を用いてより大きいパッケージ基板上に取りつけられた集積回路を含む。基板は、ボンディング・パッドの２つの集合体、すなわち集積回路に近接して上面に配列された第１集合体、及びＢＧＡデバイス・パッケージの下面にわたって二次元アレイに配列された第２集合体を含む。基板の上及び／又は内部に形成された１つ又は複数の導電トレース層（すなわち信号線）は、ボンディング・パッドの第１及び第２集合体のそれぞれの部材を接続する。ボンディング・パッドの第２集合体の部材はデバイス・パッケージ端末として機能する。ボンディング・パッドの第２集合体の各部材にはんだボールが装着される。はんだボールにより、ＢＧＡデバイス・パッケージを接続装置（例えばＰＣＢ）に表面装着することが可能になる。
【０００８】
問題は、集積回路とパッケージ基板の熱膨張係数（ＣＴＥ）が典型的に異なることである。このＣＴＥの差によって、上述のはんだ再流動処理時に、はんだバンプ内に機械的応力が発生する。さらに、パッケージ基板への集積回路の装着に続いて、集積回路は、動作時に電力を損失させながら加熱され、非動作時に冷却される。ここでも、集積回路とパッケージ基板のＣＴＥの差によって、生じる熱サイクル時に、はんだバンプ内に機械的応力が発生する。検査せずに放置すると、これらの機械的応力により、許容できないほど少数の熱サイクルの後ではんだバンプ接続部が摩耗、破損することになる。
【０００９】
上述のＣＴＥの差の問題に対する一般的な解決策は、「フリップ・チップ」装着処理の最終部分で、集積回路と基板の間の領域に下部充填材の層を形成することである。下部充填材は、Ｃ４接続部を包含し、チップを基板に対して機械的に「固定」して、熱サイクル時におけるはんだバンプ接続部の機械的応力を低減することにより、はんだバンプ接続部の信頼性を著しく高める。しかし、下部充填材を使用してはんだバンプの応力を低減することは、当該下部充填集積回路デバイス・パッケージのネットワークが極めて困難になるという点において、他の問題を生じさせることが特に言及される。加えて、下部充填処理は時間がかかり、半導体デバイス製造業であれば避けたい処理である。
【００１０】
「チップ・スケール・パッケージ」又はＣＳＰという用語は、対応する集積回路寸法の１．２倍以下の寸法を有するＢＧＡデバイス・パッケージを記述するのに用いられる。ＣＳＰは、サイズが小さいために、特にポータブル・デバイス用途に魅力的である。ＣＳＰの基板は、例えば、軟質フィルム又は積層板（例えばポリアミド・フィルム／積層板）、硬質材料（例えばガラス繊維エポキシプリント回路基板材料又はセラミック）。あるいはリード・フレームでありうる。
【００１１】
より大きいＢＧＡデバイス・パッケージと異なり、はんだボールではなくはんだバンプを（例えば、はんだバンプを集積回路の入出力パッドの上に形成するのと同様にして）ＣＳＰ基板のボンディング・パッドの第２集合体の各部材上に形成する。ＣＳＰのはんだバンプにより、ＣＳＰを相互接続装置（例えばＰＣＢ）に表面装着することが可能になる。ＣＳＰ基板と相互接続装置のＣＴＥの差が比較的小さい場合は、ＣＳＰと相互接続装置の間に形成されるはんだバンプ接続部の信頼性が十分に高くなるため、ＣＳＰ基板と相互接続装置の間の領域に下部充填材を充填する必要がなくなる。このような状況では、相互接続装置から不良ＣＳＰを除去し、その不良ＣＳＰを他のＣＳＰに取り換える（すなわちＣＳＰを修繕する）ことが比較的容易になる。
【００１２】
しかし、場合によっては、単に、入出力パッドのまわりの集積回路の下面に薄い保護被膜を形成し、入出力パッドの上にはんだバンプを形成することによってＣＳＰを形成する。この場合、ＣＳＰを相互接続装置（例えばＰＣＢ）に表面装着すると、集積回路基盤と相互接続装置の間にＣＳＰ基板が存在しなくなる。このような状況では、集積回路と相互接続装置のＣＴＥの差によって温度サイクル時に生じるはんだバンプ内の機械的応力により、許容できないほど少数の熱サイクルの後にはんだバンプ接続部が摩耗、破損することになる。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、コンプライアント電気端末付き集積回路デバイスであって、コンプライアント電気端末は、集積回路と相互接続装置にＣＴＥの差があっても、下部充填材の使用を必要とすることなく、集積回路デバイスと、集積回路デバイスが装着される相互接続装置（例えばＰＣＢ）との間に極めて信頼性の高い電気接続部を達成する集積回路デバイスに向けられる。
【課題を解決するための手段】
【００１４】
半導体基板の表面に配列された複数の入出力（Ｉ／Ｏ）パッドと、コンプライアント誘電層と、外側誘電層と、複数の導電性コンプライアント相互接続バンプ（すなわちコンプライアント・バンプ）とを含む半導体について説明する。半導体デバイスは、例えばチップ・スケール・パッケージ（ＣＳＰ）でありうる。コンプライアント・バンプは、半導体デバイスの電気端末を形成することができる。
【００１５】
コンプライアント誘電層は、外側誘電層と半導体基板の表面との間に配置される。外側誘電層及びコンプライアント誘電層は、ともにそれらを貫通する複数の開口部（すなわち穴）を有する。各々のコンプライアント・バンプは、それぞれ異なる入出力パッド上に形成され、それに対応し、コンプライアント誘電層及び外側誘電層及び外側誘電層におけるそれぞれ異なる開口部を通る。
【００１６】
各々のコンプライアント・バンプは、導電性コンプライアント体と、導電性はんだ可能導体要素とを含む。コンプライアント体は、はんだ可能導体要素と、対応する入出力パッドとの間に配置される。コンプライアント体は、はんだ可能導体要素と、対応する入出力パッドとの間に、機械的に柔軟な導電路を形成する。
【００１７】
各々のはんだ可能導体要素は、はんだ濡れ性を有する。すなわち、はんだ可能導体要素の露出面に接触する溶融はんだが、それらの表面に接着することで、はんだを使用して、はんだ可能導体要素を、半導体デバイスが接続される要素（すなわち接続要素）の対応するボンディング・パッドに電気的かつ機械的に結合することが可能になる。
【００１８】
コンプライアント体は、コンプライアント・バンプが閾値未満の力により弾性変形することを可能にする。その結果、コンプライアント・バンプは、はんだバンプ接続部に特有の摩耗や損傷を生じることなく、当該力に耐えることができる。このため、コンプライアント・バンプを使用した、半導体デバイスと接続用その間の接続部の信頼性は、はんだバンプの信頼性よりも高くなることが期待される。
【００１９】
コンプライアント誘電層は、外側誘電層、及び半導体基板の表面に対する応力緩和を提供することができる。コンプライアント誘電層に対向する外側誘電層の表面に力が加えられると、その力は、実質的にコンプライアント誘電層に伝達される。その力に応答して、コンプライアント誘電層が変形し、外側誘電層が半導体基板の表面に対して移動することが可能になる。
【００２０】
外側誘電層は、コンプライアント誘電層、及び半導体基板の表面に対する機械的保護を提供することができる。コンプライアント誘電層に対向する外側誘電層の表面に力が加えられると、外側誘電層は、コンプライアント誘電層より小さく変形し、コンプライアント誘電層の比較的広い領域に力を分配する働きをする。
【００２１】
半導体デバイスを形成するための方法の一実施例は、半導体基板の表面にコンプライアント誘電層を形成することを含む。コンプライアント誘電層の複数の開口部の各々は、それぞれ異なる入出力パッドを露出させる。各々のコンプライアント体が、対応する開口部によって入出力パッドに電気的に結合されるように、コンプライアント体の１つがコンプライアント誘電層の各々の開口部に形成される。外側誘電層は、コンプライアント誘電層に形成される。外側誘電層の各々の開口部は、それぞれ異なるコンプライアント体を露出させる。各々のはんだ可能導体要素が、対応する開口部によって露出されたコンプライアント体に電気的に結合されるように、はんだ可能導体要素の１つが、外側誘電層の各々の開口部に形成される。半導体デバイスを形成する方法のいくつかの他の実施例を説明する。
【００２２】
半導体デバイス（例えば、上述の半導体デバイス）に接合されたコンポーネント（例えばプリント回路基板、パッケージ基板など）を含む装置について説明する。該コンポーネントは、基板と、基板上に配列された複数のボンディング・パッドとを含み、ボンディング・パッドは第１のパターンに従って配列される。半導体デバイスは、半導体基板と、半導体基板の表面に配列された複数の入出力（Ｉ／Ｏ）パッドとを含み、入出力パッドは第２のパターンに従って配列され、第２のパターンは第１のパターン（の例えば鏡像）と実質的に同じである。
【００２３】
半導体デバイスは、また、コンプライアント誘電層と、外側誘電層と、上述の導電性コンプライアントとを含む。コンプライアント誘電層は、外側誘電層と半導体基板の表面との間に配置される。コンプライアント誘電層及び外側誘電層は、それらを貫通する複数の開口部（すなわち穴）をそれぞれ有する。各々のコンプライアント・バンプは、コンプライアント誘電層及び外側誘電層におけるそれぞれ異なる開口部を通る。該装置において、コンポーネントのボンディング・パッドは、半導体デバイスの入出力パッドに近接し、かつ電気的に結合される。
【００２４】
上述の装置を形成する方法の一実施例は、コンポーネント及び半導体デバイスを設けることを含む。コンポーネントのボンディング・パッドにはんだバンプを形成する。半導体デバイスの入出力パッドを、コンポーネントのボンディング・パッド上に形成されたはんだバンプと接触させる。はんだバンプが溶融するまで、コンポーネントの基板及び／又は半導体デバイスの半導体基板を加熱する。はんだが冷却されると、半導体デバイスの入出力パッドをコンポーネントのボンディング・パッドに機械的かつ電気的に結合する。
【実施例】
【００２５】
同一の参照番号が同様の要素を示す添付の図面を参照しながら以下の説明を読むことによって、本発明を理解することができる。
【００２６】
本発明には様々な改造及び代替形態が考えられるが、その具体的な実施例を図面の例によって示し、ここに詳細に説明する。しかし、ここでの具体的な実施例の説明は本発明を開示された特定の形態に限定することを意図するのではなく、対照的に、添付の請求項に規定される本発明の趣旨及び範囲に含まれるあらゆる改造、同等物及び代替物を包括することを意図するものである。
【００２７】
本発明の例示的な実施例を以下に説明する。理解しやすいように、実際の実施態様のすべての特徴が本明細書に記載されているわけではない。勿論、当該実際の実施例の開発において、態様に応じて異なるであろう、システムに関わる制約や事業に関わる制約への適合など、多くの実施態様特有の判断を行って開発者の具体的な目標を達成しなければならないことが理解されるであろう。さらに、そのような開発努力は複雑で時間がかかるが、この開示の恩典を受ける当業者にとっては日常業務であることが理解されるであろう。
【００２８】
図１は、半導体基板１０２と、コンプライアント誘電層１０６と、外側誘電層１０８と、コンプライアント誘電層１０６及び外側誘電層１０８における開口部を通る複数の導電性コンプライアントバンプ１０４とを含む半導体デバイス１００の一実施例の部分斜視図である。以下に説明するように、各々のコンプライアント・バンプ１０４は、半導体デバイス１００のそれぞれ異なる入出力パッド（不図示）に形成される。入出力パッドは基板１０２の上面１０２Ａに配列され、半導体デバイス１００の電力及び／又は信号線を終端させる。入出力パッドは、半導体デバイス１００の外部の回路を接続することを目的としており、コンプライアント・バンプ１０４は、半導体デバイス１００の電気端末を形成する。
【００２９】
図１に示されるように、コンプライアント誘電層１０６は、基板１０２の上面１０２Ａに配置される。外側誘電層１０８は、コンプライアント誘電層１０６が、外側誘電層１０８と基板１０２の上面１０２Ａとの間に位置するように、コンプライアント誘電層１０６に配置される。併せて、コンプライアント誘電層１０６及び外側誘電層１０８は、軟質不活性化層、すなわち水分や汚染から基板１０２の上面１０２Ａを保護するシール層を形成する。
【００３０】
図１の実施例において、コンプライアント・バンプ１０４は、コンプライアント誘電層１０６における開口部を通り、かつコンプライアント・バンプ１０４の上面１０４Ａが外側誘電層１０８の上面１０８Ａから突出するように、外側誘電層１０８における開口部を通る。基板１０２の上面１０２Ａが立面図基準面として機能する場合は、コンプライアント・バンプ１０４の上面１０４Ａは、上面１０８Ａの上に突出する。
【００３１】
製造時、半導体基板１０２は、はるかに大きい半導体ウェハの一部であってもよい。コンプライアント・バンプ１０４は、製造時であって、かつ半導体基板１０２がより大きい半導体ウェハから分離される前に、半導体基板１０２に形成されていてもよい。
【００３２】
半導体基板１０２は、複数の能動電気デバイス及び／又は受動電気デバイスをその上又は中に有することができる。複数の電気デバイスを相互接続して、１つ又は複数の電気回路を形成することができる。このような状況では、半導体基板１０２を集積回路ダイと見なすことができ、図１の半導体デバイス１００をチップ・スケール・パッケージ（ＣＳＰ）と見なすことができる。
【００３３】
入出力パッド、対応するコンプライアント・バンプ１０４、コンプライアント誘電層１０６及び外側誘電層１０８が、半導体基板１０２の複数の面に存在しうることを注記する。
【００３４】
以下に説明するように、各々のコンプライアント・バンプ１０４は導電性コンプライアント体と、導電性はんだ可能導体要素とを含む。各々のコンプライアント・バンプ１０４のコンプライアント体は半導体デバイス１００の入出力パッドに形成され、はんだ可能導体要素はコンプライアント体に形成される。したがって、各々のコンプライアント・バンプ１０４のコンプライアント体は半導体デバイス１００の入出力パッドと対応するはんだ可能導体要素との間に配置され、入出力パッドを、対応するはんだ可能導体要素に電気的に結合する。
【００３５】
コンプライアント・バンプ１０４のはんだ可能導体要素は、半導体デバイス１００が接続される（すなわち装着又は取りつけられる）要素（例えばプリント回路基板、デバイス・パッケージ基板、集積回路ダイなど）の対応するボンディング・パッドに接触することを目的とする。以降、半導体デバイス１００が接続される要素を「接続要素」と呼ぶ。一般に、はんだ可能導体要素は「はんだ濡れ性」を有する。すなわち、はんだ可能導体要素の露出面に接触する溶融はんだがそれらの表面に接着する。しかして、はんだを使用して、はんだ可能導体要素を接続要素の対応するボンディング・パッドに電気的かつ機械的に結合することが可能になる。はんだ再流動動作を利用して、はんだを介してほぼ同時に、コンプライアント・バンプ１０４のはんだ可能導体要素を接続要素の対応するボンディング・パッドに結合することができる。
【００３６】
主としてコンプライアント体の存在により、コンプライアント・バンプ１０４は、はんだ可能導体要素と基板１０２の間に加えられる力を受けると、弾性変形することが可能である。いくつかのはんだ可能導体要素と接続要素の対応するボンディング・パッドとの間に存在する間隙を小さくするか、又はなくすために、はんだ可能導体要素を接続要素の対応するボンディング・パッドに結合する最中に、半導体デバイス１００と、半導体デバイス１００が接続される要素との間に当該力を意図的に生成することができる。当該間隙は、一般的に、はんだ可能導体要素の高さの差、基板１０２及び／又は接続要素の表面の非平面性などに起因する。
【００３７】
当該力は、半導体デバイス１００の熱膨張係数（ＣＴＥ）が接続要素のＣＴＥと一致しない場合にも生成されるものと想定される。例えば、はんだ可能導体要素を接続要素の対応するボンディング・パッドに結合するのに用いられるはんだ再流動動作時に、半導体デバイス１００と接続要素のＣＴＥの差によって当該力が生成されるものと想定される。はんだ可能導体要素を接続要素の対応するボンディング・パッドに結合した後でも、半導体デバイス１００と接続要素のＣＴＥの差によって熱サイクル時に当該力が生成されるものと想定される。
【００３８】
当該力によって弾性変形するコンプライアント・バンプ１０４の能力は、コンプライアント・バンプ１０４が、はんだ被膜層接続部に特有の摩耗や破損を生じることなく当該力に耐えることを可能にする。コンプライアント体は、はんだ可能導体要素と半導体デバイス１００の対応するＩ／Ｏパッドとの間に機械的に柔軟な導電路を形成する。その結果、コンプライアント・バンプ１０４を使用して半導体デバイス１００と接続要素の間に形成された接続部の信頼性は、はんだ被膜層接続部より高いと想定される。
【００３９】
次に、図２Ａから図２Ｅを用いて、図１の半導体デバイス１００を製造する方法の一実施例を説明する。図２Ａは、複数の入出力パッド２００が基板１０２の上面１０２Ａに形成された、図１の基板１０２の部分の断面図である。例えば、基板１０２の上面１０２Ａに形成された金属（例えばアルミニウム又は銅）の層をパターン化することによって、入出力パッド２００を形成することができる。各々の入出力パッド２００は、２つの主要面、すなわち基板１０２の上面１０２Ａに接触する下面２００Ｂ、及び下面２００Ｂに対向する上面２００Ａを有する。
【００４０】
図２Ｂは、コンプライアント誘電層１０６（図１参照）が半導体基板１０２の上面１０２Ａに形成された、図２Ａの基板１０２の部分の断面図である。コンプライアント誘電層１０６は、実質的に、上面１０６Ａ、及び対向する下面１０６Ｂを有するコンプライアント誘電体のシートである。図２Ｂの実施例において、コンプライアント誘電層１０６の下面１０６Ｂは、半導体基板１０２の上面１０２Ａに直接、かつ実質的に連続的に接触している。
【００４１】
コンプライアント誘電層１０６を形成するのに使用されるコンプライアント誘電体はポリマー系物質であってもよい。当該ポリマー系物質としては、熱可塑性樹脂、熱硬化性樹脂及びＢ段階性物質が挙げられる。一般的なタイプの好適なポリマー物質としては、エポキシ、シリコーン、ポリアミド、ならびにアクリレートポリマー及びコポリマーが挙げられる。当該ポリマー物質は、該物質が室温で所望の形状及び形態を得るように、塗布後に硬化させることが必要な場合もある。
【００４２】
コンプライアント誘電層１０６は、スクリーンプリント、ステンシルプリント、インクジェットプリント、形成済みフィルムのシート転写、及びコーティング（例えばスピン・コーティング）を含むいくつかの既知の方法のいずれか１つによって形成することができる。コンプライアント誘電層１０６は、単一のコンプライアント誘電体の層であってもよいし、異なるコンプライアント誘電体の複数の層であってもよい。
【００４３】
図２Ｂにおいて、入出力パッド２００の上面２００Ａを露出させるための複数の穴２１０が、入出力パッド２００上のコンプライアント誘電層１０６に形成されている。各々の穴２１０は、コンプライアント誘電層１０６の上面１０６Ａと下面１０６Ｂ（すなわち、コンプライアント誘電層１０６の上面１０６Ａと、対応する入出力パッド２００の上面２００Ａとの間）に延在している。既知のフォトリソグラフィックを用いて、固形シートのコンプライアント誘電体に穴２１０を形成することができる。
【００４４】
図２Ｂの実施例において、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周内に穴２１０の側壁２１０Ａがおさめられる。さらに、穴２１０の側壁２１０Ａは、穴２１０に対応するコンプライアント誘電層１０６の上面１０６Ａ及び下面１０６Ｂにおける開口部の寸法がほぼ同じになるように、ほぼ垂直になる。他の実施例において、穴２１０の側壁２１０Ａはほぼ垂直になっていなくてもよく、さらに、対応する入出力パッド２００の外周内におさめられなくてもよい。
【００４５】
コンプライアント誘電層１０６の電気特性に関して、コンプライアント誘電層１０６の体積抵抗率は、約１．０×１０１０Ω・ｃｍ以上とすべきである。一実施例において、コンプライアント誘電層１０６の体積抵抗率を約１．０×１０１５Ω・ｃｍ以上とすることができる。
【００４６】
コンプライアント誘電層１０６の機械特性に関して、物質のヤング率は、物質内の一方向内部応力と、それに生じる初期歪みとの比である。物質に加わる力の大きさが閾値レベルより小さいときは、加えられた力に起因する物質内の歪みは、加えられた応力に実質的に比例し、物質は、実質的に「フック性」又は理想弾性を示すと言われる。一実施例において、コンプライアント誘電層１０６のヤング率は、約８，０００ＭＰａ以下とすることができ、さらに約１，０００ＭＰａ以下とすることができる。
【００４７】
図２Ｃは、導電性コンプライアント体２２０が穴２１０に形成された、図２Ｂの基板１０２の部分の断面図である。各々のコンプライアント体２２０は、上面２２０Ａ、及び対向する下面２２０Ｂを有する。図２Ｃの実施例において、コンプライアント体２２０は、対応する穴２１０をほぼ充たし、コンプライアント体２２０の下面２２０Ｂは、対応する入出力パッド２００の上面２００Ａに直に接触し、コンプライアント体２２０の上面２２０Ａは、コンプライアント誘電層１０６の上面１０６Ａとほぼ同じ高さ（すなわち面一）になる。他の実施例において、コンプライアント体２２０の上面２２０Ａは、コンプライアント誘電層１０６の上面１０６Ａの上又は下に位置していてもよいことを注記する。
【００４８】
各々のコンプライアント体２２０は、対応する１つの穴２１０内に形成され、対応する１つの穴２１０におさめられる。上述のように、穴２１０の側壁２１０Ａは、対応する入出力パッド２００の外周内におさめられる（図２Ｂを参照）。よって、各々のコンプライアント体２２０は、コンプライアント体２２０が、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａのいかなる部分とも接触しないように、対応する１つの入出力パッド２００の外周内におさめられる。他の実施例において、穴２１０の側壁２１０Ａは、対応する入出力パッド２００の外周内におさまらなくてもよく、コンプライアント体２２０は、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａの部分と接触してもよい。
【００４９】
コンプライアント体２２０は、１つ又は複数のポリマー系導電性物質から形成されうる。当該物質としては、熱可塑性樹脂、熱硬化性樹脂及びＢ段階性物質が挙げられる。一般的なタイプの好適なポリマー物質としては、エポキシ、シリコーン、ポリアミド、ならびにアクリレートポリマー及びコポリマーが挙げられる。当該ポリマー物質は、該物質が室温で所望の形状及び形態を得るように、塗布後に硬化させることが必要な場合もある。
【００５０】
銀、金、パラジウム、及びそれらの合金のような１つ又は複数の金属充填材を含めることによって、コンプライアント体２２０の好適な導電性を達成することができる。本質的に導電性のポリマー組成物も知られており、それらを使用してコンプライアント体２２０を形成することができる。市販の充填材製品としては、様々なサイズ及び形状の充填材粒子が挙げられる。当該市販の充填材を好適に使用できる。
【００５１】
スクリーンプリント、ステンシルプリント、インクジェットプリント、形成された物体のシート転写、及びコーティング（例えばスピン・コーティング）を含むいくつかの既知の方法のいずれか１つを用いた後に、電子写真法、又は多層技術による電子写真法を用いて、コンプライアント体２２０を形成することができる。コンプライアント体２２０の導電性に関して、コンプライアント体２２０の達成体積抵抗率は約０．００１Ω・ｃｍ以下とすべきである。一実施例において、コンプライアント体２２０の達成体積抵抗率を約０．０００１Ω・ｃｍ以下とすることができる。体積抵抗率に対する加減に関しては、体積抵抗率が０．００００５Ω・ｃｍの導電性粒子充填組成物が達成可能である。固形銀（純度９９．７８％）の体積抵抗率は、達成可能な体積抵抗率の実用的な下限と見なすことができる０．０００００１６Ω・ｃｍである。
【００５２】
コンプライアント体２２０の機械特性に関して、コンプライアント体２２０のヤング率を約８，０００ＭＰａ以下とすることができ、さらに約１，０００ＭＰａ以下とすることができる。コンプライアント体２２０は、また、好適な度合の伸長率及び圧縮率を有する。伸長率は、引張による検体の長さの増加として定義され、通常は元の長さに対する比率で表される。圧縮率は、圧縮による検体の厚さの増加として定義され、通常は元の厚さに対する比率で表される。
【００５３】
図２Ｄは、外側誘電層１０８（図１を参照）が、コンプライアント誘電層１０６の上面１０６Ａに形成された、図２Ｃの基板１０２の部分の断面図である。外側誘電層１０８は、実質的に、図１に示し、上述した上面１０８Ａ、及び対向する下面１０８Ｂを有する誘電体のシートである。図２Ｄの実施例において、外側誘電層１０８の下面１０８Ｂは、コンプライアント誘電層１０６の上面１０６Ａと直接かつ連続的に接触している。外側誘電層１０８は、単一の誘電体の層であってもよいし、異なる誘電体の複数の層であってもよい。
【００５４】
外側誘電層１０８を形成するのに使用される誘電体はポリマー系物質であってもよい。当該ポリマー系物質としては、熱可塑性樹脂、熱硬化性樹脂及びＢ段階性物質が挙げられる。一般的なタイプの好適なポリマー物質としては、エポキシ、シリコーン、ポリアミド、ならびにアクリレートポリマー及びコポリマーが挙げられる。当該ポリマー物質は、該物質が室温で所望の形状及び形態を得るように、塗布後に硬化させることが必要な場合もある。
【００５５】
外側誘電層１０８がポリマー系物質である場合には、外側誘電層１０８は、スクリーンプリント、ステンシルプリント、インクジェットプリント、形成済みフィルムのシート転写、及びコーティング（例えばスピン・コーティング）を含むいくつかの既知の方法のいずれか１つによって形成することができる。
【００５６】
外側誘電層１０８は、二酸化珪素（ＳｉＯ２）又は窒化珪素（Ｓｉ３Ｎ４）の如き無機誘電体であってもよい。当該無機誘電体を（例えば化学蒸着又はＣＶＤにより）コンプライアント誘電層１０６に蒸着することができる。
【００５７】
外側誘電層１０８の機械特性に関して、外側誘電層１０８は、外側誘電層１０８の上面１０８Ａに力が加えられたときに、外側誘電層１０８が、コンプライアント誘電層１０６より小さく変形し、コンプライアント誘電層１０６の比較的広い領域に力を分配する働きをするように、好ましくはコンプライアント誘電層１０６より機械的に「堅い」ものとする。外側誘電層１０８のヤング率は、例えば、コンプライアント誘電層１０６のヤング率の約二倍以上であってもよい。
【００５８】
図２Ｄにおいて、コンプライアント体２２０の上面２２０Ａを露出させるための複数の穴２３０が、コンプライアント体２２０上の外側誘電層１０８に形成されている。各々の穴２３０は、外側誘電層１０８の上面１０８Ａと下面１０８Ｂとの間に延在している。穴２３０は、既知のフォトリソグラフ法を用いて誘電体の固形シートに形成されうる。
【００５９】
図２Ｄの実施例において、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周内に穴２３０の側壁２３０Ａがおさめられる（図２Ｂを参照）。さらに、穴２３０の側壁２３０Ａは、穴２３０に対応する外側誘電層１０８の上面１０８Ａ及び下面１０８Ｂの寸法がほぼ同じになるように、垂直になる。他の実施例において、穴２３０の側壁２３０Ａはほぼ垂直になっていなくてもよく、さらに、対応する入出力パッド２００の外周におさめられなくてもよい。
【００６０】
図２Ｅは、導電性はんだ可能導体要素２４０が穴２３０に形成された、図２Ｄの基板１０２の部分の断面図である。各々のはんだ可能導体要素２４０は、上面２４０Ａ、及び対向する下面２４０Ｂを有する。図２Ｅの実施例において、はんだ可能導体要素２４０は、対応する穴２３０をほぼ充たし、はんだ可能導体要素２４０の下面２４０Ｂは、対応するコンプライアント体２２０の上面２２０Ａに直に接触し、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａの上を延在する。他の実施例において、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａと同じ高さ、又は下にあってもよいことを注記する。
【００６１】
各々のはんだ可能導体要素２４０は、対応する１つの穴２３０内に形成され、対応する１つの穴２３０内に含められる。図２Ｄから図２Ｅの実施例において、穴２３０の側壁２３０Ａは、対応する入出力パッド２００の表面２００Ｃによって定められる、対応する入出力パッド２００の外周内に含められる（図２Ｂを参照）。よって、各々のはんだ可能導体要素２４０は、対応する１つの入出力パッド２００の外周内におさめられる。
【００６２】
上述したように、はんだ可能導体要素２４０は「はんだ濡れ性」を有する。すなわち、はんだ可能導体要素２４０の露出面に接触する溶融はんだがそれらの表面に接着するため、はんだを使用して、半導体デバイス１００（図１）が接続される要素の対応するボンディング・パッド（不図示）にはんだ可能導体要素２４０を電気的かつ機械的に結合することが可能になる。
【００６３】
はんだ可能導体要素２４０は、例えば、以下の金属、すなわち鉛、錫、カドミウム、インジウム、ビスマス及びガリウムの２つ以上の金属を含む合金でありうる。例えば、はんだ可能導体要素２４０は、約９５重量％の鉛と約５重量％の錫とを含む合金（例えば、５／９５重量％錫／鉛はんだ）から形成されうる。はんだ可能導体要素２４０が合金である場合には、はんだ可能導体要素２４０を形成する好適な方法としては、ステンシルプリント、インクジェットプリント及び転写処理が挙げられる。あるいは、銅、銀、白金、パラジウム、ニッケル又は金の如き単一金属を実質的に含む物質からはんだ可能導体要素２４０を形成することができる。さらに、実質的に、以下の金属、すなわち銅、銀、白金、パラジウム、ニッケル及び金の合金からはんだ可能導体要素２４０を形成することができる。はんだ可能導体要素２４０が単一の金属又は合金である場合には、はんだ可能導体要素２４０を形成するのに使用する物質を（電極又は無電極による）電気メッキにより付着させることができる。
【００６４】
十分量の物質を穴２３０に徐々に蓄積して、所望の高さのはんだ可能導電性要素２４０を達成することができる。例えば、はんだ可能導体要素２４０を電気メッキによって形成する場合は、十分量の物質を穴２３０に蓄積して、所望の高さのはんだ可能導体要素２４０を達成するのに十分な時間をかけて電気メッキ処理を行うことができる。
【００６５】
例えば、はんだ可能導電性要素２４０を形成するのに用いられる電気メッキ処理において、コンプライアント体２２０は電極端末として機能することができる。印加電流が、コンプライアント体２２０、及び金属イオンを含む電解液を流れると、電解液からの金属イオンが、コンプライアント体２２０の上面２２０Ａに付着する。外側誘電層１０８は非導電性であるため、電解液に対して露出した誘電層１０８の表面に金属イオンが付着することはない。達成されるはんだ可能導電性要素２４０の高さは、電気メッキ処理が行われる時間に依存する。はんだ可能導電性要素２４０の高さが外側誘電体１０８の厚さを超えた後も電気メッキ処理を継続することによって、得られたはんだ可能導電性要素２４０の上面２４０Ａを外側誘電層１０８の上面１０８Ａの上まで伸ばすことができる。
【００６６】
あるいは、スパッタ蒸着処理を用いてはんだ可能導電性要素２４０を形成することもできる。貫通する開口部（すなわち穴）を有するマスキング層を外側誘電層１０８の上面１０８Ａに形成することができる。各々の穴は、外側誘電層１０８におけるそれぞれ異なる穴２３０に対応し、それぞれ異なるコンプライアント体２２０の上面２２０Ａを露出させる。次いで、外側誘電層１０８に対向するマスキング層の面から金属をスパッタする。スパッタされた金属は、マスキング層における穴、そして外側誘電層１０８における対応する穴２３０を通過し、コンプライアント体２２０の上面２２０Ａに付着する。マスキング層は、スパッタされた金属が、外側誘電層１０８の上面１０８Ａに付着するのを防ぐ。達成されるはんだ可能導電性要素２４０の高さは、スパッタリング処理が行われる時間に依存する。はんだ可能導電性要素２４０の高さが外側誘電体１０８の厚さを超えた後もスパッタリング処理を継続することによって、得られたはんだ可能導電性要素２４０の上面２４０Ａを外側誘電層１０８の上面の上まで伸ばすことができる。スパッタリング処理が終了した後で、マスキング層を除去することができる。
【００６７】
はんだ可能導電性要素２４０を形成するのに用いられるインクジェットプリント処理に、金属及び非金属成分を含むペースト（例えばはんだペースト）を使用することができる。各々が外側誘電層１０８におけるそれぞれ異なる穴２３０に対応し、そのなかに誘導される複数のニードルにペーストを通すことができる。各々のニードルに通したペーストの少量（すなわち「ドット」）をコンプライアント体２２０の上面２２０Ａに付着させることができる。ペーストの１つ又は複数のドットをコンプライアント体２２０の上面２２０Ａに付着させた後に、半導体デバイス１００を加熱して、ペーストのドットの非金属成分を除去し、ペーストのドットを再流動させて連続的な金属層を形成することができる。ペーストの１つ又は複数のドットを付着させ、半導体デバイス１００を加熱する上述の手順を、所望の高さのはんだ可能導体要素２４０が達成されるまで続けることができる。はんだ可能導体要素２４０の所望の高さが外側誘電層１０８の厚さを超えると、溶融金属成分の表面張力によって、外側誘電層１０８の上面１０８Ａの上に延在するはんだ可能導体要素２４０の部分が、外側誘電層１０８における穴２３０の側壁２３０Ａによって定められる範囲内に実質的に維持される。
【００６８】
はんだ可能導電性要素２４０を形成するのに用いられるステンシルプリント処理において、はんだ可能導電性要素２４０を同時にステンシルプリントすることができる。単一のステンシルプリント処理において、所望の高さのはんだ可能導電性要素２４０を達成することができる。あるいは、はんだ可能導電性要素２４０を積層により形成する、複数のステンシルプリント処理を順次行うことができる。積層を用いる場合には、はんだ可能導電性要素２４０の所望の高さは、個別のステンシルプリント層の高さの合計になる。
【００６９】
図２Ｅに示される構造体は、図１のコンプライアント・バンプ１０４の一実施例である。物体が、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａと基板１０２との間に力を加えると、加えられた力は、対応するコンプライアント体２２０に実質的に伝達される。加えられた力に応答して、コンプライアント体２２０が変形し、対応する入出力パッド２００に対して応力緩和を提供する。加えられた力の大きさが特定のレベル（すなわち閾値レベル）を下回るときは、コンプライアント体２２０は、加えられた力により実質的に弾性的に変形する。加えられた力に対向するコンプライアント体２２０内で力が生成され、１つ又は複数のはんだ可能導体要素２４０と、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａに力を加える物体との間の物理的接触を維持する。加えられた力が除去されると、コンプライアント体２２０は、実質的に元のサイズ及び形状に回復する。したがって、コンプライアント体２２０は好適な度合の弾性を有する。
【００７０】
コンプライアント誘電層１０６も好適な度合の弾性を有し、外側誘電層１０８、及び基板１０２の上面１０２Ａに対する応力緩和を提供する。外側誘電層１０８の上面１０８Ａに力が加えられると、加えられた力はコンプライアント誘電層１０６に実質的に伝達される。加えられた力に応答して、コンプライアント誘電層１０６は変形して、外側誘電層１０８が基板１０２の上面１０２Ａに対して移動することを可能にし、外側誘電層１０８内に生成される応力の量を減少させる。加えられた力の大きさが一定レベル（すなわち閾値レベル）を下回るときは、コンプライアント誘電層１０６は、加えられた力により変形し、外側誘電層１０８は、加えられた力により、破壊することなく屈曲する。加えられた力が除去されると、外側誘電層１０８は本来の位置に戻り、コンプライアント誘電層１０６は、実質的に本来のサイズ及び形状に回復する。
【００７１】
外側誘電層１０８は、基板１０２の上面１０２Ａ、及びコンプライアント誘電層１０６に対する機械的保護を提供する。外側誘電層１０８は、半導体デバイス１００を囲む雰囲気からコンプライアント誘電層１０６へ、そして基板１０２の上面１０２Ａへの汚染物質の移動に対するバリヤとして作用する。さらに、外側誘電層１０８は、耐溶剤性を有し、半導体デバイス１００が溶剤に暴露される処理を通じて、コンプライアント誘電層１０６、及び基板１０２の上面１０２Ａに対する保護を提供することができる。さらに、外側誘電層１０８は、コンプライアント誘電層１０６から雰囲気への汚染物質の移動に対するバリヤとして作用することができる。好ましくは、半導体デバイス１００の末端において、外側誘電層１０８がコンプライアント誘電層１０６を覆う。
【００７２】
外側誘電層１０８の上面１０８Ａに力が加えられると、外側誘電層１０８は、コンプライアント誘電層１０６より小さく変形し、コンプライアント誘電層１０６のより広い領域に力を分配する働きをする。コンプライアント・バンプ１０４に加えられ、外側誘電層１０８に伝達された力の成分も同様に、外側誘電層１０８によって比較的広い領域に分配され、コンプライアント・バンプ１０４の信頼性を向上させる。外側誘電層１０８は、コンプライアント誘電層１０６に対して、耐破壊性、耐切断性、耐引裂性及び耐摩耗性を提供する。
【００７３】
図２Ｂから図２Ｅの実施例において、穴２１０の側壁２１０Ａ、及び穴２３０の側壁２３０Ａは、入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周内におさめられる（図２Ｂを参照）。他の実施例において、側壁２１０Ａ及び２３０Ａが、対応する入出力パッド２００の外周内におさめられていなくてもよい。当該実施例において、コンプライアント体２２０の下面２２０Ｂは対応する入出力パッド２００の上面２００Ａ、対応する入出力パッド２００の側面２００Ｃ、及び対応する入出力パッド２００を囲む表面２００の上面１０２Ａの部分に直に接触していてもよい。この構成は、コンプライアント体２２０及びはんだ可能導体要素２４０の断面積が大きくなり、その結果、コンプライアント体２２０及びはんだ可能導体要素２４０の導電度を高めることができるという点で有益であるといえる。コンプライアント体２２０の断面積が大きくなると、コンプライアント体２２０内の領域の寸法も大きくなって熱機械的に誘発された応力を弾性的に消散させることができる。
【００７４】
次に、図３Ａから図３Ｆを用いて、図１の半導体デバイス１００を製造する方法の第２の実施例を説明する。図３Ａは、上述の複数の入出力パッド２００が基板１０２の上面１０２Ａに形成された、図１の基板１０２の部分の断面図である。
【００７５】
図３Ｂは、導電性金属被膜要素３００が、入出力パッド２００の上面２００Ａ及び側面２００Ｃ、ならびに各々の入出力パッド２００を囲む基板１０２の上面１０２Ａの部分に形成された、図３Ａの基板１０２の部分の断面図である。各々の導電性金属被膜要素３００は、上面３００Ａ、及び対向する下面３００Ｂを有する。図３Ｂの実施例において、各々の導電性金属被膜要素３００の下面３００Ｂは、対応する１つの入出力パッド２００の上面２００Ａ及び側面２００Ｃに直に接触するとともに、対応する１つの入出力パッド２００を囲む基板１０２の上面１０２Ａの部分にも直に接触する。よって、各々の金属被膜要素３００の外周は、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周を越えて延在する。
【００７６】
導電性金属被膜要素３００は接着層として機能することができ、後に導電性金属被膜要素３００に形成された物質が、入出力パッド２００に対するより、導電性金属被膜要素３００に対してより良好に接着する。あるいは、又はさらに、導電性金属被膜要素３００は、入出力パッド２００の酸化を抑えるバリヤとして機能しうる。さらに、導電性金属被膜要素３００は、続く電気メッキ処理のための電極としても機能しうる。
【００７７】
例えば、入出力パッド２００、及び入出力パッド２００を囲む基板１０２の上面１０２Ａに１つ又は複数の導電性金属の層を（例えば電気メッキ又は蒸着により）形成し、１つ又は複数の層を（例えばフォトリソグラフ法により）パターン化することによって導電性金属被膜要素３００を形成することができる。例えば、クロム、銅及び金の層（クロム／銅／金層）をこの順番で入出力パッド２００に形成することによって、導電性金属被膜要素３００を形成することができる。あるいは、導電性金属被膜要素３００は、クロム／銀／金層又はチタン／タングステン／金層を含むことができる。例えば、アルミニウムから入出力パッド２００を形成することができ、例えば、厚さが約０．１５μのクロム層（すなわち約０．１５μｍのクロム層）を入出力パッド２００に形成し、続いて厚さが約０．１５μｍの５０／５０クロム銅層を形成し、続いて約１μｍの銅層を形成し、続いて約０．１５μｍの金層を形成することによって、導電性金属被膜要素３００を形成することができる。
【００７８】
図３Ｃは、上述のコンプライアント誘電層１０６が、導電性金属被膜要素３００、及び導電性金属被膜要素３００を囲む半導体基板１０２の上面１０２Ａの部分に形成された、図３Ｂの基板１０２の部分の断面図である。図３Ｃの実施例において、コンプライアント誘電層１０６の下面１０６Ｂは、導電性金属被膜要素３００の上面３００Ａ、及び導電性金属被膜要素３００を囲む半導体基板１０２の上面１０２Ａの部分に直に接触する。
【００７９】
図３Ｃにおいて、上述の穴２１０がコンプライアント誘電層１０６に形成されている。図３Ｃにおいて、導電性金属被膜要素３００の上面３００Ａの部分を露出させるために、上述の穴２１０が導電性金属被膜要素３００に形成されている。各々の穴２１０は、コンプライアント誘電層１０６の上面１０６Ａと下面１０６Ｂとの間（すなわち、コンプライアント誘電層１０６の上面１０６Ａと対応する導電性金属被膜要素３００の上面３００Ａとの間）に延在する。
【００８０】
図３Ｃの実施例において、穴２１０の側壁２１０Ａは、対応する導電性金属被膜要素３００の外周内におさめられる（図３Ｂを参照）。さらに、穴２１０の側壁２１０Ａは、穴２１０に対応するコンプライアント誘電層１０６の上面１０６Ａ及び下面１０６Ｂにおける開口部の寸法がほぼ同じになるように、ほぼ垂直になる。他の実施例では、穴２１０の側壁２１０Ａがほぼ垂直にならなくてもよく、さらに、対応する導電性金属被膜要素３００の外周内におさめられなくてもよい。
【００８１】
図３Ｄは、上述の導電性コンプライアント体２２０が穴２１０に形成された、図３Ｃの基板１０２の部分の断面図である。図３Ｄの実施例において、コンプライアント体２２０は、対応する穴２１０をほぼ充たし、コンプライアント体２２０の下面２２０Ｂは、対応する導電性金属被膜要素３００の上面３００Ａに直に接触し、コンプライアント体２２０の上面２２０Ａは、コンプライアント誘電層１０６の上面１０６Ａと実質的に面一である。
【００８２】
各々のコンプライアント体２２０は、対応する１つの穴２１０内に形成され、対応する１つの穴２１０内におさめられる（図３Ｃ及び図３Ｄを参照）。上述したように、穴２１０の側壁２１０Ａは、対応する導電性金属被膜要素３００の外周内におさめられる（図３Ｂを参照）。よって、各々のコンプライアント体２２０は、コンプライアント体２２０が、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａのいかなる部分にも接触しないように、対応する導電性金属被膜要素３００の外周内におさめられる。他の実施例において、穴２１０の側壁２１０Ａは、対応する導電性金属被膜要素３００の外周内におさめられていなくてもよく、さらに、コンプライアント体２２０は、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａの部分に接触してもよい。
【００８３】
図３Ｅは、上述の外側誘電層１０８が、コンプライアント誘電層１０６の上面１０６Ａに形成された、図３Ｄの基板１０２の部分の断面図である。図３Ｅの実施例において、外側誘電層１０８の下面１０８Ｂは、コンプライアント誘電層１０６の上面１０６Ａに直に、かつほぼ連続的に接触する。
【００８４】
図３Ｅにおいて、コンプライアント体２２０の上面２２０Ａを露出させるために、上述の穴２３０がコンプライアント誘電層２２０上の外側誘電層１０８に形成されている。各々の穴２３０は、外側誘電体１０８の上面１０８Ａと下面１０８との間に延在する。図３Ｅの実施例において、穴２３０の側壁２３０Ａは、対応する導電性金属被膜要素３００の外周内におさめられる（図３Ｂを参照）。さらに、穴２３０の側壁２３０Ａは、穴２３０に対応する外側誘電層１０８の上面１０８Ａ及び下面１０８Ｂにおける開口部の寸法がほぼ同じになるように、ほぼ垂直になる。他の実施例において、穴２３０の側壁２３０Ａはほぼ垂直になっていなくてもよく、さらに、対応する導電性金属被膜要素３００の外周内におさめられていなくてもよい。
【００８５】
図３Ｆは、上述の導電性はんだ可能要素２４０が穴２３０に形成された、図３Ｅの基板１０２の部分の断面図である。図３Ｆの実施例において、はんだ可能導体要素２４０は、対応する穴２３０を充たし、はんだ可能導体要素２４０の下面２４０Ｂは、対応するコンプライアント体２２０の上面２２０Ａに直に接触し、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａの上に伸びる。他の実施例において、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａと同じ高さであっても、それより低くてもよいことを注記する。
【００８６】
各々のはんだ可能導体要素２４０は、対応する１つの穴２３０内に形成され、対応する１つの穴２３０内におさめられる。図３Ｅから図３Ｆの実施例において、穴２３０の側壁２３０Ａは、対応する導電性金属被膜要素３００の外周内におさめられる（図３Ｂを参照）。よって、各々のはんだ可能導体要素２４０は、対応する１つの導電性金属被膜要素３００の外周内におさめられる。
【００８７】
図３Ｆに示される構造体は、図１のコンプライアント・バンプ１０４の第２の実施例である。上述したように、物体が、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａと基板１０２との間に力を加えると、加えられた力は、対応するコンプライアント体２２０に実質的に伝達される（図３Ｃ及び図３Ｄを参照）。加えられた力に応答して、コンプライアント体２２０が変形し、対応する入出力パッド２００に対して応力緩和を提供する。加えられた力の大きさが特定のレベル（すなわち閾値レベル）を下回るときは、コンプライアント体２２０は、加えられた力により実質的に弾性的に変形する。加えられた力に対向するコンプライアント体２２０内で力が生成され、１つ又は複数のはんだ可能導体要素２４０と、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａに力を加える物体との間の物理的接触を維持する。加えられた力が除去されると、コンプライアント体２２０は、ほぼ元のサイズ及び形状に回復する。
【００８８】
次に、図４Ａから図４Ｆを用いて、図１の半導体デバイス１００を製造する方法の第３の実施例を説明する。図４Ａは、上述の複数の入出力パッド２００が、基板１０２の上面１０２Ａに形成された、図１の基板１０２の部分の断面図である。
【００８９】
図４Ｂは、上述のコンプライアント誘電層１０６が、半導体基板１０２の上面１０２Ａに形成された、図４Ａの基板１０２の部分の断面図である。図４Ｂの実施例において、コンプライアント誘電層１０６の下面１０６Ｂは、半導体基板１０２の上面１０２Ａに直接、かつほぼ連続的に接触する。入出力パッド２００の上面２００Ａを露出させるために、上述の穴２１０が入出力パッド２００上のコンプライアント誘電層１０６に形成されている。
【００９０】
図４Ｂの実施例において、穴２１０の側壁２１０Ａは、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周内におさめられる。さらに、穴２１０の側壁２１０Ａは、穴２１０に対応するコンプライアント誘電層１０６の上面１０６Ａ及び下面１０６Ｂにおける開口部の寸法がほぼ同じになるように、ほぼ垂直になる。他の実施例において、穴２１０の側壁２１０Ａはほぼ垂直になっていなくてもよく、さらに、対応する入出力パッド２００の外周内におさめられなくてもよい。
【００９１】
図４Ｃは、上述のコンプライアント体２２０が穴２１０に形成された、図４Ｂの基板１０２の部分の断面図である。図２Ｃの実施例において、コンプライアント体２２０は、対応する穴２１０をほぼ充たし、コンプライアント体２２０の下面２２０Ｂは、対応する入出力パッド２００の上面２００Ａに直に接触し、コンプライアント体２２０の上面２２０Ａは、コンプライアント誘電層１０６の上面１０６Ａとほぼ面一である。
【００９２】
各々のコンプライアント体２２０は、対応する１つの穴２１０内に形成され、対応する１つの穴２１０内におさめられる。図４Ｃの実施例において、穴２１０の側壁２１０Ａは、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周内におさめられる（図４Ｂを参照）。よって、各々のコンプライアント体２２０は、コンプライアント体２２０が、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａのいかなる部分にも接触しないように、対応する１つの入出力パッド２００の外周内におさめられる。他の実施例において、穴２１０の側壁２１０Ａは、対応する入出力パッド２００の外周内におさめられていなくてもよく、コンプライアント体２２０は、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａの部分に接触してもよい。
【００９３】
図４Ｄは、導電性金属被膜要素４００が、コンプライアント体２２０の上面２２０Ａに形成された、図４Ｃの基板１０２の部分の断面図である。各々の導電性金属被膜要素４００は、上面４００Ａ、及び対向する下面４００Ｂを有する。図４Ｄの実施例において、各々の導電性金属被膜要素４００の下面４００Ｂは、対応する１つのコンプライアント体２２０の上面２２０Ａに直に接触する。さらに、各々の導電性金属被膜要素４００の外周は、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周を越えない。
【００９４】
導電性金属被膜要素４００は、接着層として機能することができ、後に導電性金属被膜要素４００に形成された物質が、対応するコンプライアント体２２０に対するより、導電性金属被膜要素４００に対してより良好に接着する。あるいは、又はさらに、導電性金属被膜要素４００は、次に形成される層とコンプライアント体２２０との化学反応を防ぐバリヤとして機能しうる。さらに、導電性金属被膜要素４００は、続く電気メッキ処理のための電極としても機能しうる。導電性金属被膜要素４００は、上述の導電性金属被膜要素３００と同じ物質から形成することができ、導電性金属被膜要素３００を形成するのに用いられた同一の方法を用いて形成することができる。
【００９５】
導電性金属被膜要素４００を形成するのに使用される十分量の物質をコンプライアント体２２０の上面２２０Ａに付着させて、所望の厚さの導電性金属被膜要素４００を達成することができる。例えば、（電極又は無電極による）電気メッキにより導電性金属被膜要素４００を形成する場合は、十分量の物質をコンプライアント体２２０の上面２２０Ａに蓄積して、所望の厚さの導電性金属被膜要素４００を達成するのに十分な時間をかけて電気メッキ処理を行うことができる。
【００９６】
例えば、導電性金属被膜要素４００を形成するのに用いられる電気メッキ処理において、コンプライアント体２２０は、電極端末として機能することができる。印加電流が、コンプライアント体２２０、及び金属イオンを含む電解液を流れると、電解液からの金属イオンがコンプライアント体２２０の上面２２０Ａに付着する。コンプライアント誘電層１０６は非導電性であるため、金属イオンは、電解液に暴露されたコンプライアント誘電層１０６の表面に付着することになる。達成される導電性金属被膜要素４００の厚さは、電気メッキ処理が行われる時間に依存する。
【００９７】
あるいは、スパッタ蒸着処理を用いて導電性金属被膜要素４００を形成することができる。貫通する開口部（すなわち穴）を有するマスキング層をコンプライアント誘電層１０６の上面１０６Ａに形成することができる。各々の穴は、それぞれ異なるコンプライアント体２２０の上面２２０Ａを露出させる。次いで、コンプライアント誘電層１０６に対向するマスキング層の面から金属をスパッタする。スパッタされた金属は、マスキング層における穴を通過し、コンプライアント体２２０の上面２２０Ａに付着する。マスキング層は、スパッタされた金属が、コンプライアント誘電層１０６の上面１０６Ａに付着するのを防ぐ。達成される導電性金属被膜要素４００の厚さは、スパッタリング処理が行われる時間に依存する。スパッタリング処理が終了した後に、マスキング層を除去することができる。
【００９８】
導電性金属被膜要素４００を形成するのに用いられるステンシルプリント処理において、導電性金属被膜要素４００を同時にステンシルプリントすることができる。単一のステンシルプリント処理で所望の高さの導電性金属被膜要素４００を達成することができる。あるいは、複数のステンシルプリント処理を順次行い、導電性金属被膜要素４００を積層によって形成できる。積層を用いる場合には、導電性金属被膜要素４００の所望の厚さは、個々のステンシルプリント層の高さの合計になる。
【００９９】
図４Ｅは、上述の外側誘電層１０８が、コンプライアント誘電層１０６の上面１０６Ａに形成された、図４Ｄの表面１０２の部分の断面図である。図４Ｅの実施例において、外側誘電層１０８の下面１０８Ｂは、コンプライアント誘電層１０６の上面１０６Ａに直に、かつほぼ連続的に接触する。
【０１００】
図４Ｅにおいて、導電性金属被膜要素４００の上面４００Ａを露出させるために、上述の穴２３０が導電性金属被膜要素４００上の外側誘電層１０８に形成されている。図４Ｅの実施例において、穴２３０の側壁２３０Ａは、対応する導電性金属被膜要素４００の外周内におさめられる（図４Ｄを参照）。さらに、穴２３０の側壁２３０Ａは、穴２３０に対応する外側誘電層１０８の上面１０８Ａ及び下面１０８Ｂにおける開口部の寸法がほぼ同じになるように、ほぼ垂直になる。他の実施例において、穴２３０の側壁２３０Ａがほぼ垂直にならなくてもよいことを注記する。
【０１０１】
図４Ｆは、上述の導電性はんだ可能導体要素２４０が穴２３０に形成された、図４Ｅの基板１０２の部分の断面図である。図４Ｆの実施例において、はんだ可能導体要素２４０は、対応する穴２３０をほぼ充たし、はんだ可能導体要素２４０の下面２４０Ｂは、対応する導電性金属被膜要素４００の上面４００Ａに直に接触し、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａの上に伸びる。他の実施例において、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａと同じ高さであっても、それより低くてもよいことを注記する。
【０１０２】
各々のはんだ可能導体要素２４０は、対応する１つの穴２３０内に形成され、対応する１つの穴２３０内におさめられる。図４Ｅから図４Ｆの実施例において、穴２３０の側壁２３０Ａは、対応する導電性金属被膜要素４００の外周内におさめられる（図４Ｄを参照）。よって、各々のはんだ可能導体要素２４０は、対応する１つの導電積金属被膜要素４００の外周内におさめられる。
【０１０３】
図４Ｆに示される構造体は、図１のコンプライアント・バンプ１０４の第３の実施例である。上述したように、物体が、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａと基板１０２との間に力を加えると、加えられた力は、対応するコンプライアント体２２０に実質的に伝達される（図４Ｃを参照）。加えられた力に応答して、コンプライアント体２２０が変形し、対応する入出力パッド２００に対して応力緩和を提供する。加えられた力の大きさが特定のレベル（すなわち閾値レベル）を下回るときは、コンプライアント体２２０は、加えられた力により実質的に弾性的に変形する。加えられた力に対向するコンプライアント体２２０内で力が生成され、１つ又は複数のはんだ可能導体要素２４０と、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａに力を加える物体との間の物理的接触を維持する。加えられた力が除去されると、コンプライアント体２２０は、ほぼ元のサイズ及び形状に回復する。
【０１０４】
次に、図５Ａから図５Ｇを用いて、図１の半導体デバイス１００を製造する方法の第４の実施例を説明する。図５Ａは、上述の複数の入出力パッド２００が基板１０２の上面１０２Ａに形成された、図１の基板１０２の部分の断面図である。
【０１０５】
図５Ｂは、上述の導電性金属被膜要素３００が、入出力パッド２００の上面２００Ａ及び側面２００Ｃ、ならびに各々の入出力パッド２００を囲む基板１０２の上面１０２Ａの部分に形成された、図５Ａの基板１０２の部分の断面図である。図５Ｂの実施例において、各々の導電性金属被膜要素３００の下面３００Ｂは、対応する１つの入出力パッド２００の上面２００Ａ及び側面２００Ｃに直に接触するとともに、対応する１つの入出力パッド２００を囲む基板１０２の上面１０２Ａの部分に直に接触する。
【０１０６】
図５Ｂにおいて、各々の導電性金属被膜要素３００の外周は、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周を越えて延在する。導電性金属被膜要素３００は接着層として機能することができ、後に導電性金属被膜要素３００に形成された物質が、入出力パッド２００に対するより、導電性金属被膜要素３００に対してより良好に接着する。あるいは、又はさらに、導電性金属被膜要素３００は、入出力パッド２００の酸化を抑えるバリヤとして機能しうる。
【０１０７】
図５Ｃは、上述のコンプライアント誘電層１０６が、導電性金属被膜要素３００、及び導電性金属被膜要素３００を囲む半導体基板１０２の上面１０２Ａの部分に形成された、図５Ｂの基板１０２の部分の断面図である。図５Ｃの実施例において、コンプライアント誘電層１０６の下面１０６Ｂは、導電性金属被膜要素３００の上面３００Ａ、及び導電性金属被膜要素３００を囲む半導体基板１０２の上面１０２Ａの部分に直に接触する。
【０１０８】
図５Ｃにおいて、上述の穴２１０がコンプライアント誘電層１０６に形成されている。図５Ｃにおいて、導電性金属被膜要素３００の上面３００Ａの部分を露出させるために、穴２１０が導電性金属被膜要素３００に形成される。各々の穴２１０は、コンプライアント誘電層１０６の上面１０６Ａと下面１０６Ｂの間（すなわち、コンプライアント誘電層１０６の上面１０６Ａと、対応する導電性金属被膜要素３００の上面３００Ａとの間）に延在する。
【０１０９】
図５Ｃの実施例において、穴２１０の側壁２１０Ａは、対応する導電性金属被膜要素３００の外周内におさめられる（図５Ｂを参照）。さらに、穴２１０の側壁２１０Ａは、穴２１０に対応するコンプライアント誘電層１０６の上面１０６Ａ及び下面１０６Ｂにおける開口部の寸法がほぼ同じになるように、ほぼ垂直になる。他の実施例において、穴２１０の側壁２１０Ａはほぼ垂直になっていなくてもよいことを注記する。
【０１１０】
図５Ｄは、上述の導電性コンプライアント体２２０が穴２１０に形成された、図５Ｃの基板１０２の部分の断面図である。図５Ｄの実施例において、コンプライアント体２２０は、対応する穴２１０をほぼ充たし、コンプライアント体２２０の下面２２０Ｂは、対応する導電性金属被膜要素３００の上面３００Ａに直に接触し、コンプライアント体２２０の上面２２０Ａは、コンプライアント誘電層１０６の上面１０６Ａとほぼ面一になる。
【０１１１】
各々のコンプライアント体２２０は、対応する１つの穴２１０内に形成され、対応する１つの穴２１０内に含められる（図５Ｃを参照）。上述したように、図５Ｃの実施例において、穴２１０の側壁２１０Ａは、対応する導電性金属被膜要素３００の外周内におさめられる（図５Ｂを参照）。よって、図５Ｄの実施例において、各々のコンプライアント体２２０は、コンプライアント体２２０が、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａのいかなる部分にも接触しないように、対応する導電性金属被膜要素３００の外周内におさめられる。他の実施例において、穴２１０の側壁２１０Ａは、対応する導電性金属被膜要素３００の外周内に含められなくてもよく、さらに、コンプライアント体２２０は、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａの部分に接触していてもよい。
【０１１２】
図５Ｅは、上述の導電性金属被膜要素４００が、コンプライアント体２２０の上面２２０Ａに形成された、図５Ｄの基板１０２の部分の断面図である。図５Ｅの実施例において、各々の導電性金属被膜要素４００の下面は、対応する１つのコンプライアント体２２０の上面２２０Ａに直に接触し、各々の導電性金属被膜要素４００の外周は、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周を越えない（図５Ａを参照）。
【０１１３】
導電性金属被膜要素４００は、接着層として機能することができ、後に導電性金属被膜要素４００に形成された物質が、対応するコンプライアント体２２０に対するより、導電性金属被膜要素４００に対してより良好に接着する。あるいは、又はさらに、導電性金属被膜要素４００は、次に形成される層とコンプライアント体２２０との化学反応を防ぐバリヤとして機能しうる。導電性金属被膜要素４００は、上述の導電性金属被膜要素３００と同じ物質から形成することができ、導電性金属被膜要素３００を形成するのに用いられた同一の方法を用いて形成することができる。
【０１１４】
図５Ｆは、上述の外側誘電層１０８が、コンプライアント誘電層１０６の上面１０６Ａに形成された、図５Ｅの基板１０２の部分の断面図である。図５Ｆの実施例において、外側誘電層１０８の下面１０８Ｂは、コンプライアント誘電層１０６の上面１０６Ａに直に、かつほぼ連続的に接触する。
【０１１５】
図５Ｆにおいて、導電性金属被膜要素４００の上面４００Ａを露出させるために、上述の穴２３０が導電性金属被膜要素４００上の外側誘電層１０８に形成されている。図５Ｆの実施例において、穴２３０の側壁２３０Ａは、対応する導電性金属被膜要素４００の外周内におさめられる（図５Ｅを参照）。さらに、穴２３０の側壁２３０Ａは、穴２３０に対応する外側誘電層１０８の上面１０８Ａ及び下面１０８Ｂにおける開口部の寸法がほぼ同じになるように、ほぼ垂直になる。他の実施例において、穴２３０の側壁２３０Ａはほぼ垂直になっていなくてもよいことを注記する。
【０１１６】
図５Ｇは、上述の導電性はんだ可能要素２４０が穴２３０に形成された、図５Ｆの基板１０２の部分の断面図である。図５Ｇの実施例において、はんだ可能導体要素２４０は、対応する穴２３０を充たし、はんだ可能導体要素２４０の下面２４０Ｂは、対応する導電性金属被膜要素４００の上面４００Ａに直に接触し、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａの上に伸びる。他の実施例において、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａと同じ高さであっても、それより低くてもよいことを注記する。
【０１１７】
各々のはんだ可能導体要素２４０は、対応する１つの穴２３０内に形成され、対応する１つの穴２３０内におさめられる。図５Ｆの実施例において、穴２３０の側壁２３０Ａは、対応する導電性金属被膜要素４００の外周内におさめられる（図５Ｅを参照）。よって、図５Ｇの実施例において、各々のはんだ可能導体要素２４０は、対応する１つの導電性金属被膜要素４００の外周内におさめられる。
【０１１８】
図５Ｇに示される構造体は、図１のコンプライアント・バンプ１０４の第４の実施例である。上述したように、物体が、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａと基板１０２との間に力を加えると、加えられた力は、対応するコンプライアント体２２０に実質的に伝達される（図５Ｄを参照）。加えられた力に応答して、コンプライアント体２２０が変形し、対応する入出力パッド２００に対して応力緩和を提供する。加えられた力の大きさが特定のレベル（すなわち閾値レベル）を下回るときは、コンプライアント体２２０は、加えられた力により実質的に弾性的に変形する。加えられた力に対向するコンプライアント体２２０内で力が生成され、１つ又は複数のはんだ可能導体要素２４０と、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａに力を加える物体との間の物理的接触を維持する。加えられた力が除去されると、コンプライアント体２２０は、ほぼ元のサイズ及び形状に回復する。
【０１１９】
図６Ａから図６Ｄを用いて、図１の半導体デバイス１００を第１の装置に結合して第２の装置を形成する方法の一実施例を説明する。図６Ａは、装置６００が、基板６０２と、基板６０２の表面６０２Ａに配列された複数のボンディング・パッド６０４とを含む、装置６００の部分の断面図である。例えば、基板６０２の表面６０２Ａに形成された金属（例えばアルミニウム又は銅）の層をパターン化することによってボンディング・パッド６０４を形成することができる。各々のボンディング・パッド６０４は２つの主要面、すなわち上面６０４Ａ、及び基板６０２の上面６０２Ａに接触する対向下面６０４Ｂを有する。
【０１２０】
再び図１を参照すると、基板６０２の表面６０２Ａにおけるボンディング・パッドの配列は、半導体デバイス１００の基板１０２の上面１０２Ａにおける入出力パッド２００の配列に対応する（すなわちその鏡像である）。
【０１２１】
図６Ａの装置６００は、例えば、プリント回路基板又はグリッド・アレイ・パッケージ基板の如き相互接続装置でありうる。このような状況では、例えば、プラスチック材料（例えばガラス繊維エポキシ積層板、ポリエーテルスルホン又はポリアミド）、又はセラミック材料（例えば酸化アルミニウム、アルミナ、Ａｌ２Ｏ３、又は窒化アルミニウム、ＡｌＮ）から基板６０２を実質的に形成することができる。装置６００は、マルチチップ・モジュールの一部、又はガラス液晶ディスプレイであってもよい。
【０１２２】
図６Ｂは、はんだ被膜層６１０が、装置６００のボンディング・パッド６０４の上面６０４Ａに形成された、図６Ａの装置６００の部分の断面図である。各々のはんだ被膜層６１０は、上面６１０Ａ、及び対応する１つのボンディング・パッド６０４の上面６０４Ａに接触する対向下面６１０Ｂを有する。例えば、はんだペーストをボンディング・パッド６０４の上面６０４Ａにステンシルプリントすることによって、はんだ被膜層６１０をボンディング・パッド６０４の上面６０４Ａに形成することができる。あるいは、はんだ合金の構成金属のいくつかの異なる層をボンディング・パッド６０４の上面６０４Ａに積層することによって、はんだ被膜層６１０をボンディング・パッド６０４の上面６０４Ａに形成することができる。金属層の積層の後に、基板６０２及びボンディング・パッド６０４を加熱して、金属層を溶融することができる。溶融金属を混合してはんだ合金を形成し、はんだ合金の表面張力により、溶融はんだ合金にはんだ被膜層６１０を形成させることができる。
【０１２３】
図６Ｃは、半導体デバイス１００の部分を逆転させ、装置６００の部分に配置した、図１の半導体デバイス１００と図６Ｂの装置６００との部分の一実施例の部分の断面図である。半導体デバイス１００と装置６００との部分を図６Ｃに示すように互いに相対的に配置することにより、装置６００の対応するボンディング・パッド６０４を覆うはんだ被膜層６１０の真上に半導体デバイス１００のコンプライアント・バンプ１０４のはんだ可能導体要素２４０を配置する。一般的に、半導体デバイス１００のコンプライアント・バンプ１０４のはんだ可能導体要素２４０の上面２４０Ａが、装置６００の対応するボンディング・パッド６０４を覆うはんだ被膜層６１０の上面６１０Ａに近接して配置されるように、半導体デバイス１００と装置６００を互いに相対的に配置する。
【０１２４】
図６Ｃに示されるように、半導体デバイス１００と装置６００は、上述のように互いに相対的に配置されると、半導体デバイス１００のコンプライアント・バンプ１０４のはんだ可能導体要素２４０の上面２４０Ａが、装置６００の対応するボンディング・パッド６０４を覆うはんだ被膜層６１０の上面６１０Ａに接触するように統合される。半導体デバイス１００の基板１０２及び／又は装置６００の基板６０２に十分な熱エネルギーを加えて、はんだ被膜層６１０のはんだを溶融（再流動）させる。はんだ被膜層６１０のはんだが冷却されると、はんだは、半導体デバイス１００のコンプライアント・バンプ１０４のはんだ可能導体要素２４０を装置６００の対応するボンディング・パッド６０４に機械的かつ電気的に結合する。
【０１２５】
図６Ｄは、半導体デバイス１００と装置６００との部分を接合して装置６２０を形成した、図６Ｃの結合処理に続く図６Ｂの半導体デバイス１００と装置６００との部分の断面図である。装置６２０では、半導体デバイス１００の入出力パッド２００が、コンプライアント・バンプ１０４及びはんだ被膜層６１０接続部を介して、装置６００の対応するボンディング・パッド６０４に電気的に結合され、コンプライアント・バンプ１０４は、コンプライアント体２２０とはんだ可能導体要素２４０とを含む。
【０１２６】
コンプライアント体２２０が半導体デバイス１００のコンプライアント・バンプ１０４に存在することにより、半導体デバイス１００の基板１０２と装置６００の基板６０２の熱膨張係数（ＣＴＥ）の差によってはんだ被膜層６１０接続部に生じる機械的応力が低減される。上述したように、当該機械的応力は、はんだ再流動処理（例えば、図６Ｃに示し、上述したはんだ再流動処理）を通じて、また半導体デバイス１００を装置６００の基板６０２に取りつけた後の半導体デバイス１００のオン・オフ操作に起因する熱サイクルを通じて生じる。はんだ被膜層６１０接続部における応力が低減された結果として、はんだ被膜層６１０接続部が、標準的なはんだ被膜層接続部ほど急速に摩耗・破損しなくなる。このような状況では、はんだ被膜層６１０接続部の信頼性が、標準的なはんだ被膜層接続部に比べて高められるものと期待される。
【０１２７】
本発明は、本明細書に記載の教示の恩恵を受ける当業者に理解される個別かつ同等の様式で改造、実行することができるため、ここに開示した具体的な実施例は例示にすぎない。また、請求項に記載されている以外は、本明細書に示されている構成又は設計の詳細に限定することを意図するものではない。したがって、ここに開示した具体的な実施例を変更又は改造することができ、当該変形形態も本発明の範囲及び趣旨に含まれるものと見なされることは明らかである。よって、本明細書で要求する保護対象は、添付の請求項に示されている。
【図面の簡単な説明】
【０１２８】
【図１】半導体基板と、コンプライアント誘電層と、外側誘電層と、コンプライアント誘電層及び外側誘電層における開口部（すなわち穴）を通る複数の導電性コンプライアント相互接続バンプ（すなわちコンプライアント・バンプ）とを含む半導体デバイスの一実施例の部分の斜視図である。
【図２Ａ】複数の入出力（Ｉ／Ｏ）パッドが基板の上面に形成された、図１の基板の部分の断面図である。
【図２Ｂ】図１のコンプライアント誘電層が基板の上面に形成され、コンプライアント誘電層が、貫通する複数の穴を有し、各々の穴が、それぞれ異なる入出力パッドの上面を露出させる、図２Ａの基板の部分の断面図である。
【図２Ｃ】導電性コンプライアント体がコンプライアント誘電層の穴に形成された、図２Ｂの基板の部分の断面図である。
【図２Ｄ】図１の誘電層がコンプライアント誘電層の上面に形成され、外側誘電層が、貫通する複数の穴を有し、各々の穴が、それぞれ異なるコンプライアント体の上面を露出させる、図２Ｃの基板１０２の部分の断面図である。
【図２Ｅ】導電性はんだ可能導体要素が外側誘電層の穴に形成された、図２Ｄの基板の部分の断面図である。
【図３Ａ】図２Ａの複数の入出力パッドが基板の上面に形成された、図１の基板の部分の断面図である。
【図３Ｂ】導電性金属被膜要素が、入出力パッドの上面及び側面に形成された、図３Ａの基板の部分の断面図である。
【図３Ｃ】図１のコンプライアント誘電層が、導電性金属皮膜要素、及び導電性金属皮膜要素を囲む半導体基板の上面の部分に形成され、コンプライアント誘電層が、貫通する複数の穴を有し、各々の穴が、それぞれ異なる導電性金属皮膜要素の上面を露出させる、図３Ｂの基板の部分の断面図である。
【図３Ｄ】図２Ｃの導電性コンプライアント体がコンプライアント誘電層の穴に形成された、図３Ｃの基板の部分の断面図である。
【図３Ｅ】図１の外側誘電層がコンプライアント誘電層の上面に形成され、外側誘電層が、貫通する複数の穴を有し、各々の穴が、それぞれ異なるコンプライアント体の上面を露出させる、図３Ｄの基板の部分の断面図である。
【図３Ｆ】図２Ｅの導電性はんだ可能導体要素が外側誘電層の穴に形成された、図３Ｅの基板の部分の断面図である。
【図４Ａ】図２Ａの複数の入出力パッドが基板の上面に形成された、図１の基板の部分の断面図である。
【図４Ｂ】図２Ｂのコンプライアント誘電層が基板の上面に形成され、コンプライアント誘電層が、貫通する複数の穴を有し、各々の穴が、それぞれ異なる入出力パッドの上面を露出させる、図４Ａの基板の部分の断面図である。
【図４Ｃ】図２Ｃのコンプライアント体がコンプライアント誘電層の穴に形成された、図４Ｂの基板の部分の断面図である。
【図４Ｄ】導電性金属被膜要素がコンプライアント体の上面に形成された、図４Ｃの基板の部分の断面図である。
【図４Ｅ】図１の外側誘電層がコンプライアント誘電層の上面に形成され、外側誘電層が、貫通する複数の穴を有し、各々の穴が、それぞれ異なる導電性金属皮膜要素の上面を露出させる、図４Ｄの基板の部分の断面図である。
【図４Ｆ】図２Ｅのはんだ可能導体要素が外側誘電層の穴に形成された、図４Ｅの基板の部分の断面図である。
【図５Ａ】図２Ａの複数の入出力パッドが基板の上面に形成された、図１の基板の部分の断面図である。
【図５Ｂ】図３Ｂの導電性金属被膜要素が入出力パッドの上面及び側面に形成された、図５Ａの基板の部分の断面図である。
【図５Ｃ】図２Ｂのコンプライアント誘電層が基板の上面に形成され、コンプライアント誘電層が、貫通する複数の穴を有し、各々の穴が、図３Ｂのそれぞれ異なる導電性金属被膜要素の上面を露出させる、図５Ｂの基板の部分の断面図である。
【図５Ｄ】図２Ｃのコンプライアント体がコンプライアント誘電層の穴に形成された、図５Ｃの基板の部分の断面図である。
【図５Ｅ】図４Ｄの導電性金属被膜要素がコンプライアント体の上面に形成された、図５Ｄの基板の部分の断面図である。
【図５Ｆ】図１の外側誘電層がコンプライアント誘電層の上面に形成され、外側誘電層が、貫通する複数の穴を有し、各々の穴が、図４Ｄのそれぞれ異なる導電性金属被膜要素の上面を露出させる、図５Ｅの基板の部分の断面図である。
【図５Ｇ】図２Ｅのはんだ可能導体要素が外側誘電層の穴に形成された、図５Ｆの基板の部分の断面図である。
【図６Ａ】基板と、基板の表面に配列された複数のボンディング・パッドとを含む第１の装置の部分の断面図である。
【図６Ｂ】はんだ被膜層がボンディング・パッドの上面に形成された、図６Ａの第１の装置の部分の断面図である。
【図６Ｃ】半導体デバイスの部分が反転され、第１の装置の部分に配置され、半導体デバイスを第１の装置に結合する結合動作が行われる、図１の半導体デバイス、及び図６Ｂの第１の装置の一実施例の部分の断面図である。
【図６Ｄ】半導体デバイス及び第１の装置の部分を接合して第２の装置を形成した、図６Ｃの結合動作に続く半導体デバイス、及び図６Ｂの第１の装置の部分の断面図である。
【０００１】
本発明は、概ね端末を有する電気装置に関し、より詳細には、電気接続を形成するためのエリア・アレイ端末を有する電気装置に関する。
【背景技術】
【０００２】
集積回路の製造時、シリコーン基板上に形成され、究極的に外部デバイスに接続される信号線は、入出力（Ｉ／Ｏ）パッドと呼ばれる平坦な金属接点領域で終端する。製造後、集積回路（すなわちチップ）は、一般的に、保護半導体デバイス・パッケージ内に固定される。次いで、集積回路の各入出力パッドは、デバイス・パッケージの１つ又は複数の電気端末に接続される。
【０００３】
デバイス・パッケージの電気端末は、一般的に、パッケージの周囲、又はパッケージの下面にわたって二次元アレイに配列される。集積回路の入出力パッドをデバイス・パッケージの端末に接続するのに、一般的に金属導体が使用される。金属導体は、例えば、微細金属ボンド・ワイヤ、デバイス・パッケージの基板の上及び／又は内部に形成されるトレース（すなわち信号線）、テープ自動ボンディング又はＴＡＢテープの如き軟質キャリヤ・フィルム又は積層板の上及び／又は内部に形成されるトレース、あるいはリード・フレームでありうる。周辺端末デバイス・パッケージは、例えば、相互接続装置（例えば、プリント回路基板又はＰＣＢ）の穴に挿入するための「ピン」と呼ばれる端末、又は相互接続装置の露出面上の平坦な金属接点領域に装着するための「リード」と呼ばれる端末を有することができる。エリア・アレイ端末デバイス・パッケージは、一般的に、相互接続装置の露出面上の平坦な金属パッドに装着するためのはんだ「ボール」又は「バンプ」を有する。
【０００４】
エリア・アレイ端末パッケージは、デバイス・パッケージの下面にわたって二次元アレイに配列される端末を有する。その結果、数百の端末を有するエリア・アレイ端末パッケージの物理的寸法は、その周辺端末の物理的寸法よりはるかに小さい。そのようなより小さいパッケージは、ラップトップ及びパームトップ・コンピュータ、又は携帯電話のようなハンドヘルド通信デバイスの如きポータブル・デバイス用途に極めて望ましいものである。加えて、集積回路入出力パッドからデバイス・パッケージ端末までの信号線の長さがより短いため、グリッド・アレイ・デバイス・パッケージの高周波電気性能は、一般的に、対応する端末デバイス・パッケージの高周波電気性能より良好である。
【０００５】
制御コラプス・チップ接続（Ｃ４）は、基板（例えば、ガラス繊維エポキシプリント回路基板材又はセラミック基板）に集積回路を直接装着する公知の方法である。そのＣ４装着法は、一般に、「フリップ・チップ」装着法と呼ばれている。Ｃ４装着の準備に際して、一般的に、集積回路の入出力パッドを集積回路の下面上に二次元アレイに配列し、対応するボンディング・パッドの集合体を基板の表面に形成する。集積回路の入出力パッドの各々にはんだ「バンプ」を形成する。例えば、はんだ合金の構成金属のいくつかの層を集積回路の入出力パッド上に積層することができる。金属層の積層に続いて、集積回路を加熱して金属層を溶融させることができる。溶融金属は混ざり合ってはんだ合金を形成することができ、はんだ合金の表面張力により、溶融金属が、集積回路の入出力パッドに半球状のはんだ「バンプ」を形成することができる。一般的に、基板の各々のボンディング・パッドにはんだペーストを付着させる。
【０００６】
基板に対する集積回路のＣ４装着時に、集積回路の入出力パッド上のはんだバンプを、基板の対応するボンディング・パッド上のはんだペーストに接触させて配置する。次いで、基板及び集積回路を融解又は「再流動」するのに十分な時間加熱する。はんだが冷却されると、集積回路の入出力パッドは、基板のボンディング・パッドに電気的かつ機械的に結合される。
【０００７】
一般的なタイプのエリア・アレイ端末デバイス・パッケージは、「フリップ・チップ」ボール・グリッド・アレイ（ＢＧＡ）デバイス・パッケージである。典型的な「フリップ・チップ」ＢＧＡデバイス・パッケージは、上述のＣ４又は「フリップ・チップ」装着法を用いてより大きいパッケージ基板上に取りつけられた集積回路を含む。基板は、ボンディング・パッドの２つの集合体、すなわち集積回路に近接して上面に配列された第１集合体、及びＢＧＡデバイス・パッケージの下面にわたって二次元アレイに配列された第２集合体を含む。基板の上及び／又は内部に形成された１つ又は複数の導電トレース層（すなわち信号線）は、ボンディング・パッドの第１及び第２集合体のそれぞれの部材を接続する。ボンディング・パッドの第２集合体の部材はデバイス・パッケージ端末として機能する。ボンディング・パッドの第２集合体の各部材にはんだボールが装着される。はんだボールにより、ＢＧＡデバイス・パッケージを接続装置（例えばＰＣＢ）に表面装着することが可能になる。
【０００８】
問題は、集積回路とパッケージ基板の熱膨張係数（ＣＴＥ）が典型的に異なることである。このＣＴＥの差によって、上述のはんだ再流動処理時に、はんだバンプ内に機械的応力が発生する。さらに、パッケージ基板への集積回路の装着に続いて、集積回路は、動作時に電力を損失させながら加熱され、非動作時に冷却される。ここでも、集積回路とパッケージ基板のＣＴＥの差によって、生じる熱サイクル時に、はんだバンプ内に機械的応力が発生する。検査せずに放置すると、これらの機械的応力により、許容できないほど少数の熱サイクルの後ではんだバンプ接続部が摩耗、破損することになる。
【０００９】
上述のＣＴＥの差の問題に対する一般的な解決策は、「フリップ・チップ」装着処理の最終部分で、集積回路と基板の間の領域に下部充填材の層を形成することである。下部充填材は、Ｃ４接続部を包含し、チップを基板に対して機械的に「固定」して、熱サイクル時におけるはんだバンプ接続部の機械的応力を低減することにより、はんだバンプ接続部の信頼性を著しく高める。しかし、下部充填材を使用してはんだバンプの応力を低減することは、当該下部充填集積回路デバイス・パッケージのネットワークが極めて困難になるという点において、他の問題を生じさせることが特に言及される。加えて、下部充填処理は時間がかかり、半導体デバイス製造業であれば避けたい処理である。
【００１０】
「チップ・スケール・パッケージ」又はＣＳＰという用語は、対応する集積回路寸法の１．２倍以下の寸法を有するＢＧＡデバイス・パッケージを記述するのに用いられる。ＣＳＰは、サイズが小さいために、特にポータブル・デバイス用途に魅力的である。ＣＳＰの基板は、例えば、軟質フィルム又は積層板（例えばポリアミド・フィルム／積層板）、硬質材料（例えばガラス繊維エポキシプリント回路基板材料又はセラミック）。あるいはリード・フレームでありうる。
【００１１】
より大きいＢＧＡデバイス・パッケージと異なり、はんだボールではなくはんだバンプを（例えば、はんだバンプを集積回路の入出力パッドの上に形成するのと同様にして）ＣＳＰ基板のボンディング・パッドの第２集合体の各部材上に形成する。ＣＳＰのはんだバンプにより、ＣＳＰを相互接続装置（例えばＰＣＢ）に表面装着することが可能になる。ＣＳＰ基板と相互接続装置のＣＴＥの差が比較的小さい場合は、ＣＳＰと相互接続装置の間に形成されるはんだバンプ接続部の信頼性が十分に高くなるため、ＣＳＰ基板と相互接続装置の間の領域に下部充填材を充填する必要がなくなる。このような状況では、相互接続装置から不良ＣＳＰを除去し、その不良ＣＳＰを他のＣＳＰに取り換える（すなわちＣＳＰを修繕する）ことが比較的容易になる。
【００１２】
しかし、場合によっては、単に、入出力パッドのまわりの集積回路の下面に薄い保護被膜を形成し、入出力パッドの上にはんだバンプを形成することによってＣＳＰを形成する。この場合、ＣＳＰを相互接続装置（例えばＰＣＢ）に表面装着すると、集積回路基盤と相互接続装置の間にＣＳＰ基板が存在しなくなる。このような状況では、集積回路と相互接続装置のＣＴＥの差によって温度サイクル時に生じるはんだバンプ内の機械的応力により、許容できないほど少数の熱サイクルの後にはんだバンプ接続部が摩耗、破損することになる。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、コンプライアント電気端末付き集積回路デバイスであって、コンプライアント電気端末は、集積回路と相互接続装置にＣＴＥの差があっても、下部充填材の使用を必要とすることなく、集積回路デバイスと、集積回路デバイスが装着される相互接続装置（例えばＰＣＢ）との間に極めて信頼性の高い電気接続部を達成する集積回路デバイスに向けられる。
【課題を解決するための手段】
【００１４】
半導体基板の表面に配列された複数の入出力（Ｉ／Ｏ）パッドと、コンプライアント誘電層と、外側誘電層と、複数の導電性コンプライアント相互接続バンプ（すなわちコンプライアント・バンプ）とを含む半導体について説明する。半導体デバイスは、例えばチップ・スケール・パッケージ（ＣＳＰ）でありうる。コンプライアント・バンプは、半導体デバイスの電気端末を形成することができる。
【００１５】
コンプライアント誘電層は、外側誘電層と半導体基板の表面との間に配置される。外側誘電層及びコンプライアント誘電層は、ともにそれらを貫通する複数の開口部（すなわち穴）を有する。各々のコンプライアント・バンプは、それぞれ異なる入出力パッド上に形成され、それに対応し、コンプライアント誘電層及び外側誘電層及び外側誘電層におけるそれぞれ異なる開口部を通る。
【００１６】
各々のコンプライアント・バンプは、導電性コンプライアント体と、導電性はんだ可能導体要素とを含む。コンプライアント体は、はんだ可能導体要素と、対応する入出力パッドとの間に配置される。コンプライアント体は、はんだ可能導体要素と、対応する入出力パッドとの間に、機械的に柔軟な導電路を形成する。
【００１７】
各々のはんだ可能導体要素は、はんだ濡れ性を有する。すなわち、はんだ可能導体要素の露出面に接触する溶融はんだが、それらの表面に接着することで、はんだを使用して、はんだ可能導体要素を、半導体デバイスが接続される要素（すなわち接続要素）の対応するボンディング・パッドに電気的かつ機械的に結合することが可能になる。
【００１８】
コンプライアント体は、コンプライアント・バンプが閾値未満の力により弾性変形することを可能にする。その結果、コンプライアント・バンプは、はんだバンプ接続部に特有の摩耗や損傷を生じることなく、当該力に耐えることができる。このため、コンプライアント・バンプを使用した、半導体デバイスと接続用その間の接続部の信頼性は、はんだバンプの信頼性よりも高くなることが期待される。
【００１９】
コンプライアント誘電層は、外側誘電層、及び半導体基板の表面に対する応力緩和を提供することができる。コンプライアント誘電層に対向する外側誘電層の表面に力が加えられると、その力は、実質的にコンプライアント誘電層に伝達される。その力に応答して、コンプライアント誘電層が変形し、外側誘電層が半導体基板の表面に対して移動することが可能になる。
【００２０】
外側誘電層は、コンプライアント誘電層、及び半導体基板の表面に対する機械的保護を提供することができる。コンプライアント誘電層に対向する外側誘電層の表面に力が加えられると、外側誘電層は、コンプライアント誘電層より小さく変形し、コンプライアント誘電層の比較的広い領域に力を分配する働きをする。
【００２１】
半導体デバイスを形成するための方法の一実施例は、半導体基板の表面にコンプライアント誘電層を形成することを含む。コンプライアント誘電層の複数の開口部の各々は、それぞれ異なる入出力パッドを露出させる。各々のコンプライアント体が、対応する開口部によって入出力パッドに電気的に結合されるように、コンプライアント体の１つがコンプライアント誘電層の各々の開口部に形成される。外側誘電層は、コンプライアント誘電層に形成される。外側誘電層の各々の開口部は、それぞれ異なるコンプライアント体を露出させる。各々のはんだ可能導体要素が、対応する開口部によって露出されたコンプライアント体に電気的に結合されるように、はんだ可能導体要素の１つが、外側誘電層の各々の開口部に形成される。半導体デバイスを形成する方法のいくつかの他の実施例を説明する。
【００２２】
半導体デバイス（例えば、上述の半導体デバイス）に接合されたコンポーネント（例えばプリント回路基板、パッケージ基板など）を含む装置について説明する。該コンポーネントは、基板と、基板上に配列された複数のボンディング・パッドとを含み、ボンディング・パッドは第１のパターンに従って配列される。半導体デバイスは、半導体基板と、半導体基板の表面に配列された複数の入出力（Ｉ／Ｏ）パッドとを含み、入出力パッドは第２のパターンに従って配列され、第２のパターンは第１のパターン（の例えば鏡像）と実質的に同じである。
【００２３】
半導体デバイスは、また、コンプライアント誘電層と、外側誘電層と、上述の導電性コンプライアントとを含む。コンプライアント誘電層は、外側誘電層と半導体基板の表面との間に配置される。コンプライアント誘電層及び外側誘電層は、それらを貫通する複数の開口部（すなわち穴）をそれぞれ有する。各々のコンプライアント・バンプは、コンプライアント誘電層及び外側誘電層におけるそれぞれ異なる開口部を通る。該装置において、コンポーネントのボンディング・パッドは、半導体デバイスの入出力パッドに近接し、かつ電気的に結合される。
【００２４】
上述の装置を形成する方法の一実施例は、コンポーネント及び半導体デバイスを設けることを含む。コンポーネントのボンディング・パッドにはんだバンプを形成する。半導体デバイスの入出力パッドを、コンポーネントのボンディング・パッド上に形成されたはんだバンプと接触させる。はんだバンプが溶融するまで、コンポーネントの基板及び／又は半導体デバイスの半導体基板を加熱する。はんだが冷却されると、半導体デバイスの入出力パッドをコンポーネントのボンディング・パッドに機械的かつ電気的に結合する。
【実施例】
【００２５】
同一の参照番号が同様の要素を示す添付の図面を参照しながら以下の説明を読むことによって、本発明を理解することができる。
【００２６】
本発明には様々な改造及び代替形態が考えられるが、その具体的な実施例を図面の例によって示し、ここに詳細に説明する。しかし、ここでの具体的な実施例の説明は本発明を開示された特定の形態に限定することを意図するのではなく、対照的に、添付の請求項に規定される本発明の趣旨及び範囲に含まれるあらゆる改造、同等物及び代替物を包括することを意図するものである。
【００２７】
本発明の例示的な実施例を以下に説明する。理解しやすいように、実際の実施態様のすべての特徴が本明細書に記載されているわけではない。勿論、当該実際の実施例の開発において、態様に応じて異なるであろう、システムに関わる制約や事業に関わる制約への適合など、多くの実施態様特有の判断を行って開発者の具体的な目標を達成しなければならないことが理解されるであろう。さらに、そのような開発努力は複雑で時間がかかるが、この開示の恩典を受ける当業者にとっては日常業務であることが理解されるであろう。
【００２８】
図１は、半導体基板１０２と、コンプライアント誘電層１０６と、外側誘電層１０８と、コンプライアント誘電層１０６及び外側誘電層１０８における開口部を通る複数の導電性コンプライアントバンプ１０４とを含む半導体デバイス１００の一実施例の部分斜視図である。以下に説明するように、各々のコンプライアント・バンプ１０４は、半導体デバイス１００のそれぞれ異なる入出力パッド（不図示）に形成される。入出力パッドは基板１０２の上面１０２Ａに配列され、半導体デバイス１００の電力及び／又は信号線を終端させる。入出力パッドは、半導体デバイス１００の外部の回路を接続することを目的としており、コンプライアント・バンプ１０４は、半導体デバイス１００の電気端末を形成する。
【００２９】
図１に示されるように、コンプライアント誘電層１０６は、基板１０２の上面１０２Ａに配置される。外側誘電層１０８は、コンプライアント誘電層１０６が、外側誘電層１０８と基板１０２の上面１０２Ａとの間に位置するように、コンプライアント誘電層１０６に配置される。併せて、コンプライアント誘電層１０６及び外側誘電層１０８は、軟質不活性化層、すなわち水分や汚染から基板１０２の上面１０２Ａを保護するシール層を形成する。
【００３０】
図１の実施例において、コンプライアント・バンプ１０４は、コンプライアント誘電層１０６における開口部を通り、かつコンプライアント・バンプ１０４の上面１０４Ａが外側誘電層１０８の上面１０８Ａから突出するように、外側誘電層１０８における開口部を通る。基板１０２の上面１０２Ａが立面図基準面として機能する場合は、コンプライアント・バンプ１０４の上面１０４Ａは、上面１０８Ａの上に突出する。
【００３１】
製造時、半導体基板１０２は、はるかに大きい半導体ウェハの一部であってもよい。コンプライアント・バンプ１０４は、製造時であって、かつ半導体基板１０２がより大きい半導体ウェハから分離される前に、半導体基板１０２に形成されていてもよい。
【００３２】
半導体基板１０２は、複数の能動電気デバイス及び／又は受動電気デバイスをその上又は中に有することができる。複数の電気デバイスを相互接続して、１つ又は複数の電気回路を形成することができる。このような状況では、半導体基板１０２を集積回路ダイと見なすことができ、図１の半導体デバイス１００をチップ・スケール・パッケージ（ＣＳＰ）と見なすことができる。
【００３３】
入出力パッド、対応するコンプライアント・バンプ１０４、コンプライアント誘電層１０６及び外側誘電層１０８が、半導体基板１０２の複数の面に存在しうることを注記する。
【００３４】
以下に説明するように、各々のコンプライアント・バンプ１０４は導電性コンプライアント体と、導電性はんだ可能導体要素とを含む。各々のコンプライアント・バンプ１０４のコンプライアント体は半導体デバイス１００の入出力パッドに形成され、はんだ可能導体要素はコンプライアント体に形成される。したがって、各々のコンプライアント・バンプ１０４のコンプライアント体は半導体デバイス１００の入出力パッドと対応するはんだ可能導体要素との間に配置され、入出力パッドを、対応するはんだ可能導体要素に電気的に結合する。
【００３５】
コンプライアント・バンプ１０４のはんだ可能導体要素は、半導体デバイス１００が接続される（すなわち装着又は取りつけられる）要素（例えばプリント回路基板、デバイス・パッケージ基板、集積回路ダイなど）の対応するボンディング・パッドに接触することを目的とする。以降、半導体デバイス１００が接続される要素を「接続要素」と呼ぶ。一般に、はんだ可能導体要素は「はんだ濡れ性」を有する。すなわち、はんだ可能導体要素の露出面に接触する溶融はんだがそれらの表面に接着する。しかして、はんだを使用して、はんだ可能導体要素を接続要素の対応するボンディング・パッドに電気的かつ機械的に結合することが可能になる。はんだ再流動動作を利用して、はんだを介してほぼ同時に、コンプライアント・バンプ１０４のはんだ可能導体要素を接続要素の対応するボンディング・パッドに結合することができる。
【００３６】
主としてコンプライアント体の存在により、コンプライアント・バンプ１０４は、はんだ可能導体要素と基板１０２の間に加えられる力を受けると、弾性変形することが可能である。いくつかのはんだ可能導体要素と接続要素の対応するボンディング・パッドとの間に存在する間隙を小さくするか、又はなくすために、はんだ可能導体要素を接続要素の対応するボンディング・パッドに結合する最中に、半導体デバイス１００と、半導体デバイス１００が接続される要素との間に当該力を意図的に生成することができる。当該間隙は、一般的に、はんだ可能導体要素の高さの差、基板１０２及び／又は接続要素の表面の非平面性などに起因する。
【００３７】
当該力は、半導体デバイス１００の熱膨張係数（ＣＴＥ）が接続要素のＣＴＥと一致しない場合にも生成されるものと想定される。例えば、はんだ可能導体要素を接続要素の対応するボンディング・パッドに結合するのに用いられるはんだ再流動動作時に、半導体デバイス１００と接続要素のＣＴＥの差によって当該力が生成されるものと想定される。はんだ可能導体要素を接続要素の対応するボンディング・パッドに結合した後でも、半導体デバイス１００と接続要素のＣＴＥの差によって熱サイクル時に当該力が生成されるものと想定される。
【００３８】
当該力によって弾性変形するコンプライアント・バンプ１０４の能力は、コンプライアント・バンプ１０４が、はんだ被膜層接続部に特有の摩耗や破損を生じることなく当該力に耐えることを可能にする。コンプライアント体は、はんだ可能導体要素と半導体デバイス１００の対応するＩ／Ｏパッドとの間に機械的に柔軟な導電路を形成する。その結果、コンプライアント・バンプ１０４を使用して半導体デバイス１００と接続要素の間に形成された接続部の信頼性は、はんだ被膜層接続部より高いと想定される。
【００３９】
次に、図２Ａから図２Ｅを用いて、図１の半導体デバイス１００を製造する方法の一実施例を説明する。図２Ａは、複数の入出力パッド２００が基板１０２の上面１０２Ａに形成された、図１の基板１０２の部分の断面図である。例えば、基板１０２の上面１０２Ａに形成された金属（例えばアルミニウム又は銅）の層をパターン化することによって、入出力パッド２００を形成することができる。各々の入出力パッド２００は、２つの主要面、すなわち基板１０２の上面１０２Ａに接触する下面２００Ｂ、及び下面２００Ｂに対向する上面２００Ａを有する。
【００４０】
図２Ｂは、コンプライアント誘電層１０６（図１参照）が半導体基板１０２の上面１０２Ａに形成された、図２Ａの基板１０２の部分の断面図である。コンプライアント誘電層１０６は、実質的に、上面１０６Ａ、及び対向する下面１０６Ｂを有するコンプライアント誘電体のシートである。図２Ｂの実施例において、コンプライアント誘電層１０６の下面１０６Ｂは、半導体基板１０２の上面１０２Ａに直接、かつ実質的に連続的に接触している。
【００４１】
コンプライアント誘電層１０６を形成するのに使用されるコンプライアント誘電体はポリマー系物質であってもよい。当該ポリマー系物質としては、熱可塑性樹脂、熱硬化性樹脂及びＢ段階性物質が挙げられる。一般的なタイプの好適なポリマー物質としては、エポキシ、シリコーン、ポリアミド、ならびにアクリレートポリマー及びコポリマーが挙げられる。当該ポリマー物質は、該物質が室温で所望の形状及び形態を得るように、塗布後に硬化させることが必要な場合もある。
【００４２】
コンプライアント誘電層１０６は、スクリーンプリント、ステンシルプリント、インクジェットプリント、形成済みフィルムのシート転写、及びコーティング（例えばスピン・コーティング）を含むいくつかの既知の方法のいずれか１つによって形成することができる。コンプライアント誘電層１０６は、単一のコンプライアント誘電体の層であってもよいし、異なるコンプライアント誘電体の複数の層であってもよい。
【００４３】
図２Ｂにおいて、入出力パッド２００の上面２００Ａを露出させるための複数の穴２１０が、入出力パッド２００上のコンプライアント誘電層１０６に形成されている。各々の穴２１０は、コンプライアント誘電層１０６の上面１０６Ａと下面１０６Ｂ（すなわち、コンプライアント誘電層１０６の上面１０６Ａと、対応する入出力パッド２００の上面２００Ａとの間）に延在している。既知のフォトリソグラフィックを用いて、固形シートのコンプライアント誘電体に穴２１０を形成することができる。
【００４４】
図２Ｂの実施例において、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周内に穴２１０の側壁２１０Ａがおさめられる。さらに、穴２１０の側壁２１０Ａは、穴２１０に対応するコンプライアント誘電層１０６の上面１０６Ａ及び下面１０６Ｂにおける開口部の寸法がほぼ同じになるように、ほぼ垂直になる。他の実施例において、穴２１０の側壁２１０Ａはほぼ垂直になっていなくてもよく、さらに、対応する入出力パッド２００の外周内におさめられなくてもよい。
【００４５】
コンプライアント誘電層１０６の電気特性に関して、コンプライアント誘電層１０６の体積抵抗率は、約１．０×１０１０Ω・ｃｍ以上とすべきである。一実施例において、コンプライアント誘電層１０６の体積抵抗率を約１．０×１０１５Ω・ｃｍ以上とすることができる。
【００４６】
コンプライアント誘電層１０６の機械特性に関して、物質のヤング率は、物質内の一方向内部応力と、それに生じる初期歪みとの比である。物質に加わる力の大きさが閾値レベルより小さいときは、加えられた力に起因する物質内の歪みは、加えられた応力に実質的に比例し、物質は、実質的に「フック性」又は理想弾性を示すと言われる。一実施例において、コンプライアント誘電層１０６のヤング率は、約８，０００ＭＰａ以下とすることができ、さらに約１，０００ＭＰａ以下とすることができる。
【００４７】
図２Ｃは、導電性コンプライアント体２２０が穴２１０に形成された、図２Ｂの基板１０２の部分の断面図である。各々のコンプライアント体２２０は、上面２２０Ａ、及び対向する下面２２０Ｂを有する。図２Ｃの実施例において、コンプライアント体２２０は、対応する穴２１０をほぼ充たし、コンプライアント体２２０の下面２２０Ｂは、対応する入出力パッド２００の上面２００Ａに直に接触し、コンプライアント体２２０の上面２２０Ａは、コンプライアント誘電層１０６の上面１０６Ａとほぼ同じ高さ（すなわち面一）になる。他の実施例において、コンプライアント体２２０の上面２２０Ａは、コンプライアント誘電層１０６の上面１０６Ａの上又は下に位置していてもよいことを注記する。
【００４８】
各々のコンプライアント体２２０は、対応する１つの穴２１０内に形成され、対応する１つの穴２１０におさめられる。上述のように、穴２１０の側壁２１０Ａは、対応する入出力パッド２００の外周内におさめられる（図２Ｂを参照）。よって、各々のコンプライアント体２２０は、コンプライアント体２２０が、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａのいかなる部分とも接触しないように、対応する１つの入出力パッド２００の外周内におさめられる。他の実施例において、穴２１０の側壁２１０Ａは、対応する入出力パッド２００の外周内におさまらなくてもよく、コンプライアント体２２０は、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａの部分と接触してもよい。
【００４９】
コンプライアント体２２０は、１つ又は複数のポリマー系導電性物質から形成されうる。当該物質としては、熱可塑性樹脂、熱硬化性樹脂及びＢ段階性物質が挙げられる。一般的なタイプの好適なポリマー物質としては、エポキシ、シリコーン、ポリアミド、ならびにアクリレートポリマー及びコポリマーが挙げられる。当該ポリマー物質は、該物質が室温で所望の形状及び形態を得るように、塗布後に硬化させることが必要な場合もある。
【００５０】
銀、金、パラジウム、及びそれらの合金のような１つ又は複数の金属充填材を含めることによって、コンプライアント体２２０の好適な導電性を達成することができる。本質的に導電性のポリマー組成物も知られており、それらを使用してコンプライアント体２２０を形成することができる。市販の充填材製品としては、様々なサイズ及び形状の充填材粒子が挙げられる。当該市販の充填材を好適に使用できる。
【００５１】
スクリーンプリント、ステンシルプリント、インクジェットプリント、形成された物体のシート転写、及びコーティング（例えばスピン・コーティング）を含むいくつかの既知の方法のいずれか１つを用いた後に、電子写真法、又は多層技術による電子写真法を用いて、コンプライアント体２２０を形成することができる。コンプライアント体２２０の導電性に関して、コンプライアント体２２０の達成体積抵抗率は約０．００１Ω・ｃｍ以下とすべきである。一実施例において、コンプライアント体２２０の達成体積抵抗率を約０．０００１Ω・ｃｍ以下とすることができる。体積抵抗率に対する加減に関しては、体積抵抗率が０．００００５Ω・ｃｍの導電性粒子充填組成物が達成可能である。固形銀（純度９９．７８％）の体積抵抗率は、達成可能な体積抵抗率の実用的な下限と見なすことができる０．０００００１６Ω・ｃｍである。
【００５２】
コンプライアント体２２０の機械特性に関して、コンプライアント体２２０のヤング率を約８，０００ＭＰａ以下とすることができ、さらに約１，０００ＭＰａ以下とすることができる。コンプライアント体２２０は、また、好適な度合の伸長率及び圧縮率を有する。伸長率は、引張による検体の長さの増加として定義され、通常は元の長さに対する比率で表される。圧縮率は、圧縮による検体の厚さの増加として定義され、通常は元の厚さに対する比率で表される。
【００５３】
図２Ｄは、外側誘電層１０８（図１を参照）が、コンプライアント誘電層１０６の上面１０６Ａに形成された、図２Ｃの基板１０２の部分の断面図である。外側誘電層１０８は、実質的に、図１に示し、上述した上面１０８Ａ、及び対向する下面１０８Ｂを有する誘電体のシートである。図２Ｄの実施例において、外側誘電層１０８の下面１０８Ｂは、コンプライアント誘電層１０６の上面１０６Ａと直接かつ連続的に接触している。外側誘電層１０８は、単一の誘電体の層であってもよいし、異なる誘電体の複数の層であってもよい。
【００５４】
外側誘電層１０８を形成するのに使用される誘電体はポリマー系物質であってもよい。当該ポリマー系物質としては、熱可塑性樹脂、熱硬化性樹脂及びＢ段階性物質が挙げられる。一般的なタイプの好適なポリマー物質としては、エポキシ、シリコーン、ポリアミド、ならびにアクリレートポリマー及びコポリマーが挙げられる。当該ポリマー物質は、該物質が室温で所望の形状及び形態を得るように、塗布後に硬化させることが必要な場合もある。
【００５５】
外側誘電層１０８がポリマー系物質である場合には、外側誘電層１０８は、スクリーンプリント、ステンシルプリント、インクジェットプリント、形成済みフィルムのシート転写、及びコーティング（例えばスピン・コーティング）を含むいくつかの既知の方法のいずれか１つによって形成することができる。
【００５６】
外側誘電層１０８は、二酸化珪素（ＳｉＯ２）又は窒化珪素（Ｓｉ３Ｎ４）の如き無機誘電体であってもよい。当該無機誘電体を（例えば化学蒸着又はＣＶＤにより）コンプライアント誘電層１０６に蒸着することができる。
【００５７】
外側誘電層１０８の機械特性に関して、外側誘電層１０８は、外側誘電層１０８の上面１０８Ａに力が加えられたときに、外側誘電層１０８が、コンプライアント誘電層１０６より小さく変形し、コンプライアント誘電層１０６の比較的広い領域に力を分配する働きをするように、好ましくはコンプライアント誘電層１０６より機械的に「堅い」ものとする。外側誘電層１０８のヤング率は、例えば、コンプライアント誘電層１０６のヤング率の約二倍以上であってもよい。
【００５８】
図２Ｄにおいて、コンプライアント体２２０の上面２２０Ａを露出させるための複数の穴２３０が、コンプライアント体２２０上の外側誘電層１０８に形成されている。各々の穴２３０は、外側誘電層１０８の上面１０８Ａと下面１０８Ｂとの間に延在している。穴２３０は、既知のフォトリソグラフ法を用いて誘電体の固形シートに形成されうる。
【００５９】
図２Ｄの実施例において、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周内に穴２３０の側壁２３０Ａがおさめられる（図２Ｂを参照）。さらに、穴２３０の側壁２３０Ａは、穴２３０に対応する外側誘電層１０８の上面１０８Ａ及び下面１０８Ｂの寸法がほぼ同じになるように、垂直になる。他の実施例において、穴２３０の側壁２３０Ａはほぼ垂直になっていなくてもよく、さらに、対応する入出力パッド２００の外周におさめられなくてもよい。
【００６０】
図２Ｅは、導電性はんだ可能導体要素２４０が穴２３０に形成された、図２Ｄの基板１０２の部分の断面図である。各々のはんだ可能導体要素２４０は、上面２４０Ａ、及び対向する下面２４０Ｂを有する。図２Ｅの実施例において、はんだ可能導体要素２４０は、対応する穴２３０をほぼ充たし、はんだ可能導体要素２４０の下面２４０Ｂは、対応するコンプライアント体２２０の上面２２０Ａに直に接触し、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａの上を延在する。他の実施例において、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａと同じ高さ、又は下にあってもよいことを注記する。
【００６１】
各々のはんだ可能導体要素２４０は、対応する１つの穴２３０内に形成され、対応する１つの穴２３０内に含められる。図２Ｄから図２Ｅの実施例において、穴２３０の側壁２３０Ａは、対応する入出力パッド２００の表面２００Ｃによって定められる、対応する入出力パッド２００の外周内に含められる（図２Ｂを参照）。よって、各々のはんだ可能導体要素２４０は、対応する１つの入出力パッド２００の外周内におさめられる。
【００６２】
上述したように、はんだ可能導体要素２４０は「はんだ濡れ性」を有する。すなわち、はんだ可能導体要素２４０の露出面に接触する溶融はんだがそれらの表面に接着するため、はんだを使用して、半導体デバイス１００（図１）が接続される要素の対応するボンディング・パッド（不図示）にはんだ可能導体要素２４０を電気的かつ機械的に結合することが可能になる。
【００６３】
はんだ可能導体要素２４０は、例えば、以下の金属、すなわち鉛、錫、カドミウム、インジウム、ビスマス及びガリウムの２つ以上の金属を含む合金でありうる。例えば、はんだ可能導体要素２４０は、約９５重量％の鉛と約５重量％の錫とを含む合金（例えば、５／９５重量％錫／鉛はんだ）から形成されうる。はんだ可能導体要素２４０が合金である場合には、はんだ可能導体要素２４０を形成する好適な方法としては、ステンシルプリント、インクジェットプリント及び転写処理が挙げられる。あるいは、銅、銀、白金、パラジウム、ニッケル又は金の如き単一金属を実質的に含む物質からはんだ可能導体要素２４０を形成することができる。さらに、実質的に、以下の金属、すなわち銅、銀、白金、パラジウム、ニッケル及び金の合金からはんだ可能導体要素２４０を形成することができる。はんだ可能導体要素２４０が単一の金属又は合金である場合には、はんだ可能導体要素２４０を形成するのに使用する物質を（電極又は無電極による）電気メッキにより付着させることができる。
【００６４】
十分量の物質を穴２３０に徐々に蓄積して、所望の高さのはんだ可能導電性要素２４０を達成することができる。例えば、はんだ可能導体要素２４０を電気メッキによって形成する場合は、十分量の物質を穴２３０に蓄積して、所望の高さのはんだ可能導体要素２４０を達成するのに十分な時間をかけて電気メッキ処理を行うことができる。
【００６５】
例えば、はんだ可能導電性要素２４０を形成するのに用いられる電気メッキ処理において、コンプライアント体２２０は電極端末として機能することができる。印加電流が、コンプライアント体２２０、及び金属イオンを含む電解液を流れると、電解液からの金属イオンが、コンプライアント体２２０の上面２２０Ａに付着する。外側誘電層１０８は非導電性であるため、電解液に対して露出した誘電層１０８の表面に金属イオンが付着することはない。達成されるはんだ可能導電性要素２４０の高さは、電気メッキ処理が行われる時間に依存する。はんだ可能導電性要素２４０の高さが外側誘電体１０８の厚さを超えた後も電気メッキ処理を継続することによって、得られたはんだ可能導電性要素２４０の上面２４０Ａを外側誘電層１０８の上面１０８Ａの上まで伸ばすことができる。
【００６６】
あるいは、スパッタ蒸着処理を用いてはんだ可能導電性要素２４０を形成することもできる。貫通する開口部（すなわち穴）を有するマスキング層を外側誘電層１０８の上面１０８Ａに形成することができる。各々の穴は、外側誘電層１０８におけるそれぞれ異なる穴２３０に対応し、それぞれ異なるコンプライアント体２２０の上面２２０Ａを露出させる。次いで、外側誘電層１０８に対向するマスキング層の面から金属をスパッタする。スパッタされた金属は、マスキング層における穴、そして外側誘電層１０８における対応する穴２３０を通過し、コンプライアント体２２０の上面２２０Ａに付着する。マスキング層は、スパッタされた金属が、外側誘電層１０８の上面１０８Ａに付着するのを防ぐ。達成されるはんだ可能導電性要素２４０の高さは、スパッタリング処理が行われる時間に依存する。はんだ可能導電性要素２４０の高さが外側誘電体１０８の厚さを超えた後もスパッタリング処理を継続することによって、得られたはんだ可能導電性要素２４０の上面２４０Ａを外側誘電層１０８の上面の上まで伸ばすことができる。スパッタリング処理が終了した後で、マスキング層を除去することができる。
【００６７】
はんだ可能導電性要素２４０を形成するのに用いられるインクジェットプリント処理に、金属及び非金属成分を含むペースト（例えばはんだペースト）を使用することができる。各々が外側誘電層１０８におけるそれぞれ異なる穴２３０に対応し、そのなかに誘導される複数のニードルにペーストを通すことができる。各々のニードルに通したペーストの少量（すなわち「ドット」）をコンプライアント体２２０の上面２２０Ａに付着させることができる。ペーストの１つ又は複数のドットをコンプライアント体２２０の上面２２０Ａに付着させた後に、半導体デバイス１００を加熱して、ペーストのドットの非金属成分を除去し、ペーストのドットを再流動させて連続的な金属層を形成することができる。ペーストの１つ又は複数のドットを付着させ、半導体デバイス１００を加熱する上述の手順を、所望の高さのはんだ可能導体要素２４０が達成されるまで続けることができる。はんだ可能導体要素２４０の所望の高さが外側誘電層１０８の厚さを超えると、溶融金属成分の表面張力によって、外側誘電層１０８の上面１０８Ａの上に延在するはんだ可能導体要素２４０の部分が、外側誘電層１０８における穴２３０の側壁２３０Ａによって定められる範囲内に実質的に維持される。
【００６８】
はんだ可能導電性要素２４０を形成するのに用いられるステンシルプリント処理において、はんだ可能導電性要素２４０を同時にステンシルプリントすることができる。単一のステンシルプリント処理において、所望の高さのはんだ可能導電性要素２４０を達成することができる。あるいは、はんだ可能導電性要素２４０を積層により形成する、複数のステンシルプリント処理を順次行うことができる。積層を用いる場合には、はんだ可能導電性要素２４０の所望の高さは、個別のステンシルプリント層の高さの合計になる。
【００６９】
図２Ｅに示される構造体は、図１のコンプライアント・バンプ１０４の一実施例である。物体が、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａと基板１０２との間に力を加えると、加えられた力は、対応するコンプライアント体２２０に実質的に伝達される。加えられた力に応答して、コンプライアント体２２０が変形し、対応する入出力パッド２００に対して応力緩和を提供する。加えられた力の大きさが特定のレベル（すなわち閾値レベル）を下回るときは、コンプライアント体２２０は、加えられた力により実質的に弾性的に変形する。加えられた力に対向するコンプライアント体２２０内で力が生成され、１つ又は複数のはんだ可能導体要素２４０と、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａに力を加える物体との間の物理的接触を維持する。加えられた力が除去されると、コンプライアント体２２０は、実質的に元のサイズ及び形状に回復する。したがって、コンプライアント体２２０は好適な度合の弾性を有する。
【００７０】
コンプライアント誘電層１０６も好適な度合の弾性を有し、外側誘電層１０８、及び基板１０２の上面１０２Ａに対する応力緩和を提供する。外側誘電層１０８の上面１０８Ａに力が加えられると、加えられた力はコンプライアント誘電層１０６に実質的に伝達される。加えられた力に応答して、コンプライアント誘電層１０６は変形して、外側誘電層１０８が基板１０２の上面１０２Ａに対して移動することを可能にし、外側誘電層１０８内に生成される応力の量を減少させる。加えられた力の大きさが一定レベル（すなわち閾値レベル）を下回るときは、コンプライアント誘電層１０６は、加えられた力により変形し、外側誘電層１０８は、加えられた力により、破壊することなく屈曲する。加えられた力が除去されると、外側誘電層１０８は本来の位置に戻り、コンプライアント誘電層１０６は、実質的に本来のサイズ及び形状に回復する。
【００７１】
外側誘電層１０８は、基板１０２の上面１０２Ａ、及びコンプライアント誘電層１０６に対する機械的保護を提供する。外側誘電層１０８は、半導体デバイス１００を囲む雰囲気からコンプライアント誘電層１０６へ、そして基板１０２の上面１０２Ａへの汚染物質の移動に対するバリヤとして作用する。さらに、外側誘電層１０８は、耐溶剤性を有し、半導体デバイス１００が溶剤に暴露される処理を通じて、コンプライアント誘電層１０６、及び基板１０２の上面１０２Ａに対する保護を提供することができる。さらに、外側誘電層１０８は、コンプライアント誘電層１０６から雰囲気への汚染物質の移動に対するバリヤとして作用することができる。好ましくは、半導体デバイス１００の末端において、外側誘電層１０８がコンプライアント誘電層１０６を覆う。
【００７２】
外側誘電層１０８の上面１０８Ａに力が加えられると、外側誘電層１０８は、コンプライアント誘電層１０６より小さく変形し、コンプライアント誘電層１０６のより広い領域に力を分配する働きをする。コンプライアント・バンプ１０４に加えられ、外側誘電層１０８に伝達された力の成分も同様に、外側誘電層１０８によって比較的広い領域に分配され、コンプライアント・バンプ１０４の信頼性を向上させる。外側誘電層１０８は、コンプライアント誘電層１０６に対して、耐破壊性、耐切断性、耐引裂性及び耐摩耗性を提供する。
【００７３】
図２Ｂから図２Ｅの実施例において、穴２１０の側壁２１０Ａ、及び穴２３０の側壁２３０Ａは、入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周内におさめられる（図２Ｂを参照）。他の実施例において、側壁２１０Ａ及び２３０Ａが、対応する入出力パッド２００の外周内におさめられていなくてもよい。当該実施例において、コンプライアント体２２０の下面２２０Ｂは対応する入出力パッド２００の上面２００Ａ、対応する入出力パッド２００の側面２００Ｃ、及び対応する入出力パッド２００を囲む表面２００の上面１０２Ａの部分に直に接触していてもよい。この構成は、コンプライアント体２２０及びはんだ可能導体要素２４０の断面積が大きくなり、その結果、コンプライアント体２２０及びはんだ可能導体要素２４０の導電度を高めることができるという点で有益であるといえる。コンプライアント体２２０の断面積が大きくなると、コンプライアント体２２０内の領域の寸法も大きくなって熱機械的に誘発された応力を弾性的に消散させることができる。
【００７４】
次に、図３Ａから図３Ｆを用いて、図１の半導体デバイス１００を製造する方法の第２の実施例を説明する。図３Ａは、上述の複数の入出力パッド２００が基板１０２の上面１０２Ａに形成された、図１の基板１０２の部分の断面図である。
【００７５】
図３Ｂは、導電性金属被膜要素３００が、入出力パッド２００の上面２００Ａ及び側面２００Ｃ、ならびに各々の入出力パッド２００を囲む基板１０２の上面１０２Ａの部分に形成された、図３Ａの基板１０２の部分の断面図である。各々の導電性金属被膜要素３００は、上面３００Ａ、及び対向する下面３００Ｂを有する。図３Ｂの実施例において、各々の導電性金属被膜要素３００の下面３００Ｂは、対応する１つの入出力パッド２００の上面２００Ａ及び側面２００Ｃに直に接触するとともに、対応する１つの入出力パッド２００を囲む基板１０２の上面１０２Ａの部分にも直に接触する。よって、各々の金属被膜要素３００の外周は、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周を越えて延在する。
【００７６】
導電性金属被膜要素３００は接着層として機能することができ、後に導電性金属被膜要素３００に形成された物質が、入出力パッド２００に対するより、導電性金属被膜要素３００に対してより良好に接着する。あるいは、又はさらに、導電性金属被膜要素３００は、入出力パッド２００の酸化を抑えるバリヤとして機能しうる。さらに、導電性金属被膜要素３００は、続く電気メッキ処理のための電極としても機能しうる。
【００７７】
例えば、入出力パッド２００、及び入出力パッド２００を囲む基板１０２の上面１０２Ａに１つ又は複数の導電性金属の層を（例えば電気メッキ又は蒸着により）形成し、１つ又は複数の層を（例えばフォトリソグラフ法により）パターン化することによって導電性金属被膜要素３００を形成することができる。例えば、クロム、銅及び金の層（クロム／銅／金層）をこの順番で入出力パッド２００に形成することによって、導電性金属被膜要素３００を形成することができる。あるいは、導電性金属被膜要素３００は、クロム／銀／金層又はチタン／タングステン／金層を含むことができる。例えば、アルミニウムから入出力パッド２００を形成することができ、例えば、厚さが約０．１５μのクロム層（すなわち約０．１５μｍのクロム層）を入出力パッド２００に形成し、続いて厚さが約０．１５μｍの５０／５０クロム銅層を形成し、続いて約１μｍの銅層を形成し、続いて約０．１５μｍの金層を形成することによって、導電性金属被膜要素３００を形成することができる。
【００７８】
図３Ｃは、上述のコンプライアント誘電層１０６が、導電性金属被膜要素３００、及び導電性金属被膜要素３００を囲む半導体基板１０２の上面１０２Ａの部分に形成された、図３Ｂの基板１０２の部分の断面図である。図３Ｃの実施例において、コンプライアント誘電層１０６の下面１０６Ｂは、導電性金属被膜要素３００の上面３００Ａ、及び導電性金属被膜要素３００を囲む半導体基板１０２の上面１０２Ａの部分に直に接触する。
【００７９】
図３Ｃにおいて、上述の穴２１０がコンプライアント誘電層１０６に形成されている。図３Ｃにおいて、導電性金属被膜要素３００の上面３００Ａの部分を露出させるために、上述の穴２１０が導電性金属被膜要素３００に形成されている。各々の穴２１０は、コンプライアント誘電層１０６の上面１０６Ａと下面１０６Ｂとの間（すなわち、コンプライアント誘電層１０６の上面１０６Ａと対応する導電性金属被膜要素３００の上面３００Ａとの間）に延在する。
【００８０】
図３Ｃの実施例において、穴２１０の側壁２１０Ａは、対応する導電性金属被膜要素３００の外周内におさめられる（図３Ｂを参照）。さらに、穴２１０の側壁２１０Ａは、穴２１０に対応するコンプライアント誘電層１０６の上面１０６Ａ及び下面１０６Ｂにおける開口部の寸法がほぼ同じになるように、ほぼ垂直になる。他の実施例では、穴２１０の側壁２１０Ａがほぼ垂直にならなくてもよく、さらに、対応する導電性金属被膜要素３００の外周内におさめられなくてもよい。
【００８１】
図３Ｄは、上述の導電性コンプライアント体２２０が穴２１０に形成された、図３Ｃの基板１０２の部分の断面図である。図３Ｄの実施例において、コンプライアント体２２０は、対応する穴２１０をほぼ充たし、コンプライアント体２２０の下面２２０Ｂは、対応する導電性金属被膜要素３００の上面３００Ａに直に接触し、コンプライアント体２２０の上面２２０Ａは、コンプライアント誘電層１０６の上面１０６Ａと実質的に面一である。
【００８２】
各々のコンプライアント体２２０は、対応する１つの穴２１０内に形成され、対応する１つの穴２１０内におさめられる（図３Ｃ及び図３Ｄを参照）。上述したように、穴２１０の側壁２１０Ａは、対応する導電性金属被膜要素３００の外周内におさめられる（図３Ｂを参照）。よって、各々のコンプライアント体２２０は、コンプライアント体２２０が、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａのいかなる部分にも接触しないように、対応する導電性金属被膜要素３００の外周内におさめられる。他の実施例において、穴２１０の側壁２１０Ａは、対応する導電性金属被膜要素３００の外周内におさめられていなくてもよく、さらに、コンプライアント体２２０は、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａの部分に接触してもよい。
【００８３】
図３Ｅは、上述の外側誘電層１０８が、コンプライアント誘電層１０６の上面１０６Ａに形成された、図３Ｄの基板１０２の部分の断面図である。図３Ｅの実施例において、外側誘電層１０８の下面１０８Ｂは、コンプライアント誘電層１０６の上面１０６Ａに直に、かつほぼ連続的に接触する。
【００８４】
図３Ｅにおいて、コンプライアント体２２０の上面２２０Ａを露出させるために、上述の穴２３０がコンプライアント誘電層２２０上の外側誘電層１０８に形成されている。各々の穴２３０は、外側誘電体１０８の上面１０８Ａと下面１０８との間に延在する。図３Ｅの実施例において、穴２３０の側壁２３０Ａは、対応する導電性金属被膜要素３００の外周内におさめられる（図３Ｂを参照）。さらに、穴２３０の側壁２３０Ａは、穴２３０に対応する外側誘電層１０８の上面１０８Ａ及び下面１０８Ｂにおける開口部の寸法がほぼ同じになるように、ほぼ垂直になる。他の実施例において、穴２３０の側壁２３０Ａはほぼ垂直になっていなくてもよく、さらに、対応する導電性金属被膜要素３００の外周内におさめられていなくてもよい。
【００８５】
図３Ｆは、上述の導電性はんだ可能要素２４０が穴２３０に形成された、図３Ｅの基板１０２の部分の断面図である。図３Ｆの実施例において、はんだ可能導体要素２４０は、対応する穴２３０を充たし、はんだ可能導体要素２４０の下面２４０Ｂは、対応するコンプライアント体２２０の上面２２０Ａに直に接触し、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａの上に伸びる。他の実施例において、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａと同じ高さであっても、それより低くてもよいことを注記する。
【００８６】
各々のはんだ可能導体要素２４０は、対応する１つの穴２３０内に形成され、対応する１つの穴２３０内におさめられる。図３Ｅから図３Ｆの実施例において、穴２３０の側壁２３０Ａは、対応する導電性金属被膜要素３００の外周内におさめられる（図３Ｂを参照）。よって、各々のはんだ可能導体要素２４０は、対応する１つの導電性金属被膜要素３００の外周内におさめられる。
【００８７】
図３Ｆに示される構造体は、図１のコンプライアント・バンプ１０４の第２の実施例である。上述したように、物体が、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａと基板１０２との間に力を加えると、加えられた力は、対応するコンプライアント体２２０に実質的に伝達される（図３Ｃ及び図３Ｄを参照）。加えられた力に応答して、コンプライアント体２２０が変形し、対応する入出力パッド２００に対して応力緩和を提供する。加えられた力の大きさが特定のレベル（すなわち閾値レベル）を下回るときは、コンプライアント体２２０は、加えられた力により実質的に弾性的に変形する。加えられた力に対向するコンプライアント体２２０内で力が生成され、１つ又は複数のはんだ可能導体要素２４０と、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａに力を加える物体との間の物理的接触を維持する。加えられた力が除去されると、コンプライアント体２２０は、ほぼ元のサイズ及び形状に回復する。
【００８８】
次に、図４Ａから図４Ｆを用いて、図１の半導体デバイス１００を製造する方法の第３の実施例を説明する。図４Ａは、上述の複数の入出力パッド２００が、基板１０２の上面１０２Ａに形成された、図１の基板１０２の部分の断面図である。
【００８９】
図４Ｂは、上述のコンプライアント誘電層１０６が、半導体基板１０２の上面１０２Ａに形成された、図４Ａの基板１０２の部分の断面図である。図４Ｂの実施例において、コンプライアント誘電層１０６の下面１０６Ｂは、半導体基板１０２の上面１０２Ａに直接、かつほぼ連続的に接触する。入出力パッド２００の上面２００Ａを露出させるために、上述の穴２１０が入出力パッド２００上のコンプライアント誘電層１０６に形成されている。
【００９０】
図４Ｂの実施例において、穴２１０の側壁２１０Ａは、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周内におさめられる。さらに、穴２１０の側壁２１０Ａは、穴２１０に対応するコンプライアント誘電層１０６の上面１０６Ａ及び下面１０６Ｂにおける開口部の寸法がほぼ同じになるように、ほぼ垂直になる。他の実施例において、穴２１０の側壁２１０Ａはほぼ垂直になっていなくてもよく、さらに、対応する入出力パッド２００の外周内におさめられなくてもよい。
【００９１】
図４Ｃは、上述のコンプライアント体２２０が穴２１０に形成された、図４Ｂの基板１０２の部分の断面図である。図２Ｃの実施例において、コンプライアント体２２０は、対応する穴２１０をほぼ充たし、コンプライアント体２２０の下面２２０Ｂは、対応する入出力パッド２００の上面２００Ａに直に接触し、コンプライアント体２２０の上面２２０Ａは、コンプライアント誘電層１０６の上面１０６Ａとほぼ面一である。
【００９２】
各々のコンプライアント体２２０は、対応する１つの穴２１０内に形成され、対応する１つの穴２１０内におさめられる。図４Ｃの実施例において、穴２１０の側壁２１０Ａは、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周内におさめられる（図４Ｂを参照）。よって、各々のコンプライアント体２２０は、コンプライアント体２２０が、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａのいかなる部分にも接触しないように、対応する１つの入出力パッド２００の外周内におさめられる。他の実施例において、穴２１０の側壁２１０Ａは、対応する入出力パッド２００の外周内におさめられていなくてもよく、コンプライアント体２２０は、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａの部分に接触してもよい。
【００９３】
図４Ｄは、導電性金属被膜要素４００が、コンプライアント体２２０の上面２２０Ａに形成された、図４Ｃの基板１０２の部分の断面図である。各々の導電性金属被膜要素４００は、上面４００Ａ、及び対向する下面４００Ｂを有する。図４Ｄの実施例において、各々の導電性金属被膜要素４００の下面４００Ｂは、対応する１つのコンプライアント体２２０の上面２２０Ａに直に接触する。さらに、各々の導電性金属被膜要素４００の外周は、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周を越えない。
【００９４】
導電性金属被膜要素４００は、接着層として機能することができ、後に導電性金属被膜要素４００に形成された物質が、対応するコンプライアント体２２０に対するより、導電性金属被膜要素４００に対してより良好に接着する。あるいは、又はさらに、導電性金属被膜要素４００は、次に形成される層とコンプライアント体２２０との化学反応を防ぐバリヤとして機能しうる。さらに、導電性金属被膜要素４００は、続く電気メッキ処理のための電極としても機能しうる。導電性金属被膜要素４００は、上述の導電性金属被膜要素３００と同じ物質から形成することができ、導電性金属被膜要素３００を形成するのに用いられた同一の方法を用いて形成することができる。
【００９５】
導電性金属被膜要素４００を形成するのに使用される十分量の物質をコンプライアント体２２０の上面２２０Ａに付着させて、所望の厚さの導電性金属被膜要素４００を達成することができる。例えば、（電極又は無電極による）電気メッキにより導電性金属被膜要素４００を形成する場合は、十分量の物質をコンプライアント体２２０の上面２２０Ａに蓄積して、所望の厚さの導電性金属被膜要素４００を達成するのに十分な時間をかけて電気メッキ処理を行うことができる。
【００９６】
例えば、導電性金属被膜要素４００を形成するのに用いられる電気メッキ処理において、コンプライアント体２２０は、電極端末として機能することができる。印加電流が、コンプライアント体２２０、及び金属イオンを含む電解液を流れると、電解液からの金属イオンがコンプライアント体２２０の上面２２０Ａに付着する。コンプライアント誘電層１０６は非導電性であるため、金属イオンは、電解液に暴露されたコンプライアント誘電層１０６の表面に付着することになる。達成される導電性金属被膜要素４００の厚さは、電気メッキ処理が行われる時間に依存する。
【００９７】
あるいは、スパッタ蒸着処理を用いて導電性金属被膜要素４００を形成することができる。貫通する開口部（すなわち穴）を有するマスキング層をコンプライアント誘電層１０６の上面１０６Ａに形成することができる。各々の穴は、それぞれ異なるコンプライアント体２２０の上面２２０Ａを露出させる。次いで、コンプライアント誘電層１０６に対向するマスキング層の面から金属をスパッタする。スパッタされた金属は、マスキング層における穴を通過し、コンプライアント体２２０の上面２２０Ａに付着する。マスキング層は、スパッタされた金属が、コンプライアント誘電層１０６の上面１０６Ａに付着するのを防ぐ。達成される導電性金属被膜要素４００の厚さは、スパッタリング処理が行われる時間に依存する。スパッタリング処理が終了した後に、マスキング層を除去することができる。
【００９８】
導電性金属被膜要素４００を形成するのに用いられるステンシルプリント処理において、導電性金属被膜要素４００を同時にステンシルプリントすることができる。単一のステンシルプリント処理で所望の高さの導電性金属被膜要素４００を達成することができる。あるいは、複数のステンシルプリント処理を順次行い、導電性金属被膜要素４００を積層によって形成できる。積層を用いる場合には、導電性金属被膜要素４００の所望の厚さは、個々のステンシルプリント層の高さの合計になる。
【００９９】
図４Ｅは、上述の外側誘電層１０８が、コンプライアント誘電層１０６の上面１０６Ａに形成された、図４Ｄの表面１０２の部分の断面図である。図４Ｅの実施例において、外側誘電層１０８の下面１０８Ｂは、コンプライアント誘電層１０６の上面１０６Ａに直に、かつほぼ連続的に接触する。
【０１００】
図４Ｅにおいて、導電性金属被膜要素４００の上面４００Ａを露出させるために、上述の穴２３０が導電性金属被膜要素４００上の外側誘電層１０８に形成されている。図４Ｅの実施例において、穴２３０の側壁２３０Ａは、対応する導電性金属被膜要素４００の外周内におさめられる（図４Ｄを参照）。さらに、穴２３０の側壁２３０Ａは、穴２３０に対応する外側誘電層１０８の上面１０８Ａ及び下面１０８Ｂにおける開口部の寸法がほぼ同じになるように、ほぼ垂直になる。他の実施例において、穴２３０の側壁２３０Ａがほぼ垂直にならなくてもよいことを注記する。
【０１０１】
図４Ｆは、上述の導電性はんだ可能導体要素２４０が穴２３０に形成された、図４Ｅの基板１０２の部分の断面図である。図４Ｆの実施例において、はんだ可能導体要素２４０は、対応する穴２３０をほぼ充たし、はんだ可能導体要素２４０の下面２４０Ｂは、対応する導電性金属被膜要素４００の上面４００Ａに直に接触し、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａの上に伸びる。他の実施例において、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａと同じ高さであっても、それより低くてもよいことを注記する。
【０１０２】
各々のはんだ可能導体要素２４０は、対応する１つの穴２３０内に形成され、対応する１つの穴２３０内におさめられる。図４Ｅから図４Ｆの実施例において、穴２３０の側壁２３０Ａは、対応する導電性金属被膜要素４００の外周内におさめられる（図４Ｄを参照）。よって、各々のはんだ可能導体要素２４０は、対応する１つの導電積金属被膜要素４００の外周内におさめられる。
【０１０３】
図４Ｆに示される構造体は、図１のコンプライアント・バンプ１０４の第３の実施例である。上述したように、物体が、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａと基板１０２との間に力を加えると、加えられた力は、対応するコンプライアント体２２０に実質的に伝達される（図４Ｃを参照）。加えられた力に応答して、コンプライアント体２２０が変形し、対応する入出力パッド２００に対して応力緩和を提供する。加えられた力の大きさが特定のレベル（すなわち閾値レベル）を下回るときは、コンプライアント体２２０は、加えられた力により実質的に弾性的に変形する。加えられた力に対向するコンプライアント体２２０内で力が生成され、１つ又は複数のはんだ可能導体要素２４０と、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａに力を加える物体との間の物理的接触を維持する。加えられた力が除去されると、コンプライアント体２２０は、ほぼ元のサイズ及び形状に回復する。
【０１０４】
次に、図５Ａから図５Ｇを用いて、図１の半導体デバイス１００を製造する方法の第４の実施例を説明する。図５Ａは、上述の複数の入出力パッド２００が基板１０２の上面１０２Ａに形成された、図１の基板１０２の部分の断面図である。
【０１０５】
図５Ｂは、上述の導電性金属被膜要素３００が、入出力パッド２００の上面２００Ａ及び側面２００Ｃ、ならびに各々の入出力パッド２００を囲む基板１０２の上面１０２Ａの部分に形成された、図５Ａの基板１０２の部分の断面図である。図５Ｂの実施例において、各々の導電性金属被膜要素３００の下面３００Ｂは、対応する１つの入出力パッド２００の上面２００Ａ及び側面２００Ｃに直に接触するとともに、対応する１つの入出力パッド２００を囲む基板１０２の上面１０２Ａの部分に直に接触する。
【０１０６】
図５Ｂにおいて、各々の導電性金属被膜要素３００の外周は、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周を越えて延在する。導電性金属被膜要素３００は接着層として機能することができ、後に導電性金属被膜要素３００に形成された物質が、入出力パッド２００に対するより、導電性金属被膜要素３００に対してより良好に接着する。あるいは、又はさらに、導電性金属被膜要素３００は、入出力パッド２００の酸化を抑えるバリヤとして機能しうる。
【０１０７】
図５Ｃは、上述のコンプライアント誘電層１０６が、導電性金属被膜要素３００、及び導電性金属被膜要素３００を囲む半導体基板１０２の上面１０２Ａの部分に形成された、図５Ｂの基板１０２の部分の断面図である。図５Ｃの実施例において、コンプライアント誘電層１０６の下面１０６Ｂは、導電性金属被膜要素３００の上面３００Ａ、及び導電性金属被膜要素３００を囲む半導体基板１０２の上面１０２Ａの部分に直に接触する。
【０１０８】
図５Ｃにおいて、上述の穴２１０がコンプライアント誘電層１０６に形成されている。図５Ｃにおいて、導電性金属被膜要素３００の上面３００Ａの部分を露出させるために、穴２１０が導電性金属被膜要素３００に形成される。各々の穴２１０は、コンプライアント誘電層１０６の上面１０６Ａと下面１０６Ｂの間（すなわち、コンプライアント誘電層１０６の上面１０６Ａと、対応する導電性金属被膜要素３００の上面３００Ａとの間）に延在する。
【０１０９】
図５Ｃの実施例において、穴２１０の側壁２１０Ａは、対応する導電性金属被膜要素３００の外周内におさめられる（図５Ｂを参照）。さらに、穴２１０の側壁２１０Ａは、穴２１０に対応するコンプライアント誘電層１０６の上面１０６Ａ及び下面１０６Ｂにおける開口部の寸法がほぼ同じになるように、ほぼ垂直になる。他の実施例において、穴２１０の側壁２１０Ａはほぼ垂直になっていなくてもよいことを注記する。
【０１１０】
図５Ｄは、上述の導電性コンプライアント体２２０が穴２１０に形成された、図５Ｃの基板１０２の部分の断面図である。図５Ｄの実施例において、コンプライアント体２２０は、対応する穴２１０をほぼ充たし、コンプライアント体２２０の下面２２０Ｂは、対応する導電性金属被膜要素３００の上面３００Ａに直に接触し、コンプライアント体２２０の上面２２０Ａは、コンプライアント誘電層１０６の上面１０６Ａとほぼ面一になる。
【０１１１】
各々のコンプライアント体２２０は、対応する１つの穴２１０内に形成され、対応する１つの穴２１０内に含められる（図５Ｃを参照）。上述したように、図５Ｃの実施例において、穴２１０の側壁２１０Ａは、対応する導電性金属被膜要素３００の外周内におさめられる（図５Ｂを参照）。よって、図５Ｄの実施例において、各々のコンプライアント体２２０は、コンプライアント体２２０が、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａのいかなる部分にも接触しないように、対応する導電性金属被膜要素３００の外周内におさめられる。他の実施例において、穴２１０の側壁２１０Ａは、対応する導電性金属被膜要素３００の外周内に含められなくてもよく、さらに、コンプライアント体２２０は、導電性金属被膜要素３００を囲む基板１０２の上面１０２Ａの部分に接触していてもよい。
【０１１２】
図５Ｅは、上述の導電性金属被膜要素４００が、コンプライアント体２２０の上面２２０Ａに形成された、図５Ｄの基板１０２の部分の断面図である。図５Ｅの実施例において、各々の導電性金属被膜要素４００の下面は、対応する１つのコンプライアント体２２０の上面２２０Ａに直に接触し、各々の導電性金属被膜要素４００の外周は、対応する入出力パッド２００の側面２００Ｃによって定められる、対応する入出力パッド２００の外周を越えない（図５Ａを参照）。
【０１１３】
導電性金属被膜要素４００は、接着層として機能することができ、後に導電性金属被膜要素４００に形成された物質が、対応するコンプライアント体２２０に対するより、導電性金属被膜要素４００に対してより良好に接着する。あるいは、又はさらに、導電性金属被膜要素４００は、次に形成される層とコンプライアント体２２０との化学反応を防ぐバリヤとして機能しうる。導電性金属被膜要素４００は、上述の導電性金属被膜要素３００と同じ物質から形成することができ、導電性金属被膜要素３００を形成するのに用いられた同一の方法を用いて形成することができる。
【０１１４】
図５Ｆは、上述の外側誘電層１０８が、コンプライアント誘電層１０６の上面１０６Ａに形成された、図５Ｅの基板１０２の部分の断面図である。図５Ｆの実施例において、外側誘電層１０８の下面１０８Ｂは、コンプライアント誘電層１０６の上面１０６Ａに直に、かつほぼ連続的に接触する。
【０１１５】
図５Ｆにおいて、導電性金属被膜要素４００の上面４００Ａを露出させるために、上述の穴２３０が導電性金属被膜要素４００上の外側誘電層１０８に形成されている。図５Ｆの実施例において、穴２３０の側壁２３０Ａは、対応する導電性金属被膜要素４００の外周内におさめられる（図５Ｅを参照）。さらに、穴２３０の側壁２３０Ａは、穴２３０に対応する外側誘電層１０８の上面１０８Ａ及び下面１０８Ｂにおける開口部の寸法がほぼ同じになるように、ほぼ垂直になる。他の実施例において、穴２３０の側壁２３０Ａはほぼ垂直になっていなくてもよいことを注記する。
【０１１６】
図５Ｇは、上述の導電性はんだ可能要素２４０が穴２３０に形成された、図５Ｆの基板１０２の部分の断面図である。図５Ｇの実施例において、はんだ可能導体要素２４０は、対応する穴２３０を充たし、はんだ可能導体要素２４０の下面２４０Ｂは、対応する導電性金属被膜要素４００の上面４００Ａに直に接触し、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａの上に伸びる。他の実施例において、はんだ可能導体要素２４０の上面２４０Ａは、外側誘電層１０８の上面１０８Ａと同じ高さであっても、それより低くてもよいことを注記する。
【０１１７】
各々のはんだ可能導体要素２４０は、対応する１つの穴２３０内に形成され、対応する１つの穴２３０内におさめられる。図５Ｆの実施例において、穴２３０の側壁２３０Ａは、対応する導電性金属被膜要素４００の外周内におさめられる（図５Ｅを参照）。よって、図５Ｇの実施例において、各々のはんだ可能導体要素２４０は、対応する１つの導電性金属被膜要素４００の外周内におさめられる。
【０１１８】
図５Ｇに示される構造体は、図１のコンプライアント・バンプ１０４の第４の実施例である。上述したように、物体が、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａと基板１０２との間に力を加えると、加えられた力は、対応するコンプライアント体２２０に実質的に伝達される（図５Ｄを参照）。加えられた力に応答して、コンプライアント体２２０が変形し、対応する入出力パッド２００に対して応力緩和を提供する。加えられた力の大きさが特定のレベル（すなわち閾値レベル）を下回るときは、コンプライアント体２２０は、加えられた力により実質的に弾性的に変形する。加えられた力に対向するコンプライアント体２２０内で力が生成され、１つ又は複数のはんだ可能導体要素２４０と、１つ又は複数のはんだ可能導体要素２４０の上面２４０Ａに力を加える物体との間の物理的接触を維持する。加えられた力が除去されると、コンプライアント体２２０は、ほぼ元のサイズ及び形状に回復する。
【０１１９】
図６Ａから図６Ｄを用いて、図１の半導体デバイス１００を第１の装置に結合して第２の装置を形成する方法の一実施例を説明する。図６Ａは、装置６００が、基板６０２と、基板６０２の表面６０２Ａに配列された複数のボンディング・パッド６０４とを含む、装置６００の部分の断面図である。例えば、基板６０２の表面６０２Ａに形成された金属（例えばアルミニウム又は銅）の層をパターン化することによってボンディング・パッド６０４を形成することができる。各々のボンディング・パッド６０４は２つの主要面、すなわち上面６０４Ａ、及び基板６０２の上面６０２Ａに接触する対向下面６０４Ｂを有する。
【０１２０】
再び図１を参照すると、基板６０２の表面６０２Ａにおけるボンディング・パッドの配列は、半導体デバイス１００の基板１０２の上面１０２Ａにおける入出力パッド２００の配列に対応する（すなわちその鏡像である）。
【０１２１】
図６Ａの装置６００は、例えば、プリント回路基板又はグリッド・アレイ・パッケージ基板の如き相互接続装置でありうる。このような状況では、例えば、プラスチック材料（例えばガラス繊維エポキシ積層板、ポリエーテルスルホン又はポリアミド）、又はセラミック材料（例えば酸化アルミニウム、アルミナ、Ａｌ２Ｏ３、又は窒化アルミニウム、ＡｌＮ）から基板６０２を実質的に形成することができる。装置６００は、マルチチップ・モジュールの一部、又はガラス液晶ディスプレイであってもよい。
【０１２２】
図６Ｂは、はんだ被膜層６１０が、装置６００のボンディング・パッド６０４の上面６０４Ａに形成された、図６Ａの装置６００の部分の断面図である。各々のはんだ被膜層６１０は、上面６１０Ａ、及び対応する１つのボンディング・パッド６０４の上面６０４Ａに接触する対向下面６１０Ｂを有する。例えば、はんだペーストをボンディング・パッド６０４の上面６０４Ａにステンシルプリントすることによって、はんだ被膜層６１０をボンディング・パッド６０４の上面６０４Ａに形成することができる。あるいは、はんだ合金の構成金属のいくつかの異なる層をボンディング・パッド６０４の上面６０４Ａに積層することによって、はんだ被膜層６１０をボンディング・パッド６０４の上面６０４Ａに形成することができる。金属層の積層の後に、基板６０２及びボンディング・パッド６０４を加熱して、金属層を溶融することができる。溶融金属を混合してはんだ合金を形成し、はんだ合金の表面張力により、溶融はんだ合金にはんだ被膜層６１０を形成させることができる。
【０１２３】
図６Ｃは、半導体デバイス１００の部分を逆転させ、装置６００の部分に配置した、図１の半導体デバイス１００と図６Ｂの装置６００との部分の一実施例の部分の断面図である。半導体デバイス１００と装置６００との部分を図６Ｃに示すように互いに相対的に配置することにより、装置６００の対応するボンディング・パッド６０４を覆うはんだ被膜層６１０の真上に半導体デバイス１００のコンプライアント・バンプ１０４のはんだ可能導体要素２４０を配置する。一般的に、半導体デバイス１００のコンプライアント・バンプ１０４のはんだ可能導体要素２４０の上面２４０Ａが、装置６００の対応するボンディング・パッド６０４を覆うはんだ被膜層６１０の上面６１０Ａに近接して配置されるように、半導体デバイス１００と装置６００を互いに相対的に配置する。
【０１２４】
図６Ｃに示されるように、半導体デバイス１００と装置６００は、上述のように互いに相対的に配置されると、半導体デバイス１００のコンプライアント・バンプ１０４のはんだ可能導体要素２４０の上面２４０Ａが、装置６００の対応するボンディング・パッド６０４を覆うはんだ被膜層６１０の上面６１０Ａに接触するように統合される。半導体デバイス１００の基板１０２及び／又は装置６００の基板６０２に十分な熱エネルギーを加えて、はんだ被膜層６１０のはんだを溶融（再流動）させる。はんだ被膜層６１０のはんだが冷却されると、はんだは、半導体デバイス１００のコンプライアント・バンプ１０４のはんだ可能導体要素２４０を装置６００の対応するボンディング・パッド６０４に機械的かつ電気的に結合する。
【０１２５】
図６Ｄは、半導体デバイス１００と装置６００との部分を接合して装置６２０を形成した、図６Ｃの結合処理に続く図６Ｂの半導体デバイス１００と装置６００との部分の断面図である。装置６２０では、半導体デバイス１００の入出力パッド２００が、コンプライアント・バンプ１０４及びはんだ被膜層６１０接続部を介して、装置６００の対応するボンディング・パッド６０４に電気的に結合され、コンプライアント・バンプ１０４は、コンプライアント体２２０とはんだ可能導体要素２４０とを含む。
【０１２６】
コンプライアント体２２０が半導体デバイス１００のコンプライアント・バンプ１０４に存在することにより、半導体デバイス１００の基板１０２と装置６００の基板６０２の熱膨張係数（ＣＴＥ）の差によってはんだ被膜層６１０接続部に生じる機械的応力が低減される。上述したように、当該機械的応力は、はんだ再流動処理（例えば、図６Ｃに示し、上述したはんだ再流動処理）を通じて、また半導体デバイス１００を装置６００の基板６０２に取りつけた後の半導体デバイス１００のオン・オフ操作に起因する熱サイクルを通じて生じる。はんだ被膜層６１０接続部における応力が低減された結果として、はんだ被膜層６１０接続部が、標準的なはんだ被膜層接続部ほど急速に摩耗・破損しなくなる。このような状況では、はんだ被膜層６１０接続部の信頼性が、標準的なはんだ被膜層接続部に比べて高められるものと期待される。
【０１２７】
本発明は、本明細書に記載の教示の恩恵を受ける当業者に理解される個別かつ同等の様式で改造、実行することができるため、ここに開示した具体的な実施例は例示にすぎない。また、請求項に記載されている以外は、本明細書に示されている構成又は設計の詳細に限定することを意図するものではない。したがって、ここに開示した具体的な実施例を変更又は改造することができ、当該変形形態も本発明の範囲及び趣旨に含まれるものと見なされることは明らかである。よって、本明細書で要求する保護対象は、添付の請求項に示されている。
【図面の簡単な説明】
【０１２８】
【図１】半導体基板と、コンプライアント誘電層と、外側誘電層と、コンプライアント誘電層及び外側誘電層における開口部（すなわち穴）を通る複数の導電性コンプライアント相互接続バンプ（すなわちコンプライアント・バンプ）とを含む半導体デバイスの一実施例の部分の斜視図である。
【図２Ａ】複数の入出力（Ｉ／Ｏ）パッドが基板の上面に形成された、図１の基板の部分の断面図である。
【図２Ｂ】図１のコンプライアント誘電層が基板の上面に形成され、コンプライアント誘電層が、貫通する複数の穴を有し、各々の穴が、それぞれ異なる入出力パッドの上面を露出させる、図２Ａの基板の部分の断面図である。
【図２Ｃ】導電性コンプライアント体がコンプライアント誘電層の穴に形成された、図２Ｂの基板の部分の断面図である。
【図２Ｄ】図１の誘電層がコンプライアント誘電層の上面に形成され、外側誘電層が、貫通する複数の穴を有し、各々の穴が、それぞれ異なるコンプライアント体の上面を露出させる、図２Ｃの基板１０２の部分の断面図である。
【図２Ｅ】導電性はんだ可能導体要素が外側誘電層の穴に形成された、図２Ｄの基板の部分の断面図である。
【図３Ａ】図２Ａの複数の入出力パッドが基板の上面に形成された、図１の基板の部分の断面図である。
【図３Ｂ】導電性金属被膜要素が、入出力パッドの上面及び側面に形成された、図３Ａの基板の部分の断面図である。
【図３Ｃ】図１のコンプライアント誘電層が、導電性金属皮膜要素、及び導電性金属皮膜要素を囲む半導体基板の上面の部分に形成され、コンプライアント誘電層が、貫通する複数の穴を有し、各々の穴が、それぞれ異なる導電性金属皮膜要素の上面を露出させる、図３Ｂの基板の部分の断面図である。
【図３Ｄ】図２Ｃの導電性コンプライアント体がコンプライアント誘電層の穴に形成された、図３Ｃの基板の部分の断面図である。
【図３Ｅ】図１の外側誘電層がコンプライアント誘電層の上面に形成され、外側誘電層が、貫通する複数の穴を有し、各々の穴が、それぞれ異なるコンプライアント体の上面を露出させる、図３Ｄの基板の部分の断面図である。
【図３Ｆ】図２Ｅの導電性はんだ可能導体要素が外側誘電層の穴に形成された、図３Ｅの基板の部分の断面図である。
【図４Ａ】図２Ａの複数の入出力パッドが基板の上面に形成された、図１の基板の部分の断面図である。
【図４Ｂ】図２Ｂのコンプライアント誘電層が基板の上面に形成され、コンプライアント誘電層が、貫通する複数の穴を有し、各々の穴が、それぞれ異なる入出力パッドの上面を露出させる、図４Ａの基板の部分の断面図である。
【図４Ｃ】図２Ｃのコンプライアント体がコンプライアント誘電層の穴に形成された、図４Ｂの基板の部分の断面図である。
【図４Ｄ】導電性金属被膜要素がコンプライアント体の上面に形成された、図４Ｃの基板の部分の断面図である。
【図４Ｅ】図１の外側誘電層がコンプライアント誘電層の上面に形成され、外側誘電層が、貫通する複数の穴を有し、各々の穴が、それぞれ異なる導電性金属皮膜要素の上面を露出させる、図４Ｄの基板の部分の断面図である。
【図４Ｆ】図２Ｅのはんだ可能導体要素が外側誘電層の穴に形成された、図４Ｅの基板の部分の断面図である。
【図５Ａ】図２Ａの複数の入出力パッドが基板の上面に形成された、図１の基板の部分の断面図である。
【図５Ｂ】図３Ｂの導電性金属被膜要素が入出力パッドの上面及び側面に形成された、図５Ａの基板の部分の断面図である。
【図５Ｃ】図２Ｂのコンプライアント誘電層が基板の上面に形成され、コンプライアント誘電層が、貫通する複数の穴を有し、各々の穴が、図３Ｂのそれぞれ異なる導電性金属被膜要素の上面を露出させる、図５Ｂの基板の部分の断面図である。
【図５Ｄ】図２Ｃのコンプライアント体がコンプライアント誘電層の穴に形成された、図５Ｃの基板の部分の断面図である。
【図５Ｅ】図４Ｄの導電性金属被膜要素がコンプライアント体の上面に形成された、図５Ｄの基板の部分の断面図である。
【図５Ｆ】図１の外側誘電層がコンプライアント誘電層の上面に形成され、外側誘電層が、貫通する複数の穴を有し、各々の穴が、図４Ｄのそれぞれ異なる導電性金属被膜要素の上面を露出させる、図５Ｅの基板の部分の断面図である。
【図５Ｇ】図２Ｅのはんだ可能導体要素が外側誘電層の穴に形成された、図５Ｆの基板の部分の断面図である。
【図６Ａ】基板と、基板の表面に配列された複数のボンディング・パッドとを含む第１の装置の部分の断面図である。
【図６Ｂ】はんだ被膜層がボンディング・パッドの上面に形成された、図６Ａの第１の装置の部分の断面図である。
【図６Ｃ】半導体デバイスの部分が反転され、第１の装置の部分に配置され、半導体デバイスを第１の装置に結合する結合動作が行われる、図１の半導体デバイス、及び図６Ｂの第１の装置の一実施例の部分の断面図である。
【図６Ｄ】半導体デバイス及び第１の装置の部分を接合して第２の装置を形成した、図６Ｃの結合動作に続く半導体デバイス、及び図６Ｂの第１の装置の部分の断面図である。
Claims (54)
- 半導体基板の表面に配列された複数の入出力（Ｉ／Ｏ）パッドと、
貫通する複数の開口部を有する外側誘電層と、
外側誘電層と半導体基板の表面との間に配置され、貫通する複数の開口部を有するコンプライアント誘電層と、
各々のコンプライアント・バンプがそれぞれ異なる入出力パッドの上に形成されて、それに対応し、各々のコンプライアント・バンプが、コンプライアント誘電層及び外側誘電層におけるそれぞれ異なる開口部を通り、各々のコンプライアント・バンプは、
はんだ濡れ性を有する導電性はんだ可能導体要素と、
はんだ可能導体要素と対応する１つの入出力パッドとの間に配置され、はんだ可能導体要素を対応する１つの入出力パッドに結合する導電性コンプライアント体とを備える複数の導電性コンプライアント・バンプとを備えた半導体デバイス。 - 半導体デバイスがチップ・スケール・パッケージ（ＣＳＰ）である、請求項１に記載の半導体デバイス。
- 各々のコンプライアント・バンプのはんだ可能導体要素が、鉛、錫、カドミウム、インジウム、ビスマス、ガリウム、銅、銀、白金、パラジウム、ニッケル及び金より成る群から選択される少なくとも１つの金属を含む、請求項１に記載の半導体デバイス。
- 各々のコンプライアント・バンプのはんだ可能導体要素が、鉛、錫、カドミウム、インジウム、ビスマス及びガリウムより成る群から選択される少なくとも２つの金属を含む合金を含む、請求項１に記載の半導体デバイス。
- 各々のコンプライアント・バンプのコンプライアント体が、はんだ可能導体要素と導電体の間に柔軟な導電路を形成する、請求項１に記載の半導体デバイス。
- コンプライアント・バンプが、はんだ可能導体要素と導電体の間に加わる力を受けると、各々のコンプライアント・バンプの形状が本来の形状から変更した形状に変化し、該力が除去されると、各々のコンプライアント・バンプの形状がほぼ本来の形状に戻る、請求項１に記載の半導体デバイス。
- 各々のコンプライアント・バンプのコンプライアント体はポリマー系物質を含む、請求項１に記載の半導体デバイス。
- ポリマー系物質は、エポキシ、シリコーン、ポリアミド、アクリレートポリマー又はアクリレートコポリマーを含む、請求項７に記載の半導体デバイス。
- 各々のコンプライアント・バンプのコンプライアント体が、銀、金及びパラジウムより成る群から選択される少なくとも１つの充填材物質をさらに含み、少なくとも１つの充填材物質は、コンプライアント体の導電性を高めるのに使用される、請求項７に記載の半導体デバイス。
- 各々のコンプライアント・バンプのコンプライアント体が、約０．００１Ω・ｃｍ以下の体積抵抗率を有する、請求項１に記載の半導体デバイス。
- 各々のコンプライアント・バンプのコンプライアント体が、約０．０００１Ω・ｃｍ以下の体積抵抗率を有する、請求項１に記載の半導体デバイス。
- 各々のコンプライアント・バンプのコンプライアント体が、約８，０００Ｍｐａ以下のヤング率を有する、請求項１に記載の半導体デバイス。
- 各々のコンプライアント・バンプのコンプライアント体が、約１，０００Ｍｐａ以下のヤング率を有する、請求項１に記載の半導体デバイス。
- 各々の入出力パッドは、半導体デバイスへ、又は半導体デバイスから電力又は電気信号を伝達するのに使用され、コンプライアント・バンプは半導体デバイスの電気端末を形成する、請求項１に記載の半導体デバイス。
- 所定の１つのコンプライアント・バンプのコンプライアント体が、対応する１つの入出力パッド、及び所定の１つのコンプライアント・バンプのはんだ可能導体要素と直に接触する、請求項１に記載の半導体デバイス。
- コンプライアント誘電層及び外側誘電層における開口部が、半導体基板の表面の入出力パッドの部分に対応する、請求項１に記載の半導体デバイス。
- コンプライアント誘電層が、外側誘電層、及び半導体基板の表面に対する応力緩和を提供する、請求項１に記載の半導体デバイス。
- コンプライアント誘電層に対向する外側誘電層の表面に力が加えられると、該力は実質的にコンプライアント誘電層に伝達され、該力に応答して、コンプライアント誘電層が変形し、外側誘電層が、半導体基板の表面に対して移動することが可能になる、請求項１に記載の半導体デバイス。
- コンプライアント誘電層はポリマー系物質を含む、請求項１に記載の半導体デバイス。
- ポリマー系物質は、エポキシ、シリコーン、ポリアミド、アクリレートポリマー又はアクリレートコポリマーを含む、請求項１９に記載の半導体デバイス。
- コンプライアント誘電層が、約１．０×１０１０Ω・ｃｍ以上の体積抵抗率を有する、請求項１に記載の半導体デバイス。
- コンプライアント誘電層が、約１．０×１０１５Ω・ｃｍ以上の体積抵抗率を有する、請求項１に記載の半導体デバイス。
- コンプライアント誘電層が、約１，０００Ｍｐａ以下のヤング率を有する、請求項１に記載の半導体デバイス。
- コンプライアント誘電層が、約１，０００Ｍｐａ以下のヤング率を有する、請求項１に記載の半導体デバイス。
- 外側誘電層が、コンプライアント誘電層、及び半導体基板の表面に対する機械的保護を提供する、請求項１に記載の半導体デバイス。
- コンプライアント誘電層に対向する外側誘電層の表面に力が加えられると、外側誘電層はコンプライアント誘電層より小さく変形し、コンプライアント誘電層の比較的広い領域に力を分配する働きをする、請求項１に記載の半導体デバイス。
- 外側誘電層はポリマー系物質を含む、請求項１に記載の半導体デバイス。
- ポリマー系物質は、エポキシ、シリコーン、ポリアミド、アクリレートポリマー又はアクリレートコポリマーを含む、請求項２７に記載の半導体デバイス。
- 外側誘電層は無機誘電体を含む、請求項１に記載の半導体デバイス。
- 無機誘電体が、二酸化珪素（ＳｉＯ２）及び窒化珪素（Ｓｉ３Ｎ４）より成る群から選択される、請求項２９に記載の半導体デバイス。
- 外側誘電層が、約１．０×１０１０Ω・ｃｍ以上の体積抵抗率を有する、請求項１に記載の半導体デバイス。
- 外側誘電層が、約１．０×１０１５Ω・ｃｍ以上の体積抵抗率を有する、請求項１に記載の半導体デバイス。
- 外側誘電層が、コンプライアント誘電層のヤング率より大きいヤング率を有する、請求項１に記載の半導体デバイス。
- 外側誘電層が、コンプライアント誘電層のヤング率の少なくとも二倍のヤング率を有する、請求項１に記載の半導体デバイス。
- 半導体基板の表面にコンプライアント誘電層を形成し、半導体基板の表面に複数の入出力（Ｉ／Ｏ）パッドが配列され、コンプライアント誘電層が、貫通する複数の開口部を有し、各々の開口部が、それぞれ異なる入出力パッドを露出させること、
導電性コンプライアント体を、各々のコンプライアント体が、対応する開口部によって露出された入出力パッドに電気的に結合されるように、コンプライアント誘電層の各々の開口部に形成すること、
コンプライアント誘電層に外側誘電層を形成し、外側誘電層が、貫通する複数の開口部を有し、各々の開口部が、それぞれ異なるコンプライアント体を露出させること、及び
導電性はんだ可能導体要素を、各々のはんだ可能導体要素が、対応する開口部によって露出されたコンプライアント体に電気的に結合されるように、外側誘電層の各々の開口部に形成し、各々のはんだ可能導体要素がはんだ濡れ性を有することを含む半導体デバイス形成方法。 - 導電性コンプライアント体をコンプライアント誘電層の各々の開口部に形成することが、
導電性コンプライアント体を、各々のコンプライアント体の下面が、対応する開口部によって露出された入出力パッドの上面に直に接触することにより、対応する開口部によって露出された入出力パッドに電気的に結合されるように、コンプライアント誘電層の各々の開口部に形成することを含む、請求項３５に記載の方法。 - 導電性はんだ可能導体要素を外側誘電層の各々の開口部に形成することが、
導電性はんだ可能導体要素を、各々のはんだ可能導体要素が、対応する開口部によって露出されたコンプライアント体の上面に直に接触することにより、対応する開口部によって露出されたコンプライアント体に電気的に結合されるように、外側誘電層の各々の開口部に形成し、各々のはんだ可能導体要素が、鉛、錫、カドミウム、インジウム、ビスマス、ガリウム、銅、銀、白金、パラジウム、ニッケル及び金より成る群から選択される少なくとも１つの金属を含むことを含む、請求項３５に記載の方法。 - 半導体基板の表面に配列された複数の入出力（Ｉ／Ｏ）パッドの各々に導電性金属皮膜要素を形成し、導電性金属被膜要素の外周が、対応する入出力パッドの外周を越えて伸び、導電性金属被膜要素が、接着層、バリヤ層、又は接着層及びバリヤ層として機能すること、
半導体基板の表面にコンプライアント誘電体を形成し、コンプライアント誘電層が、貫通する複数の開口部を有し、各々の開口部が、それぞれ異なる導電性金属被膜要素を露出させること、
導電性コンプライアント体を、各々のコンプライアント体が、対応する開口部によって露出された導電性金属被膜要素に電気的に結合されるように、コンプライアント誘電層の各々の開口部に形成すること、
コンプライアント誘電層に外側誘電層を形成し、外側誘電層が、貫通する複数の開口部を有し、各々の開口部が、それぞれ異なるコンプライアント体を露出させること、及び
導電性はんだ可能導体要素を、各々のはんだ可能導体要素が、対応する開口部によって露出されたコンプライアント体に電気的に結合されるように、外側誘電層の各々の開口部に形成し、各々のはんだ可能導体要素がはんだ濡れ性を有することを含む半導体デバイス形成方法。 - 複数の入出力（Ｉ／Ｏ）パッドの各々に導電性金属皮膜要素を形成することは、
半導体基板の表面に配列された複数の入出力（Ｉ／Ｏ）パッドの各々に導電性金属皮膜要素を形成し、導電性金属被膜要素の外周が、対応する入出力パッドの外周を越えて伸び、導電性金属被膜要素が、接着層、バリヤ層、又は接着層及びバリヤ層として機能し、各々の導電性金属被膜要素が、クロム、銅、金、銀、チタン及びタングステンより成る群から選択される少なくとも１つの金属の層を含むことを含む、請求項３８に記載の方法。 - 外側誘電層の各々の開口部に導電性はんだ可能導体要素を形成することは、
導電性はんだ可能導体要素を、各々のはんだ可能導体要素が、対応する開口部によって露出されたコンプライアント体に電気的に接続されるように、外側誘電層の各々の開口部に形成し、各々のはんだ可能導体要素がはんだ濡れ性を有し、各々のはんだ可能導体要素が、鉛、錫、カドミウム、インジウム、ビスマス、ガリウム、銅、銀、白金、パラジウム、ニッケル及び金より成る群から選択される少なくとも１つの金属を含むことを含む、請求項３８に記載の方法。 - 半導体基板の表面にコンプライアント誘電層を形成し、コンプライアント誘電層が、貫通する複数の開口部を有し、各々の開口部が、半導体基板の表面に配列された複数の入出力（Ｉ／Ｏ）パッドのそれぞれ異なる１つの入出力パッドを露出させること、
導電性コンプライアント体を、各々のコンプライアント体が、対応する開口部によって露出された第１の導電性金属皮膜要素に電気的に結合されるように、コンプライアント誘電層の各々の開口部に形成すること、
各々のコンプライアント体に導電性金属被膜要素を形成し、導電性金属被膜要素が、コンプライアント体を実質的に覆い、接着層、バリヤ層、又は接着層及びバリヤ層として機能すること、
コンプライアント誘電層に外側誘電層を形成し、外側誘電層が、貫通する複数の開口部を有し、各々の開口部が、それぞれ異なる導電性金属被膜要素を露出させること、及び
導電性はんだ可能導体要素を、各々のはんだ可能導体要素が、対応する開口部によって露出された導電性金属皮膜要素に電気的に結合されるように、外側誘電層の各々の開口部に形成し、各々のはんだ可能導体要素がはんだ濡れ性を有することを含む半導体デバイス形成方法。 - 各々のコンプライアント体に導電性金属被膜要素を形成することは、
各々のコンプライアント体に導電性金属被膜要素を形成し、導電性金属被膜要素がコンプライアント体を実質的に覆い、接着層、バリヤ層、又は接着層及びバリヤ層として機能し、各々の導電性金属被膜要素が、クロム、銅、金、銀、チタン及びタングステンより成る群から選択される少なくとも１つの金属の層を含むことを含む、請求項４１に記載の方法。 - 外側誘電層の各々の開口部に導電性はんだ可能導体要素を形成することは、
導電性はんだ可能導体要素を、各々のはんだ可能導体要素が、対応する開口部によって露出された導電性金属皮膜要素に電気的に結合されるように、外側誘電層の各々の開口部に形成し、各々のはんだ可能導体要素がはんだ濡れ性を有し、各々のはんだ可能導体要素が、鉛、錫、カドミウム、インジウム、ビスマス、ガリウム、銅、銀、白金、パラジウム、ニッケル及び金より成る群から選択される少なくとも１つの金属を含むことを含む、請求項４１に記載の方法。 - 半導体基板の表面に配列された複数の入出力（Ｉ／Ｏ）パッドの各々に第１の導電性金属皮膜要素を形成し、導電性金属被膜要素の外周が、対応する入出力パッドの外周を越えて伸び、導電性金属被膜要素が、接着層、バリヤ層、又は接着層及びバリヤ層として機能すること、
半導体基板の表面にコンプライアント誘電体を形成し、コンプライアント誘電層が、貫通する複数の開口部を有し、各々の開口部が、それぞれ異なる第１の導電性金属被膜要素を露出させること、
導電性コンプライアント体を、各々のコンプライアント体が、対応する開口部によって露出された第１の導電性金属被膜要素に電気的に結合されるように、コンプライアント誘電層の各々の開口部に形成すること、
各々のコンプライアント体に第２の導電性金属被膜要素を形成し、第２の導電性金属被膜要素が、コンプライアント体を実質的に覆い、接着層、バリヤ層、又は接着層及びバリヤ層として機能すること、
コンプライアント誘電層に外側誘電層を形成し、外側誘電層が、貫通する複数の開口部を有し、各々の開口部が、それぞれ異なる第２の導電性金属被膜要素を露出させること、及び
導電性はんだ可能導体要素を、各々のはんだ可能導体要素が、対応する開口部によって露出された第２の導電性金属被膜要素に電気的に結合されるように、外側誘電層の各々の開口部に形成し、各々のはんだ可能導体要素がはんだ濡れ性を有することを含む半導体デバイス形成方法。 - 複数の入出力（Ｉ／Ｏ）パッドの各々に第１の導電性金属皮膜要素を形成することが、
半導体基板の表面に配列された複数の入出力（Ｉ／Ｏ）パッドの各々に第１の導電性金属皮膜要素を形成し、導電性金属被膜要素の外周が、対応する入出力パッドの外周を越えて伸び、第１の導電性金属被膜要素が、接着層、バリヤ層、又は接着層及びバリヤ層として機能し、各々の第１の導電性金属被膜要素が、クロム、銅、金、銀、チタン及びタングステンより成る群から選択される少なくとも１つの金属の層を含むことを含む、請求項４４に記載の方法。 - 各々のコンプライアント体に第２の導電性金属被膜要素を形成することが、
各々のコンプライアント体に第２の導電体金属被膜要素を形成し、第２の導電性金属被膜要素が、接着層、バリヤ層、又は接着層及びバリヤ層として機能し、各々の第２の導電性金属被膜要素が、クロム、銅、金、銀、チタン及びタングステンより成る群から選択される少なくとも１つの金属の層を含むことを含む、請求項４４に記載の方法。 - 外側誘電層の各々の開口部に導電性はんだ可能導体要素を形成することが、
導電性はんだ可能導体要素を、各々のはんだ可能導体要素が、対応する開口部によって露出された第２の導電性金属被膜要素に電気的に接続されるように、外側誘電層の各々の開口部に形成し、各々のはんだ可能導体要素がはんだ濡れ性を有し、各々のはんだ可能導体要素が、鉛、錫、カドミウム、インジウム、ビスマス、ガリウム、銅、銀、白金、パラジウム、ニッケル及び金より成る群から選択される少なくとも１つの金属を含むことを含む、請求項４４に記載の方法。 - 基板と、基板の表面に配列された複数のボンディング・パッドとを備えたコンポーネントであって、ボンディング・パッドが第１のパターンに従って配列されるコンポーネントと、
半導体基板と、半導体基板の表面に配列された複数の入出力（Ｉ／Ｏ）パッドであって、入出力パッドは第２のパターンに従って配列され、第２のパターンは第１のパターンと実質的に同じである複数の入出力パッドと、
貫通する複数の開口部を有する外側誘電層と、
外側誘電層と半導体基板の表面との間に配置され、貫通する複数の開口部を有するコンプライアント誘電層と、
各々のコンプライアント・バンプが、それぞれ異なる入力パッド上に形成されてそれに対応し、各々のコンプライアント・バンプが、コンプライアント誘電層及び外側誘電層におけるそれぞれ異なる開口部を通り、各々のコンプライアント・バンプは、
はんだ濡れ性を有する導電性はんだ可能導体要素と、
はんだ可能導体要素と対応する１つの入出力パッドとの間に配置された導電性コンプライアント体であって、コンプライアント体が、はんだ可能導体要素を対応する１つの入出力パッドに電気的に結合する導電性コンプライアント体とを備えた複数の導電性コンプライアント・バンプとを備えた半導体デバイスとを備え、
該コンポーネントのボンディング・パッドが、半導体デバイスの入出力パッドに近接し、電気的に結合される装置。 - 半導体デバイスがチップ・スケール・パッケージ（ＣＳＰ）である、請求項４８に記載の装置。
- 該コンポーネントの基板がプラスチック物質を含む、請求項４８に記載の装置。
- 該コンポーネントの基板がセラミック物質を含む、請求項４８に記載の装置。
- 第２のパターンは第１のパターンの鏡像である、請求項４８に記載の装置。
- 基板と、基板の表面に配列された複数のボンディング・パッドであって、第１のパターンに従って配列される複数のボンディング・パッドとを備えたコンポーネントを設けること、
半導体基板と、半導体基板の表面に配列された複数の入出力（Ｉ／Ｏ）パッドであって、入出力パッドは第２のパターンに従って配列され、第２のパターンは第１のパターンと実質的に同じである複数の入出力パッドと、
貫通する複数の開口部を有する外側誘電層と、
外側誘電層と半導体基板の表面との間に配置され、貫通する複数の開口部を有するコンプライアント誘電層と、
各々のコンプライアント・バンプが、それぞれ異なる入力パッド上に形成されてそれに対応し、各々のコンプライアント・バンプが、コンプライアント誘電層及び外側誘電層におけるそれぞれ異なる開口部を通り、各々のコンプライアント・バンプは、
はんだ濡れ性を有する導電性はんだ可能導体要素と、
はんだ可能導体要素と対応する１つの入出力パッドとの間に配置された導電性コンプライアント体であって、コンプライアント体が、はんだ可能導体要素を対応する１つの入出力パッドに電気的に結合する導電性コンプライアント体とを備えた複数の導電性コンプライアント・バンプとを備えた半導体デバイスを設けること、
該コンポーネントの各々のボンディング・パッドにはんだ被膜層を形成すること、
該コンポーネントのボンディング・パッド上に形成されたはんだ被膜層に半導体デバイスの入出力パッドを接触させること、及び
はんだ被膜層が溶融するまで、該コンポーネントの基板又は半導体デバイスの半導体基板を加熱することを含む装置形成方法。 - 半導体デバイスを設けることが、
半導体基板と、半導体基板の表面に配列された複数の入出力（Ｉ／Ｏ）パッドであって、入出力パッドは第２のパターンに従って配列され、第２のパターンは第１のパターンの鏡像である複数の入出力パッドとを備えた半導体デバイスを設けることを含む、請求項５３に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/952,337 US20030047339A1 (en) | 2001-09-12 | 2001-09-12 | Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same |
| US09/952,337 | 2001-09-12 | ||
| PCT/US2002/025427 WO2003023855A2 (en) | 2001-09-12 | 2002-08-12 | Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005503020A true JP2005503020A (ja) | 2005-01-27 |
| JP4771658B2 JP4771658B2 (ja) | 2011-09-14 |
Family
ID=25492801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003527797A Expired - Fee Related JP4771658B2 (ja) | 2001-09-12 | 2002-08-12 | コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US20030047339A1 (ja) |
| EP (1) | EP1428256B1 (ja) |
| JP (1) | JP4771658B2 (ja) |
| KR (1) | KR100888712B1 (ja) |
| AT (1) | ATE321362T1 (ja) |
| AU (1) | AU2002326597A1 (ja) |
| CA (1) | CA2459386A1 (ja) |
| DE (1) | DE60210109T2 (ja) |
| TW (1) | TW569413B (ja) |
| WO (1) | WO2003023855A2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5128712B1 (ja) * | 2012-04-13 | 2013-01-23 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| JP2015167254A (ja) * | 2015-05-21 | 2015-09-24 | 株式会社テラプローブ | 半導体装置、その実装構造及びその製造方法 |
| US9293402B2 (en) | 2012-04-13 | 2016-03-22 | Lapis Semiconductor Co., Ltd. | Device with pillar-shaped components |
| JP2016184620A (ja) * | 2015-03-25 | 2016-10-20 | 大日本印刷株式会社 | 多層配線構造体 |
| JP2016184619A (ja) * | 2015-03-25 | 2016-10-20 | 大日本印刷株式会社 | 多層配線構造体 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150307997A1 (en) * | 2002-10-29 | 2015-10-29 | Microfabrica Inc. | Methods for Fabricating Metal Structures Incorporating Dielectric Sheets |
| US7294929B2 (en) * | 2003-12-30 | 2007-11-13 | Texas Instruments Incorporated | Solder ball pad structure |
| US20090256256A1 (en) * | 2008-04-11 | 2009-10-15 | Infineon Technologies Ag | Electronic Device and Method of Manufacturing Same |
| TWI462676B (zh) * | 2009-02-13 | 2014-11-21 | Senju Metal Industry Co | The solder bumps for the circuit substrate are formed using the transfer sheet |
| KR101897653B1 (ko) * | 2017-03-06 | 2018-09-12 | 엘비세미콘 주식회사 | 컴플라이언트 범프의 제조방법 |
| US10748850B2 (en) * | 2018-03-15 | 2020-08-18 | Semiconductor Components Industries, Llc | Thinned semiconductor package and related methods |
| US11749616B2 (en) | 2017-10-05 | 2023-09-05 | Texas Instruments Incorporated | Industrial chip scale package for microelectronic device |
| US10923365B2 (en) * | 2018-10-28 | 2021-02-16 | Richwave Technology Corp. | Connection structure and method for forming the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5074947A (en) * | 1989-12-18 | 1991-12-24 | Epoxy Technology, Inc. | Flip chip technology using electrically conductive polymers and dielectrics |
| US6114187A (en) * | 1997-01-11 | 2000-09-05 | Microfab Technologies, Inc. | Method for preparing a chip scale package and product produced by the method |
| US5937320A (en) * | 1998-04-08 | 1999-08-10 | International Business Machines Corporation | Barrier layers for electroplated SnPb eutectic solder joints |
| JP2000208664A (ja) * | 1999-01-13 | 2000-07-28 | Matsushita Electric Ind Co Ltd | 半導体パッケ―ジおよびその製造方法、並びに、半導体チップ実装体およびその製造方法 |
| JP2000228417A (ja) * | 1999-02-04 | 2000-08-15 | Sony Corp | 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法 |
| US6271107B1 (en) * | 1999-03-31 | 2001-08-07 | Fujitsu Limited | Semiconductor with polymeric layer |
| US6181569B1 (en) * | 1999-06-07 | 2001-01-30 | Kishore K. Chakravorty | Low cost chip size package and method of fabricating the same |
| JP4526651B2 (ja) * | 1999-08-12 | 2010-08-18 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP3339478B2 (ja) * | 1999-10-07 | 2002-10-28 | 日本電気株式会社 | フリップチップ型半導体装置とその製造方法 |
| JP2001144204A (ja) * | 1999-11-16 | 2001-05-25 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002118199A (ja) * | 2000-10-10 | 2002-04-19 | Mitsubishi Electric Corp | 半導体装置 |
-
2001
- 2001-09-12 US US09/952,337 patent/US20030047339A1/en not_active Abandoned
-
2002
- 2002-08-12 WO PCT/US2002/025427 patent/WO2003023855A2/en active IP Right Grant
- 2002-08-12 KR KR1020047003591A patent/KR100888712B1/ko not_active IP Right Cessation
- 2002-08-12 AU AU2002326597A patent/AU2002326597A1/en not_active Abandoned
- 2002-08-12 AT AT02761321T patent/ATE321362T1/de not_active IP Right Cessation
- 2002-08-12 DE DE60210109T patent/DE60210109T2/de not_active Expired - Lifetime
- 2002-08-12 CA CA002459386A patent/CA2459386A1/en not_active Abandoned
- 2002-08-12 JP JP2003527797A patent/JP4771658B2/ja not_active Expired - Fee Related
- 2002-08-12 EP EP02761321A patent/EP1428256B1/en not_active Expired - Lifetime
- 2002-08-27 TW TW091119394A patent/TW569413B/zh not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5128712B1 (ja) * | 2012-04-13 | 2013-01-23 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| JP2013222753A (ja) * | 2012-04-13 | 2013-10-28 | Lapis Semiconductor Co Ltd | 半導体装置 |
| US9293402B2 (en) | 2012-04-13 | 2016-03-22 | Lapis Semiconductor Co., Ltd. | Device with pillar-shaped components |
| US9721879B2 (en) | 2012-04-13 | 2017-08-01 | Lapis Semiconductor Co., Ltd. | Device with pillar-shaped components |
| US10424537B2 (en) | 2012-04-13 | 2019-09-24 | Lapis Semiconductor Co., Ltd. | Device with pillar-shaped components |
| US10957638B2 (en) | 2012-04-13 | 2021-03-23 | Lapis Semiconductor Co., Ltd. | Device with pillar-shaped components |
| JP2016184620A (ja) * | 2015-03-25 | 2016-10-20 | 大日本印刷株式会社 | 多層配線構造体 |
| JP2016184619A (ja) * | 2015-03-25 | 2016-10-20 | 大日本印刷株式会社 | 多層配線構造体 |
| JP2015167254A (ja) * | 2015-05-21 | 2015-09-24 | 株式会社テラプローブ | 半導体装置、その実装構造及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003023855A2 (en) | 2003-03-20 |
| US20030047339A1 (en) | 2003-03-13 |
| EP1428256A2 (en) | 2004-06-16 |
| ATE321362T1 (de) | 2006-04-15 |
| DE60210109T2 (de) | 2006-11-09 |
| EP1428256B1 (en) | 2006-03-22 |
| WO2003023855A3 (en) | 2003-12-11 |
| AU2002326597A1 (en) | 2003-03-24 |
| TW569413B (en) | 2004-01-01 |
| KR100888712B1 (ko) | 2009-03-17 |
| KR20040047822A (ko) | 2004-06-05 |
| CA2459386A1 (en) | 2003-03-20 |
| JP4771658B2 (ja) | 2011-09-14 |
| DE60210109D1 (de) | 2006-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1428257B1 (en) | Apparatus with compliant electrical terminals, and methods for forming same | |
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| KR100908759B1 (ko) | 범프레스 적층식 상호 연결 층을 갖는 초소형 전자 패키지 | |
| KR100838440B1 (ko) | 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법 | |
| EP0991119A1 (en) | Semiconductor device and method for manufacturing the same | |
| US6420787B1 (en) | Semiconductor device and process of producing same | |
| JP4771658B2 (ja) | コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法 | |
| TW473953B (en) | Semiconductor device and method for manufacturing same | |
| KR100206866B1 (ko) | 반도체 장치 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| WO2000059033A1 (en) | Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| WO2008095405A1 (fr) | Élément microélectronique et procédé de fabrication correspondant | |
| US20040084769A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20060097400A1 (en) | Substrate via pad structure providing reliable connectivity in array package devices | |
| TW550714B (en) | Bonding material, semiconductor device, method of manufacturing semiconductor device, circuit board and electronic device | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| KR20090108744A (ko) | 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법 | |
| TW200901419A (en) | Packaging substrate surface structure and method for fabricating the same | |
| KR19990030098A (ko) | 사전 동작 시험 장치 | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
| JP2008024941A (ja) | 半導体装置 | |
| JPH1187561A (ja) | 半導体装置、半導体チップ搭載用部材、半導体チップ及びそれらの製造法 | |
| JP2000223813A (ja) | 回路部材の接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091218 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100318 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100326 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100419 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100426 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100518 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100618 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110621 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |