DE60207747T2

DE60207747T2 - Kodeverfolgungsschleife mit automatischer Leistungsnormierung

Info

Publication number: DE60207747T2
Application number: DE60207747T
Authority: DE
Inventors: Aykut Bultan; Donald Grieco
Original assignee: InterDigital Technology Corp
Current assignee: InterDigital Technology Corp
Priority date: 2001-10-01
Filing date: 2002-04-15
Publication date: 2006-07-27
Anticipated expiration: 2022-04-16
Also published as: MXPA04003019A; ES2250650T3; EP1433266A4; DK1433266T3; CN1561582B; TWI279094B; WO2003030389A1; TWI381660B; ATE311698T1; TW200620855A; EP2056485A1; TWI306700B; JP2007189720A; CN1561582A; US7529292B2; NO20041632L; ATE423409T1; US20090213911A1; US6633603B2; TW200950368A

Description

HINTERGRUND
Die vorliegende Erfindung betrifft ein Kodeverfolgungssystem für einen Empfänger eines Codemultiplex-Vielfachzugriffs-(CDMA)Kommunikationssystems. Genauer gesagt betrifft die vorliegende Erfindung ein Kodeverfolgungssystem zweiten Grades zum effektiveren Entfernen der Zeitsteuerungs- oder Gleichlaufdifferenz zwischen gesendetem und empfangenem Kode.
Die Synchronisierung stellt bei jeder Art von Telekommunikation eine wichtige Aufgabe dar. Es gibt mehrere Ebenen für die Synchronisierung, beispielsweise auf Träger-, Frequenz-, Kode-, Symbol-, Frame- und Netzebene. Auf allen diesen Ebenen unterscheidet man zwischen zwei Phasen der Synchronisierung, nämlich der Erfassung (Erstsynchronisierung) und der Verfolgung (Feinsynchronisierung).
Bei einem typischen Funkkommunikationssystem werden Downlink-Kommunikationen von einer Basisstation an ein oder mehrere Endgeräte) (EG) sowie Uplink-Kommunikationen von den Endgeräten an die Basisstation gesendet. Ein Empfänger im Endgerät funktioniert so, dass er das Downlink-Empfangssignal mit einer bekannten Kodesequenz korreliert oder entspreizt. Die Sequenz muss genau mit der Empfangssequenz synchronisiert werden, um den maximalen Ausgang vom Korrelator zu erhalten. Der Empfänger sollte sich ohne weiteres auf eine Veränderung in der Umgebung einer sich verändernden Funkleitung einstellen können, ohne den Betrieb einzustellen. Um dies zu schaffen, sammeln aktuelle Empfänger im Hinblick auf eine Maximierung des Störabstands so viel wie möglich von der Sendesignalenergie an. Bei Mehrweg-Fading-Kanälen ist jedoch aufgrund unterschiedlicher Echowege und Streuung die Signalenergie über eine bestimmte Zeitdauer hinweg gestreut. Eine wichtige Aufgabe des Empfängers besteht somit in der Kanalschätzung zu dessen Leistungsverbesserung. Liegen dem Empfänger Informationen zum Kanalprofil vor, dann besteht ein Ansatz zum Sammeln von Signalenergie darin, mehrere Korrelatorzweige verschiedenen Echowegen zuzuordnen und deren Ausgänge konstruktiv zu kombinieren, wobei es sich um eine unter dem Begriff RAKE-Empfänger bekannte Struktur handelt.
Der RAKE-Empfänger hat mehrere „Finger", einen für jeden Echoweg, und in jedem Finger muss über die gesamte Übertragung hinweg die Wegeverzögerung bezüglich einer Referenzverzögerung, beispielsweise einem direkten oder dem am frühesten empfangenen Weg, geschätzt und verfolgt werden. Die Schätzung der Anfangspositionen der Wege in der Zeit wird unter Verwendung eines Mehrwegesuchalgorithmus erhalten. Der Mehrwegesuchalgorithmus führt durch Korrelatoren eine ausgiebige Suche durch, um die Wege mit einer Genauigkeit von einem Chip aufzufinden. Nachdem diese Anfangspositionen gefunden wurden, erzeugen die Verfolgungseinheiten genaue Schätzungen für die Verzögerungen mehrerer Mehrwegekomponenten mittels Früh-Spät-Gleichlauffehler-Detektoren und nutzen diese Schätzungen der verschiedenen Verzögerungen zur Phasenverschiebung der Kodes. Diese Art von Verfolgungseinheit ist als Früh-Spät-Schaltsynchronisierer (engl. early-late gate sychronizer) bekannt. Gewöhnlich wird eine verzögerungsverriegelte oder DLL-Schleife (engl. delay-locked loop) zur Realisierung des Früh-Spät-Schaltsynchronisierer verwendet. 1 zeigt ein Blockdiagramm dieser DLL-Schleife. Die Bandbreite der Kodeverfolgungs- oder CTL-Schleife (engl. code tracking loop) bestimmt die Rauschfilterfähigkeit des Synchronisierers. Je schmaler die Bandbreite, desto robuster ist der Synchronisierer gegenüber Verzerrung aufgrund von Rauschen und umso weniger empfindlich gegenüber geringen Signalveränderungen. Die Bandbreite der Schleife hängt von den Parametern des Schleifenfilters (alpha, beta), der Gesamtschleifenverstärkung (K_T), und dem Eingangssignalstärkepegel (P_in) ab. Der Dämpfungsgrad der Schleife hängt ebenfalls von den selben Parametern ab. Der Dämpfungsgrad der Schleife bestimmt die Schleifenstabilität. Obwohl die Schleifenparameter festgelegt werden können, lässt sich der Eingangssignalpegel nur sehr schwer festlegen.
Bei den meisten digitalen Empfängern kommt in deren physischen Schichten eine Form der automatischen Verstärkungsregelung (engl. automatic gain control, AGC) zum Einsatz. Obwohl die AGC den Eingangssignalpegel begrenzt, ist der dynamische Pegel des Signalpegels noch immer groß. Dies ist dadurch bedingt, dass die AGC eigentlich zur Verhinderung des Eintritts des Analog-Digital-Wandlers (ADC, engl. analog to digital converter) in die Sättigungsphase ausgelegt ist.
Da der Dynamikbereich des Eingangssignalpegels nicht effektiv begrenzt ist, verändern sich Bandbreite und Dämpfungsgrad der Kodeverfolgungsschleife mit der Eingangssignalstärke. Dies führt zu einer Leistungsverschlechterung für die Kodeverfolgungsschleife. Beispiele von verzögerungsverriegelten Schleifen sind in JIN YOUNG KIM: „Pseudonoise code tracking loop for a CDMA system with imperfect power control", INTERNATIONAL JOURNAL OF COMMUNICATION SYSTEMS, Band 14, Nr. 4, 1. Mai 2001 (1.5.2001), Seiten 419–430 und in der GB-A-2 349 555 beschrieben, während in der US-B-5 659 573 ein CDMA-System mit einer frequenzverriegelten Schleifenanordnung beschrieben ist.
Dementsprechend besteht ein Bedarf an einer Kodeverfolgungsschleife, bei der Bandbreite und Dämpfungsgrad der Schleife ungeachtet von Veränderungen am Eingangssignalstärkepegel beibehalten werden.
Weitere Aufgaben und Vorteile der vorliegenden Erfindung ergeben sich aus dem Studium der Beschreibung der bevorzugten Ausführungsform.
ZUSAMMENFASSUNG
Die vorliegende Erfindung ist ein in einem Endgerät (EG) enthaltener Empfänger eines Codemultiplex-Vielfachzugriffs-(CDMA)Kommunikationssystems, das das Endgerät und eine Vielzahl von Basisstationen enthält. Das Endgerät befindet sich in Kommunikation mit einer der Vielzahl von Basisstationen und empfängt über den Empfänger ein Kommunikationssignal von der Basisstation. Das Kommunikationssignal wird von dem Empfänger unter Verwendung einer verzögerungsverriegelten Kodeverfolgungsschleife korreliert, die eine Kanalverzögerung des Kommunikationssignal schätzt und verfolgt. Die Verfolgungsschleife umfasst einen Referenzkodegenerator zum Erzeugen eines Referenzkodesignals und einen Interpolierer zum Erzeugen zeitgesteuerter Signalversionen als Reaktion auf den Empfang dieser Kommunikation. Ein Korrelator für zeitgesteuerte Signale zum Korrelieren von mindestens zwei der zeitgesteuerten Signalversionen mit dem Kodereferenzsignal {ist} ebenfalls in der Verfolgungsschleife enthalten. Das Korrelationsergebnis wird zur Fehlersignalerzeugung verwendet. Eine automatische Leistungsnormalisierungsschleife (APN, engl. automatic power normalization loop), die auf den Interpolierer anspricht, erzeugt ein Leistungsfehlersignal, das für die Fehlersignalnormalisierung mittels einer Normalisierungsschaltung verwendet wird.
KURZE BESCHREIBUNG DER ZEICHNUNG(EN)
Es zeigen
1 ein Blockdiagramm einer verzögerungsverriegelten Verfolgungsschleife aus dem Stand der Technik;
2 ein Blockdiagramm einer verzögerungsverriegelten Kodeverfolgungsschleife mit automatischer Leistungsnormalisierung gemäß vorliegender Erfindung;
3 ein Ablaufdiagramm der verzögerungsverriegelten Kodeverfolgungsschleife gemäß vorliegender Erfindung;
4 ein Blockdiagramm eines beispielhaften Schleifenfilters, der in der verzögerungsverriegelten Verfolgungsschleife der vorliegenden Erfindung enthalten ist.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM(EN)
Es folgt nunmehr eine Beschreibung der bevorzugten Ausführungsform unter Bezugnahme auf die Zeichnungsfiguren, in denen durchwegs gleiche Bezugsziffern jeweils gleiche Elemente bezeichnen.
2 zeigt ein Blockschaltbild der verzögerungsverriegelten Kodeverfolgungsschleife (DCTL) 10 gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung. Dabei umfasst die DCTL einen Interpolierer 11, zwei Integrier- und Rücksetz-Einrichtungen (engl. integrate & dump devices) 12a, 12b, zwei Quadrierer 13a, 13b, eine Normalisierungsvorrichtung 14, einen Schleifenfilter 15, einen Kodegenerator 16, einen Akkumulator 17, einen Begrenzer 18, einen Quantifizierer 19, eine Verstärkungsschaltung 9 und eine automatische Leistungsnormalisierungsschleife (APN) 20. Die verzögerungsverriegelte Kodeverfolgungsschleife 10 empfängt ein Eingangssignal x(t – T), wobei T für den Zeitsteuerungs- oder Gleichlauffehler im Empfangssignal steht. Da der Zeitsteuerungsfehler auf –Tc bis Tc begrenzt ist, wobei Tc die Chipdauer bei Verwendung des Mehrwegesuchalgorithmus ist, besteht die einzige Möglichkeit zur Verschiebung des Eingangssignals in der Verwendung einer mathematischen Interpolation. Dementsprechend empfängt der Interpolierer 11, der mit den Integriereinrichtungen 12a, 12b, dem Kodegenerator 16 und der APN 20 gekoppelt ist, das Eingangssignal x(t – T) und erzeugt drei Ausgangssignale, nämlich Pünktlich, Früh und Spät. Wie es dem Fachmann auf dem Gebiet bekannt ist, sind die Ausgangssignale „Früh" und „Spät" jeweils einen halben Chip früher bzw. einen halben Chip später auftretende Versionen des pünktlichen Ausgangssignals. Sie werden alle durch Interpolation des Eingangssignals x(t – T) erhalten. Nach dem Interpolierer 11 findet ein Downsampling statt, wobei das Downsampling aller drei Ausgangssignale vorzugsweise durch ein Oversampling des Sendesignals erfolgt. Das pünktliche Ausgangssignal ist das Hauptausgangssignal der DCTL 10, das frühere und das spätere Ausgangssignal werden nur innerhalb des Algorithmus der Kodeverfolgungsschleife 10 verwendet.
Das frühe und das späte Signal werden jeweils mit dem Ausgangssignal des Referenzkodegenerators 16, beispielsweise einem Pilotkodegenerator, in unteren und oberen Zweigen der DCTL unter Verwendung der Integriereinrichtungen 12a bzw. 12b korreliert. Nach der Korrelation der Ausgangssignale des Kodegenerators 16 mit dem frühen und dem späten Ausgangssignal werden die korrelierten Signale an Quadrierer 13a bzw. 13b weitergeleitet. Da in diesem Stadium keine Phasensynchronisierung erfasst wird, wird zum Erhalt einer nicht-kohärenten Kodeverfolgungsschleife eine Quadratur verwendet.
Nach der Korrelation und der Quadratur wird die Differenz der zwei Zweige (früh und spät) dazu verwendet, ein Fehlersignal e(t) zu erzeugen, das proportional zum Zeitsteuerungsfehler ist. Das Fehlersignal e(t) wird dann von der Normalisierungsschaltung 14 (die nachstehend offenbart ist) gegen ein Leistungsfehlersignal (P_e) leistungsnormalisiert und an den Schleifenfilter 15 ausgegeben.
Der mit der Normalisierungsvorrichtung 14 und dem Akkumulator 17 gekoppelte Schleifenfilter 15 filtert das normalisierte Fehlersignal e(t) und leitet es an den Akkumulator 17 weiter. Ein beispielhafter Schleifenfilter ist ein klassischer proportionaler Integrierer-(PI)Filter, es wäre jedoch jeder Tiefpassfilter ersten Grades für die vorliegende Erfindung geeignet. Der PI-Filter, der einen Schleifenfilterakkumulator 41 aufweist, hat zwei Zweige, wie es in 4 gezeigt ist. In dem einen Zweig wird ein Steuersignal proportional zum aktuellen Wert des Fehlersignals erzeugt, und im anderen Zweig wird ein Signal proportional zum Durchschnittswert des Fehlersignals erzeugt. Diese Signale werden nach der Multiplikation mit zwei verschiedenen Konstanten, alpha und beta, miteinander kombiniert. Der Akkumulator 41 im PI-Filter funktioniert auf genau die selbe Art und Weise wie der nachstehend beschriebene Akkumulator 17.
Der mit dem Schleifenfilter und einer Verstärkungsschaltung 9 gekoppelte Akkumulator 17 empfängt das gefilterte Fehlersignal vom Schleifenfilter 15 und verarbeitet das Signal. Dem Fachmann auf dem Gebiet ist bekannt, dass der Akkumulator 17 einfach seinen aktuellen Eingangswert zu seinem vorherigen Ausgangswert hinzuaddiert. Zu Anfang ist der Ausgangswert des Akkumulators 17 auf Null eingestellt. Im Akkumulator gibt es eine Überflusserkennung, um den Ausgangswert zu begrenzen. Die Akkumulation durch den Akkumulator 17 zusammen mit dem Schleifenfilter 15 wird dazu verwendet, die Rückkopplungsschleifenantwort zweiten Grades zu erhalten. Der Akkumulator 17 leitet dann das Fehlersignal e(t) an die Verstärkungsschaltung 9 weiter.
Die Verstärkungsschaltung 9, die mit dem Akkumulator 17 und einer Begrenzerschaltung 18 gekoppelt ist, empfängt den Ausgang des Akkumulators 17 und stellt den Pegel des gefilterten Signals so ein, dass er dem Zeitsteuerungsverschiebungswert des Interpolierers 11 entspricht. Diese Schaltung ändert das Vorzeichen des Gleichlaufsendesignals, um die Zeitsteuerungsverzögerung bzw. den Zeitsteuerungsvorlauf der eingehenden Signalreferenz an den Kodegenerator 16 zu korrigieren. Ist dies vollbracht, dann leitet die Verstärkungsschaltung 9 das eingestellte Fehlersignal e(t) an eine Begrenzerschaltung 18 weiter, welche die Überschwingweite des Fehlersignals begrenzt, wenn es über der Chipdauer –Tc bis Tc liegt. Der Begrenzer 18 leitet das Fehlersignal an den Quantifizierer 19 weiter, wo der diskrete Wert der geschätzten Verzögerung erhalten und an den Interpolierer 11 zurück geleitet wird. Bei dieser Bauart wird zum Erhalt einer Genauigkeit von Tc/16 ein Quantifizierer mit zweiunddreißig (32) Stufen benutzt. Es kann jedoch jede beliebige Quantifiziererstufe für verschiedene Genauigkeitsstufen der Verzögerungsschätzung eingesetzt werden.
Die DCTL ist eine Rückkopplungsschleife zweiten Grades. Bei der Schreibweise für Steuersysteme kann die Systemfunktion, H(s), für eine Rückkopplungsschleife zweiten Grades wie folgt ausgedrückt werden Gleichung (1)
wobei ζ der Dämpfungsgrad und ω_n die natürliche Frequenz des Systems ist. Diese lassen sich anhand der Parameter der DCTL wie folgt ausdrücken: Gleichung (2)
Gleichung (3)
wobei alpha und beta die Schleifenfilterparameter sind, K_T = K_SK die Gesamtverstärkung bei geöffneter Schleife einschließlich der S-Kurven-Verstärkung und der externen Verstärkung ist, und P_in die Eingangssignalleistung ist. Die zweiseitige Rauschbandbreite des Systems ist gegeben durch:
Gleichung (4)
Um ein Beispiel zu geben: eine Empfängerbauart für ein Frequenzduplex-(FDD)Endgerät eines Universellen Mobilen Telekommunikationssystems (UMTS) mit einer Chiprate von 3,84 MHz und 2 mal Oversampling verwendet folgende Werte: Spreizfaktor von 256 für den Pilotkode, Schleifenverstärkung K = 0,01, alpha = 0,0141, und beta = 0,00001. Die Werte der natürlichen Frequenz und des Dämpfungsgrads bestimmen die Hauptmerkmale der Schleife wie Stabilität, Verstärkung und Phasenränder, Bandbreite, Konvergenzzeit und bleibender Jitter. Diese Merkmale werden während der Konstruktion festgelegt und sollten sich bezüglich des Eingangssignals nicht verändern. Ansonsten kann es zu einer Funktionsstörung der DCTL und zu unerwarteten Ergebnissen kommen. Wie es jedoch aus den Gleichungen 2, 3 und 4 zu sehen ist, hängen sie alle von der Eingangssignalleistung P_in ab, die sich während des Kommunikationsvorgangs erheblich verändern kann.
Um die Wirkungen des sich ändernden Leistungspegels des Eingangssignals x(t – T) zu überwinden, ist in der verzögerungsverriegelten Verfolgungsschleife 10 vorliegender Erfindung eine automatische Leistungsnormalisierungsschleife 20 (APN) enthalten. Die mit dem Interpolierer 11, dem Kodegenerator 16 und der Normalisierungsschaltung 11 gekoppelte APN 20 umfasst eine Integrier- und Rücksetz-Schaltung 21 (engl. integrate and dump circuit), einen Quadrierer 22, einen Addierer 24 und einen gleitenden Mittelwert-Filter (MA-Filter, engl. moving average filter) 23. Der pünktliche Ausgangswert vom Interpolierer 11 ist das Eingangssignal an die APN-Schleife 20. Das pünktliche Signal wird von der Integrier- und Rücksetz-Schaltung 21 zusammen mit dem Signal vom Kodegenerator 16 empfangen. Die Integrier- und Rücksetz-Schaltung 21 ist mit dem Kodegenerator 16, dem Interpolierer 11 und dem Quadrierer 22 gekoppelt. Ähnlich den oben beschriebenen Integrier- und Rücksetz-Schaltungen 12a, 12b korreliert die Integrier- und Rücksetz-Schaltung 21 das vom Interpolierer 11 erhaltene pünktliche Signal mit dem vom Referenzkodegenerator 16 empfangenen Signal. Nach der Korrelation der beiden Signale leitet die Integrierschaltung 21 das korrelierte Signal an den Quadrierer 22 weiter.
Der mit der Integrierschaltung 21 und dem Addierer 24 gekoppelte Quadrierer 22 quadriert das korrelierte Signal und leitet das quadrierte Signal an den Addierer 24 weiter. Der Addierer 24 subtrahiert das quadrierte Ausgangssignal des Quadrierers 22 von einer Referenzsignalleistung (P), wobei die Referenzsignalleistung (P) ein vorbestimmter Wert ist und bei der Konstruktion der DLL 10 zur Einstellung der Parameter verwendet wird. Wie es dem Fachmann auf dem Gebiet bekannt ist, kann der Referenzleistungspegel (P) jeder vorbestimmte Wert sein. Das Subtrahieren des quadrierten Signals durch den Addierer 24 ergibt ein Leistungsdifferenzsignal, das an den MA-Filter 23 weitergeleitet wird.
Der mit dem Addierer 24 und der Normalisierungsschaltung 14 gekoppelte MA-Filter 23 empfängt das Differenzsignal und filtert es. Der MA-Filter 23 besteht aus einem reellwertigen Register der Größe N, einem Addierer und einem konstanten Multiplikator mit einem Faktor von 1/N. Jedes Mal, wenn ein neuer Eingang an den MA-Filter 23 gelegt wird, werden die Registerelemente um eins nach rechts verschoben. Das Element, das am frühesten kam (ganz rechts) wird gelöscht und der aktuelle Eingangswert wird an die linkste Stelle im Register gesetzt. Nach dieser Verschiebung wird jedes Element im Register addiert. Der Gesamtwert wird mit 1/N multipliziert, um den Durchschnittswert für das Leistungsfehlersignal (Pe) zu erzeugen. Es ist vorzuziehen, dass N als zwanzig (20) gewählt wird, was 20 verarbeiteten Symbolen entspricht. Die MA-Filtergröße ist derart gewählt, dass sie gegenüber augenblicklichen Leistungsänderungen aufgrund von Fading unempfindlich ist, sie jedoch die durchschnittlichen Eingangssignalpegeländerungen kompensiert. Hat der MA-Filter 23 erst einmal das Leistungsdifferenzsignal gefiltert, dann wird ein gefiltertes Leistungsfehlersignal P_e an die Normalisierungsschaltung 14 geleitet.
Die mit den Quadrierern 13a, 13b und der APN 20 gekoppelte Normalisierungsschaltung 14 empfängt den Fehler e(t) entsprechend der Differenz zwischen dem späten und dem frühen Ausgangssignal des Interpolierers 11 und dem Leistungsfehlersignal P_e von der APN 20. Zum Normalisieren des Fehlersignals e(t) gegen das Leistungsfehlersignal P_e multipliziert die Normalisierungsschaltung 14 das Fehlersignal e(t) mit (P/P(P + P_e)), wobei P der in der APN-Schleife 20 verwendete referenzierte Signalleistungspegel ist.
Die Normalisierung des Fehlersignals anstelle des Eingangssignals führt zu einer verringerten Anzahl von Multiplikationen (Normalisierung) mit einem Faktor gleich dem Spreizfaktor. Vorzugsweise ist in der Normalisierungsschaltung ein (nicht dargestellter) Begrenzer integriert, der den Multiplikationsfaktor auf zwischen 0,1 und 10 oder –20 dB und 20 dB begrenzt. Dieser Begrenzer wird zur Verhinderung einer Rauschverstärkung verwendet.
Das Ablaufdiagramm der Kodeverfolgungsschleife mit Verzögerungsverriegelung gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung ist in 3 dargestellt. Ein Eingangssignal wird von der DLL-Schaltung 10 empfangen (Schritt 301). Der Interpolierer 11 der DLL-Schaltung 10 erzeugt ein spätes, ein frühes und ein pünktliches Ausgangssignal (Schritt 302). Das späte und das frühe Ausgangssignal werden mit dem Kodegenerator 16 korreliert (Schritt 303a), und die Differenz zwischen den korrelierten Signalen wird bestimmt, was ein Fehlersignal e(t) ergibt (Schritt 304a). Gleichzeitig mit dem späten und dem frühen Ausgangssignal wird das pünktliche Ausgangssignal mit dem Kodegenerator korreliert (Schritt 303b) und von einem vorbestimmten Referenzleistungspegel subtrahiert, um ein Leistungspegeldifferenzsignal zu erzeugen (Schritt 304b). Das Leistungspegeldifferenzsignal wird dann gefiltert, um ein Leistungspegelfehlersignal Pe zu erzeugen (Schritt 305b). Das dem späten und dem frühen Ausgangssignal entsprechende Fehlersignal wird gegen das Leistungspegelfehlersignal Pe von der APN-Schleife 20 normalisiert (Schritt 306). Das normalisierte Fehlersignal wird dann verarbeitet, um eine Verzögerungsschätzung zu erzeugen (Schritt 307), die zurück an den Eingang der DLL-Verfolgungsschleife 10 geleitet wird (Schritt 308).
Obwohl die vorliegende Erfindung anhand der bevorzugten Ausführungsform beschrieben wurde, ergeben sich für den Fachmann auf dem Gebiet auch andere Variationen, die im Umfang der Erfindung liegen, wie er in den nachstehenden Ansprüchen angegeben ist.

Claims

Codemultiplex-Vielfachzugriffs-(CDMA-)Kommunikationssystem mit einer Vielzahl von Kommunikationsstationen, wobei mindestens eine Station einen Empfänger zum Empfang eines Kommunikationssignals von einer anderen Station umfasst, worin das Kommunikationssignal vom Empfänger unter Verwendung einer Kodeverfolgungsschleife (10) mit Verzögerungssperre zum Schätzen und Verfolgen einer Kanalverzögerung besagter Kommunikation korreliert wird, worin die Kodeverfolgungsschleife (10) mit Verzögerungssperre folgendes umfasst: einen Referenzkodegenerator (16) zum Erzeugen eines Referenzkodesignals; einen Interpolierer (11) zum Erzeugen einer Basisversion des empfangenen Kommunikationssignals und einer Vielzahl zeitversetzter Versionen dieses Signals; einen zeitgesteuerten Signal-Korrelator zum Korrelieren jeder zeitversetzten Signalversion mit dem Kodereferenzsignal und zum Kombinieren der Korrelationen für die Erzeugung eines Fehlersignals (e(t)); eine automatische Leistungsnormierungsschaltung (20) zum Erzeugen eines Leistungsfehlersignals (Pe) auf der Grundlage der Basissignalversion und des Referenzkodesignals; und eine Normierungsschaltung (14) zum Normieren des Fehlersignals (e(t)) unter Verwendung des Leistungsfehlersignals (Pe) zur Erzeugung eines normierten Fehlersignals, das zur Steuerung der Erzeugung der Basissignalversion durch den Interpolierer (11) verwendet wird.
System nach Anspruch 1, worin die automatische Leistungsnormierungsschaltung (20) folgendes aufweist: einen Korrelator zum Korrelieren der Basissignalversion und des Referenzkodesignals zur Erzeugung eines korrelierten Signals; einen Addierer (24) zum Subtrahieren des korrelierten Signals von einem Leistungsreferenzsignal unter Erzeugung eines Leistungsdifferenzsignals; und einen auf den Addierer (24) ansprechenden Filter (23) zum Filtern der Leistungsdifferenz zur Erzeugung des Leistungsfehlersignals (Pe).
System nach Anspruch 2, worin die Verfolgungsschleife (10) ferner folgendes umfasst: einen mit der Normierungsschaltung (14) gekoppelten Schleifenfilter (15) zum Filtern des normierten Fehlersignals und zur Ausgabe eines gefilterten normierten Fehlersignals; einen auf den Schleifenfilter ansprechenden Akkumulator (17) zum Akkumulieren des gefilterten normierten Fehlersignals und zur Ausgabe eines akkumulierten gefilterten normierten Fehlersignals; eine mit dem Akkumulator gekoppelte Verstärkungsschaltung (9) zum Ändern des Vorzeichens beim akkumulierten gefilterten normierten Fehlersignal zur Korrektur einer Zeitsteuerungsverzögerung/eines Zeitsteuerungsvorlaufs des empfangenen Kommunikationssignal bezüglich des Referenzkodesignals; und einen Quantifizierer (19) zum Erzeugen eines diskreten Werts der Verzögerung/des Vorlaufs zum Steuern der Erzeugung der Basissignalversion durch den Interpolierer.
System nach Anspruch 2, worin der Interpolierer (11) zur Erzeugung der zeitversetzten Versionen als frühe Version und späte Version der Basisversion ausgelegt ist.
System nach Anspruch 4, worin der Interpolierer (11) zur Erzeugung der frühen Version als eine einen halben Chip frühere Version und der späten Version als eine einen halben Chip spätere Version der Basisversion ausgelegt ist.
Verfolgungsschleife (10) mit Verzögerungssperre zum Schätzen und Verfolgen einer Kanalverzögerung einer Kommunikation eines CDMA- Kommunikationssystems mit einer Vielzahl von Kommunikationsstationen, wobei mindestens eine Station einen Empfänger mit der Kodeverfolgungsschleife (10) mit Verzögerungssperre zum Empfang der Kommunikation von einer anderen Station aufweist, worin das Kommunikationssignal vom Empfänger unter Verwendung der Verfolgungsschleife korreliert wird, worin die Verfolgungsschleife folgendes umfasst: einen Referenzkodegenerator (16) zum Erzeugen eines Referenzkodesignals; einen Interpolierer (11) zum Erzeugen einer Basisversion des empfangenen Kommunikationssignals und einer Vielzahl zeitversetzter Versionen dieses Signals; einen zeitgesteuerten Signal-Korrelator zum Korrelieren jeder zeitversetzten Signalversion mit dem Kodereferenzsignal und zum Kombinieren der Korrelationen zur Erzeugung eines Fehlersignals (e(t)); eine automatische Leistungsnormierungsschaltung (20) zum Erzeugen eines Leistungsfehlersignals (Pe) auf der Grundlage der Basissignalversion und des Referenzkodesignals; und eine Normierungsschaltung (14) zum Normieren des Fehlersignals (e(t)) unter Verwendung des Leistungsfehlersignals (Pe) zur Erzeugung eines normierten Fehlersignals, das zur Steuerung der Erzeugung der Basissignalversion durch den Interpolierer (11) verwendet wird.
Verfolgungsschleife (10) nach Anspruch 6, worin die automatische Leistungsnormierungsschaltung (20) folgendes aufweist: einen Korrelator zum Korrelieren der Basissignalversion und des Referenzkodesignals zur Erzeugung eines korrelierten Signals; einen Addierer (24) zum Subtrahieren des korrelierten Signals von einem Leistungsreferenzsignal unter Erzeugung eines Leistungsdifferenzsignals; und einen auf die Addierer ansprechenden Filter (23) zum Filtern der Leistungsdifferenz zur Erzeugung des Leistungsfehlersignals (Pe).
Verfolgungsschleife (10) nach Anspruch 7, des weiteren umfassend: einen mit der Normierungsschaltung gekoppelten Schleifenfilter (15) zum Filtern des normierten Fehlersignals und zur Ausgabe eines gefilterten normierten Fehlersignals; einen auf den Schleifenfilter ansprechenden Akkumulator (17) zum Akkumulieren des gefilterten normierten Fehlersignals und zur Ausgabe eines akkumulierten gefilterten normierten Fehlersignals; eine mit dem Akkumulator gekoppelte Verstärkungsschaltung (9) zum Ändern des Vorzeichens beim akkumulierten gefilterten normierten Fehlersignal zur Korrektur einer Zeitsteuerungsverzögerung/eines Zeitsteuerungsvorlaufs des empfangenen Kommunikationssignal bezüglich des Referenzkodesignals; und einen Quantifizierer (19) zum Erzeugen eines diskreten Werts der Verzögerung/des Vorlaufs zum Steuern der Erzeugung der Basissignalversion durch den Interpolierer.
Verfolgungsschleife nach Anspruch 7, worin der Interpolierer (11) zur Erzeugung der zeitversetzten Versionen als eine frühe Version und eine späte Version der Basisversion ausgelegt ist.
Verfolgungsschleife nach Anspruch 9, worin der Interpolierer (11) zur Erzeugung der frühen Version als eine einen halben Chip frühere Version und der späten Version als eine einen halben Chip spätere Version der Basisversion ausgelegt ist.
Verfahren zum Schätzen und Verfolgen einer Kanalverzögerung einer Kommunikation in einem CDMA-Kommunikationssystem mit einer Vielzahl von Kommunikationsstationen, wobei mindestens eine Station einen Empfänger zum Empfang des Kommunikationssignals von einer anderen Station umfasst, worin das Kommunikationssignal vom Empfänger unter Verwendung einer Kodeverfolgungsschleife mit Verzögerungssperre korreliert wird, wobei das Verfahren folgende Schritte umfasst: Erzeugen eines Referenzkodesignals; Interpolieren des empfangenen Kommunikationssignals zur Erzeugung einer Basisversion des Kommunikationssignals und einer Vielzahl zeitversetzter Versionen dieses Signals; Korrelieren jeder zeitversetzten Signalversion mit dem Kodereferenzsignal und Kombinieren der Korrelationen zur Erzeugung eines Fehlersignals; Erzeugen eines Leistungsfehlersignals auf der Grundlage der Basissignalversion und des Referenzkodesignals; und Normieren des Fehlersignals unter Verwendung des Leistungsfehlersignals zur Erzeugung eines normierten Fehlersignals, das zur Steuerung der Erzeugung der Basissignalversion verwendet wird.
Verfahren nach Anspruch 11, worin der Schritt des Erzeugens eines Leistungsfehlersignals folgende Schritte umfasst: Korrelieren der Basissignalversion und des Referenzkodesignals zur Erzeugung eines korrelierten Signals; Subtrahieren des korrelierten Signals von einem Leistungsreferenzsignal unter Erzeugung eines Leistungsdifferenzsignals; und Filtern der Leistungsdifferenz zur Erzeugung des Leistungsfehlersignals.
Verfahren nach Anspruch 12, weiterhin umfassend folgende Schritte: Filtern des normierten Fehlersignals; Ausgeben eines gefilterten normierten Fehlersignals; Akkumulieren des gefilterten normierten Fehlersignals; Ausgeben eines akkumulierten gefilterten normierten Fehlersignals; Ändern des Vorzeichens beim akkumulierten gefilterten normierten Fehlersignal zur Korrektur einer Zeitsteuerungsverzögerung/eines Zeitsteuerungsvorlaufs der empfangenen Kommunikation bezüglich des Referenzkodesignals; und Erzeugen eines diskreten Werts der Verzögerung/des Vorlaufs zur Steuerung der Erzeugung der Basissignalversion.
Verfahren nach Anspruch 11, worin die zeitversetzten Versionen eine frühe und eine späte Version der Basisversion sind.
Verfahren nach Anspruch 14, worin die frühe Version einen halben Chip früher und die späte Version einen halben Chip später als die Basisversion auftritt.