JP4227178B2 - 自動パワー規格化を備えたコードトラッキングループ - Google Patents

Description

本発明は、符号分割多重アクセス（ＣＤＭＡ）通信システムの受信器向けのコードトラッキングシステムに関する。本発明は、より具体的には、送信されたコードと受信したコードの間のタイミング差分を効率よく除去するための２次コードトラッキングシステムに関する。

あらゆる種類の電気通信において、同期は最も重要な課題の１つである。搬送波、周波数、コード、記号、フレームおよびネットワーク同期などいくつかのレベルの同期が存在している。こうしたレベルのすべてに関して、同期は、収集（初期同期）とトラッキング（精密同期）という２つのフェーズに分類することができる。

典型的なワイヤレス通信システムは、基地局から１つまたは複数のユーザ装置（ＵＥ）までのダウンリンク通信と、ＵＥから基地局までのアップリンク通信とを送出している。このＵＥの内部の受信器は、受信したダウンリンク信号を周知のコードシーケンスと相関させる、すなわちデスプレッダ動作させる（ｄｅｓｐｒｅａｄｉｎｇ）ことによって機能している。

このシーケンスは、相関器から最大の出力を得るために、受信したシーケンスに合わせて正確に同期させなければならない。受信器は、動作の休止無しに無線ライン変更の環境を変化させるように容易に適応できる必要がある。これを達成するために、目下の受信器は、信号対雑音比を最大化させるように、送信された信号エネルギーのうちのできるだけ多くのエネルギーを集めている。

しかし、マルチパスのフェージングチャンネルでは、エコーパスおよび散乱が異なるためにある時間にわたって信号エネルギーが分散される。したがって、受信器の重要な課題の１つは、その動作性能を改善させるようなチャンネルを推定することである。受信器がこのチャンネルプロフィールに関する情報を有している場合、信号エネルギーを集める一方法は、いくつかの相関器分岐を異なるエコーパスに割り当てこれらの出力を建設的に合成させること、すなわちＲＡＫＥ受信器の名称で知られる構造である。

このＲＡＫＥ受信器は、各エコーパスごとに１つのフィンガとしたいくつかのフィンガを有すると共に、各フィンガにおいて、直接または最早期に受信したパスなど何らかの基準遅延に関するパス遅延を、その伝送の全体にわたって推定しかつトラッキングしなければならない。パスの時間的な初期位置の推定値は、マルチパス検索アルゴリズムを用いることによって得ている。このマルチパス検索アルゴリズムは、１チップの確度でパスを位置特定するために、相関器を介して広範な検索を実施している。これらの初期位置を見い出した後、トラッキングユニットは早発／遅発タイミングエラー検出器によっていくつかのマルチパスコンポーネントの遅延に関する正確な推定値を生成させると共に、異なる遅延に対するこれらの推定値を利用してコードの位相をシフトさせている。このタイプのトラッキングユニットは早発／遅発ゲート同期装置と呼んでいる。

この早発／遅発ゲート同期装置を実現するためには一般に、遅延ロック式ループ（ＤＬＬ）が使用されている。

図１は、遅延ロック式ループのブロック図を示す。

コードトラッキングループ（ＣＴＬ）のバンド幅によって、同期装置のノイズろ過機能が決定される。このバンド幅を狭くすると、その同期装置はノイズからの歪みに対する堅牢性がより高まると共に小さい信号変化に対して影響をより受けにくくなる。このループのバンド幅は、ループフィルタ（アルファ、ベータ）、ループの全利得（Ｋ_T）、および入力信号パワーレベル（Ｐ_in）というパラメータに依存する。このループの減衰比もさらに、これら同じパラメータに依存する。このループの減衰比によって、ループの安定度が決定される。このループのパラメータは固定することができるが、入力信号レベルを固定させることは極めて困難である。

デジタル式受信器の大部分では、その物理層においてある種の形態の自動利得制御（ＡＧＣ）を利用している。ＡＧＣによって入力信号レベルを制限しているが、信号レベルの動的レベルはまだ大きいままである。このことは、実際にはアナログデジタル変換器（ＡＤＣ）が飽和しないようにＡＧＣが設計されるということに依拠している。

入力信号レベルのダイナミックレンジは事実上制限されないので、コードトラッキングループのバンド幅および減衰比は入力信号パワーと共に変化する。その結果、コードトラッキングループに対する動作性能が劣化することになる。

そこで、入力信号パワーレベルと共に変化することなく、ループのバンド幅および減衰比を維持することができるようなコードトラッキングループを提供することを課題とする。

本発明は、ユーザ装置ＵＥおよび複数の基地局を含んだ符号分割多重アクセス（ＣＤＭＡ）通信システムのユーザ装置（ＵＥ）内に含まれる受信器である。このＵＥは、複数の基地局のうちの１つと通信すると共に、この受信器を通じて基地局からの通信信号を受信している。この通信信号は、通信信号のチャンネル遅延を推定しかつトラッキングする遅延ロック式コードトラッキングループを用い、この受信器によって相関させている。このトラッキングループは、基準コード信号を発生させるための基準コード発生器と、この通信の受信に応答してタイミング調整信号バージョンを発生させるための補間器とを備えている。このトラッキングループにはさらに、タイミング調整信号バージョンのうちの少なくとも２つをこのコード基準信号と相関させるためのタイミング調整信号相関器も含まれている。この相関の結果は、エラー信号を発生させるため使用している。補間器に応答するような自動パワー規格化ループ（ＡＰＮ）は、このエラー信号を規格化回路を通じて規格化するために使用されるパワーエラー信号を発生する。

全体を通じて同じ番号を同じ要素に番号付けしている図面を参照しながら好ましい実施形態について記載することにする。

図２は、本発明の好ましい実施形態に従った遅延ロック式コードトラッキングループ（ＤＣＴＬ）１０のブロック図を示す。

このＤＣＴＬは、１つの補間器１１と、２つの積算およびダンプデバイス１２ａ、１２ｂと、２つのスクエアリングデバイス１３ａ、１３ｂと、１つの規格化デバイス１４と、１つのループフィルタ１５と、１つのコード発生器１６と、１つの累算器１７と、１つのリミッタ１８と、１つの量子化器１９と、１つの利得回路９と、１つの自動パワー規格化ループ（ＡＰＮ）２０とを備えている。

この遅延ロックコードトラッキングループ１０は入力信号ｘ（ｔ−Ｔ）（ここで、Ｔは受信した信号のタイミングエラー）を受け取っている。このタイミングエラーは−ＴｃからＴｃまで（ここで、Ｔｃはマルチパス検索アルゴリズムを用いたチップ持続時間）に限定されるため、到来する信号をシフトさせる唯一の方法は数学的な補間を利用することである。したがって、補間器１１は、積算デバイス１２ａ、１２ｂ、コード発生器１６およびＡＰＮ２０に結合させており、入力信号ｘ（ｔ−Ｔ）を受け取ると共にパンクチュアル、早発および遅発出力という３つの出力を生成させている。当業者であれば分かるように、早発および遅発の出力は、パンクチュアル出力に対するそれぞれ半チップ早発バージョンと半チップ遅発バージョンである。これらはすべて、到来する信号ｘ（ｔ−Ｔ）の補間によって得ている。補間器１１のダウンサンプリングの後で、送信された信号のオーバーサンプリング比だけ３つの出力すべてをダウンサンプリングすることが好ましい。パンクチュアル出力は、ＤＣＴＬ１０の主たる出力であり、早発および遅発の出力はコードトラッキングループ１０のアルゴリズムの内部のみで使用する。

早発信号と遅発信号は、ＤＣＴＬの下側分岐と上側分岐内で積算デバイス１２ａ、１２ｂのそれぞれを用いてパイロットコード発生器などの基準コード発生器１６の出力と相関させている。コード発生器１６の出力と早発および遅発の出力とを相関させた後、相関済みの信号は、スクエアリングデバイス１３ａ、１３ｂのそれぞれに転送される。この段階では位相同期が得られていないため、スクエアリングを用いて非干渉性のＣＴＬを得ている。

相関およびスクエアリングの後、この２つの分岐（早発と遅発）の差分を取り、タイミングエラーに比例するようなエラー信号ｅ（ｔ）を発生させている。次いでこのエラー信号ｅ（ｔ）は、規格化回路１４（以下で開示する）によってパワーエラー信号（Ｐ_e）に合わせてパワー規格化し、ループフィルタ１５に出力している。

ループフィルタ１５は、規格化デバイス１４および累算器１７と結合されており、規格化済みのエラー信号ｅ（ｔ）をフィルタ処理して、この処理された信号を累算器１７に転送している。例示的なループフィルタの１つは従来の比例積分器（ＰＩ）フィルタであるが、本発明では任意の１次低域通過フィルタであっても適当となる。このＰＩフィルタは、ループフィルタ累算器４１を含んでおり、図４に示すような２つの分岐を有している。分岐の１つは、エラー信号の現在の値に比例した制御信号を生成させており、またもう一方の分岐は、エラー信号の平均値に比例した信号を発生させている。これらの信号は２つの異なる定数であるアルファとベータを掛け合わせた後に合成させている。ＰＩフィルタの内部の累算器４１は、以下に記載する累算器１７と正確に同じ方式で動作している。

累算器１７は、ループフィルタおよび利得回路９と結合されており、フィルタ処理済みのエラー信号をループフィルタ１５から受け取り、この信号を処理している。当業者であれば、この累算器１７は単にその現在の入力をその以前の出力に加算していることが理解される。

初めは、累算器１７の出力をゼロに設定している。この累算器の内部には、出力値を制限するためにオーバーフロー検出が存在している。この累算器１７ならびにループフィルタ１５による累算を使用して、２次のフィードバックループ応答を得ている。次いで、累算器１７はこのエラー信号ｅ（ｔ）を利得回路９に転送している。

利得回路９は、累算器１７およびリミッタ回路１８と結合されており、累算器１７の出力を受け取ると共に補間器１１のタイミングシフト値と一致するようにフィルタ処理済みの信号レベルを調整している。この回路は、タイミングエア信号の符号を変更し、到来する信号基準のタイミング遅延／前倒しをコード発生器１６に合わせて補正している。これを達成させた後、利得回路９は、この調整済みエラー信号ｅ（ｔ）を、エラー信号がチップ持続時間−ＴｃからＴｃまでを超える場合にエラー信号のオーバーシュートを制限するようなリミッタ回路１８に転送する。リミッタ１８は、このエラー信号を遅延推定の離散値を取得して、この信号を補間器１１に戻すように転送している量子化器１９に転送する。この設計では、３２レベルの量子化器を使用してＴｃ／１６の確度を得ている。ただし、異なるレベルの遅延推定確度を得るために任意のレベルとした量子化器を使用することができる。

ＤＣＴＬは２次のフィードバックループである。制御系表記法によれば、２次フィードバックループに関する系の関数Ｈ（ｓ）は次式のように記述することができる。

上式において、ζは減衰比であり、ω_nはその系の固有振動数である。これらはＤＣＴＬのパラメータによって次のように記述することができる。

上式において、アルファとベータはループフィルタパラメータであり、Ｋ_T＝Ｋ_sＫはＳ字曲線利得および外部利得を含んだ開放ループの全利得であり、またＰ_inは入力信号のパワーである。この系の両側のノイズバンド幅は次式で与えられる。

一例として、チップレートが３．８４ＭＨｚであり２倍のオーバーサンプリングを伴うユニバ−サル移動体通信システム（ＵＭＴＳ）の周波数分割２重化（ＦＤＤ）のＵＥ受信器設計では、次の値、すなわちパイロットコードに対する拡散係数が２５６、ループ利得はＫ＝０．０１、アルファ＝０．０１４１、ならびにベータ＝０．００００１を用いている。固有振動数および減衰比の値によって、安定度、利得および位相余裕、バンド幅、収束時間、ならびに定常状態ジッタなどそのループに対する主要な特性が決定される。これらの特性は設計の間において一定であり、入力によって変更すべきではない。そうしないと、ＤＣＴＬが誤動作し、予期しない結果をもたらすことがある。しかし、（式２）（式３）および（式４）から分かるように、これらはすべて、通信の処理中にかなり変化することがあるような入力信号パワーＰ_inに依存している。

入力信号ｘ（ｔ−Ｔ）のパワーレベルの変化の影響を克服するために、本発明の遅延ロック式トラッキングループ１０内には自動パワー規格化ループ２０（ＡＰＮ）を含めている。このＡＰＮ２０は、補間器１１、コード発生器１６および規格化回路１１と結合されており、積算およびダンプ回路２１と、スクエアリングデバイス２２と、加算器２４と、移動平均（ＭＡ）フィルタ２３とを備えている。補間器１１からのパンクチュアル出力は、ＡＰＮループ２０の入力である。パンクチュアル信号は、コード発生器１６からの信号と一緒に、積算およびダンプ回路２１から受け取っている。この積算およびダンプ回路２１は、コード発生器１６、補間器１１およびスクエアリングデバイス２２と結合させている。上で開示した積算およびダンプ回路１２ａ、１２ｂと同様に、この積算およびダンプ回路２１は補間器１１から受け取ったパンクチュアル信号を、基準コード発生器１６から受け取った信号と相関させている。２つの信号を相関させた後、積算回路２１はその相関済み信号をスクエアリングデバイス２２に転送する。

このスクエアリングデバイス２２は、積算回路２１および加算器２４と結合されており、相関済み信号をスクエアリング処理し、このスクエアリング処理済みの信号を加算器２４に転送する。加算器２４は、スクエアリングデバイス２２からのこのスクエアリング処理済み出力を基準信号パワー（Ｐ）から差し引いている。この基準信号パワー（Ｐ）は事前に決定した値であって、ＤＬＬ１０の設計においてパラメータを設定するために使用している。当業者には分かるように、この基準パワーレベル（Ｐ）は事前決定した任意の値とすることができる。加算器２４によるスクエアリング処理済み信号の減算によって、移動平均フィルタ２３に転送するためのパワー差分信号が得られる。

この移動平均（ＭＡ）フィルタ２３は、加算器２４および規格化回路１４と結合させており、この差分信号を受け取ってこれをフィルタ処理している。ＭＡフィルタ２３は、サイズがＮの実数値レジスタと、加算器と、係数が１／Ｎの一定の乗算器とからなる。ＭＡフィルタ２３に新たに入力がわたる毎に、レジスタ要素を右に１だけシフトさせる。最初に現れる要素（最も右端にある要素）はクリアされ、目下の入力値がレジスタ内の最も左の位置に配置される。このシフトの後、レジスタ内の各素子が加算される。合計値に１／Ｎを乗算し、パワーエラー信号（Ｐ_e）に対する平均値を生成させている。２０個の記号の処理に対応するようにＮを２０とすることが好ましい。このＭＡフィルタのサイズは、ＭＡフィルタがフェージングによるパワーの瞬時変化に影響されないが平均入力信号レベルの変化を補償できるように選択している。ＭＡフィルタ２３によってパワー差分信号をフィルタ処理した後、フィルタ処理済みのパワーエラー信号Ｐ_eは規格化回路１４に転送している。

この規格化回路１４は、スクエアリングデバイス１３ａ、１３ｂおよびＡＰＮ２０と結合されており、補間器１１の遅発および早発出力とこのパワーエラー信号Ｐ_eとの間の差分に対応したエラーｅ（ｔ）をＡＰＮ２０から受け取っている。このエラー信号ｅ（ｔ）をパワーエラー信号Ｐ_eに合わせて規格化するために、規格化回路１４はこのエラー信号ｅ（ｔ）に（Ｐ／（Ｐ＋Ｐ_e））を乗算している（ここで、ＰはＡＰＮループ２０内で使用される基準化信号のパワーレベルである）。

入力信号ではなくエラー信号を規格化することによって拡散係数に等しい比率だけ乗算（規格化）の回数が少なくなる。規格化回路には、その乗算係数を０．１から１０ｍで（すなわち、−２０ｄＢから２０ｄＢまで）に制限するようなリミッタ（図示せず）を組み込むことが好ましい。このリミッタはノイズの増幅を防止するために使用される。

本発明の好ましい実施形態に従った遅延ロックコードトラッキングループの流れ図を図３に示す。

入力信号はＤＬＬ回路１０によって受け取られる（ステップ３０１）。ＤＬＬ回路１０の補間器１１は遅発、早発およびパンクチュアルの出力を発生させる（ステップ３０２）。これら遅発および早発の出力はコード発生器１６と相関させ（ステップ３０３ａ）、また、この相関済みの信号同士の差分が決定されてエラー信号ｅ（ｔ）が生成される（ステップ３０４ａ）。

遅発および早発出力と同時に、パンクチュアル出力をコード発生器と相関させ（ステップ３０３ｂ）、これを事前決定した基準パワーレベルから差し引いてパワーレベル差分信号を発生している（ステップ３０４ｂ）。

次いで、このパワーレベル差分信号をフィルタ処理して、パワーレベルエラー信号Ｐ_eを発生させる（ステップ３０５ｂ）。遅発および早発出力に対応するエラー信号は、ＡＰＮループ２０からのパワーレベルエラー信号Ｐ_eを対照として規格化される（ステップ３０６）。

次いで、この規格化済みエラー信号が処理され、遅延推定値を作成する（ステップ３０７）。この遅延推定値は、ＤＬＬトラッキングループ１０の入力に戻すように転送される（ステップ３０８）。

本発明を好ましい実施形態に関して記載してきたが、添付の特許請求の範囲に概括しているような本発明の趣旨の域内にある別の変形形態は当業者には明らかである。

従来技術の遅延ロック式トラッキングループのブロック図である。 本発明による自動パワー規格化を備えた遅延ロック式コードトラッキングループのブロック図である。 本発明による遅延ロック式コードトラッキングループの流れ図である。 本発明による遅延ロック式トラッキングループ内に含まれる例示的なループフィルタの１つのブロック図である。

Claims (8)

1. 符号分割多重アクセス（ＣＤＭＡ）通信システムで使用される遅延ロック式コードトラッキングループであって、該遅延ロック式コードトラッキングループは、受信した通信信号のチャンネル遅延を推定しかつトラッキングするために該通信信号を相関するものであり、
   基準コード信号を発生する基準コード発生器と、
   パンクチュアル出力信号、早発出力信号、遅発出力信号を生成する補間器と、
   前記早発出力信号を前記基準コード信号と相関させ、第１の相関済み信号を生成する第１の時間信号相関器と、
   前記遅発出力信号を前記基準コード信号と相関させ、第２の相関済み信号を生成する第２の時間信号相関器と、
   前記第１の相関済み信号と前記第２の相関済み信号とを合成して、第１のエラー信号を生成する手段と、
   前記パンクチュアル出力信号を前記基準コード信号と相関させ、第３の相関済み信号を生成する第３の時間信号相関器を備えた自動パワー規格化ループ（ＡＰＮ）と、
   ここで、該自動パワー規格化ループ（ＡＰＮ）は、前記第３の相関済み信号に基づいて第２のエラー信号を生成するように構成され、
   前記補間器による前記パンクチュアル出力信号の発生を制御するために使用する第３のエラー信号を生成するために、前記第２のエラー信号を用いて前記第１のエラー信号を規格化させる規格化回路と
   を具えたことを特徴とする遅延ロック式コードトラッキングループ。
2. 前記自動パワー規格化ループ（ＡＰＮ）は、
   前記第３の相関済み信号をパワー基準信号から差し引き、パワー差分信号を生成する加算器と、
   前記加算器に応答して、前記第２のエラー信号を生成するように前記パワー差分信号をフィルタ処理するフィルタと
   を含むことを特徴とする請求項１記載の遅延ロック式コードトラッキングループ。
3. 前記第３のエラー信号をフィルタ処理するために、前記規格化回路と結合されたループフィルタと、
   前記ループフィルタに応答して、前記第３のエラー信号を累算する累算器と、
   前記累算器に結合され、前記受信した通信信号のタイミング遅延／前倒しを前記基準コード信号に合わせて補正するように、前記第３のエラー信号の符号を変更する利得回路と、
   前記補間器による前記パンクチュアル出力信号の生成を制御するために、前記遅延／前倒しの離散値を生成する量子化器と
   をさらに具えたことを特徴とする請求項２記載の遅延ロック式コードトラッキングループ。
4. 前記生成された早発出力信号は前記パンクチュアル出力信号よりも半チップ早発であり、前記生成された遅発出力信号は前記パンクチュアル出力信号よりも半チップ遅発であることを特徴とする請求項３記載の遅延ロック式コードトラッキングループ。
5. 符号分割多重アクセス（ＣＤＭＡ）通信システムにおいて、受信した通信信号のチャンネル遅延を推定しかつトラッキングするために該通信信号を相関する方法であって、
   基準コード信号を発生する工程と、
   パンクチュアル出力信号を生成する工程と、
   早発出力信号を生成する工程と、
   遅発出力信号を生成する工程と、
   前記早発出力信号を前記基準コード信号と相関させ、第１の相関済み信号を生成する工程と、
   前記遅発出力信号を前記基準コード信号と相関させ、第２の相関済み信号を生成する工程と、
   前記パンクチュアル出力信号を前記基準コード信号と相関させ、第３の相関済み信号を生成する工程と、
   前記第１の相関済み信号と前記第２の相関済み信号とを合成して、第１のエラー信号を生成する工程と、
   前記第３の相関済み信号に基づいて第２のエラー信号を生成する工程と、
   前記パンクチュアル出力信号の生成を制御するために使用する第３のエラー信号を生成するために、前記第２のエラー信号を用いて前記第１のエラー信号を規格化させる工程と
   を具えたことを特徴とする方法。
6. 前記第２のエラー信号を生成する工程は、
   前記第３の相関済み信号をパワー基準信号から差し引き、パワー差分信号を生成するステップと、
   前記第２のエラー信号を生成するために前記パワー差分信号をフィルタ処理するステップと
   を含むことを特徴とする請求項５記載の方法。
7. 前記第３のエラー信号をフィルタ処理する工程と、
   前記第３のエラー信号を累算する工程と、
   前記受信した通信信号のタイミング遅延／前倒しを前記基準コード信号に合わせて補正するように、前記第３のエラー信号の符号を変更する工程と、
   前記パンクチュアル出力信号の生成を制御するために、前記遅延／前倒しの離散値を生成する工程と
   をさらに具えたことを特徴とする請求項６記載の方法。
8. 前記生成された早発出力信号は前記パンクチュアル出力信号よりも半チップ早発であり、前記生成された遅発出力信号は前記パンクチュアル出力信号よりも半チップ遅発であることを特徴とする請求項７記載の方法。

Images