TW200805909A - Code tracking loop with automatic power normalization - Google Patents

Description

200805909 九、發明說明： 【發明所屬之技術領域】 #_有_^種數瑪追蹤祕，其係制於一分碼多 +取（CDMA)通信系統之一接枚震置。特別是，本發明係有關 广種二階數碼追縱祕，私更有效轉移除傳輸數碼及接收 數碼間之時序差異。 【先前技術】 籲 同步在任何麵電信中均是—重要工作。同步係具有複數種 等級，諸如：載子、頻率、數碼、符號、訊框、及網路同步。在 所有等級中’同步係可以區分為兩個階段，亦即：取得（啟始 步）及追蹤（精細同步）階段。 -典難線通⑽統係由_基地台舰下行鏈路至一個或 多個使用者設備⑽、並由使用者設傷⑽傳送上行鍵路至 此基地台。在此使用者設備㈣内部之一接收裝置係利用相關， • 觸廣（despread)，此接收下行鏈路信號及一已知數碼序列， 藉以進行紅作。此必須精確地同步於此接收序列，藉以由 ^相關裝置得到最大輸出。此接收褒置應該能夠在不中止^作的 情況下’則地適應於-無線躲路改變之環境巾之—變化。為 達此目的，本接收裝置係盡可能收集較多之傳輸信號能量，藉^ 將信號雜概⑽）最大化。細，在乡重賴㈣通道中， 由於相異之回音路徑及散射，此信號能量係在一特定時間數量内 進打解擴（deSpread)。@此，本接收裝置之一決定性工作係估 200805909 y i'/ ^ ^ .,..

收裝置之一結構。 訊， 於不 此画接收裳置係具有複數個手指，每―個手指對應於每一

搜尋演算法以刺。此多重路徑搜尋演算法係經由侧裝置以進 行-延伸搜尋，藉以利用一晶片精確度設置此等路徑。待找到這 些啟始位趾，此等追礙單元係利用早期延遲時序誤差侦測裝置 之手段，藉以產生複數個多重路徑元件之延遲之精確估算、並應 用這些不·遲之估算’藉以平移此雜碼之相位。此類型之追 縱單元係已知為-早艇遲斷野步裝置。—延遲鎖定迴路 (DLL)係經常用以貫施此早期延遲閘門同步裝置。在第一圖中 所介紹的係此延遲鎖定迴路（DLL)之一方塊圖。此數碼追縱迴 路（CTL)之頻寬係決定此同步裝置之雜訊濾波能力。若頻_ 乍，則此同步裝置對於雜訊變形之耐用性愈高、且對於微小信號 變化之靈敏度愈低。此迴路之頻寬係取決於此迴路濾波裝置之參 數（a、b)、整體迴路增益（KT)、以及輸入信號功率位準（pin)。 此迴路之阻尼比亦取決於相同參數。此迴路之阻尼比係決定此迴 200805909 . • -· 路之毅性。雖然此迴路之參數係可以蚊，但想要峡輸入信 號位準卻是非常困難的。 大部分不連雜«置係於其物理層幅用部分形式之自 動增益控制（AGC)。雜自輯益控制（AGG)會限制輸入信號 位準，但此信號位準之動態位準仍然是寬廣的。這是由於自動增 ϋ控制（AGC)係實際設計以避免類比不連續轉換裝置(ADC)進 入飽和狀態之事實。 由於此輸入#號位準之動態範圍並未有效率地限制，因此此 數碼追蹤迴路之頻寬及阻尼比會隨著輸入信號功率而改變。這將 導致此數碼追蹤迴路之效能退化。 因此，對一數碼追蹤迴路而言，將會存有一需求以維持此迴 路之頻寬及阻尼比，不論輸入信號功率位準如何變化。 本發明之其他目的及優點係可以在讀完本發明之較佳實施 例後，變得更加明瞭。 【發明内容】 本發明係一分碼多重存取（CDMA)通信系統之一接收裝置， 其包括於一使用者設備（UE)中，此分碼多重存取（CDMA)通信 系統係包括：此使用者設備（UE)及複數個基地台。此使用者設 備（UE)係與此等基地台之一進行通信、並經由此接收裝置而自 此基地台接收一通信信號。此通信信號係利用一延遲鎖定數碼追 縱迴路而以此接收裝置相關，其係估算及追蹤此通信信號之一通 這延遲。此追蹤迴路係包括··一參考數碼產生裝置，藉以產生一 200805909 蒼考數碼信號；以及-膽裝罝’藉關應此通信信號之接收而 產生時序信號版本。-時序信號相關裝置，其亦包括於此追縱迴 路中，係用以相關至少兩個此等時序馆號版本及此數碼來考作 號。此相關步驟之結果係用以產生一誤差信號。-自動功卓正^ 化迴路（APN)，其因應於此内插装置，係 藉以經由一正規化電路而將此誤差信號正規化。 . .. - · - ' ·'' 【實施方式】 以表示類似元件。 在弟一圖中所介紹的係根據本發明較佳實施例之延遲鎖定 數碼追縱迴路（DCTL) 10之一方塊圖。此延遲獻數碼追縱迴 路(DCTL) 10係包括：一内插震置L1，兩健合及阻尼裝置以、 通’兩個平方袭置13a、13b ’ 一正規化裝置14、—迴路遽波裝 置15數碼產生裝置16、-累加裝置17、-限制裝置18、-量 化裝置19、一增益電路9、以及一自動功率正規化迴路（MN) 20。此延遲鎖定數碼追縱迴路（DCTL) 1〇係接收一輸入信號X (t—T) ’其中，T係此接收信號中之時序誤差。由於此時序誤 差係限制於一Tc至Tc，其中，Tc係利用多重路徑搜尋演算法之晶 片周期，平移此進入信號之唯一方法係利甩數學内插法。因此， 此内插裝置1卜其輕合至此等整合褒置12a、12b、此數碼產生裝 置16、及此自動功率正規化迴路（apn) 2〇，係接收此輸入信號 200805909 “）並產生二個輸出：精確、早期、以及延遲。如熟習此 技藝者所熟知，此等早期及延遲輸出分別係此進入信號X (η) 之轴版本及—料晶片晚期版本。此等版本係利用 進入U虎X (t-T)之内插以得到。待此内插裝置職，下取 樣係發生’三墙$最好係_此傳輸信狀-上雜比以進行 I取樣。此延遲鎖定數碼追蹤迴路（DCTL) 10之精確輸出、此 冑早』及延遲輪出係僅用於此數碼追縱迴路1〇之演算法内部。 • 此等早期及延遲信號係分別利甩此尊整合裝置m、成，在 此輯較數碼追蹤迴路（DCTL) 1G之下分纽上分支中與此 參考數碼產生裝置16(諸如：一導引數碼產生裝置）之輸出相關。 -旦相關此數碼產生裝置之輸出與此等早期及延遲輸出後，此 等相關信號係分別轉送至平方裝置13a、既。由於本階段並不需 要相位同步’平方係用以取得非同調數碼追縱迴路（CTL)。 待祖關及平方後，此兩個分支（早期及延遲）之差異係用以 產生’差信號e⑴，其係正比於此時序誤差。此誤差信號& ⑴隨即係利用此正規化電路14 (其進—步說明如後）以針對一 功率誤差信號⑽進行功率正規化、並輸出至此迴魏魏 15 ° 此迴路濾波裝置15，其耦合於此正規化電路14及此累加裝置 Π，係此正規化誤差錢e⑴、並將其轉送至此累加裝置 17。-|巳例迴路濾波裝置係一傳統正比積分装置（ρι)滤波襄置， 200805909 但任何-階低通濾波襄置亦可以適用於本發明。此邮^ (pi)濾波I置，其包括一迴路遽波裝置累加裝置41，係具有兩 j支如第四圖所不。其中，—分支健生與此誤差信號之目 •值成正比之控制信號，另一分支則產生與此誤差信號之平 」'值成正比之L逮。這些信號係在乘上兩個不同常數（&及七） / 、、且°在此正比積分裝置（PI)濾波裝置内部之累加裝置 41釘文㈣之累域置⑽以完全相同之方法進行。 此累加裝置17，复無入25 4-M χ> N± /、耦5至一增盃電路9，係接收此迴路濾波 衣置5之濾波縣麵、錢理此錢。熟習此技藝者當瞭解， 此累加裝纖僅將其目前輸人加至私編。啟始時，此累 力丨衣f17之輸出係5吻零。在此累加裝置内部係具有-溢流偵 I::制f出數值。此累加裝置17·^ :衣，，、起用來件到二階回授迴路響應。此累加褒置17隨即 係轉送此誤差信號e⑴至此增益電路9。 此鮮電路9 , _合至„加裝㈣及—限姆置電 18 ’係接收此累加褒置17之輸出、並調整此信號之位準以匹 =此内插細時序平移數值。這鱗路係峨時序氣仲 _號.校正此數碼產_陶參考之進入信 延遲/領H完成此步驟’此增益電路9係轉送此調整差 錄⑴如唯置咖，姆此輸槪_ (_細）超侧㈣（,Te)時,限制此誤差 11 200805909 域之過衝（overshoot)。此限制裝置18係轉送此誤差信 里化裝置19，其中，此延遲估算之不連續數值係取得並轉送回到 侍Tc/16之一精確度。雖然任何等級之量化裝置亦可以應用於不 同等級之延遲估算精確度。 此延遲鎖定數碼追蹤迴路（DCTL)係一個二階回授迴路。 在控制系統標記中，一個二階回授迴路之系統函數，H (s)，係 T以表示為： H(s) - (2f 6^s+_)/(S2+2|：⑽+心）等式⑴ 其中，f係阻尼比（dampingmtio)、且私係此系統之自然 頻率。這些係數係可以利用此延遲鎖定數碼追蹤迴路（dctl) 之參數表示，如下列所示·· 等式（2) 等式（3) ωη= (2 (Pi,)1/2¾^ ) 1/2 f = (Κΐα (Pin) 1/2) /ωη

其中’ α及/9係此迴路濾波裝置參數、Κι=κ§κ係整體迴路 增盈’其包括：s曲線增益及外部增益、且Pin係輸入信號功率。 此系統之雙邊雜訊頻寬係表示為： W™(f+l/4f) 等式⑷ 舉例來說，财⑽丽泛-W鱗及兩倍上取樣之一通 用行動電信系統（UMTS)分頻雙工（咖）使用者設備咖） 接收器設計係制下列數值:導引數碼之擴充因子256、迴路增 12 200805909 益Κ=0·01、（^=0.0141、及万=0·00001。自然頻率之數值及阻 尼比（dampingratio)係決定此迴路之主要特徵，諸如：穩定性、 增益及相位邊界、頻寬、收歛時間、及穩態跳動。這些特徵在設 計期間係固定的’且不應該因為輸入而改變。否則，此延遲鎖定 數碼追蹤迴路（DCTL)可能會失靈（malfunction)、並產生非 預期結果。然而’如等式(2)、（3)、(4)所見，這些特徵 係取決於輸入信號功率，Pm，其可能會在通信處理期間相當程度 • 地改變。 . ； ' _ 、： 為克服此輸入信號x (t—T)功率位準變化之效應，一自動 功率正規化迴路（APN) 20係包括在本發明之延遲鎖定追蹤迴路 10中。此自動功率正規化迴路（APN) 20，其耦合至此内插裝置 11，係包括：一整合及阻尼電路21、一平方裝置22、一加法裝置 24、以及一移動平均（μα)濾波裝置23。此内插裝置Γ1之精確 輸出係此自動功率正規化迴路（ΑΡΝ) 20之輸入。此精確信號係 魯 隨著此數碼產生裝置16之信號，由此整合及阻尼電路21接收。此 整合及阻尼電路21係耦合至此數碼產生裝置16、此内插裝置η、 以及此平方裝置22。類似於先前揭露之整合及阻尼電路12a、 12b，此整合及阻尼電路21係相關由此内插裝置π所接收之精確 仏旒及由此參考數碼產生裝置丨6所接收之信號。—旦這兩偭信號 係加以相關，此整合電路21係轉送此相關信號至此平方裝置22。 此平方裳置22，其搞合至此整合電路21及此加法裝置24，係 13 v .. ' 200805909 ♦ 將此相關信號平方、並轉送此平方信號至此加法裝置24。此加法 襄置24係由-參考信號功率（P)中減去此平方裝置22之平方輸 出’此參考信號功率（P)係一預設數值，且係應用於此延遲鎖 物路（DLL)1G^設計中以設定參數。鳩w此技#者所瞭解， 此辦神解(P)可以是购預定紐。棚此加法裝置24 減去此平方信號會導致一功率差異信號，其係轉送至此移動平均 (MA)濾波裝置23。 ♦ 此移解均（MA)濾波裝置23，其齡至此加法裝置24及 此正規化電路14 ’係接收此差異信號並對其進行濾波。此移動平 均（ΜΑ)濾波裝置23係包括:大小為ν之一實數暫存裝置、一 加法裝置、以及具有一因子1/Ν之一常數乘法裝置。每當一新輸 入傳送至此移動平均（ΜΑ)濾波裝置23時，此暫存裝置元件係 向右平移-個元件。最早到達元件(在最右侧）係加以清除、而 目‘輸入數目則放置於此暫存裝置之最左侧位置。待此平移動作 鲁 後，此暫存裳置中之每個元件係予以相加。整體數值係乘以1/Ν 以產生此功率誤差信號（Pe)之平均數值。在部分實施例中，數 值N最好是選定為二十，其對應於二十個處理符號。此移動平均 (MA)濾波裝置之大小係加以選定，藉以使其能夠不靈敏於衰 落引起之即時功率變化、然而卻能夠補償平均輸入信號位準變 化。一旦此移動平均（MA)濾波裝置23對此功率差異信號進行 濾、波’ 一濾波功率誤差信號Pe係轉送至此正規化電路14。 14 200805909 此正紙祕14，其齡紐平域置说、说及此自動功 率正規化迴路（APN) 20 .，係接收此誤差信號e⑴，其對應於 此内插裝置11之延遲及早期輪出及此自動功率正規化迴路 (AP>〇 2〇之功率誤差信號㈣之差異。為針對此功率誤差信號 &以將此誤差信办⑴正規化，此正規化電路14係將此誤差信 號e⑴乘以（P) / (P + Pe)，其中，p係在此自動功率正規 化迴路（APN) 20中使用之參考信號功率位準。 • 此誤差信號（而非輪入信號）之正規化會導致一減少數目之 乘法（正規化），其減少之-因子係等於此擴充因子。在較佳實 施例中，-限制裝置（圖中未示）最小能夠整合至此正規化電路 中’藉以將此乘法因子限制於〇.@10或―2_至2麵。此限制 裝置係用以避免雜訊放大。 第三®齡紹根據本發明健實施例之延遲敏數碼追縱 迴路之餘ffi。-輸人錢係彻麵遲鎖定迴路（DLL) _ 鲁收（步驟301)。此延遲鎖定迴路（DLL) 1G之内插裝罝u係產 生延遲、早期、精確輸出（步驟3〇2)。此等延遲及早期輸出係 利用此數碼產生裝置16相關(步驟303a)、且此等相關信號間之 差異係加以決定，進而產生-誤差信號e⑴（步驟3〇4a)U。同 步於此等延遲及早期輸出’此精確輸出係利用此數碼產生裝置相 關（步驟303b)、並由一預定參考功率位準中減去，藉以產生j 功率位準細讓（步驟難）。此辨轉差·號隨即係加 15 200805909 以濾波，藉以產生-功率位準誤差信號Pe (步驟·)。對應於 此⑽遲及早期輸出之縣錢係針對此自動功率正規化迴路 (APN) 2〇之功率位準誤差信號pe加以正規化飞步驟3⑹。此 正規化决差仏必遺即係加以處理、並產生一延遲估算（步驟 307) ’其係轉送回到此延遲鎮定迴路(dll)追縱迴路⑺之輪 _本發明已利職佳實施舰明如上，然而，本發明範 •内之各種變動’其列於申請專利範圍中，亦應為熟習此技藝者 瞭解。 吓 . .. _ .. ..'…‘ ' . ： 【圖式簡單說明】 ^一圖係一習知延遲鎖定追蹤迴路之一方塊圖。 第-圖係減本發明具有自動功率正規化之_延賴定數瑪 追蹤迴路之一方塊圖^ ^ ^ " 象 第—三圖係本發明延遲觀數碼追蹤迴路之一流程圖。 第四圖係包括於本發明延遲鎖定數碼追縱迴路中之一範例瘦 路濾波裝置之一方塊圖。 元件符號說明 9:增益電路 10 ·延遲鎖疋數碼追縱迴路⑴◦孔） 11:内插裝置 16 200805909 12a、12b、21 ·•整合及阻尼裝置 13a、13b、22 ··平方裝置 14:正規化裝置 15 :迴路濾波裝置 16 :數碼產生裝置 17 :累加裝置 18 :限制裝置 _ 19 :量化裝置 20 :自動功率正規化迴路（APN) 23 :移動平均（MA)濾波裝置 24 :加法裝置 41 :迴路濾波裝置累加裝置 17

Claims (1)

1. 200805909 十、申請專利範圍： 1 ·用於一分碼多重存取（Code Division Multiple Access，CDMA ) 通信系統之延遲鎖定數碼追蹤迴路方法（Delay-Locked Code Tracking Loop, DCTL)，該延遲鎖定數碼追蹤迴路係用以相關於 . · ' . - 一接收通信訊號以估算及追蹤該接收通信訊號之一通道延遲， 該延遲鎖定數碼追蹤迴路方法包含: 一參考數碼產生器，用以產生一參考數碼信號; 籲 一内插器，用以產生一精確輸出信號、一早期输出信號及一 延遲輸出信號； 一一第一時序信號相關器，_用以將該早期輸出信號及該參考數 瑪信號相關聯，以產生一第一相關信號; 一第二時序信號相關器，用以將該延遲輪出信號及該參考數 碼信號相關聯，以產生一第二相關信號； 一第二時序信號相關器，用以將該精確輸出信號及該參考數 • 瑪信號相關聯，以產生一第三相關信號； 一結合器，用以將該第-相關信號及該第二相關信號結合， 以產生一第一誤差信號； 一自動功率正規迴路，甩以根據該第三相關信號以產生一第 〜t吳差信號；以及 、，一正規化電路，用_用該第二誤差信號而正規化該第一誤 差U Μ產生一第三誤差信號，其被用以藉由該内插器而控 制該精確輪出信號的產生。 18 200805909 2·如申請專利範圍第〗項所述之延遲鎖定數碼追蹤迴路 (DCTL)，其中，該自動功率正規迴路包括·· ^加法器，狀自—功轉考信射減去卿三相關信號 以產生一功率差異信號；以及 差異以產生該 一濾波态，用以因應於該加法器而濾波該功率 第二誤差信號。 迴路 3.如申請專利顧第2項職之延遲敝數碼追礙 (DCTL) ’更包括·· ^吳差信號 一迴路濾波器，其與該正規化電路耦合以對該第 進行濾波Γ ^ - g加1'，其_、職迴路舰器料加轉三誤差信號； -增盈電路，其與該累加器编合以改變該第三誤差信號中之 一符號，進而將該接收通信訊號之—時序延遲/領先校=該參 考數碼信號；以及^ ^ ^ ^ ^ ^ ^ ^ ^ / -量，器，產生該延遲/領先之—不連續數值，進而藉由 該内插讀繼精確輸自信制產生。 4·如申明專她圍第3項所述之延遲就數碼追蹤迴路 (DCTL) ’其中邊早期輪出信號比該精確輸出信號早了對本曰 片丄該延遲輸出信號比該精確輸出信號晚了對半晶片。、日日 5·如前述任-項申料騎叙延遲歡_追物路 (DCTL) ’射該延遲鎖植碼追_路（⑽q係實施在 19 200805909 一無線傳輸/接收單元(WTRU)中。 6. -___—無聰舰雜算及追贿接收通信訊號 之ϋΐ延遲財法，該方法躲—分碼多重存取 Dmsion Multiple Access, CDMA) ： 產生一參考數碼信號； 產生一精確輪出信號； 產生—早期輪出信號； 產生一延遲輪出信號； 以產生一第一 將該早期輸出信號及該參考數碼信號相關聯， 相關信號; 歸聯 一第, 將該延遲輸出信號及該參考數石馬信號相 相關信號; 號相關聯，以產生一第三 將該精確輸出信號及該參考數碼信 相關信號； 以產生一第一誤 差：第-相關信號及該第二相關信號結合， 根據該第三相關信號. 伽 μ產生1二誤差信號；以及 ^用差錄^概料—誤差錢1產第 :差·其被取控制該精確輪 如申請專·圍第6撕私 心產生 號之步驟更包含·· 其巾4產生該第二誤差信 20 7. 200805909 自一功率參考信號中減去該第三相關信號； 產生一功率差異信號；以及 濾波該功率差異以產生該第二誤差信號。 8·如申請專利範圍第7項所述之方法，更包含： 對該第三誤差信號進行濾波； ... - '. - 累加該第三誤差信號； 改變該第三誤差信號中之一符號，以將該接收通信訊號之一 鲁 時序延遲/領先校正至該參考數碼信號；以及 產生該延遲/領先之一不連續數值，進而控制該精確輪出信號 的產生^ 9.如申請專利範圍第8項所述之方法，其中該早期輪出信號比 精確輸出/ί§號早了對半晶片，該延遲輪出信 該 號晚了對半晶片。 1〇·如申請專利範圍第6-9項中任一項所述之方、、套 實施在一無線傳輸/接收單元(WTRU)中。 號比該精確輸出信 其中該方法係 21