TWI306700B - Code tracking loop with automatic power normalization - Google Patents

Description

1306700 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種數碼追蹤系統’其係應用於一分碼多 重存取（CDMA)通信系統之-接收裝置。特別是，本發明係有關 於-種二階數碼追縱系統，藉以更有效率地移除傳輸數碼及接收 數碼間之時序差異。 【先前技術】 同步在任何類型電信中均是-重要工作。同步係具有複數種 等級’諸如：載子、頻率、數碼、符號、訊框、及網路同步。在 所有等級中，同步係可以區分為兩個階段，亦即：取得（啟始同 步）及追蹤（精細同步）階段。 一典型無線通信系統係由一基地台傳送下行鏈路至一個或 多個使用者設備（UE)、並由使用者設備（UE)傳送上行鏈路至 此基地台。在此使用者設備（UE)内部之-接收裝置係利用相關， 或解擴（despread)，此接收下行鏈路信號及一已知數碼序列， 藉以進行其工作。此序列必須精確地同步於此接收序列，藉以由 此相關裝置得到最大輸出。此接收裝置應該能夠在不中止操作的 情況下，輕易地適應於一無線電線路改變之環境中之一變化。為 達此目的，本接收裝置係盡可能收集較多之傳輸信號能量，藉以 將信號雜訊比（SNR)最大化。然而，在多重路徑衰落通道中， 由於相異之回音路徑及散射，此信號能量係在一特定時間數量内 進行解擴（despread)。因此’本接收裴置之一決定性工作係估 6 1306700 鼻通道以改善其效能。若此接收裝錄財與通道輪廓有關之資 成，則收触舰量之-種方法隨鴨旨派複數個_裝置分支 於不同之回音路徑、並建設性地組合其輸出，亦即：已知聰接 收裝置之一結構。 此RAKE接收裝置係具有複數個手指，每一個手指對應於每一 個回音路徑’並且’在每—個手射，相對於部分參考延遲（諸 如：:直接或最早接收路徑）之鱗槪遲必須在整體傳輸中加 以估算及舰。雜啟始位置之及雜算财以彻—多重路徑 搜尋演算法以得到。此多_徑搜尋演算法係經由相職置以進 仃-延伸搜尋’藉以湘U精確度設置此等路徑。待找到這 些啟始位置後，此等追料元係姻早期延料序誤差侧裝置 之手段’藉以產生複數個多重路徑元件之延遲之精確估算、並應 用這些不同延遲之估算’藉以平移此概碼之相位。此類型之追 蹤單元係已知為一早期延遲閘門同步裝置。一延遲鎖定迴路 (DLL)係經常用以實施此早期延遲閘門同步裝置。在第一圖中 所介紹的係此延綱定稱（DLL)之—方麵。此數碼追縱迴 路（CTL)之頻寬係決定此同步裝置之雜訊濾波能力。若頻寬愈 窄，則此同步裝置對於雜訊變形之耐用性愈高、且對於微小信號 變化之靈敏度愈低。此迴路之頻寬係取決於此迴路濾波裝置之參 數（α、β )、整體迴路增益（Κτ)、以及輸入信號功率位準（Pin)。 此迴路之阻尼比亦取決於相同參數。此迴路之阻尼比係決定此迴 7 1306700 路之穩定性。雖然此迴路之參數係可以固定，但想要固定輸入信 號位準卻是非常困難的。 大部分不連續接收裝置係於其物理層中應用部分形式之自 動增益控制（AGC)。雖然自動增益控制（AGC)會限制輸入信號 位準’但此信號位準之動態位準仍然是寬廣的。這是由於自動增 益控制（AGC)係實際設計以避免類比不連續轉換裝置（ADC)進 入飽和狀態之事實。 由於此輸入信號位準之動態範圍並未有效率地限制，因此此 數碼追蹤迴路之頻寬及阻尼比會隨著輸入信號功率而改變。這將 導致此數碼追蹤迴路之效能退化。 因此，對一數碼追蹤迴路而言，將會存有一需求以維持此迴 路之頻見及阻尼比，不論輸入信號功率位準如何變化。 本發明之其他目的及優點係可以在讀完本發明之較佳實施 例後，變得更加明瞭。 【發明内容】 本發明係-分碼多重存取（CDMA)通信系統之—接收裝置， 其包括於-使用者設備（UE)中，此分碼多重存取（CDMA)通信 系統係包括：歧时域㈣及複數個絲台。此使用者設 備（UE)係與此等基地台之—進行通信、並經由此接收裝置而自 此基地口接收if仏#號。此通仏信號係利用一延遲鎖定數碼追 縱迴路㈣此接«置侧，其係轉及追軸通健號之一通 道延遲。此追辆路係包括：—參考數碼產生裝置，藉以產生一 8 1306700 參考數碼信號；以及-内插裝置，藉以因應此通信信號之接收而 產生時序錢版本。-時序信餘難置，其亦包括於此追縱迴 路中’ 以《至少兩個此科序錢版本及域碼參考信 號。此相關步驟之絲伽以產生—誤差錢。—自動功率正規 化迴路⑽），其因應於此内插裝置，係產 藉以經由-正規化·而將此誤差錢正航。^差^ 【實施方式】 本較佳實施娜參考圖式而純綱，文中，類似編號係用 以表示類似元件。 在第二圖中所介紹的係根據本發明較佳實施例之延遲鎖定 數碼追縱迴路（DCTL) 1〇之-方制。此延遲鎖定數碼追蹤迴 路（DCTL) 10係包括：一内插裝置u，兩個整合及阻尼裝置以、 12b兩個平方裝置13a、13b，一正規化裝置、一迴路滤波裝 置15數碼產生裝置16、-累加裝置π、-限制裝置18、一量 化裝置19、-增益電路9、以及一自動功率正規化迴路⑽n) 20。此延遲鎖定數碼追縱迴路（DCTL) 1〇係接收一輸入信號X (t T)，其中，τ係此接收信號中之時序誤差。由於此時序誤 差係限制於~Tc至Tc ’其中，Tc係利用多重路徑搜尋演算法之晶 片周期’平移此進入信號之唯-方法係利用數學内插法。因此， 此内插裝置11 ’其輕合至此等整合裝置以、既、此數碼產生裝 置16、及此自動功率正規化迴路（MN) 2〇，係接收此輸入信號 9 1306700 χ (t-T)並產生二個輸出：精確、早期、以及延遲。如熟習此 技藝者所熟知’此等早期及延遲輸出分別係此進入信號X (t—T) 之-對半“早期版本及—對半晶片晚期版本。此等版本係利用 此進入信(t-τ)之内插以得到。待此内插|置_，下取 樣係發生’三個輸出最好係此傳輸信號之—上取樣比以進行 下取樣。此延遲鎖定數碼追蹤鱗（DCTL) 1〇之精確輸出、此 等早期及延遲輸出係僅用於此數碼追縱迴路j 〇之演算法内部。 此等早期及延遲信號係分別利用此等整合裝置12a、⑶，在 此延遲鎖缝碼_聰（Dax)财下分纽上分支中與此 參考數碼產线置16(諸如：―導引數碼產生裝置）之輸出相關。 -旦相關錄碼產生裝置丨6之輸讀此等早減延遲輸出後，此 等相關信號係分別轉送至平方裝置13a、13b。由於本階段並不需 要相位同步，平方係用以取得非同調數碼追蹤迴路（CTl)。’ 待相關及平方後，此兩個分支（早期及延遲）之差異係用以 產生-誤差信號e⑴，其係正比於此時序誤差。此誤差信號e ⑴隨即係利用此正規化電路14 (其進一步說明如後）以針對〜 功率誤差信號（Pe)進行功率正規化、 15。 並輸出至此迴路濾波|置 此迴路祕裝置15，餘合於此錢化電路14及此累加装置 Π ’係滤波此正規化誤差信號e⑴、並將其轉送至此累加较置 17。-範例迴路滤波裂置係一傳統正比積分裝置（ρι)遽波農置， 10 1306700 但任何—階倾濾錄封可以_於本㈣。此正比積分裝置 (PI)滤波裝置，其包括一迴路濾波裝置累加裝置4卜係且有兩 :分支’如第痛示。其中，—分支係產生與此誤差信號之目 二數值成正比之-控繼號，另—分支難生與此誤差信號之平 句數值成正比之-信號。這些信號係在乘上兩個不同常數（α、 /3 )後加雜合。在此正比積分裝置（ρι)齡裝置内部之累加 裝置4】與下域狀?、加裝置17細完全綱之方法進行。 此累加裝置Π ’其驗—增益電路9，係接收此迴路· 震置15之紐誤差健、域理此域。熟魏 此累加裝置17係僅將其目前輸入加至其先^。。^ 加裝置Π犧峨轉。蝴加㈣料林一卿 測，藉以限制其輸出數值。此累加裳置n之累加動作與此迴職 波裝置15^起用來得到二階回授迴路響應。此累域置口隨即 係轉送此誤差信號e (t)至此增益電路9。 此增益電路9 ’其柄合至此累加裝置17及一限制裝置電路 18，係接收此累加裝置17之輸出、並調整此濾波信號之位準以匹 配此内插裝置11時序平移數值。這個電路係改變此時序 二=先藉以校正此數碼產生裝㈣所參奴進人信號： 至—技成此㈣，此增益電路9係轉送此調整誤差 We⑴至-限制裝置電路18，其係在此誤差作號之過衝 (㈣㈣超過此㈣期（―Te至Te)時，㈣限制此誤差 11 1306700 信號之過衝（overshoot)。此限制裝置is係轉送此誤差信號至此 量化裝置19，其中，此延遲估算之不連續數值係取得並轉送回到 此内插裝置11。在這個設計中，一個三十二階量化裝置係用以取 得Tc/16之一精確度。雖然任何等級之量化裝置亦可以應用於不 同等級之延遲估算精確度。 此延遲鎖定數碼追縱迴路（DCTL)係一個二階回授迴路。 在控制系統標記中，一個二階回授迴路之系統函數，H (s)，係 可以表示為： H(s) — {2ξ cy„s-f ωιί) / (s2+2|r 等式⑴ 其中’ f係阻尼比（dampingratio)、且係此系統之自然 頻率。這些係數係可以利用此延遲鎖定數碼追蹤迴路（Dctl) 之參數表示，如下列所示： ωϋ= (2 (Ρώ) 1/2K；r/3 ) 1/2 等式（2) (Κτα (Ρμ) 1/2) /ωη 等式（3) 其中，Q：及β係此迴路濾波裝置參數、Ki=K§K係整體迴路 增嚴，其包括：S曲線增益及外部增益、且pin係輸入信號功率。 此系統之雙邊雜訊頻寬係表示為： WL=^n( f +l/4f ) 等式（4) 舉例來說’具有3·84ΜΗζ之一晶片速率及兩倍上取樣之一通 用行動電信祕（UMTS)分頻雙卫（FDD)使用者賴⑽） 接收器設計係使訂列數值：導慨碼之擴充因子256、迴路增 12 1306700 益K=〇.G卜a=G.G14卜及卜〇⑻⑻卜自费 尼比（dampingratio)係決定此迴路之主要特徵 自然頻率之數值及阻 夺徵’諸如：穩定性、 增益及她邊界、織、收歛_、及鶴购。這些特徵在設 計期間係_的，且不應該因為輸人而改變。否則，此延遲鎖定 數碼追縱稱OXTL)可齡失t (mammetiGn)、並產生非

係取決於輸人彳s號功率’ Ρώ ’其可能會在通信處理齡〗相當程度 地改變。 為克服此輸入信號X (t—Τ)功率位準變化之效應，一自動 功率正規化迴路（APN) 20係包括在本發明之延遲鎖定追蹤迴路 10中。此自動功率正規化迴路（APN) 2〇，其耦合至此内插裝置 11，係包括：一整合及阻尼電路21、一平方裝置22、一加法裝置 24、以及一移動平均（MA)濾波装置23。此内插裝置n之精確 輸出係此自動功率正規化迴路（APN) 2〇之輸入。此精確信號係 隨著此數碼產生裝置16之信號，由此整合及阻尼電路21接收。此 整合及阻尼電路21係輕合至此數碼產生裝置16、此内插裝置11、 以及此平方裝置22。類似於先前揭露之整合及阻尼電路12a、 12b，此整合及阻尼電路21係相關由此内插裝置11所接收之精確 信號及由此參考數碼產生裝置16所接收之信號。一旦這兩個信號 係加以相關’此整合電路21係轉送此相關信號至此平方裝置22。 此平方裝置22，其耦合至此整合電路21及此加法裝置24，係 13 1306700 將此相關域平方、並轉送此平方信號至此加法裝置μ。此加法 裝置24係由—參考信號功率（P)巾減去此平絲置22之平方輸 出，此參考信號功率（P)係-預設數值 ，且係應用於此延遲鎖 &迴路（DLL) 1〇之設計中以設定參數。如熟f此技藝者所瞭解， 此參考功率辦⑺可岐任何預定數值。個此加法裝置％ 減去此平託號會導致—辨差異信號，其係轉送至此移動平均 (MA)濾波裝置23。 此移動平均（MA)濾波裝置23，她合至此加法裝置24及 此正規化電路14，係接收此差難號並對其進行壚波。此移動平 均（MA)濾波裝置23係包括：大小為N之一實數暫存裝置、一 加法裝置、以及具有—因刊/敗―常絲法裝置。每當一新輸 入傳送至此移動平均（MA)濾波裴置23時，此暫存裝置元件係 向右平移-個元件。最早到達元件（在最右侧）係加以清除、而 目刚輸入數目則放置於此暫存裝置之最左侧位置。待此平移動作 後’此暫存裝置中之每個元件係予以相加。整體數值係乘 以產生此功率誤差信號（Pe)之平均數值。在部分實施例中，數 值N最好是選定為二十，其對應於二十個處理符號。此移動平均 (MA)滤波裝置之大小係加以選定，藉以使其麟不靈敏於衰 落引起之即時功率變化、然而卻能夠補償平均輸入信號位準變 化。一旦此移動平均（MA)濾波裝置23對此功率差異信號進行 濾波，一濾波功率誤差信號!^係轉送至此正規化電路14。 14 1306700 此正規化電路14 ’其輕合至此平方裝置13a、13b及此自動功 率正規化迴路（APN) 20，係接收此誤差信號e ，其對應於 此内插裝置11之延遲及早期輸出及此自動功率正規化迴路 (APN) 20之功率誤差彳g號pe間之差異。為針對此功率誤差信號 Pe以將此誤差信號e (t)正規化，此正規化電路14係將此誤差信 號e⑴乘以⑺/ (P+Pe)，其中，p係在此自動功率正規 化迴路（APN) 20中使用之參考信號功率位準。 此誤差信號（而非輸入信號）之正規化會導致一減少數目之 乘法（正規化），其減少之-因子係等於此擴充因子。在較佳實 施例中限制裝置（圖令未示）最小能夠整合至此正規化電路 中，藉以將此乘法因子限制於〇.@1〇或—2_至2_。此限制 裝置係用以避免雜訊放大。 牙二_ “娜本發明較佳實施例之延遲鎖定數碼追縱 迴路之流糊。-輸人錢係此賴較祕（dll) _ 收（步獅）。此延遲鎖定迴路（DLL) ω之喃裝犯係產 生延遲、早期、精確輸出（步職）。此等延遲及早期輸出係 用此數魅絲置丨6_ (步獅⑷、絲等棚信號間之 異係加以決定，進而產生—誤差信於⑴（步驟施）。同 =啦瓣繼，___嶋魏繼相 =步驟珊）、細—歡參考轉鱗巾減去，藉以產生一 工位準差異信號（步驟3鳴）。此功率位準差異信號隨 即係加 1306700 以濾波，藉以產生一功率位準誤差信號Pe (步驟3〇5b)。對應於 此等延遲及早期輸出之誤差信號係針對此自動功率正規化迴路 (APN) 20之功率位準誤差信號化加以正規化（步驟3〇6)。此 正規化誤差信號隨即係加以處理、並產生一延遲估算（步驟 307)，其係轉送回到此延遲鎖定迴路（DLL)追蹤迴路忉之輪 入（步驟308)。 雖然本發明已利用較佳實施例說明如上，然而，本發明範圍 内之各種魏’其列於ψ請專糖圍巾，亦應為熟f此技藝 瞭解。 系 【圖式簡單說明】 第一圖係一習知延遲鎖定追蹤迴路之一方塊圖。 第二圖係根據本發明具有自動功率正規化之—延遲鎖定數碼 追蹤迴路之一方塊圖。 第二圖係本發明延遲鎖定數碼追縱迴路之一流程圖。 第四圖係包括於本發明延遲鎖定數碼追縱迴路中之一範例回 路濾波裝置之一方塊圖。 元件符號說明 9:增益電路 10 :延遲鎖定數碼追蹤迴路（DCTL) 11 :内插裝置 1306700 12a、12b、21 :整合及阻尼裝置 13a、13b、22 :平方裝置 14 :正規化裝置 15 :迴路濾波裝置 16 :數碼產生裝置 17 :累加裝置 18 :限制裝置 19 :量化裝置 20 :自動功率正規化迴路（APN) 23 :移動平均（MA)濾波裝置 24 :加法裝置 41 :迴路濾波裝置累加裝置 17

Claims (1)

1306700 十、申請專利範圍： 「…—-—™一[ 1. 一種使用者設備(UE)，其包括： ⑽正本| *·· _丨丨__丨丨·》_"丨 II—A 器用以從至少一基地台接收一通信信號；以及 (Delay-Locked Code Tracking Loop’DCTL) ’用以估算及追蹤所接收通信信號之一通道延 遲，該延遲鎖定數碼追縱迴路包含： 多考數馬產生H ’用以產生—參考數崎信號； 及一延遲輸出信號； 内插器帛以產生一精確輸出信號、—早期輸出信號 —第—時序信號相關器，用以將該早期輸·號及該參 考數碼信號相關聯，以產生—第—相關信號； —第二時序錄相_，肋賴延遲輸出信號及該參 考數碼信號相關聯，以產生一第二相關信號； —第三時序錄相朗難精確輪出信號及該參 考數碼信號糊聯’以魅―帛三相關信號； 一加法器，用以將該第一相關信號及該第二相關信號結 合，以產生一第一誤差信號； 一自動功率正規迴路，用以根據該第三相關信號以產生 一第二誤差信號；以及 誤罢卜Γ 電路’用以利用該第二誤差信號正規化該第- 2‘;號=:第三誤差信號’以藉由該内插器控制該精 .如申請專利範圍第1項所述之使用者設備（UE)，其中，嗲自 18 1306700 動功率正規迴路包括： =，器’用以卜功率參考信號中減去該第三相關信 就以產生一功率差異信號；以及 一渡波器，因應於該加法器，濾波該功率差異信號以產生 該第二誤差信號。 3. 如申請專利範圍第2項所述之使用者設備⑽），更包括： 一迴路濾波器，與該正規化電路耦合，用以對該第三誤 差信號進行濾波； 一累加器，因應於該迴路濾波器，用以累加該第三誤差 信號； ' 一增益電路，與該累加器耦合，用以改變該第三誤差俨 號中之-符號’藉以校正該通信信號之一時序延遲/領先至該表 考數碼信號；以及 ^ 里化器，用以產生該延遲/領先之一不連續數值，進而 藉由該内插器控制該精確輸出信號的產生。 4. 如申請專利範圍第3項所述之使用者設備（UE)，其中該早期 輸出域比該精確輸出信號早了對半晶#，該延遲輪 該精確輸出信號晚了對半晶片。 ， 5. 如申3月專利範圍第3項所述之使用者設備（UE)，其中，該、回 路濾波器係-階低通渡波器。 ㈤ 6’如申5月專利範圍第3項所述之使用者設備⑽），其中，兮迴 路慮波器係-傳統正比積分襄置㈤遽波器。 19 1306700 7-如申請專利範圍第3項所述之使用者設備（ue)，其中，該累 加器裝设有一溢流债測，以限制該累加器的輸出數值。 8·如申請專利範圍第3項所述之使用者設備（ue)，其中，該量 化器為三十二階量化器，用以取得Tcd6的精確度，Tc係為利 用多重路徑搜尋演算法之晶片周期。 9.如申請專利範圍第1項所述之使用者設備（UE)，其中，該自 動功率正規迴路更包括一限制器，用以避免雜訊放大。 1〇·如申請專利範圍第9項所述之使用者設備（UE)，其中，該限 制器限制乘法因子於〇.1至1〇。 如申請專利範圍第9項所述之使用者設備（ue)，其中，該限 制器限制乘法因子於_20dB至20dB。 20 1306700 七、 指定代表圖·· (一) 本案指定代表圖為：第（二）圖。 (二) 本代表圖之元件符號簡單說明： 10 :延遲鎖定數碼追縱迴路（DCTL) 11 :内插裝置 12a、12b、21 :整合及阻尼裝置 13a' 13b、22 :平方裝置 14 :正規化裝置 15 :迴路濾波裝置 16 :數碼產生裝置 Π:累加裝置 18 :限制裝置 19 :量化裝置 20 :自動功率正規化迴路（APN) 23 :移動平均（MA)濾波裝置 24 :加法裝置 八、 本案若有化學式時，請揭示最能顯示發明特徵的化學式： 5