DE60021675T2 - Treiber mit verlustkompensation der übertragungsstrecke - Google Patents

Treiber mit verlustkompensation der übertragungsstrecke Download PDF

Info

Publication number
DE60021675T2
DE60021675T2 DE60021675T DE60021675T DE60021675T2 DE 60021675 T2 DE60021675 T2 DE 60021675T2 DE 60021675 T DE60021675 T DE 60021675T DE 60021675 T DE60021675 T DE 60021675T DE 60021675 T2 DE60021675 T2 DE 60021675T2
Authority
DE
Germany
Prior art keywords
signal
output
driver
coupled
signal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60021675T
Other languages
English (en)
Other versions
DE60021675D1 (de
Inventor
Peter Breger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of DE60021675D1 publication Critical patent/DE60021675D1/de
Application granted granted Critical
Publication of DE60021675T2 publication Critical patent/DE60021675T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft allgemein automatische Prüfausrüstung zum Prüfen von Halbleiterbauelementen und insbesondere einen Treiber mit einer Schaltung zur Verlustkompensation zur Verwendung in einer Halbleitertestvorrichtung, um Halbleiterbauelemente zu prüfen.
  • HINTERGRUND DER ERFINDUNG
  • Automatische Prüfausrüstung spielt oft eine kritische Rolle im Produktionsprozeß von Halbleiterbauelementen. Die Ausrüstung, die oft als "Testvorrichtung" bezeichnet wird, simuliert eine Betriebsumgebung für Bauelemente auf Wafer- und Gehäuseebene. Durch Überprüfen der Betriebsfähigkeit jedes Halbleiterbauelements unter veränderlichen Bedingungen können die Hersteller hohe Ausbeuten und ein entsprechend höheres Zuverlässigkeitsniveau für die Kunden realisieren. Nicht überraschend führt dies zu höheren Einnahmen für die Halbleiterhersteller.
  • Von Halbleiterherstellern verwendete Testvorrichtungen weisen im allgemeinen einen Computer-Arbeitsplatz auf, der Prüfsoftware zur Steuerung des Tests ausführt. Die Software steuert die Signalparameter für Prüfvektoren oder -wellenformen, die das Halbleiterbauelement ansteuern. Ein Mustergenerator erzeugt normalerweise die Wellenformen und leitet die Signale zu elektronischen Schaltungen weiter, die allgemein als Kontaktstiftelektronik bezeichnet werden.
  • Die Kontaktstiftelektronik befindet sich im allgemeinen auf einer oder mehreren Kanalkarten, die Signale zwischen der Testvorrichtung und einem oder mehreren Kontaktstiften des zu prüfenden Halbleiterbauelements (DUT) weiterleiten. Die Kontaktstiftelektronik führt mehrere Funktionen der Testvorrichtung durch und dient im allgemeinen als eine Signalschnittstelle zwischen dem Mustergenerator und dem DUT. Eine der wichtigeren Funktionen schließt das Absetzen von Wellenformen auf einem Übertragungsweg zu den Kontaktstiften des DUT ein.
  • Mit Bezug auf 1 umfaßt ein herkömmlicher Treiber, der bei herkömmlichen Kontaktstiftelektronik-Kanalkarten verwendet wird, im allgemeinen einen Pufferverstärker 10, der in einer integrierten Schaltung verwendet wird, die jeweilige Hoch- und Niedrig-Spannungsklemmen 12 und 14 aufweist, um jeweilige hohe (VH-) und niedrige (VL-)Spannungspegel zu erzeugen. Ein Schalter 16 koppelt den Pufferausgang wahlweise zwischen den Spannungsklemmen nach einem vorprogrammierten Zeitsteuerungschema, das vom Prüfcontroller gesteuert wird. Das Umschalten zwischen den jeweiligen Klemmen erzeugt ein im wesentlichen rechteckwellenförmiges Signal 18 zur Übertragung auf einem Signalweg 20 zum DUT (nicht dargestellt).
  • Eines der Probleme, die mit dem oben beschriebenen herkömmlichen Treiber verbunden sind, betrifft die Genauigkeit der Zeitsteuerung der tatsächlichen an das DUT übergebenen Wellenform. Bei Frequenzen, die sich dem Gigahertz-Bereich nähern, unterliegt das vom Treiberausgang abgesetzte Signal oftmals Verlusten, die aus der Impedanz-Fehlanpassung auf dem Übertragungsweg entspringen. 2 stellt eine beeinträchtigte Wellenform mit einer ursprünglichen Flankenanstiegszeit bei 22 und einer anschließenden aufgrund von Skineffekt-Impedanz und dielektrischer Verluste verschlechterten Anstiegszeit bei 24 dar. Da eine Hochfrequenz-Prüfung exakte Zeitsteuerungsparameter erfordert, um ein DUT angemessen zu überprüfen, sind Verluste, die die Flankenanstiegszeit und Impulsform und infolge dessen die Genauigkeit der Zeitsteuerung beeinträchtigen, für Halbleiterhersteller oft inakzeptabel.
  • US-Patent 5 287 022 beschreibt eine Abschlußschaltung, die verwendet werden kann, um ein zu prüfendes Übertragungsleitungsende zwischen der Testvorrichtung und einem digitalen DUT abzuschließen, die dafür konfiguriert ist, Spannungsreflexionen zu steuern.
  • US-Patent 5 189 313 beschreibt einen Generator für variable Übergangszeiten zur Bereitstellung kontinuierlicher und unabhängig steuerbarer Übergangszeiten für beide Flanken von Impulsen.
  • JP 05022106 beschreibt eine Schaltung zur Unterdrückung der Unterschwingung in Halbleiterschaltungen.
  • Was benötigt wird und bis jetzt nicht verfügbar ist, ist ein Treiber zur Verwendung in einer Halbleitertestvorrichtungs-Kanalkarte, der das Problem von Übertragungsweg-Signalverlusten behandelt, um die Genauigkeit der Zeitsteuerung und die Signalintegrität für Treiber-Wellenformen zu maximieren. Der Treiber der vorliegenden Erfindung erfüllt dieses Erfordernis.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Der Treiber der vorliegenden Erfindung verwendet eine Vorkompensierungsschaltung, um eine Wellenform zu erzeugen, die, nachdem sie sich auf einem verlustbehafteten Übertragungsweg ausgebreitet hat, die Form des ursprünglich programmierten Signals annimmt. Dies gestattet eine hochgenaue zeitliche Abstimmung an den Eingangskontaktstiften eines DUT für Flanken, die sich bei relativ hohen Frequenzen ausbreiten.
  • Um die oben beschriebenen Vorteile zu realisieren, umfaßt die Erfindung in einer Form einen Treiber zum Anlegen einer deterministischen Wellenform an ein zu prüfenden Bauelement über einen verlustbehafteten Übertragungsweg. Der Treiber weist einen Signalgenerator zur Erzeugung eines im wesentlichen rechteckwellenförmigen Signals an einem Ausgangsknoten und einen mit dem Ausgangsknoten gekoppelten Injektor zum Modifizieren des rechteckwellenförmigen Signals auf, um erwartete Verluste auf dem verlustbehafteten Weg vorzukompensieren.
  • In einer weiteren Form umfaßt die Erfindung eine Kanalkarte zur Verwendung in einer Halbleitertestvorrichtung, um Signale an ein und von einem zu prüfenden Bauelement abzusetzen und zu erfassen. Die Kanalkarte weist einen Formatierer und einen Komparator mit einem Eingang, der mit dem zu prüfenden Bauelement gekoppelt ist, und einem Ausgang, der den Formatierer versorgt, auf. Die Kanalkarte weist ferner einen Treiber mit einem Eingang, der mit dem Formatierer gekoppelt ist, und einem Ausgang, der über einen verlustbehafteten Übertragungsweg mit dem zu prüfenden Bauelement verbunden ist, auf Der Treiber weist einen Signalgenerator zum Erzeugen eines im wesentlichen rechteckwellenförmigen Signals an einem Ausgangsknoten und einen mit dem Ausgangsknoten gekoppelten Injektor zum Modifizieren des rechteckwellenförmigen Signals, um zu erwartende Verluste auf dem verlustbehafteten Weg vorzukompensieren, auf.
  • In noch einer weiteren Form umfaßt die Erfindung ein Verfahren zum Anlegen einer Treiber-Wellenform von einem Treiberausgang über einen verlustbehafteten Signalweg an ein zu prüfendes Bauelement. Das Verfahren schließt die folgenden Schritte ein: Aufbauen eines ersten begrenzten Signalpegels; Umschalten des Treiberausgangs auf den ersten begrenzten Signalpegel; und Injizieren von Energie in den Ausgangsknoten, um den ersten begrenzten Signalpegel zu modifizieren und Verluste des begrenzten Signalpegels auf dem verlustbehafteten Signalweg zu kompensieren.
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung deutlich, wenn sie in Verbindung mit den beigefügten Zeichnungen gelesen wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Erfindung wird durch Bezugnahme auf die folgende ausführlichere Beschreibung und die beigefügten Zeichnungen besser verständlich, wobei diese folgendes zeigen:
  • 1 ist ein Blockschaltbild eines herkömmlichen Treibers;
  • 2 ist eine grafische Darstellung einer durch den herkömmlichen Treiber aus 1 erzeugten Wellenform, nachdem sie sich auf einem verlustbehafteten Übertragungsweg ausgebreitet hat;
  • 3 ist ein Blockschaltbild einer Halbleitertestvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 4 ist ein vergrößertes Blockschaltbild des in 3 dargestellten Treibers, und
  • 5 ist eine vergrößerte grafische Darstellung des vorkompensierten Signals, das als Andeutung in 4 enthalten ist.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Mit Bezug auf 3 weist eine allgemein mit 30 bezeichnete Testvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung einen Prüfcontroller 32 auf, der mit einem Prüfkopf 40 gekoppelt ist. Der Prüfkopf weist eine Vielzahl von Kontaktstiftelektronik-Kanalkarten 42 auf, die Treiber 50 verwenden, um Prüfwellenformen an entsprechende DUTs 45 anzulegen, die auf einer Bestückungsplatine 48 angebracht sind. Die Treiber weisen Vorkompensierungsschaltungen 60 (4) auf, um Hochfrequenzsignale mit hochgenauer zeitlicher Abstimmung der Flanken an die DUTs zu übergeben.
  • Mit weiterem Bezug auf 3 weist der Prüfcontroller einen Computer-Arbeitsplatz (nicht dargestellt) auf, der den Betrieb eines Mustergenerators 34 steuert. Der Mustergenerator erzeugt vorzugsweise algorithmisch abgeleitete Prüfsignale zum Anlegen an die DUTs 45 und speist die Signale über einen Musterbus 36 ein. Der Musterbus fächert sich auf, um eine Vielzahl von parallelen Musterquellen zur Kopplung mit dem Prüfkopf 40 bereitzustellen. Der Prüfcontroller weist auch einen Fehlerprozessor 38 auf, um von der Testvorrichtung erfaßte Signale zu analysieren, um die Ergebnisse des Tests zu bestimmen.
  • Die Prüfkopf-Kanalkarten 42 definieren jeweils einen oder mehrere Signalwege oder Kanäle zwischen der Testvorrichtung und den DUT-Kontaktstiften. Die Karten umfassen Leiterplatten (nicht dargestellt), die mit anwendungsspezifischen integrierten Schaltungen (ASICS) bestückt sind, die die Funktionen eines Formatierers 44, eines oder mehrerer Treiber 50 und eines oder mehrerer Komparatoren 46 ausführen. Die Kanalkarten sind mit den Kontaktstiften der DUTs 45 über einen verlustbehafteten Übertragungsweg 47 verbunden, der Meßsonden (zur Prüfung auf Waferebene, nicht dargestellt) oder Verbindungen zur Bestückungsplatine 48 (zum Prüfen geschlossener Bauelemente) aufweist.
  • Der Erfinder hat festgestellt, daß bei Signalfrequenzen im Gigahertz-Bereich Leiterplatten-Leiterzüge, Signalwegverbindungen, und, was noch wichtiger ist, die als Skineffekt und dielektrischer Verlust bekannten Erscheinungen alle zu Signalverlusten beitragen, während sich die Prüfwellenformen auf dem Übertragungsweg 47 ausbreiten.
  • Mit besonderem Bezug auf 4 umfaßt der insgesamt mit 50 bezeichnete Treiber gemäß einer Ausführungsform der vorliegenden Erfindung einen Pufferverstärker 52, der dafür konfiguriert ist, als ein AB-Bauelement zu arbeiten. Wie dem Fachmann bekannt ist, verwenden AB-Treiber eine Form des "Gegentakt"-Betriebs, schalten sich aber nicht vollständig aus. Der Treiberausgang behält einen Zustand bei, der jederzeit einen gewissen Betrag an Strom erzeugt, um das Bauelement aktiv zu halten.
  • Um den Gegentakt-Betrieb auszuführen, verwendet der Treiber 50 jeweilige Hoch- und Niedrig-Spannungsklemmen 54 und 56, um hohe bzw. niedrige Spannungspegel VH und VL zu erzeugen. Ein Schalter 58 koppelt den Treiberausgang wahlweise abwechselnd mit den Spannungsklemmen, abhängig von den erwünschten Wellenformenparametern der Prüfsignale. Indem er zwischen den hohen und niedrigen Spannungsklemmen wechselt, erzeugt der Schalter ein im wesentlichen rechteckwellenförmiges Signal.
  • Um die zu erwartenden Signalverluste auf dem Übertragungsweg 47 zu kompensieren, ist im Treiber 50 eine Vorkompensierungsschaltung enthalten, vorzugsweise in Form eines Strominjektors 60. Der Injektor weist ein in Reihe geschaltetes externes RC-Netz, das durch den Widerstand R1 und den Kondensator C1 definiert ist, und einen Rückkopplungsweg auf, der einen Injektor-Pufferverstärker 62 umfaßt, der zwischen dem Treiberausgang und dem RC-Netz angeordnet ist. Der Ausgang des Injektors versorgt einen Summierungsknoten 64, der das vom Signalgenerator erzeugte rechteckwellenförmige und das Injektionssignal summiert, um eine vorkompensierte Wellenform 66 zu bilden.
  • In Betrieb legt der Mustergenerator Vektorinformation (für Logikbauelemente) oder Adreß- und Dateninformation (für Speicherbauelemente) an die Vielzahl von Kanalkarten 42 an, die wiederum die Muster formatieren, um akzeptable Signale zum Anlegen an die DUTs 45 zu erzeugen. Der Treiber 50 antwortet auf die formatierten Vektorsignale, indem er zuerst mit den entsprechend umgeschalteten Spannungsklemmen 54 und 56 ein im wesentlichen rechteckwellenförmiges Signal erzeugt.
  • Der Injektorpuffer 62 tastet die ursprünglich erzeugte Treiber-Wellenform ab und aktiviert die durch R1 und C1 definierte RC-Schaltung. Ein Momentanstrom wird erzeugt und in den Summierungsknoten 64 injiziert, um die Anstiegs- und Abfallzeiten der Vorder- und Hinterflanken nachfolgender Wellenformen zu modifizieren. Der injizierte Strom fällt ab, wenn sich der Kondensator C1 entlädt. 5 stellt die entstandene Wellenform 70 dar, die am Ausgang des Treibers erzeugt wird.
  • Wenn sich die Wellenform 70 auf dem verlustbehafteten Übertragungsweg 47 ausbreitet, verschlechtern Skineffekt-Verluste das ursprüngliche überkompensierte Signal. Zu dem Zeitpunkt, wo das Signal den DUT-Kontaktstift erreicht, modifizieren die Verluste die Wellenform zu einem Signal 72 (4), das der ursprünglich programmierten Rechteckwellenform ähnelt. Ohne die Vorkompensierung am Treiber würde das empfangene Signal am DUT jenem gleichen, das bei 74 gezeigt wird (5, angedeutet).
  • Die Erfindung stellt auf einfache Weise ein Mittel zur Anpassung des Betrags der Vorkompensierung bereit, indem einfach nur die Werte von R1 und C1 angepaßt werden, wie es dem Fachmann bekannt ist, um eine Einschwingzeitkonstante zu modifizieren. Die Dauer des injizierten Signals oder der Zeitkonstante ist proportional zum Produkt von R1 und C1, während die Stärke des injizierten Signals sich umgekehrt proportional zum Wert von R1 ändert.
  • Der Fachmann wird den vielfältigen Nutzen und die vielen Vorteile anerkennen, die die vorliegende Erfindung bietet. Von besonderer Bedeutung ist das Merkmal der Vorkompensierung, das vom Treiber verwendet wird, um eine dramatische Verbesserung in der Genauigkeit der Zeitsteuerung und der Impulsformung der Wellenformflanken zu erreichen, die an den DUT-Kontaktstiften empfangen werden. Dadurch entsteht die Fähigkeit, die zulässigen Betriebsfrequenzparameter einer Testvorrichtung zu erweitern, während die von den Halbleiterherstellern geforderten notwendigen Genauigkeitsanforderungen eingehalten werden.
  • Wenngleich die Erfindung insbesondere mit Bezug auf ihre bevorzugten Ausführungsformen dargestellt und beschrieben worden ist, ist es für den Fachmann verständlich, daß daran zahlreiche Veränderungen in Form und Einzelheiten vorgenommen werden können. Zum Beispiel versteht es sich, daß, obwohl die Erfindung oben anhand eines AB-Treibers beschrieben wurde, die Erfindung ebenso auch auf andere Treiberklassen anwendbar ist.

Claims (5)

  1. Kanalkarte (42) zur Verwendung in einer Halbleitertestvorrichtung (30), um Signale an und von einem zu prüfenden Bauelement (45) abzusetzen und zu erfassen, wobei die Kanalkarte aufweist: einen Formatierer (44), einen Komparator (46) mit einem Eingang, der mit dem zu prüfenden Bauelement gekoppelt ist, und einem Ausgang, der den Formatierer versorgt; und einen Treiber (50) mit einem Eingang, der mit dem Formatierer gekoppelt ist, und einem Ausgang, der über einen verlustbehafteten Übertragungsweg (47) mit dem zu prüfenden Bauelement gekoppelt ist, wobei der Treiber aufweist: einen Signalgenerator (54, 56, 58) zum Erzeugen eines im wesentlichen rechteckwellenförmigen Signals an einem Ausgangsknoten (64); und einen Injektor (60), der mit dem Ausgangsknoten gekoppelt ist, zum Modifizieren des rechteckwellenförmigen Signals, um erwartete Verluste auf dem verlustbehafteten Weg vorzukompensieren.
  2. Kanalkarte nach Anspruch l, wobei der Signalgenerator folgendes umfaßt: eine erste Klemmschaltung (54) zum Einstellen eines ersten Signalpegels; eine zweite Klemmschaltung (56) zum Erzeugen eines zweiten Signalpegels; und einen Ausgangsschalter (58), der mit der ersten und der zweiten Klemmschaltung gekoppelt ist und betriebsfähig ist, wahlweise den ersten oder den zweiten Signalpegel zu dem Ausgangsknoten (64) durchzulassen.
  3. Kanalkarte nach Anspruch 1, wobei der Injektor umfaßt: einen Ausgangs-Abtaster (62), der mit dem Ausgangsknoten gekoppelt ist; und ein RC-Netz (R1, C1), das mit dem Ausgangs-Abtaster gekoppelt ist, um ein Kompensationssignal auf der Grundlage des von dem Ausgangs-Abtaster abgetasteten Signals zu erzeugen.
  4. Verfahren zum Anlegen einer Treiber-Wellenform (70) von einem Treiberausgang über einen verlustbehafteten Signalweg (47) an ein zu prüfendes Bauelement (45), wobei das Verfahren die folgenden Schritte aufweist: Aufbauen eines ersten begrenzten Signalpegels; Umschalten des Treiberausgangs auf den ersten begrenzten Signalpegel; und Injizieren von Energie in einen Ausgangsknoten, um den ersten begrenzten Signalpegel zu modifizieren und Verluste des begrenzten Signalpegels auf dem verlustbehafteten Signalweg zu kompensieren.
  5. Verfahren nach Anspruch 4, wobei der Injektionsschritt die folgenden Schritte aufweist: Abtasten des Signals an dem Treiberausgang; und Anwenden der Energie in dem Ausgangsknoten in einem Grad, der von dem im Abtastschritt abgetasteten Signal abhängig ist.
DE60021675T 1999-05-10 2000-05-08 Treiber mit verlustkompensation der übertragungsstrecke Expired - Fee Related DE60021675T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US309134 1999-05-10
US09/309,134 US6360180B1 (en) 1999-05-10 1999-05-10 Driver with transmission path loss compensation
PCT/US2000/012630 WO2000068699A1 (en) 1999-05-10 2000-05-08 Driver with transmission path loss compensation

Publications (2)

Publication Number Publication Date
DE60021675D1 DE60021675D1 (de) 2005-09-08
DE60021675T2 true DE60021675T2 (de) 2006-04-20

Family

ID=23196838

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60021675T Expired - Fee Related DE60021675T2 (de) 1999-05-10 2000-05-08 Treiber mit verlustkompensation der übertragungsstrecke

Country Status (8)

Country Link
US (1) US6360180B1 (de)
EP (1) EP1095286B1 (de)
JP (1) JP4226790B2 (de)
KR (1) KR100711077B1 (de)
DE (1) DE60021675T2 (de)
MY (1) MY119882A (de)
TW (1) TW459141B (de)
WO (1) WO2000068699A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7174143B1 (en) 2003-01-21 2007-02-06 Analog Devices, Inc. Receiver circuit with transmission loss compensation
DE10338079B4 (de) * 2003-08-19 2007-05-16 Infineon Technologies Ag Testanordnung zum Testen von Halbleiterschaltungschips
US6944558B2 (en) * 2003-10-14 2005-09-13 Agilent Technologies, Inc. Methods and apparatus for optimizing the masking of waveforms to reduce the number of waveforms in a list of waveforms
US7010453B2 (en) * 2003-10-14 2006-03-07 Agilent Technologies, Inc. Methods and apparatus for optimizing lists of waveforms
JP4197657B2 (ja) * 2004-04-01 2008-12-17 株式会社アドバンテスト 試験装置及び設定方法
DE102004018986B3 (de) * 2004-04-20 2005-11-03 Eads Deutschland Gmbh Verfahren zur Erzeugung eines Signals mit einem vorgebbaren Pulsdach
US7408337B2 (en) * 2005-06-03 2008-08-05 Teradyne, Inc. Compensating for loss in a transmission path
EP1732279A2 (de) 2005-06-09 2006-12-13 Agilent Technologies Inc Signalformungsschaltung
US20060280239A1 (en) * 2005-06-09 2006-12-14 Joachim Moll Signal shaping circuit
JP2008211620A (ja) * 2007-02-27 2008-09-11 Advantest Corp ドライバ回路
JP2008219718A (ja) * 2007-03-07 2008-09-18 Advantest Corp ドライバ回路
TWI452833B (zh) * 2009-12-30 2014-09-11 Ind Tech Res Inst 輸出元件、信號迴轉率的校正與控制方法以及信號振幅的控制方法
CN103038751B (zh) * 2010-05-28 2016-04-27 爱德万测试公司 具有可变并行性和固件可升级性的灵活存储接口测试器
US8903672B2 (en) * 2010-06-04 2014-12-02 Apple Inc. Methods for calibration of radio-frequency path loss in radio-frequency test equipment
JP2017129544A (ja) * 2016-01-22 2017-07-27 東京エレクトロン株式会社 基板検査装置及びプログラム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063308A (en) * 1988-12-21 1991-11-05 Intel Corporation Output driver with static and transient parts
US4975598A (en) * 1988-12-21 1990-12-04 Intel Corporation Temperature, voltage, and process compensated output driver
US5270582A (en) * 1989-10-11 1993-12-14 Teradyne, Inc. High speed timing generator
US5051685A (en) 1990-08-22 1991-09-24 Magnetek, Inc. Waveform corrector
US5189313A (en) 1990-11-19 1993-02-23 Tektronix, Inc. Variable transition time generator
JP2866750B2 (ja) 1991-01-28 1999-03-08 三菱電機株式会社 半導体試験装置および半導体装置の試験方法
JPH0522106A (ja) 1991-07-11 1993-01-29 Toshiba Corp 抑制回路
EP0542321A3 (en) 1991-09-23 1993-06-09 Schlumberger Technologies, Inc. Method and circuit for controlling voltage reflections on transmission lines
JPH05189313A (ja) * 1992-01-14 1993-07-30 Oki Electric Ind Co Ltd キャッシュメモリ制御方式
JP3107111B2 (ja) * 1992-04-06 2000-11-06 東亞合成株式会社 分子の片末端にフェノール性水酸基を有するポリスチレンの製造方法
US5329222A (en) 1992-11-30 1994-07-12 Westinghouse Electric Corporation Apparatus and method for dynamic voltage restoration of utility distribution networks
US5842155A (en) 1993-05-03 1998-11-24 Fairchild Semiconductor Corp. Method and apparatus for adjusting pin driver charging and discharging current
US5444410A (en) * 1993-06-30 1995-08-22 National Semiconductor Corporation Controlled-transitioni-time line driver
US5528166A (en) 1995-03-14 1996-06-18 Intel Corporation Pulse controlled impedance compensated output buffer
US5617051A (en) * 1995-06-22 1997-04-01 Maxim Integrated Products Voltage overshoot limiter
US5870409A (en) 1996-06-28 1999-02-09 Microchip Technology Incorporated Method and apparatus for testing a relatively slow speed component of an intergrated circuit having mixed slow speed and high speed components
US5808481A (en) * 1996-06-28 1998-09-15 Intel Corporation Output swing clamp for USB differential buffer
US5745003A (en) * 1996-09-11 1998-04-28 Schlumberger Technologies Inc. Driver circuits for IC tester
US5898321A (en) * 1997-03-24 1999-04-27 Intel Corporation Method and apparatus for slew rate and impedance compensating buffer circuits
US5999008A (en) * 1997-04-30 1999-12-07 Credence Systems Corporation Integrated circuit tester with compensation for leakage current
DE19825258B4 (de) * 1998-06-05 2005-11-17 Telefonaktiebolaget Lm Ericsson (Publ) Ausgangspufferschaltkreis zum Übertragen von digitalen Signalen über eine Übertragungsleitung mit Preemphasis

Also Published As

Publication number Publication date
KR20010071802A (ko) 2001-07-31
JP2002544489A (ja) 2002-12-24
EP1095286A1 (de) 2001-05-02
TW459141B (en) 2001-10-11
WO2000068699A1 (en) 2000-11-16
KR100711077B1 (ko) 2007-04-24
US6360180B1 (en) 2002-03-19
DE60021675D1 (de) 2005-09-08
JP4226790B2 (ja) 2009-02-18
MY119882A (en) 2005-07-29
EP1095286B1 (de) 2005-08-03

Similar Documents

Publication Publication Date Title
DE69904854T2 (de) Testmodule für automatische testanordnung
DE60021675T2 (de) Treiber mit verlustkompensation der übertragungsstrecke
DE60320049T2 (de) Verfahren zur Kompensierung von Testsignalverschlechterung aufgrund von DUT-Fehlern
DE69030015T2 (de) Verfahren und Vorrichtung zur Prüfung von integrierten Schaltungen mit zahlreichen Anschlüssen
DE10082751C2 (de) Zeitkalibrierverfahren für IC-Tester und das Kalibrierverfahren verwendender IC-Tester mit Kalibrierfunktion
DE60121064T2 (de) Anordnung und verfahren zur zeitkalibrierung eines halbleiterscheibenprüfgeräts für integrierte schaltungen
DE10136443B4 (de) Zeitlagekalibrierverfahren und Halbleiterbauelementtestgerät mit Zeitlagekalibrierfunktion
DE102006006048B4 (de) Testgerät und Testverfahren
DE69900676T2 (de) Kompensation der schleifenverzögerungseffekte in automatischen prüfeinrichtungen
DE68925994T2 (de) Programmgesteurte In-circuit-Prüfung von Analogdigitalwandlern
DE60025247T2 (de) Schaltung und verfahren zum testen und kalibrieren
DE60219502T2 (de) Gerät und verfahren zur eichung und validierung von hochleistungs-stromversorgungen für testgeräte
DE112008002672T5 (de) Das Emulieren des Verhaltens eines Legacy-Testsystems
DE102007005751A1 (de) Prüfvorrichtung und Prüfverfahren
DE112008001350B4 (de) Kalibrieren von Phasenschwankungen
DE19700513A1 (de) Mit CAD-Daten verknüpftes Halbleiterprüfsystem
DE112007001595T5 (de) Kalibrierungsvorrichtung
DE69731946T2 (de) Gerät zur logik- und leckstromprüfung von digitalen logikschaltungen
DE112006001472T5 (de) Übertragungsleitungs-Treiberschaltung
DE10107180B4 (de) Testsystem zur Funktionsprüfung eines Halbleiterbauelements auf einem Wafer undVerwendung des Testsystems
DE112006003430T5 (de) Prüfvorrichtung und Stiftelektronikkarte
EP0124761A1 (de) Einrichtung zur Prüfung von elektrische Schaltkreise enthaltenden Prüflingen
DE102005055829B4 (de) Verfahren und Vorrichtung zum Quantifizieren des Zeitgebungsfehlers, induziert durch eine Impedanzabweichung eines Signalwegs
DE69430304T2 (de) Anordnung zum testen von verbindungen mit pulling-widerständen
DE60002349T2 (de) Speichermodulsprüfeinrichtung mit verminderter ausgangstreiberimpendanz

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee