DE69731946T2

DE69731946T2 - Gerät zur logik- und leckstromprüfung von digitalen logikschaltungen

Info

Publication number: DE69731946T2
Application number: DE69731946T
Authority: DE
Inventors: A. Charles MILLER
Original assignee: Credence Systems Corp
Current assignee: Credence Systems Corp
Priority date: 1996-04-25
Filing date: 1997-01-17
Publication date: 2005-12-22
Anticipated expiration: 2017-01-18
Also published as: US5696773A; EP0895598A4; EP0895598A1; WO1997040394A1; JP2000509148A; EP0895598B1; DE69731946D1; KR100377919B1; KR20000010609A

Description

Hintergrund der Erfindung
Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich im allgemeinen auf digitale Logikschaltung-Prüfgeräte und insbesondere auf ein Gerät zum Durchführen von Logikprüfungen und Leckstromprüfungen an einer digitalen Schaltung.
Beschreibung des Stands der Technik
Hersteller von Logikschaltungen führen routinemäßig sowohl Logikprüfungen als auch Parameterprüfungen an ihren Produkten durch. Um die Logik einer Schaltung zu prüfen, stimuliert ein typisches Logikprüfgerät des Stands der Technik verschiedene Anschlüsse der Schaltung mit Logik-Eingabesignalen, deren verschiedene Logik-Ausgabesignale überwacht werden, die durch das Prüfgerät als Reaktion auf den Stimulus des Logik-Eingabesignals erzeugt werden, um zu bestimmen, ob die Ausgabesignale die erwarteten Logikmuster aufweisen. Eine "Parameter"-Prüfung misst analoge Kenngrößen der Schaltung an ihren Anschlüssen. Eine der wichtigsten Parameter-Kenngrößen einer Logikschaltung ist ihr Leckstrom, das heißt die Strommenge, mit der ein Eingabeanschluss einer Logikschaltung als Quelle oder Senke wirkt, wenn der Anschluss auf einen hohen oder einen niedrigen Logikpegel angesteuert wird. Der Leckstrom wird üblicherweise gemessen, indem man den Anschluss durch einen Präzisionswiderstand mit einer Spannungsquelle verbindet und den Spannungsabfall an dem Anschluss misst. Der Spannungsabfall ist proportional zum Leckstrom.
Das US-Patent Re. 31,056, neu erteilt am 12. Oktober, 1982 an Chau et al., offenbart ein Schaltungs-Prüfgerät zum Durchführen von Logik- und Parameterprüfungen an einer Schaltung. Ein Logiksignal-Treiber innerhalb des Prüfgeräts führt dem Anschluss einer zu prüfenden Vorrichtung ("DUT", Device under Test) ein Logiksignal zu. Eine Parametersignal-Quelle innerhalb des Prüfgeräts führt ein Parameter-Prüfsignal dem DUT-Anschluss zu. Da der Logiksignal-Treiber und die Parametersignal-Quelle für unterschiedliche Prüfungen verwendet werden und einander stören würden, wenn sie gleichzeitig mit dem DUT-Anschluss verbunden wären, werden die beiden Signalquellen durch gesonderte Relais-Kontakte mit dem DUT-Anschluss verbunden, so dass nur eine Signalquelle zu einem gewissen Zeitpunkt an dem DUT-Anschluss angeschlossen ist. Die Verwendung eines Relais zum Isolieren der Logiksignal- und Parametersignal-Quellen ermöglicht zwar, dass ein Prüfgerät sowohl die Parameter- als auch Logikprüfung durchführt, doch benötigt das Relais eine relativ große Strommenge zum Schalten, ist relativ langsam und voluminös und ist nach wiederholtem Gebrauch anfällig für eine mechanische Fehlfunktion.
Das am 29. Januar 1991 an Littlebury et al. erteilte US-Patent 4,989,208 beschreibt ein Prüfgerät für integrierte Schaltungen, das sowohl Logik- als auch Parameter-Prüfsignalquellen enthält, die über Transistorschalter abwechselnd mit einem DUT-Anschluss verbunden werden. Die Transistorschalter sind zwar kleiner, schneller und weniger fehleranfällig als Relaisschalter, doch kann der Leckstrom in Transistorschaltern, die mit einem DUT-Anschluss verbunden sind, die Messung des Leckstroms eines DUT-Anschlusses beeinträchtigen. Auch kann die Kapazität eines Transistorschalters, der die Logik signal-Quelle mit dem DUT-Anschluss verbindet, die Flanken-Kenngrößen des Logiksignals beeinträchtigen.
Beim Prüfen der Logik integrierter Hochgeschwindigkeits-Schaltungen sollte die Ausgangsimpedanz einer Logik-Prüfsignal-Quelle mit der Impedanz der Übertragungsleitung abgestimmt werden, die ein Logiksignal von ihrer Quelle zu dem DUT-Anschluss überführt, um Spannungsspitzen an den Vorder- und Hinterflanken der Logiksignal-Impulse zu vermeiden. In der Praxis ist es jedoch schwierig, die Impedanzen der Quelle und der Übertragungsleitung perfekt abzustimmen. Um Spannungsspitzen abzuschwächen, ist es hilfreich, wenn man eine Klemmschaltung an den DUT-Anschluss anschließt. Eine Klemmschaltung enthält üblicherweise zwei Transistoren, die den DUT-Anschluss mit der Quelle für die hohe und mit der Quelle für die niedrige Spannung verbinden. Da die Spannung an dem DUT-Anschluss über eine obere Grenze anzusteigen beginnt, beginnt der Transistor einzuschalten, der den DUT-Anschluss mit der Quelle für niedrige Spannung verbindet, wodurch ein in den DUT-Anschluss überschüssiger Strom aufgenommen wird und den Anstieg der Anschlussspannung begrenzt. Wenn die Spannung an dem DUT-Anschluss unter eine untere Grenze abzufallen beginnt, beginnt der Transistor, der den DUT-Anschluss mit der Quelle für hohe Spannung verbindet, auf ähnliche Weise einzuschalten, wodurch dem DUT-Anschluss zusätzlicher Strom zugeführt wird, um Niederspannungs-Spitzen an dem DUT-Anschluss zu begrenzen. Die Klemmschaltung minimiert zwar Spannungsspitzen an dem DUT-Anschluss, doch beeinträchtigt sie die Messung des Anschluss-Leckstromes selbst dann, wenn die Klemmschaltung-Transistoren ausgeschaltet werden, da die Klemmtransistoren ihrerseits einen beachtlichen Leckstrom aufweisen.
Man benötigt daher ein schnelles, kompaktes und zuverlässiges System zum selektiven Isolieren einer Parameter-Prüfsignal- Quelle aus dem DUT-Anschluss während einer Logiksignal-Prüfung und zum Isolieren einer Klemmschaltung von dem DUT-Anschluss während Leckstrom-Prüfungen.
Zusammenfassung der Erfindung
Gemäss einem Gesichtspunkt der vorliegenden Erfindung wird ein Gerät gemäss Anspruch 1 bereitgestellt.
Die vorliegende Erfindung bezieht sich auf ein automatisiertes Prüfgerät zum Durchführen von Logik- und Leckstrom-Prüfungen an einer integrierten Schaltung oder einer anderen zu prüfenden Logikvorrichtung (DUT). Das Prüfgerät enthält einen Satz lokaler Module, und zwar jeweils eines für jeden Anschluss der DUT. Zum Durchführen einer Logik-Prüfung hat jedes lokale Modul einen Treiber zum Zuführen einer Logiksignal-Eingabe an den DUT-Anschluss, wenn der DUT-Anschluss ein DUT-Eingang ist, einen Komparator zum Erfassen des Logikpegels eines Signals, das durch die DUT an dem Anschluss erzeugt wird, wenn der Anschluss ein DUT-Ausgang ist, und eine Klemmschaltung zum Begrenzen der Spannungsschwingung an dem DUT-Anschluss während der Logikprüfung. Zum Durchführen einer Leckstrom-Prüfung enthält jedes lokale Modul eine Quelle zum Zuführen eines Parameter-Signals an den DUT-Anschluss. Der Komparator erfasst den sich ergebenden Spannungspegel, der an dem DUT-Anschluss erzeugt wird, als Maß für den Leckstrom des Anschlusses.
Die Parametersignal-Quelle und die Klemmschaltung werden mit dem DUT-Anschluss durch Heissträger-Schottky-Dioden angeschlossen. Während einer Logik-Prüfung wird die Parametersignal-Quelle von dem DUT-Anschluss isoliert, indem man die Schottky-Dioden, welche die Parametersignal-Quelle mit dem DUT-Anschluss verbinden, in Sperrrichtung polt. Während einer Leckstrom-Prüfung wird die Klemmschaltung von dem DUT-An schluss isoliert, indem man die Schottky-Dioden, welche sie mit dem DUT-Anschluss verbinden, in Sperrrichtung polt. Wenn sie in Sperrrichtung gepolt sind, haben die Schottky-Dioden eine sehr geringe Kapazität und einen sehr geringen Leckstrom. Somit wird eine Leckstrom-Messung eines DUT-Anschlusses durch den Klemmschaltung-Leckstrom nicht wesentlich beeinflusst, und die Flanken der Prüfsignal-Impulse werden durch eine Kapazität, die dem DUT-Anschluss durch die Parametersignal-Quelle hinzugefügt wird, nicht wesentlich beeinträchtigt. Die Schottky-Dioden, die zum Umschalten der Klemmschaltung und der Parametersignal-Schaltung verwendet werden, sind klein, zuverlässig, schnellschaltend und arbeiten mit geringer Leistungs-Dissipation (Wärmeabgabe).
Es ist wünschenswert, ein Gerät zum genauen Prüfen der Logik und des Leckstromes einer Hochgeschwindigkeits-Logikschaltung bereitzustellen.
Der abschließende Abschnitt dieser Patentbeschreibung hebt den Gegenstand der vorliegenden Erfindung speziell hervor und beansprucht ihn gesondert. Der Fachmann versteht sowohl die Organisation als auch das Betriebsverfahren der Erfindung zusammen mit weiteren Vorteilen und Merkmalen der Erfindung, indem er die verbleibenden Abschnitte der Beschreibung in Anbetracht der begleitenden Zeichnung liest, wobei gleichartige Bezugszeichen sich auf gleichartige Elemente beziehen.
Kurzbeschreibung der Zeichnung
1 zeigt ein automatisches Schaltungs-Prüfgerät gemäss der vorliegenden Erfindung in Form eines Blockdiagramms;
2 zeigt eine bevorzugte Ausführungsform eines lokalen Moduls des Schaltungs-Prüfgeräts von 1 in Form eines kombinierten Blockdiagramms und eines schematischen Diagramms;
3 zeigt die Zeitabstimmungs-Steuerungsvorrichtung von 2 in Form eines ausführlicheren Blockdiagramms; und
4 zeigt eine alternative Ausführungsform eines lokalen Moduls des Schaltungs-Prüfgeräts von 1 in Form eines kombinierten Blockdiagramms und eines schematischen Diagramms.
Beschreibung der bevorzugten Ausführungsformen
1 ist ein Blockdiagramm, das ein automatisiertes Prüfgerät 10 zum Durchführen von Logik- und Leckstrom-Prüfungen an einer integrierten Schaltung oder einer ähnlichen zu prüfenden Vorrichtung 12 (DUT) zeigt. Das Prüfgerät 10 enthält einen Satz lokaler Module 14, die jeweils mit einem entsprechenden Anschluss 15 einer DUT 12 durch eine Übertragungsleitung 17 verbunden sind. Jedes lokale Modul 14 kann entweder ein Prüfsignal an seinen entsprechenden DUT-Anschluss 15 übertragen oder ein Ausgangssignal von dem entsprechenden DUT-Anschluss 15 empfangen. Die lokalen Module 14 sind auch mit einem Hauptrechner 16 (Host) durch einen gemeinsamen Bus 18 verbunden. Der Bus 18 befördert Prüfanweisungen, Prüfergebnisse und Steuerungssignale zwischen dem Hauptrechner 16 und den lokalen Modulen 14. Eine Taktschaltung 20 führt den lokalen Modulen 14 und dem Hauptrechner 16 ein System-Taktsignal CLK für die Zeitabstimmung ihrer Operationen zu.
Während einer Logikprüfung erzeugen und übertragen einige lokale Module 14 Logiksignal-Muster an die DUT-Eingangsanschlüsse, während andere lokale Module 14 die Ausgangssignale abtasten, die an den DUT-Ausgangsanschlüssen erzeugt werden. Um die lokalen Module 14 zum Durchführen einer Logikprüfung zu programmieren, sendet der Hauptrechner 16 Programmierungsdaten an jedes lokale Modul 14 über den Bus 18 aus, die jedem lokalen Modul mitteilen, wann es ein DUT-Eingabesignal pulsieren soll oder wann es ein DUT-Ausgabesignal abtasten soll. Der Hauptrechner 16 sendet dann ein START-Signal gleichzeitig an die lokalen Module 14 über den Bus 18, wodurch bewirkt wird, dass die lokalen Module die Logikprüfung beginnen. Jedes lokale Modul 14 reagiert auf das START-Signal, indem es die Sequenz von Aktionen durchführt, die durch seine gespeicherten Programmierungsdaten angezeigt werden, wobei Impulse des CLK-Signals als Zeitabstimmungs-Referenz verwendet werden. Während der Logikprüfung führt jedes lokale Modul 14, das ein DUT-Ausgabesignal 12 abtastet, eine Speicherung der Abtastdaten bzw. Probedaten in einem internen Erfassungsspeicher durch. Am Ende der Prüfung liest der Hauptrechner 16 die erfassten Daten aus dem Erfassungsspeicher jedes lokalen Moduls 14 über den Bus 18 aus und macht die Daten einem Benutzer zugänglich.
Das Prüfgerät 10 führt auch Leckstrom-Prüfungen an der DUT 12 durch. Die Hochpegel- oder Niedrigpegel-Leckströme eines DUT-Anschlusses 15 sind die Stromstärken, welche der Anschluss 15 zieht, wenn der Anschluss auf einen hohen oder einen niedrigen Logikpegel angesteuert wird. Bei einer Leckstrom-Prüfung steuert jedes lokale Modul 14 seinen entsprechenden Anschluss 15 der DUT 12 auf einen hohen und einen niedrigen Logikpegel, bestimmt, ob die sich ergebenden Leckströme oberhalb oder unterhalb gegebener Pegel liegen, und speichert dann das Ergebnis kennzeichnende Daten in seinem Erfassungsspeicher für einen späteren Zugriff durch den Hauptrechner 16.
2 zeigt eine bevorzugte Ausführungsform eines typischen lokalen Moduls 14 in Form eines kombinierten Blockdiagramms und eines schematischen Diagramms. Das lokale Modul 14 ent hält einige Untersysteme: eine Klemmschaltung 22, eine Parametersignal-Quelle 24, eine Daten-Erfassungsschaltung 26, eine Logiksignal-Quelle 27, einen Zeitabstimmungssignal-Generator 28 und eine Bus-Schnittstellenschaltung 30. Die Parametersignal-Quelle 24 erzeugt Ausgangssignale zum Prüfen der Hochpegel- und Niedrigpegel-Leckströme am Anschluss 15. Die Quelle 24 enthält zwei einstellbare Spannungsquellen zum Zuführen von Hochpegel- und Niedrigpegel-Prüfsignalen an den DUT-Anschluss durch Präzisionswiderstände hindurch. Da der Betrag des Spannungsabfalls an jedem Widerstand proportional zu dem Hochpegel- oder Niedrigpegel-Leckstrom des Anschlusses 15 ist, zeigt die sich ergebende Spannung am Anschluss 15 den Leckstrom an. Die Datenerfassungsschaltung 26 überwacht diese Anschlussspannung VT, um den Leckstrom zu bestimmen. Die Logiksignal-Quelle 27 erzeugt ein Ausgabe-Logiksignal VL zum Stimulieren des DUT-Anschlusses 15, wenn der Anschluss 15 als DUT-Eingabeanschluss wirkt. Um sich von dem Anschluss 15 zu isolieren, wenn sie während der Leckstrom-Prüfungen oder während der Logik-Prüfungen nicht benötigt wird, wenn der Anschluss 15 als DUT-Ausgang wirkt, versetzt die Quelle 27 das VL-Logiksignal in einen Dreistatus-Zustand.
Die Datenerfassungsschaltung 26 tastet die DUT-Anschlussspannung VT während der Leckstrom-Prüfungen ab, vergleicht diese abgetastete Anschlussspannung mit ihren erwarteten Schwellenwerten und speichert Daten, die das Ergebnis des Vergleichs darstellen, in einem internen Erfassungsspeicher. Die Datenerfassungsschaltung 26 tastet auch die DUT-Anschlussspannung VT zu geeigneten Zeitpunkten im Verlaufe von Logiksignal-Prüfungen ab, wenn der DUT-Anschluss als DUT-Ausgabeanschluss wirkt, bestimmt, ob die abgetastete Anschlussspannung auf einem hohen oder einem niedrigen Logikpegel ist, und speichert Daten, welche das Ergebnis dieser Bestimmung kennzeichnen, in ihrem Erfassungsspeicher. Nachdem die Logik- und Leckstrom-Prüfung abgeschlossen sind, verwen det der Hauptrechner 16 von 1 den Bus 18, um auf die Prüfergebnisse zuzugreifen, die in dem Erfassungsspeicher innerhalb der Schaltung 27 gespeichert sind. Die Klemmschaltung 22 verhindert, dass die Spannung des DUT-Anschlusses 15 während einer Logikprüfung über oder unter vorbestimmte Grenzen hinausschwingt. Idealerweise hat die Übertragungsleitung 17, welche das lokale Modul 14 mit dem DUT-Anschluss 15 verbindet, eine Impedanz, die mit der Ausgangsimpedanz der Logiksignal-Quelle 27 abgestimmt ist, um ein Überschwingen oder Unterschwingen an den Impulsflanken des Logikprüfung-Ausgabesignals VL der Quelle 27 zu vermeiden. Da sich jedoch in der Praxis eine enge Impedanz-Anpassung nur schwer erzielen lässt, wird die Klemmschaltung 22 benötigt, um Spannungsspitzen zu minimieren. Der Zeitabstimmungsignal-Generator 28 empfängt Programmierungsdaten und Steuerungssignale von dem Hauptrechner 16 der 1 über den Bus 18 und die Bus-Schnittstellenschaltung 30. Als Reaktion auf die Programmierungsdaten erzeugt der Zeitabstimmungssignal-Generator 28 Ausgabesignale, welche die Operationen der Parameter- und Logiksignal-Quellen 24 und 27 sowie der Klemmschaltung 22 steuern. Der Zeitabstimmungssignal-Generator verwendet das CLK-Signal von dem Takt 20 der 1 als Zeitabstimmungs-Referenz.
Die Klemmschaltung 22 enthält Register 32 und 34, Multiplexer 36 und 38, Digital/Analog-Wandler (DAC) 40 und 42, Dioden 44 und 46, einen NPN-Transistor 48, einen PNP-Transistor 50 sowie Heissträger-Schottky-Dioden 52 und 54. Der Hauptrechner 16 der 1 speichert zwei Datenwerte D1 und D2 in dem Register 32 über den Bus 18 und die Bus-Schnittstellenschaltung 30. Der Multiplexer 36 führt dem Eingang des DAC 40 Daten D1 zu, wenn das Prüfgerät eine Logikprüfung durchführt, und führt dem DAC 40 Daten D2 zu, wenn das Prüfgerät eine Leckstrom-Prüfung durchführt. Der Hauptrechner speichert auch zwei Datenwerte D3 und D4 in dem Register 34.
Der Multiplexer 38 leitet die Daten D3 an den Eingang des DAC 42 während der Logikprüfungen weiter und leitet die Daten D4 an den DAC 42 während der Leckstrom-Prüfungen weiter. Die Ausgänge der DAC 40 und 42 steuern Basisanschlüsse (Steuerungsanschlüsse) der Transistoren 48 und 50 an. Der Kollektor (Lastanschluss) des Transistors 48 ist mit einer positiven Spannungsquelle V verbunden, während der Kollektor des Transistors 50 geerdet ist. Die Schottky-Dioden 52 und 54 koppeln die Emitter (auch "Lastanschlüsse") der Transistoren 48 und 50 an den DUT-Anschluss 50. Die Dioden 44 und 46 sind zwischen den Basisanschlüssen der Transistoren 48 und 50 in Serie geschaltet.
Während einer Logikprüfung bewirkt der ausgewählte Datenwert D1, dass der DAC 40 dem Basisanschluss des Transistors 48 ein Spannungssignal VLC mit ausreichend großem Betrag zuführt, um den Transistor 48 einzuschalten, wenn die Ausgangsspannung VT des DUT-Anschlusses unter einen vorbestimmten minimalen Pegel zu fallen beginnt. Der durch den Transistor 48 zugeführte Strom klemmt VT an diesem minimalen Pegel fest. Auf ähnliche Weise bewirkt der ausgewählte Datenwert D3, dass der DAC 42 dem Basisanschluss des Transistors 50 ein Spannungssignal VHC ausreichender Größe zuführt, um den Transistor 50 einzuschalten, wenn die Ausgangsspannung VT des DUT-Anschlusses über einen vorbestimmten maximalen Pegel einzusteigen versucht. In einem derartigen Fall klemmt der durch den Transistor 50 zugeführte Strom die Spannung VT an dem maximalen Pegel fest.
Nimmt man z. B. an, dass der Basis-Emitter-Abfall des Transistors 48 den Wert 0,6 Volt hat, dass die Spannung in Durchgangsrichtung der Schottky-Diode 52 den Wert 0,2 Volt hat und dass wir verhindern wollen, dass VT unter 0 Volt schwingt. Daher gibt der Hauptrechner 16 einen Datenwert D1 ab, wie es auch DAC 40 machen würde, um VLC auf 0,8 Volt einzustellen. Zu Beginn der negativ werdenden Spitze in der Spannung VT des DUT-Anschlusses schaltet der Transistor 48 ein, wird die Diode 52 in Vorwärtsrichtung gepolt und führt die Quelle V dem Anschluss 15 einen ausreichenden Strom zu, um zu verhindern, dass die Anschlussspannung unter 0 Volt abfällt. Mit einem Basis-Emitter-Abfall im Transistor 50 von 0,5 Volt und einem Spannungsabfall in Vorwärtsrichtung durch die Schottky-Diode 54 von 0,2 Volt, um zu verhindern, dass VT über 5 Volt ansteigt, sollte der Hauptrechner 16 einen Datenwert D3 abgeben, der ausreicht, um zu bewirken, dass der DAC 40 die Spannung VHC auf 4,2 Volt einstellt. Wenn die DUT versucht, die Anschlussspannung VT über 5 Volt nach oben zu ziehen, schaltet der Transistor 50 ein, und die Diode 54 wird in Vorwärtsrichtung gepolt. Die Diode 54 und der Transistor 50 leiten dann den Strom von dem lokalen Modul 15 zur Erde, sodass VT nicht über 5 Volt ansteigen kann.
Während einer Leckstrom-Prüfung wählen die Multiplexer 36 und 38 die Datenwerte D2 und D4 aus. Der Datenwert D2 bewirkt, dass der DAC 40 dem Basisanschluss des Transistors 48 ein Spannungssignal VLC zuführt, das gewährleistet, dass der Transistor 48 ausgeschaltet bleibt und die Diode 52 in Sperrrichtung gepolt bleibt. Auf ähnliche Weise bewirkt der Datenwert D4, dass der DAC 40 dem Basisanschluss des Transistors 50 ein Spannungssignal VAC zuführt, welches den Transistor 50 ausschaltet und die Diode 54 in Sperrrichtung polt. Wenn z. B. die Spannung VT des DUT-Anschlusses während einer Leckprüfung zwischen 0 und 5 Volt liegt, kann D2 eingestellt werden, um bei dem DAC 40 eine Ausgangsspannung von 0 Volt oder weniger zu erzeugen, und kann D4 eingestellt werden, um bei DAC 42 eine Ausgangsspannung von mindestens 5 Volt zu erzeugen. Mit in Sperrrichtung gepolten Dioden 52 und 54 beeinträchtigt die Klemmschaltung 22 den durch das DUT-Anschluss fließenden Strom nicht.
Die Dioden 44 und 46 der Klemmschaltung 22 gewährleisten, dass die Transistoren 48 und 50 nicht gleichzeitig einschalten, wodurch die Quelle V mit der Erde kurzgeschlossen wird. Ohne die Dioden 44 und 46 könnten die Transistoren 48 und 50 in Folge eines Programmierungsfehlers gleichzeitig einschalten, wenn unkorrekte Datenwerte den DACs 40 und 42 zugeführt werden.
Die Parametersignal-Quelle 24 führt dem DUT-Anschluss 15 während der Leckstrom-Prüfungen ein Prüfsignal zu. Die Quelle 24 enthält Register 53 und 55, Multiplexer 56 und 58, DACs 60 und 62, 10⁶ Ohm-Widerstände 64 und 66 sowie Heissträger-Schottky-Dioden 68 und 70. Der Hauptrechner 16 speichert zwei Datenwerte D5 und D6 in dem Register 53 und zwei Datenwerte D7 und D8 in dem Register 55. Der Multiplexer 56 führt dem Eingang des DAC 60 entweder den Datenwert D5 oder D6 zu. Der Multiplexer 58 führt dem Eingang des DAC 62 entweder den Datenwert D7 oder D8 zu. Der Widerstand 64 und die Diode 68 in Serie koppeln den Ausgang des DAC 60 mit dem DUT-Anschluss 15, während der Widerstand 66 und die Diode 70 in Serie den Ausgang des DAC 62 an den DUT-Anschluss koppeln.
Beim Durchführen einer Hochpegel-Leckprüfung führen die Multiplexer 56 und 58 Datenwerte D6 und D7 den DACs 60 und 62 zu, wobei D6 so bemessen ist, dass der DAC 60 die Diode 68 in Vorwärtsrichtung polt, bzw. D7 so bemessen ist, dass der DAC 62 die Diode 70 in Sperrrichtung polt. Insbesondere wird der Wert von D6 so ausgewählt, dass der Spannungsabfall in dem Widerstand 64 und der Diode 68 eine Spannung VT am DUT-Anschluss 15 erzeugt, der gleich groß wie der hohe Logikpegel ist, wenn die DUT ihren nominalen Hochpegel-Leckstrom zieht. Wenn der DUT-Anschluss 15 übermäßig viel Leckstrom zieht, fällt VT aufgrund des übermäßigen Spannungsabfalls am Widerstand 64 unter den hohen Logikpegel ab. Wie weiter unten erläutert wird, stellt die Daten-Erfassungsschaltung 26 fest, wann die Spannung VT an dem DUT-Anschluss unter diesen erwarteten Wert abfällt.
Beim Durchführen einer Niedrigpegel-Leckprüfung führen die Multiplexer 56 und 58 den DACs 60 und 62 die Datenwerte D5 und D8 zu. D5 ist so bemessen, dass die Ausgabe des DAC 60 die Diode 68 in Sperrrichtung polt. Der Wert von D8 ist so ausgewählt, dass die Diode 70 in Vorwärtsrichtung gepolt ist, wobei der Spannungsabfall an dem Widerstand 66 und der Diode 70 eine Spannung VT an dem DUT-Anschluss 15 erzeugt, die gleich groß wie der nominale niedrige Logikpegel ist, wenn die DUT ihren nominalen Niedrigpegel-Leckstrom zieht. Wenn die DUT einen übermäßigen Leckstrom hat, steigt VT aufgrund einer übermäßigen Spannung am Widerstand 66 über den niedrigen Logikpegel an. Die Daten-Erfassungsschaltung 26 erfasst, wann die Spannung VT an dem DUT-Anschluss über ihren erwarteten Pegel ansteigt.
Die Logik-Prüfsignal-Quelle 27 stimuliert den DUT-Anschluss 15 mit einem Logiksignal VL während Logikprüfungen, wenn der Anschluss 15 ein DUT-Eingabeanschluss ist. Vor dem Beginnen einer Logikprüfung speichert der Hauptrechner 16 der 1 zwei Datenwerte D12 und D13 in einem Register 72. Der Wert D12 wird einem DAC 74 zugeführt, und der Wert D13 wird einem DAC 76 zugeführt. Die Werte von D12 und D13 werden so eingestellt, dass DAC 74 ein Referenzsignal VHL des hohen Logikpegels erzeugt und DAC 76 ein Referenzsignal VLL des niedrigen Logikpegels erzeugt. Die Referenzsignale VHL und VLL werden einem Dreistatus-Schreiber 78 zugeführt. Der Zeitabstimmungsignal-Generator 28 führt dem Treiber 78 ein Dreistatus-Steuerungssignal TS und ein Logik-Eingabesignal VX zu. Wenn während einer Logikprüfung der Treiber 78 dem DUT-Anschluss 15 ein Logik-Prüfsignal VL zuführen soll, bestätigt der Zeitabstimmungssignal-Generator 28 das Signal TS zum Einschalten des Treibers 78. Wenn TS bestätigt ist, steuert der Treiber 78 sein Ausgabesignal VL entweder auf den hohen Logikpegel des Referenzsignal VHL oder den niedrigen Logikpegel des Referenzsignal VLL je nach dem Zustand eines Eingabe-Logiksignal VX, das durch den Zeitabstimmungssignal-Generator 28 erzeugt wird. Ansonsten, während einer Leckstrom-Prüfung oder wenn der DUT-Anschluss als ein DUT-Ausgang wirkt, bestätigt der Signalgenerator 28 das Signal TS für den Dreifachzustand des Ausgabesignals VL des Treibers 78 nicht.
Die Daten-Erfassungsschaltung 26 enthält einen Komparator 82 zum Vergleichen der Spannung VT des DUT-Anschlusses mit einer Referenz-Schwellenspannung VTH, die durch einen DAC 84 erzeugt wird. Der Komparator 82 erzeugt ein Ausgabesignal VC, das hoch ist, wenn VT die Schwellenspannung VTH übersteigt, und niedrig ist, wenn VTH die Spannung VT übersteigt. Ein Erfassungsspeicher 83 speichert ein Bit, das den Zustand des Signals VC kennzeichnet, wenn es durch einen Impuls eines Signals WE von dem Signalgenerator 28 eine Schreib-Freigabe erhält. Vor dem Beginn der Logikprüfung- und Parameterprüfung-Prozeduren schreibt der Hauptrechner 16 der 1 drei Datenwerte D9–D11 in das Register 88. Der Wert D9 definiert eine Schwellenspannung VTH, die während einer Logikprüfung verwendet wird, um zwischen einem hohen und einem niedrigen Logikpegel an dem DUT-Anschluss 15 zu unterscheiden. Der Wert D10 definiert eine Schwellenspannung VTH, welche die zulässige untere Grenze der Spannung VT an dem DUT-Anschluss bei einer Hochpegel-Leckstrom-Prüfung markiert, während der Wert D11 eine Schwellenspannung definiert, welche die zulässige obere Grenze der Anschlussspannung VT bei einer Niedrigpegel-Leckstrom-Prüfung markiert. Ein Multiplexer 86, der durch ein Zwei-Bit-Signal MX5 von dem Zeitabstimmungssignal-Generator 28 gesteuert wird, wählt einen der in einem Register 88 gespeicherten Datenwerte D9–D11 als Eingabe für den DAC 84 je nach der Art der durchgeführten Prüfung aus.
Der Zeitabstimmungssignal-Generator 28 empfängt und speichert Programmierungsdaten von dem Hauptrechner 16 der 1 vor dem Beginn einer Prüfung und steuert die Zeitabstimmung seiner Ausgabesignale in Übereinstimmung mit seinen gespeicherten Daten. Seine Ausgabesignale TS und VX steuern den Treiber 78, und sein WE-Ausgabesignal steuert die Zeitabstimmung der Datenspeicherung durch den Erfassungsspeicher 83. Die Steuerungsvorrichtung 28 erzeugt auch einen Satz Ausgabesignale MX1–MX5 zum Steuern der Multiplexer 36, 38, 56, 58 und 86.
Wir können die Programmierung und den Betrieb des lokalen Moduls 14 am besten mittels eines Beispiels veranschaulichen. In dem Beispiel ist der DUT-Anschluss 15 bidirektional, hat einen hohen und einen niedrigen Logikpegel von 5 bzw. 0 Volt und hat nominale Hochpegel- und Niedrigpegel-Leckströme von 1 μA bzw. 0,5 μA. Das lokale Modul 14 soll Hochpegel- und Niedrigpegel-Leckstrom-Prüfungen der Reihe nach und mit einer anschließenden Logikprüfung durchführen. Der DUT-Anschluss ist bidirektional, um die Logikprüfung durchzuführen, wobei das lokale Modul manchmal den DUT-Anschluss 15 zu einem hohen Logikpegel oder einem niedrigen Logikpegel ansteuern muss und ein anderes Mal den Logikzustand des Ausgabesignals VT, das durch die DUT an dem Anschluss 15 erzeugt wird, abtasten und speichern muss.
Wie in der untenstehenden Tabelle I aufgeführt ist, speichert der Hauptrechner 16 der 1 anfänglich die Datenwerte D1–D13 in den verschiedenen Registern des Moduls 14 von 2, die so bemessen sind, dass sie die DAC-Ausgangssignale mit den aufgezeigten Spannungen während der aufgezeigten Prüfungen erzeugen.
Tabelle I
Aus Tabelle I erkennen wir, dass der Multiplexer 36 der Klemmschaltung 22 von 2 den in dem Register 32 gespeicherten Datenwert D1 auswählt, wenn das lokale Modul eine Logikprüfung durchführt. Das Ausgangssignal VLC des DAC 40, das als Reaktion auf die Daten D1 erzeugt wird, beträgt 0,8 Volt. Wenn die Spannung VT des DUT-Anschlusses 0 Volt erreicht, hat der Abfall an dem Basis-Emitter-Übergang des Transistors 48 einen Wert von 0,6 Volt, der Abfall an der Diode 72 einen Wert von 0,2 Volt, wird die Diode 52 in Vorwärtsrichtung gepolt und fängt der Transistor 48 an, eingeschaltet zu werden. Der Transistor 48 führt ausreichend viel Strom zu, um zu verhindern, dass VT unter 0 Volt abfällt. Während einer Hochpegel- oder Niedrigpegel-Leckstromprüfung wählt der Multiplexer 36 D2 als Eingabe für den DAC 40 aus, und D2 wird so bemessen, dass VLC den Wert 0 Volt hat. Solange die DUT-Anschlussspannung nicht unter –0,6 Volt während der Niedrig pegel-Leckstrom-Prüfung abfällt, bleibt der Transistor 48 ausgeschaltet und bleibt die Diode 52 in Sperrrichtung gepolt. Die Diode 52, die einen sehr geringen Leckstrom hat, wenn sie in Sperrrichtung gepolt ist, isoliert somit den Transistor 48 wirksam von dem DUT-Anschluss 15, so dass der Transistor 48 dem DUT-Anschluss 15 keinen Leckstrom zuführt.
Der Multiplexer 38 der Klemmschaltung 22 der 2 wählt den Datenwert D3 in dem Register 34 als Eingabe an den DAC 42 aus, wenn das lokale Modul 14 eine Logikprüfung durchführt. Das Ausgabesignal VHC des DAC 42, das als Reaktion auf die Daten D3 erzeugt wird, beträgt 4,2 Volt. Wenn die Spannung VT des DUT-Anschlusses auf 5 Volt ansteigt, beginnt der Transistor 50 eingeschaltet zu werden, und die Diode 54 wird in Vorwärtsrichtung gepolt. Der gesamte Abfall an dem Basis-Emitter-Anschluss des Transistors 50 und der Diode 54 beträgt 0,8 Volt. Der Transistor 50 versenkt ausreichend viel Strom, um zu verhindern, dass VT über 5 Volt ansteigt. Während einer Hochpegel- oder Niedrigpegel-Leckstrom-Prüfung wählt der Multiplexer 38 die Daten D4 als Eingabe an den DAC 42 aus. Die Daten D4 stellen VHC auf 5 Volt ein. Dies polt die Diode 54 in Sperrrichtung für normale Werte von VT (0–5 Volt), um den Transistor 50 an dem DUT-Anschluss 15 im wesentlichen zu isolieren. Wenn die Diode 54 den Transistor 50 isoliert, kann der Transistor keinen nennenswerten Leckstrom von dem Anschluss 15 versenken.
Der Multiplexer 56 des Parametersignal-Generators 24 der 2 wählt D5 als Eingabe für den DAC 60 während einer Logikprüfung oder während einer Niedrigpegel-Leckstrom-Prüfung aus. Die Daten D5 stellen das Ausgabesignal VHP des DAC 60 auf 0,0 Volt ein, um zu gewährleisten, dass die Diode 68 in Sperrrichtung gepolt bleibt. Somit isoliert die Diode 68 den DAC 60 von dem DUT-Anschluss 15. Während einer Hochpegel-Leckstrom-Prüfung wählt der Multiplexer 56 die Daten D6 aus, wodurch bewirkt wird, dass der DAC 60 die Spannung VHT auf 6,2 Volt einstellt. Wenn der Hochpegel-Leckstrom an dem DUT-Anschluss 15 der Nennstrom von 1 μA oder weniger ist, beträgt die Anschlussspannung VT mindesten 5,0 Volt. Der Multiplexer 58 wählt D7 als Eingabe an den DAC 62 während einer Logikprüfung oder während einer Hochpegel-Leckstrom-Prüfung aus. D7 wird geeignet eingestellt, um ein Ausgabesignal VLP des DAC 62 von 6,0 Volt zu erzeugen. Diese Spannung polt die Diode 70 in Sperrrichtung für alle erwarteten Werte der Anschlussspannung VT, wodurch der DAC 62 von dem DUT-Anschluss 15 im wesentlichen isoliert wird. Während einer Niedrigpegel-Leckstrom-Prüfung wählt der Multiplexer 58 D8 als Eingabe für DAC 62 aus, wodurch eine Ausgabespannung VLP des DAC von –0,7 Volt erzeugt wird. Bei dem Nennwert nominalen Niedrigpegel-Leckstrom von 0,5 μA oder weniger erzeugt eine Spannung VLP von –0,7 Volt eine Spannung VT von mindestens 0 Volt. Eine 0,0 Volt übersteigende Spannung VT des DUT-Anschlusses zeigt, dass der Niedrigpegel-Leckstrom seinen Nennwert überschreitet.
Der Multiplexer 86 der Daten-Erfassungsschaltung 26 wählt D9 als Eingabe für den DAC 84 während der Logikprüfungen aus. In diesem Beispiel wird D9 eingestellt, um eine Ausgabespannung VTH des DAC 84 von 2,5 Volt zu erzeugen. Wenn die Spannung VT 2,5 Volt überschreitet, steuert der Komparator 82 sein Ausgabesignal VC hoch. Wenn VT kleiner als 2,5 ist, steuert der Komparator 82 das Ausgangssignal VC auf den niedrigen Wert. Der Multiplexer 86 wählt D10 während einer Hochpegel-Leckstrom-Prüfung aus. D10 bewirkt, dass DAC 84 eine Ausgabe VTH von 5,0 Volt erzeugt. Wenn VT einen Wert von 5,0 Volt übersteigt, steuert der Komparator 82 sein Ausgangssignal VC hoch, wodurch angezeigt wird, dass der DUT-Anschluss 15 die Hochpegel-Leckstrom-Prüfung bestanden hat. Wenn VT kleiner als 5,0 Volt ist, steuert der Komparator 82 sein Ausgangssignal VC auf den niedrigen Wert, wodurch angezeigt wird, dass der DUT-Anschluss 15 die Hochpegel-Leckstrom-Prüfung nicht bestanden hat. Der Multiplexer 86 wählt D11 während einer Niedrigpegel-Leckstrom-Prüfung aus. D11 teilt dem DAC 84 mit, eine Ausgabe VTH von 0,0 Volt zu erzeugen. Wenn VT den Wert 0,0 Volt übersteigt, steuert der Komparator 82 sein Ausgangssignal VC auf den hohen Wert, wodurch angezeigt wird, dass der DUT-Anschluss 15 die Niedrigpegel-Leckstrom-Prüfung bestanden hat. Wenn VT kleiner als 0,0 Volt ist, steuert der Komparator 82 sein Ausgangssignal VC auf den niedrigen Wert, um anzuzeigen, dass der DUT-Anschluss 15 die Niedrigpegel-Leckstrom-Prüfung nicht bestanden hat.
Um das lokale Modul 14 zum Prüfen des DUT zu programmieren, speichert der Hauptrechner 16 der 1 die Daten D1–D11 in den Lokalmodul-Registern, überträgt Programmierungsdaten über den Bus 18 zu dem Zeitabstimmungssignal-Generator 28 und sendet dann gleichzeitig ein START-Signal an den Signalgenerator 28 jedes lokalen Moduls über den Bus 18. Als Reaktion auf das START-Signal beginnt der Signalgenerator 28 mit der Erzeugung seiner Ausgangssignale in Übereinstimmung mit seinen gespeicherten Programmierungsdaten.
Wie durch seine Programmierungsdaten angegeben, wird durch die Steuerungsvorrichtung 28 im Verlaufe der Prüfung die Bestätigung des Signals TS anfänglich aufgehoben, um das Ausgabesignal VL des Treibers 78 in einen Dreistatus-Zustand zu versetzen, und die Multiplexer-Steuerung stellt MX1–MX5 ein, um sämtliche Multiplexer so zu schalten, dass sie die DAC-Eingabedaten auswählen (D2, D4, D6, D7 und D10), die für eine Hochpegel-Leckstrom-Prüfung durch die obige Tabelle 1 geeignet sind. Die Steuerungsvorrichtung 28 pulsiert dann das Schreib-Freigabesignal WE zu dem Erfassungsspeicher 83 und bewirkt, dass er den Zustand des VC-Ausgangssignals des Komparators 82 abtastet und bei einer ersten Adresse speichert. Dieses Bit zeigt an, ob der DUT-Anschluss 15 die Hochpegel- Leckstrom-Prüfung überstanden hat. Die Steuerungsvorrichtung 28 stellt dann die Steuerungssignale MX1–MX5 ein, um die Multiplexer derart zu schalten, dass sie die DAC-Eingabedaten auswählen (D2, D4, D5, D8 und D11), die für eine Niedrigpegel-Leckstrom-Prüfung geeignet sind. Der Zeitabstimmungsignal-Generator 28 pulsiert dann erneut das Schreib-Freigabesignal WE, wodurch bewirkt wird, dass der Erfassungsspeicher 83 das VC-Ausgabesignal abtastet und bei einer benachbarten Adresse ein Bit speichert, das anzeigt, ob der DUT-Anschluss 15 die Niedrigpegel-Leckstrom-Prüfung bestanden hat.
Um die anschließende Logikprüfung vorzubereiten, stellt die Steuerungsvorrichtung 28 dann die Multiplexer-Steuerungssignale MX1–MX5 so ein, dass die verschiedenen Multiplexer Daten auswählen (D2, D3, D5, D7 und D9), die für eine Logikprüfung gemäss obiger Tabelle I geeignet sind. Anschließend, immer dann, wenn das lokale Modul 14 ein Hochpegel- oder Niedrigpegel-Signal zu dem DUT-Anschluss 15 senden soll, stellt der Signalgenerator 28 das Signal VX auf den geeigneten Zustand ein und stellt das Ausgangssignal TS zum Einschalten des Dreistatus-Treibers 78 ein, wodurch dem DUT-Anschluss 15 ein Signal von 5,0 Volt oder 0,0 Volt zugeführt wird. Immer dann, wenn der Erfassungsspeicher 83 ein Bit speichern soll, das den Zustand des DUT-Reaktionssignals VT kennzeichnet, pulsiert der Signalgenerator 28 alternativ das Schreib-Freigabesingal WB, wodurch bewirkt wird, dass der Erfassungsspeicher VC abtastet und ein Bit speichert, das anzeigt, ob VT oberhalb oder unterhalb der Schwelle von 2,5 Volt ist, die durch die ausgewählten Daten D9 erstellt wurde. Wenn die Logikprüfung abgeschlossen ist, liest der Hauptrechner 16 die Prüfdaten über den Bus 18 aus dem Speicher 83 aus. Die ersten beiden Bits der Daten zeigen, ob der DUT-Anschluss 15 die Hochpegel- und Niedrigpegel-Leckstrom-Prüfung bestanden hat, und die verbleibenden Bits der Daten aus dem Erfassungsspeicher 83 bilden das Ergebnis der Logikprüfung.
3 zeigt den Zeitabstimmungssignal-Generator 28 von 2 in Form eines ausführlicheren Blockdiagramms. Um den Zeitabstimmungssignal-Generator 28 zu programmieren, schreibt der Hauptrechner 16 von 1 eine Sequenz von "Vektordaten"-Wörtern in einen Vektorspeicher 90. Die Prüfung wird zu einem Satz aufeinanderfolgender Zeitperioden organisiert, die jeweils eine gegebene Anzahl von Systemtakt-Signalimpulsen CLK dauern. Ein gesondertes Vektordaten-Wort wird in dem Speicher 90 für jede Zeitdauer der Prüfung gespeichert. Jedes Vektordaten-Wort enthält ACTION-Bits und TIME-Bits. Jedes ACTION-Bit zeigt einen Zustand an, zu dem der Zeitabstimmungssignal-Generator 28 ein entsprechendes Signal seiner Ausgangssignale während der Zeitdauer ansteuern soll. Die TIME-Bits zeigen eine Zeit während der Zeitdauer an, bei der der Zeitabstimmungssignal-Generator die durch die ACTION-Bits angezeigten Aktionen durchführen soll.
Vor dem Beginnen der Prüfung führt der Hauptrechner einen Datenwert PERIOD_LEN einem Zähler 96 zu, der die Anzahl der Signalimpulse CLK in jeder Prüfperiode anzeigt. Das durch den Hauptrechner erzeugte START-Signal setzt den Zähler 96 zurück und teilt ihm mit, dass er das Zählen der Signalimpulse CLK beginnen soll, um zu bestimmen, wann jede Prüfperiode beginnt. Zu Beginn jeder Prüfperiode inkrementiert der Zähler 95 eine dem Vektorspeicher 90 zugeführte Ausgabeadresse, wodurch bewirkt wird, dass der Vektorspeicher das Vektordaten-Wort an der gekennzeichneten Adresse ausliest. Die TIME-Bits des ausgelesenen Wortes werden einer Zeitabstimmungs-Feineinstellung 92 zugeführt. Der Zähler 96 sendet einen NEXT-Signalimpuls zu der Zeitabstimmungs-Feineinstellung 92 zu Beginn jeder Prüfperiode. Als Reaktion auf das NEXT-Signal wartet die Zeitabstimmungs-Feineinstellung 92 unter Verwen dung des CLK-Signals als Zeitabstimmungs-Referenz während einer Zeitdauer, die durch die TIME-Bits gekennzeichnet ist, und führt dann einen STROBE-Signalimpuls einer Auffangschaltung bzw. Halteschaltung 93 zu. Die Halteschaltung 93 verriegelt die ACTION-Bits an den Eingängen einer Gruppe aus Treiberschaltungen 94, welche die Ausgabesignale TS, VX, MX1–MX5 und WE zu Zuständen hin steuern, die durch ihre entsprechenden ACTION-Bits gekennzeichnet sind.
4 zeigt eine alternative Ausführungsform eines lokalen Moduls 14 der 1, das im wesentlichen der Ausführungsform des in 2 gezeigten lokalen Moduls 14 ähnlich ist. Gleiche Elemente in 2 und 4 tragen die gleichen Nummern. Der einzige Unterschied zwischen den Ausführungsformen von 2 und 4 besteht in der Anordnung der Schottky-Dioden, welche die Klemmschaltung 22 und die Parametersignal-Quelle 24 mit dem DUT-Anschluss 15 verbinden. In 2 sind die Widerstände 64 und 66 der Quelle 24 und die Transistoren 48 und 50 der Klemmschaltung 22 mit dem DUT-Anschluss 15 über gesonderte Schottky-Dioden 52, 54, 68 und 70 verbunden. Wie in 4 gezeigt, ist im Gegensatz hierzu der Emitter des Transistors 48 mit dem DUT-Anschluss 15 über eine Serie von zwei Schottky-Dioden 52A und 52B verbunden, und der Emitter des Transistors 50 ist mit dem Anschluss 15 durch eine Serie von zwei Schottky-Dioden 54A und 54B verbunden. Die Diode 52B verbindet auch den Widerstand 64 der Parametersignal-Quelle 24 mit dem Anschluss 15, während die Diode 54B auch den Widerstand 66 der Quelle 24 mit dem Anschluss verbindet. Die Ausführungsform des Moduls 14 von 4 wird genauso programmiert wie die Ausführungsform von 2, obwohl die Werte von D1–D8 geringfügig verändert werden müssen, um das Vorhandensein der zusätzlichen Schottky-Dioden in den Wegen zwischen dem DUT-Anschluss und den Transistoren 48 und 50 zu berücksichtigen. Ein Vorteil der Ausführungsform von 4 besteht darin, dass die Schottky-Diodenanordnung von 4 we niger Kapazität am Anschluss 15 hat und somit ermöglicht, dass das Logik-Prüfsignal VL mit scharfen Flanken bei einer höheren Frequenz als die Schottky-Diodenanordnung von 2 funktioniert.
Die Schaltung von 4 verbessert auch die Klemmantwort auf Spannungsschwingungen an dem DUT-Anschluss 15. Wenn in der Schaltung von 2 die Spannung VT am DUT-Anschluss unter die Schwelle zu fallen beginnt, die durch die VLC-Ausgabe des DAC 40 eingestellt wird, muss der DAC 40 die inhärenten Kapazitäten der Diode 52 und des Basis-Emitter-Übergangs des Transistors 48 laden, bevor er den Transistor 48 einschalten und die VT-Spannungsschwingung begrenzen kann. Wenn die Spannung VT des DUT-Anschlusses über die Schwelle anzusteigen beginnt, die durch den DAC 42 eingestellt ist, muss der DAC 42 auf ähnliche Weise die inhärenten Kapazitäten der Diode 52 und des Basis-Emitter-Übergangs des Transistors 50 laden, bevor er den Transistor 50 einschalten kann. Die zum Laden dieser Kapazität benötigte Zeit verzögert die Reaktion der Klemmschaltung auf Spannungsschwingungen an dem DUT-Anschluss 15.
Schaut man sich nun die Schaltung von 4 an, erkennt man, dass während Logikprüfungen, wenn die Klemmschaltung 22 Spannungsschwingungen an dem DUT-Anschluss 15 begrenzen soll, die Ausgabespannungen der DACs 60 und 62 der Parametersignal-Quelle 24 eingestellt werden können, um die Dioden 52A und 54B sowie die Basis-Emitter-Dioden der Transistoren 48 und 50 vorab zu laden, so dass die Klemmschaltung 22 rascher auf Spannungschwingungen an dem DUT-Anschluss 15 reagieren kann. Wenn z. B. die Schwingung in dem Signal VT auf 0–5 Volt begrenzt werden soll, stellen wir D1 so ein, dass die VLC-Ausgabe des DAC 40 den Wert 1,0 Volt hat, um einen Spannungsabfall von 0,6 Volt an dem Emitter-Basis-Übergang des Transistors 48 und einen Durchlassrichtung-Abfall an jeder der Dioden 52A und 52B zu berücksichtigen. Um die Diode 52A und den Emitter-Basis-Übergang des Transistors 48 vorab zu laden, stellen wird D5 so ein, dass die VHP-Ausgabe des DAC 60 den Wert 0,2 Volt hat. Obwohl der Emitter-Basis-Übergang des Transistors 48 und der Diode 52A für alle Werte der Spannung VT an dem DUT-Anschluss in Durchlassrichtung gepolt sind, bleibt die Diode 52B in Sperrrichtung gepolt, bis die Spannung VT den Wert 0 Volt erreicht. Wenn VT unter 0 Volt abzufallen beginnt, fängt der Transistor 48 an, dem Anschluss 15 Strom zuzuführen, um zu verhindern, dass VT unter 0 Volt abfällt. Die einzige Verzögerung der Reaktion ist die Zeit, die zum Laden der relativ kleinen inhärenten Kapazität der Diode 52B notwendig ist, wobei die Kapazität der Diode 52A und der Emitter-Basis-Übergang des Transistors 48 vorab geladen wurden.
Ähnlich können wir D3 so auswählen, dass der VHC-Ausgang des DAC 42 den Wert 4,0 Volt hat, um den Abfall von 0,6 Volt an dem Emitter-Basis-Übergang des Transistors 50 und den Durchlasspolung-Abfall von 0,2 Volt an jeder der Dioden 54A und 54B zu berücksichtigen. Wir stellen auch D7 so ein, dass die Ausgabe VLP des DAC 62 den Wert 4,8 Volt hat. Dieser Wert von VLP bewirkt eine Vorab-Ladung der inhärenten Kapazitäten der Diode 54B und des Emitter-Basis-Übergangs des Transistors 50, hält jedoch die Diode 54A in Sperrrichtung gepolt, bis VT über 5,0 Volt anzusteigen beginnt. Zu diesem Zeitpunkt, nachdem nur eine relativ kleine Verzögerung zum Laden der inhärenten Kapazität der Diode 54A benötigt wurde, beginnt der Transistor 50 Strom von dem DUT-Anschluss 15 zu ziehen, um den Spannungsanstieg des DUT-Anschlusses zu begrenzen.
Obwohl die obige Beschreibung bevorzugte Ausführungsformen der vorliegenden Erfindung beschreibt, kann ein Fachmann zahlreiche Abwandlungen an der bevorzugten Ausführungsform durchführen, ohne dass er von der beanspruchten Erfindung abweicht.

Claims

Gerät, das auf Eingabe-Steuerungssignale zum Durchführen von Logik- und Parameterprüfungen an einer digitalen Schaltung (12) mit: einem Leitungsanschluss (15); einer Logiksignal-Quelle (27), die mit dem Leitungsanschluss (15) verbunden ist, um ein Logik-Prüfsignal (VL) dem Schaltungsanschluss (15) als Reaktion auf die Bestätigung eines eingegebenen ersten Steuerungssignals (TS) zuzuführen, wobei das Logik-Prüfsignal zwischen hohen und niedrigen Logikpegeln abwechselt; wobei das Gerät gekennzeichnet ist durch: eine erste Diode (68); und eine Parameter-Prüfsignal-Quelle (53–66, 70), die mit dem Leitungsanschluss durch die erste Diode verbunden ist, um dem Leitungsanschluss ein Parameter-Prüfsignal (VHP) nach Bestätigung eines eingegebenen zweiten Steuerungssignals (MX3, MX4) zuzuführen, und zum Polen der ersten Diode in Sperrrichtung, wenn das zweite Steuerungssignal nicht bestätigt wird.
Gerät nach Anspruch 1, dadurch gekennzeichnet, dass die erste Diode (68) eine Schottky-Diode ist.
Gerät nach Anspruch 1, welches weiterhin aufweist: eine zweite Diode (52); und Festklemmmittel (32–50, 54), die mit dem Leitungsanschluss (15) über die zweite Diode (52) verbunden sind, um auf die Bestätigung eines eingegebenen dritten Steuerungssig nals (MX1, MX2) zu reagieren, indem ein Klemmsignal dem Schaltungsanschluss (15) über die dritte Diode (68) zugeführt wird, um zu verhindern, dass eine Spannung des Schaltungsanschlusses (15) über eine vorbestimmte Grenze hinaus schwingt, und zum Polen der zweiten Diode (52) in Sperrrichtung, wenn das dritte Steuerungssignal (MX1, MX2) nicht bestätigt wird.
Gerät nach Anspruch 3, dadurch gekennzeichnet, dass die erste Diode und die zweite Diode (68, 52) Schottkey-Dioden sind.
Gerät nach Anspruch 1, dadurch gekennzeichnet, dass es außerdem Erfassungsmittel aufweist, die mit dem Schaltungsanschluss (15) verbunden sind, um zu erfassen, ob eine Spannung an dem Schaltungsanschluss (15) über einen vorbestimmten Schwellenpegel ansteigt.
Gerät nach Anspruch 3, welches außerdem aufweist: Festklemmmittel (32–50, 54) die mit dem Schaltungsanschluss (15) durch die zweite Diode (52) verbunden sind, um auf die Bestätigung eines eingegebenen dritten Steuerungssignals (MX1, MX2) zu reagieren, indem ein Klemmsignal dem Schaltungsanschluss (15) über die erste Diode (68) zugeführt wird, um zu verhindern, dass eine Spannung des Schaltungsanschlusses (15) über eine vorbestimmte Grenze hinaus schwingt, und zum Polen der zweiten Diode (52) in Sperrichtung, wenn das dritte Steuerungssignal (MX1, MX2) nicht bestätigt wird; und ein Erfassungsmittel (82), das mit dem entsprechenden Schaltungsanschluss (15) verbunden ist, um zu erfassen, ob eine Spannung an dem Schaltungsanschluss (15) über einen vorbestimmten Schwellenpegel hinaus ansteigt.
Gerät nach Anspruch 6, dadurch gekennzeichnet, dass die erste Diode und die zweite Diode (68, 52) Schottkey-Dioden sind.
Gerät nach Anspruch 1, bei welchem die Logiksignal-Quelle (27) aufweist: einen Signalgenerator (28) zum Erzeugen eines ersten Ausgangssignals (VX), das zwischen einem ersten und einem zweiten Zustand schwankt; und Mittel (72, 74, 76, 78), die das erste Ausgangssignal (VX) von dem Signalgenerator (28) empfangen und das erste Steuerungssignal empfangen und einen ersten Ausgangsknoten haben, der mit dem Schaltungsanschluss (15) verbunden ist, zum Erzeugen des Logik-Prüfsignals (VL) und Zuführen des Logik-Prüfsignals an den ersten Knoten, wenn das eingegebene erste Steuerungssignal (TS) bestätigt wird, wobei Schwankungen zwischen dem hohen und dem niedrigen Pegel des Logik-Prüfsignals (VL) als Reaktion auf den ersten und den zweiten Zustand des ersten Ausgangssignals (VX) zeitlich abgestimmt werden, und zum Setzen des ersten Ausgangsknotens in einen Dreistatus-Zustand, wenn das erste Steuerungssignal (TS) nicht bestätigt wird.
Gerät nach Anspruch 1, bei welchem die Parameter-Prüfsignal-Quelle (53–66, 70) aufweist: eine einstellbare Spannungsquelle (53, 36, 40), die das zweite Steuerungssignal empfängt und einen zweiten Ausgangsknoten hat, zum Erzeugen einer ersten Ausgangsspannung an dem zweiten Ausgangsknoten, wenn das zweite Steuerungssignal bestätigt wird, und zum Erzeugen einer zweiten Ausgangsspannung an dem zweiten Ausgangsknoten, wenn das zweite Steuerungssignal nicht bestätigt wird, und einen Widerstand (64), wobei der Widerstand (64) und die erste Diode (68) zwischen dem zweiten Ausgangsknoten und dem Schaltungsanschluss (15) in Serie geschaltet sind, wobei die erste Ausgangsspannung ausreicht, um die erste Diode (68) in Vorwärtsrichtung zu polen, und die zweite Ausgangsspannung ausreicht, um die erste Diode (68) in Sperrrichtung zu polen, wenn die Spannung des Schaltungsanschlusses (15) innerhalb eines Bereichs liegt, der durch den hohen und niedrigen Logikpegel definiert ist.
Gerät nach Anspruch 3, bei welchem das Festklemmmittel (32–50, 54) aufweist: eine Festspannungsquelle (V+); einen Transistor (48) mit einem Steuerungsanschluss, wobei ein erster Lastanschluss mit der Festspannungsquelle verbunden ist und ein zweiter Lastanschluss mit dem Schaltungsanschluss über die zweite Diode verbunden ist; und eine einstellbare Spannungsquelle (32, 36, 40), die auf das erste Steuerungssignal reagiert, um dem Steuerungsanschluss eine erste Spannung zuzuführen, die ausreicht, um den Transistor (48) einzuschalten und die zweite Diode (52) in Vorwärtsrichtung zu polen, wenn das dritte Steuerungssignal bestätigt wird und die Spannung des Schaltungsanschlusses die vorbestimmte Grenze erreicht, und um dem Steuerungsanschluss eine zweite Spannung zuzuführen, die ausreicht, um den Transistor (48) auszuschalten und die zweite Diode (52) in Sperrrichtung zu polen, wenn das dritte Steuerungssignal nicht bestätigt wird.
Gerät nach Anspruch 3, bei welchem die Parameter-Prüfsignal-Quelle (53–66, 70) aufweist: eine einstellbare Spannungsquelle (53, 60), die das zweite Steuerungssignal empfängt und einen zweiten Ausgangsknoten hat, um dem zweiten Ausgangsknoten eine erste Ausgangsspannung zuzuführen, wenn das zweite Steuerungssignal bestätigt wird, und zum Erzeugen einer zweiten Ausgangsspannung bei dem zweiten Ausgangsknoten, wenn das zweite Steuerungssignal nicht bestätigt wird; und einen Widerstand (64), wobei der Widerstand (64) und die erste Diode (68) zwischen dem zweiten Ausgangsknoten und dem Schaltungsanschluss (15) in Serie geschaltet sind, wobei die erste Ausgangsspannung ausreicht, um die erste Diode (68) in Vorwärtsrichtung zu polen, und die zweite Ausgangsspannung ausreicht, um die erste Diode (68) in Sperrrichtung zu polen, wenn eine Spannung des Schaltungsanschlusses (15) innerhalb eines Bereiches liegt, der durch den hohen und den niedrigen Logikpegel definiert ist, und wobei das Klemmmittel (32–50, 54) aufweist: eine Festspannungsquelle (V+); einen Transistor (48) mit einem Steuerungsanschluss, wobei ein erster Lastanschluss mit der Festspannungsquelle verbunden ist und ein zweiter Lastanschluss mit dem Schaltungsanschluss (15) über die zweite Diode (52) verbunden ist, und eine einstellbare Spannungsquelle (32, 36, 40), die auf das dritte Steuerungssignal reagiert, um dem Steuerungsanschluss eine erste Spannung zuzuführen, die ausreicht, um den Transistor (48) einzuschalten und die zweite Diode (52) in Vorwärtsrichtung zu polen, wenn das dritte Steuerungssignal bestätigt wird und die Spannung des Schaltungsanschlusses (15) die vorbestimmte Grenze erreicht, und um dem Steuerungsanschluss eine zweite Spannung zuzuführen, die ausreicht, um den Transistor (48) auszuschalten und die zweite Diode (52) in Sperrrichtung zu polen, wenn das dritte Steuerungssignal nicht bestätigt wird.
Gerät nach Anspruch 11, dadurch gekennzeichnet, dass die erste Diode und die zweite Diode (68, 52) Schottkey-Dioden sind.
Gerät nach Anspruch 1, welches außerdem aufweist: eine zweite Diode (54), die mit der ersten Diode in Serie geschaltet ist; und ein Festklemmmittel (32–50, 54), das mit dem Schaltungsanschluss (15) durch die erste und die zweite Diode (68, 52) in Serie geschaltet ist, um auf eine Bestätigung eines eingegebenen dritten Steuerungssignals zu reagieren, indem man dem Schaltungsanschluss (15) ein Klemmsignal durch die erste und die zweite Diode (68, 52) zuführt, um zu verhindern, dass eine Spannung des Schaltungsanschlusses (15) über einen vorbestimmten Pegel hinaus schwingt.
Gerät nach Anspruch 13, dadurch gekennzeichnet, dass die erste Diode und die zweite Diode (68, 52) Schottkey-Dioden sind.
Gerät nach Anspruch 13, welches außerdem ein Erfassungsmittel (78) aufweist, das mit dem Schaltungsanschluss (15) verbunden ist, um zu erfassen, ob eine Spannung (VT) an dem Schaltungsanschluss (15) über einen vorbestimmten Schwellenpegel hinaus ansteigt.
Gerät nach Anspruch 13, bei welchem die Logiksignal-Quelle (27) aufweist: einen Signalgenerator (28) zum Erzeugen eines ersten Ausgangssignals (VX), das zwischen einem ersten und einem zweiten Zustand schwankt; und ein Mittel (78), welches das erste Ausgangssignal von dem Signalgenerator (28) empfängt und das erste Steuerungssignal empfängt und einen ersten Ausgangsknoten hat, der mit dem Schaltungsanschluss (15) verbunden ist, um das Logik-Prüfsignal zu erzeugen und dem ersten Knoten zuzuführen, wenn das eingegebene erste Steuerungssignal bestätigt wird, wobei das Logik-Prüfsignal zwischen einem hohen und einem niedrigen Logikpegel abwechselt, wobei eine zeitliche Abstimmung als Reaktion auf den ersten und den zweiten Zustand des ersten Ausgangssignals erfolgt, und zum Setzen des Ausgangsknotens in einen Dreistatus-Zustand, wenn das erste Steuerungssignal nicht bestätigt wird.
Gerät nach Anspruch 13, bei welchem die Parameter-Prüfsignal-Quelle (53, 66, 70) aufweist: eine einstellbare Spannungsquelle (53, 58, 60), welche das zweite Steuerungssignal empfängt und einen zweiten Ausgangsknoten hat, um an dem zweiten Ausgangsknoten eine erste Ausgangsspannung zu erzeugen, wenn das zweite Steuerungssignal bestätigt wird, und um an dem zweiten Ausgangsknoten eine zweite Ausgangsspannung zu erzeugen, wenn das zweite Steuerungssignal nicht bestätigt wird; und einen Widerstand (64), wobei der Widerstand (64) und die erste Diode (68) zwischen dem zweiten Ausgangsknoten und dem Schaltungsanschluss (15) in Serie geschaltet sind.
Gerät nach Anspruch 13, bei welchem das Festklemmmittel (32–50, 54) aufweist: eine Festspannungsquelle (V+); einen Transistor (48) mit einem Steuerungsanschluss, wobei ein erster Lastanschluss mit der Festspannungsquelle verbunden ist und ein zweiter Lastanschluss mit dem Schaltungsanschluss (15) über die erste und die zweite Diode (68, 52) in Serie verbunden ist; und eine einstellbare Spannungsquelle (32, 36, 40), die auf das dritte Steuerungssignal reagiert, um dem Steuerungsanschluss eine erste Spannung zuzuführen, die ausreicht, um den Transistor (48) einzuschalten und die erste und die zweite Diode (68, 52) in Vorwärtsrichtung zu polen, wenn das dritte Steuerungssignal bestätigt wird und die Spannung des Schaltungsanschlusses (15) die vorbestimmte Grenze erreicht, und um dem Steuerungsanschluss eine zweite Spannung (VLC) zuzuführen, die ausreicht, um die zweite Diode (52) in Sperrrichtung zu polen, wenn das dritte Steuerungssignal nicht bestätigt wird.
Gerät nach Anspruch 17, bei welchem das Festklemmmittel (32–50, 54) aufweist: eine Festspannungsquelle (V+); einen Transistor (48) mit einem Steuerungsanschluss, wobei ein erster Lastanschluss mit der Festspannungsquelle verbunden ist und ein zweiter Lastanschluss mit dem Schaltungsanschluss (15) über die erste und die zweite Diode (68, 52) in Serie verbunden ist, und eine einstellbare Spannungsquelle (32, 36, 40), die auf das dritte Steuerungssignal reagiert, um dem Steuerungsanschluss eine erste Spannung zuzuführen, die ausreicht, um den Transistor (48) einzuschalten und die erste und die zweite Diode (68, 52) in Vorwärtsrichtung zu polen, wenn das dritte Steuerungssignal bestätigt wird und die Spannung des Schaltungsanschlusses (15) die vorbestimmte Grenze erreicht, und um dem Steuerungsanschluss eine zweite Spannung zuzuführen, die ausreicht, und die erste Diode (68) in Sperrrichtung zu polen, wenn das dritte Steuerungssignal nicht bestätigt wird.