JPH10199293A - メモリのデータ保持特性の試験方法 - Google Patents
メモリのデータ保持特性の試験方法Info
- Publication number
- JPH10199293A JPH10199293A JP35156196A JP35156196A JPH10199293A JP H10199293 A JPH10199293 A JP H10199293A JP 35156196 A JP35156196 A JP 35156196A JP 35156196 A JP35156196 A JP 35156196A JP H10199293 A JPH10199293 A JP H10199293A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- test
- voltage
- test data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000010998 test method Methods 0.000 title claims abstract description 13
- 238000012360 testing method Methods 0.000 claims abstract description 59
- 230000002950 deficient Effects 0.000 claims abstract description 14
- 230000006866 deterioration Effects 0.000 claims abstract description 9
- 238000011156 evaluation Methods 0.000 claims abstract description 6
- 230000014759 maintenance of location Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 16
- 230000036962 time dependent Effects 0.000 claims description 5
- 230000032683 aging Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 データ保持特性が悪いメモリの検出効率を向
上させ、ひいては試験時間の作業効率を図ることが可能
なメモリのデータ保持特性の試験方法。 【解決手段】 不揮発性メモリに、定格以下の電圧を印
加してテストデータの書込みを行い（ステップＳ１
０）、該テストデータの書込まれたメモリに対して、当
該テストデータの経時劣化テストを一定期間行い（ステ
ップＳ１１）、該テスト後のメモリから前記テストデー
タを読み出して、該テストデータの保持特性であるＶG
−ＩD 特性を調べ（ステップＳ１２）、そのＶG −ＩD
特性のスレッショルドが評価基準電圧以上か否かによっ
て、不揮発性メモリが良品か否かを判断する。
上させ、ひいては試験時間の作業効率を図ることが可能
なメモリのデータ保持特性の試験方法。 【解決手段】 不揮発性メモリに、定格以下の電圧を印
加してテストデータの書込みを行い（ステップＳ１
０）、該テストデータの書込まれたメモリに対して、当
該テストデータの経時劣化テストを一定期間行い（ステ
ップＳ１１）、該テスト後のメモリから前記テストデー
タを読み出して、該テストデータの保持特性であるＶG
−ＩD 特性を調べ（ステップＳ１２）、そのＶG −ＩD
特性のスレッショルドが評価基準電圧以上か否かによっ
て、不揮発性メモリが良品か否かを判断する。
Description
【０００１】
【発明の属する技術分野】本発明は、データ保存性が悪
いメモリセルの有無を確実に検出することが可能な不揮
発性メモリ等のメモリのデータ保持特性の試験方法に関
する。
いメモリセルの有無を確実に検出することが可能な不揮
発性メモリ等のメモリのデータ保持特性の試験方法に関
する。
【０００２】
【従来の技術】従来におけるメモリのデータ保持特性の
テストを、図４ないし図８に基づいて説明する。図４
は、不揮発性メモリ１（以下、メモリセルという）のデ
ータ保存特性を調べるテストの動作フローを示す。
テストを、図４ないし図８に基づいて説明する。図４
は、不揮発性メモリ１（以下、メモリセルという）のデ
ータ保存特性を調べるテストの動作フローを示す。
【０００３】ステップＳ１の全ビットデータ書込みにお
いて、図６に示すように、各メモリセル１のゲート端子
２に、昇圧回路によって昇圧されたゲート電圧ＶG を印
加する。このとき、ソース端子３は０Ｖにし、ドレイン
端子４はオープンの状態にしておく。また、図８は、デ
ータ書込み時にゲート端子２に印加する回路を示す。こ
こでは、メモリセル１の定格電圧Ｖ1 がゲート電圧ＶG
としてゲート端子２に印加される。これにより、図６に
示すように、フローティングゲート５に一定量の電荷
（−）を蓄積することができる。
いて、図６に示すように、各メモリセル１のゲート端子
２に、昇圧回路によって昇圧されたゲート電圧ＶG を印
加する。このとき、ソース端子３は０Ｖにし、ドレイン
端子４はオープンの状態にしておく。また、図８は、デ
ータ書込み時にゲート端子２に印加する回路を示す。こ
こでは、メモリセル１の定格電圧Ｖ1 がゲート電圧ＶG
としてゲート端子２に印加される。これにより、図６に
示すように、フローティングゲート５に一定量の電荷
（−）を蓄積することができる。
【０００４】次に、ステップＳ２において、その電荷が
蓄積された各メモリセル１を、一定期間、高温環境下の
中に放置する。これにより、図６のフローティングゲー
ト５内に蓄積された電荷の抜けが促進され、経時劣化に
よる電荷量の変化をみることができる。
蓄積された各メモリセル１を、一定期間、高温環境下の
中に放置する。これにより、図６のフローティングゲー
ト５内に蓄積された電荷の抜けが促進され、経時劣化に
よる電荷量の変化をみることができる。
【０００５】次に、ステップＳ３において、メモリセル
１における電圧ＶREADでのデータ読み出しを行う。図７
は、データ読み出し時のメモリセル１の状態を示す。こ
のようなデータ読み出しは、ドレイン端子４からのドレ
イン電流ＩD を検出することによって行う。
１における電圧ＶREADでのデータ読み出しを行う。図７
は、データ読み出し時のメモリセル１の状態を示す。こ
のようなデータ読み出しは、ドレイン端子４からのドレ
イン電流ＩD を検出することによって行う。
【０００６】図５は、高温放置テスト前後のＶG −ＩD
特性の変化を示す。ここで、波形１０は、ゲート電圧Ｖ
G として定格電圧Ｖ1 を印加したときの高温放置テスト
前のドレイン電流ＩD の波形を示す。一方、波形１１，
１２は、高温放置テスト後のドレイン電流ＩD の波形を
示す。
特性の変化を示す。ここで、波形１０は、ゲート電圧Ｖ
G として定格電圧Ｖ1 を印加したときの高温放置テスト
前のドレイン電流ＩD の波形を示す。一方、波形１１，
１２は、高温放置テスト後のドレイン電流ＩD の波形を
示す。
【０００７】この場合、波形１１は、データ保持特性の
よいメモリセルの例を示すものである。フローティング
ゲート５内に蓄積された電荷はほとんど抜けが生じてい
ないため、波形１０の位置からそれほど移動（低下）し
ていない。言い替えると、この波形１１は、ある程度の
電荷抜けが見られるが、ＶREADの評価基準値を割るまで
至っていないため、正常なデータが出る。この移動は良
いメモリセルよりはるかに大きいが、定格電圧Ｖ1 で書
き込んだとき、チャージ量が多く検出できない。また、
良いメモリセルは波形１０と変わらない。
よいメモリセルの例を示すものである。フローティング
ゲート５内に蓄積された電荷はほとんど抜けが生じてい
ないため、波形１０の位置からそれほど移動（低下）し
ていない。言い替えると、この波形１１は、ある程度の
電荷抜けが見られるが、ＶREADの評価基準値を割るまで
至っていないため、正常なデータが出る。この移動は良
いメモリセルよりはるかに大きいが、定格電圧Ｖ1 で書
き込んだとき、チャージ量が多く検出できない。また、
良いメモリセルは波形１０と変わらない。
【０００８】これに対して、波形１２は、データ保持特
性の悪いメモリセル（不良メモリセル）の例を示すもの
である。一定量以上に蓄積されていた電荷の抜けが生じ
てしまうため、波形１０の位置から随分移動してしまっ
ていることがわかる。これにより、電圧ＶREADを評価基
準値として、ドレイン電流ＩD の変化を測定することに
よって、メモリセル１が良品か不良品かの判別を行うこ
とができる。
性の悪いメモリセル（不良メモリセル）の例を示すもの
である。一定量以上に蓄積されていた電荷の抜けが生じ
てしまうため、波形１０の位置から随分移動してしまっ
ていることがわかる。これにより、電圧ＶREADを評価基
準値として、ドレイン電流ＩD の変化を測定することに
よって、メモリセル１が良品か不良品かの判別を行うこ
とができる。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
テスト方法で、ステップＳ１のデータ書込み時におい
て、ゲート端子２に印加するゲート電圧ＶG は定格電圧
Ｖ1 によって行っているため、メモリセル１内のフロー
ティングゲート５に蓄積される電荷量は多い。このよう
に蓄積される電荷量が多くなると、ＶG −ＩD 特性の波
形の位置が高温放置テストによって変動しても、あるメ
モリセルによってはＶG −ＩD 特性のスレッショルドが
データ読み出し診断の基準となる電圧ＶREADの位置を下
回らない状況がでてきて、これによって不良メモリセル
の検出が不可能となる場合がある。
テスト方法で、ステップＳ１のデータ書込み時におい
て、ゲート端子２に印加するゲート電圧ＶG は定格電圧
Ｖ1 によって行っているため、メモリセル１内のフロー
ティングゲート５に蓄積される電荷量は多い。このよう
に蓄積される電荷量が多くなると、ＶG −ＩD 特性の波
形の位置が高温放置テストによって変動しても、あるメ
モリセルによってはＶG −ＩD 特性のスレッショルドが
データ読み出し診断の基準となる電圧ＶREADの位置を下
回らない状況がでてきて、これによって不良メモリセル
の検出が不可能となる場合がある。
【００１０】また、不良メモリセルであるか否かを確実
に検出しようとして、ＶG −ＩD 特性の波形が電圧Ｖ
READの位置を下回るまで高温放置を続けると、その高温
放置時間がかなりかかってしまい、作業効率が悪いとい
う問題も生じてくる。
に検出しようとして、ＶG −ＩD 特性の波形が電圧Ｖ
READの位置を下回るまで高温放置を続けると、その高温
放置時間がかなりかかってしまい、作業効率が悪いとい
う問題も生じてくる。
【００１１】そこで、本発明の目的は、データ保持特性
が悪いメモリの検出効率を向上させ、ひいては試験時間
の作業効率を図ることが可能なメモリのデータ保持特性
の試験方法を提供することにある。
が悪いメモリの検出効率を向上させ、ひいては試験時間
の作業効率を図ることが可能なメモリのデータ保持特性
の試験方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、電気的に書換
え可能なメモリのデータ保持特性の試験方法であって、
前記メモリに、定格以下の電圧を印加してテストデータ
の書込みを行うステップＡと、該テストデータの書込ま
れたメモリに対して、当該テストデータの経時劣化テス
トを一定期間行うステップＢと、該テスト後のメモリか
ら前記テストデータを読み出し、該テストデータの保持
特性を調べるステップＣとによって、メモリのデータ保
持特性の試験方法を提供することができる。
え可能なメモリのデータ保持特性の試験方法であって、
前記メモリに、定格以下の電圧を印加してテストデータ
の書込みを行うステップＡと、該テストデータの書込ま
れたメモリに対して、当該テストデータの経時劣化テス
トを一定期間行うステップＢと、該テスト後のメモリか
ら前記テストデータを読み出し、該テストデータの保持
特性を調べるステップＣとによって、メモリのデータ保
持特性の試験方法を提供することができる。
【００１３】ここで、前記メモリは、不揮発性メモリに
より構成することができる。
より構成することができる。
【００１４】前記ステップＡは、ゲートに定格以下の電
圧を印加するに際し、ゲート電圧に対するドレイン電流
の変化を示すＶG −ＩD 特性のスレッショルドを評価基
準電圧付近になるように設定することによって、テスト
データの書込みを行うことができる。この場合、前記ゲ
ートに正電圧を印加し、フローティングゲートに負電荷
を蓄積することができる。
圧を印加するに際し、ゲート電圧に対するドレイン電流
の変化を示すＶG −ＩD 特性のスレッショルドを評価基
準電圧付近になるように設定することによって、テスト
データの書込みを行うことができる。この場合、前記ゲ
ートに正電圧を印加し、フローティングゲートに負電荷
を蓄積することができる。
【００１５】前記ステップＣは、ドレイン電流を検出す
ることにより、前記テストデータを読み出すことができ
る。
ることにより、前記テストデータを読み出すことができ
る。
【００１６】前記ステップＣは、前記ＶG −ＩD 特性の
スレッショルドが評価基準電圧以上か否かによって、前
記メモリが良品か否かを判断することができる。
スレッショルドが評価基準電圧以上か否かによって、前
記メモリが良品か否かを判断することができる。
【００１７】また、本発明は、電気的に書込み可能なメ
モリのデータ保持特性の試験方法であって、前記メモリ
に、定格以下の電圧を印加してテストデータの書込みを
行うステップＡと、該テストデータの書込まれたメモリ
に対して、当該テストデータの経時劣化テストを一定期
間行うステップＢと、該テスト後のメモリから前記テス
トデータを読み出し、該テストデータの保持特性を調べ
るステップＣとからなることによって、メモリのデータ
保持特性の試験方法を提供することができる。
モリのデータ保持特性の試験方法であって、前記メモリ
に、定格以下の電圧を印加してテストデータの書込みを
行うステップＡと、該テストデータの書込まれたメモリ
に対して、当該テストデータの経時劣化テストを一定期
間行うステップＢと、該テスト後のメモリから前記テス
トデータを読み出し、該テストデータの保持特性を調べ
るステップＣとからなることによって、メモリのデータ
保持特性の試験方法を提供することができる。
【００１８】ここで、前記メモリは、ＰＲＯＭにより構
成することができる。
成することができる。
【００１９】前記定格以下の電圧とは、データの書込
み、又は、データの読み出しを行える最低限レベル以上
の電圧とすることができる。
み、又は、データの読み出しを行える最低限レベル以上
の電圧とすることができる。
【００２０】前記ステップＢは、前記メモリを一定期間
高温放置することにより、経時劣化テストを行うことが
できる。
高温放置することにより、経時劣化テストを行うことが
できる。
【００２１】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を詳細に説明する。
実施の形態を詳細に説明する。
【００２２】本発明の実施の形態を、図１〜図３に基づ
いて説明する。なお、従来例と同様な部分については、
同一符号を付して説明は省略する。
いて説明する。なお、従来例と同様な部分については、
同一符号を付して説明は省略する。
【００２３】図１は、不揮発性メモリ１（以下、メモリ
セルという）を用いたデータ保持特性のテスト方法の１
例を示す。
セルという）を用いたデータ保持特性のテスト方法の１
例を示す。
【００２４】図３は、データ書込み時（前記図６参照）
にゲート端子２に印加する回路を示し、ここでは定格以
下の電圧Ｖ2 がゲート電圧ＶG として印加される。ただ
し、ここでいう定格以下の電圧Ｖ2 とは、データの書込
み、又は、データの読み出しが行える最低限レベル以上
の値をいう。
にゲート端子２に印加する回路を示し、ここでは定格以
下の電圧Ｖ2 がゲート電圧ＶG として印加される。ただ
し、ここでいう定格以下の電圧Ｖ2 とは、データの書込
み、又は、データの読み出しが行える最低限レベル以上
の値をいう。
【００２５】図２のＶG −ＩD 特性において、波形２０
は、本発明に係る定格以下の電圧によって、各メモリセ
ル１にデータ書込みを行った後の波形である。波形１０
は、従来と同様に、定格電圧でデータ書込みを行った後
の波形である。また、波形２１は、データ書込みを行っ
た波形２０のメモリセル１に対して、高温放置テストを
行った後の波形である。
は、本発明に係る定格以下の電圧によって、各メモリセ
ル１にデータ書込みを行った後の波形である。波形１０
は、従来と同様に、定格電圧でデータ書込みを行った後
の波形である。また、波形２１は、データ書込みを行っ
た波形２０のメモリセル１に対して、高温放置テストを
行った後の波形である。
【００２６】以下、メモリセル１のテスト方法を、図１
に基づいて説明する。ステップＳ１０において、ゲート
端子２に定格以下の電圧を印加することによって、メモ
リセル１のフローティングゲート５にデータ書込みを行
う（前記図６参照）。この場合、全ビットのデータ書込
みは、図３の回路に示す定格以下の電圧Ｖ2 で行う。こ
のような書込みを行うことによって、フローティングゲ
ート５に蓄積（チャージ）される電荷量は、定格電圧Ｖ
1 による書込み時の電荷量よりも少なくなるため、ＶG
−ＩD 特性の波形２０の位置は、図２に示すように評価
基準の電圧ＶREADの位置に近づく。
に基づいて説明する。ステップＳ１０において、ゲート
端子２に定格以下の電圧を印加することによって、メモ
リセル１のフローティングゲート５にデータ書込みを行
う（前記図６参照）。この場合、全ビットのデータ書込
みは、図３の回路に示す定格以下の電圧Ｖ2 で行う。こ
のような書込みを行うことによって、フローティングゲ
ート５に蓄積（チャージ）される電荷量は、定格電圧Ｖ
1 による書込み時の電荷量よりも少なくなるため、ＶG
−ＩD 特性の波形２０の位置は、図２に示すように評価
基準の電圧ＶREADの位置に近づく。
【００２７】次に、ステップＳ１１において、そのよう
な波形２０の特性をもつメモリセル１を、一定期間、高
温環境下に放置して、フローティングゲート５にチャー
ジされた電荷の抜けの促進を図る高温放置テスト（経時
劣化テスト）を行う。
な波形２０の特性をもつメモリセル１を、一定期間、高
温環境下に放置して、フローティングゲート５にチャー
ジされた電荷の抜けの促進を図る高温放置テスト（経時
劣化テスト）を行う。
【００２８】次に、ステップＳ１２において、電圧Ｖ
READにおいて、データ読み出しの診断を行う（前記図７
参照）。このとき、データ保持特性の良いメモリセル１
は、フローティングゲート５からチャージされた電荷の
抜けがほとんど無いため、ＶG−ＩD 特性は波形２０の
ままで変化しない。これに対して、データ保存特性の悪
い不良メモリセル１の場合は、フローティングゲート５
からチャージされた電荷の一定量以上の抜けが生じてし
まい、ＶG −ＩD 特性は波形２１のようになり、大きく
変動する。
READにおいて、データ読み出しの診断を行う（前記図７
参照）。このとき、データ保持特性の良いメモリセル１
は、フローティングゲート５からチャージされた電荷の
抜けがほとんど無いため、ＶG−ＩD 特性は波形２０の
ままで変化しない。これに対して、データ保存特性の悪
い不良メモリセル１の場合は、フローティングゲート５
からチャージされた電荷の一定量以上の抜けが生じてし
まい、ＶG −ＩD 特性は波形２１のようになり、大きく
変動する。
【００２９】そして、実際にデータ読み出しを行うと、
波形２０は、そのスレッショルドが電圧ＶREADを上回る
ため、正常なデータが読み出され、これにより良品のメ
モリセル１であることを判別できる。一方、波形２１
は、そのスレッショルドが電圧ＶREADを下回るため、正
常なデータを読み出すことができず、これにより不良品
のメモリセル１であることを判別できる。このようにし
て、全ビットに対してデータ書込みの電圧を定格以下の
値とすることによって、従来に比べて短時間で不良品の
検出を行うことが可能となる。
波形２０は、そのスレッショルドが電圧ＶREADを上回る
ため、正常なデータが読み出され、これにより良品のメ
モリセル１であることを判別できる。一方、波形２１
は、そのスレッショルドが電圧ＶREADを下回るため、正
常なデータを読み出すことができず、これにより不良品
のメモリセル１であることを判別できる。このようにし
て、全ビットに対してデータ書込みの電圧を定格以下の
値とすることによって、従来に比べて短時間で不良品の
検出を行うことが可能となる。
【００３０】また、定格以下の電圧でデータ書込みを行
うことによって、電荷抜け量が通常よりも少なくても不
良品の検出を確実に行うことができるため、高温環境下
に放置する時間も短縮することができるようになる。
うことによって、電荷抜け量が通常よりも少なくても不
良品の検出を確実に行うことができるため、高温環境下
に放置する時間も短縮することができるようになる。
【００３１】なお、本例においては、書換え可能なタイ
プの不揮発性メモリについて述べたが、これに限るもの
ではなく、書込み可能なタイプ、例えばＰＲＯＭについ
ても同様な試験方法を適用できる。
プの不揮発性メモリについて述べたが、これに限るもの
ではなく、書込み可能なタイプ、例えばＰＲＯＭについ
ても同様な試験方法を適用できる。
【００３２】また、本例においては、ユニポーラ技術に
より作製されたメモリについて述べたが、これに限るも
のではなく、バイポーラ技術により作製されたメモリに
ついても同様な試験方法を適用できる。
より作製されたメモリについて述べたが、これに限るも
のではなく、バイポーラ技術により作製されたメモリに
ついても同様な試験方法を適用できる。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
不揮発性メモリのデータ書込みを定格以下の電圧で行う
ようにしたので、データ保持特性の悪いメモリセルの検
出効率を向上させることができる。
不揮発性メモリのデータ書込みを定格以下の電圧で行う
ようにしたので、データ保持特性の悪いメモリセルの検
出効率を向上させることができる。
【００３４】また、定格以下の電圧でデータ書込みを行
い、ＶG −ＩD 特性のスレッショルドを電圧ＶREAD付近
になるように設定したので、電荷抜け量が通常よりも少
なくても不良品の検出を確実に行うことができ、これに
より、高温環境下に放置する時間も短縮することがで
き、作業効率を図ることも可能となる。
い、ＶG −ＩD 特性のスレッショルドを電圧ＶREAD付近
になるように設定したので、電荷抜け量が通常よりも少
なくても不良品の検出を確実に行うことができ、これに
より、高温環境下に放置する時間も短縮することがで
き、作業効率を図ることも可能となる。
【図１】本発明の実施の形態である電気的に書換え可能
なメモリを用いた場合におけるデータ保持特性の試験方
法を示すフローチャートである。
なメモリを用いた場合におけるデータ保持特性の試験方
法を示すフローチャートである。
【図２】定格電圧以下で書込まれたメモリおよびチャー
ジ電荷抜けした後のメモリのゲート電圧−ドレイン電流
特性を示す特性図である。
ジ電荷抜けした後のメモリのゲート電圧−ドレイン電流
特性を示す特性図である。
【図３】データ書込み時の定格以下の電圧を印加する回
路を示す回路図である。
路を示す回路図である。
【図４】従来例を示すものであり、電気的に書換え可能
なメモリの試験方法を示すフローチャートである。
なメモリの試験方法を示すフローチャートである。
【図５】定格電圧で書込まれたメモリおよびチャージ電
荷抜けした後のメモリのゲート電圧−ドレイン電流特性
を示す特性図である。
荷抜けした後のメモリのゲート電圧−ドレイン電流特性
を示す特性図である。
【図６】電気的に書換え可能なメモリのデータ書込み時
の状態を示す断面図である。
の状態を示す断面図である。
【図７】電気的に書換え可能なメモリのデータ読み出し
時の状態を示す断面図である。
時の状態を示す断面図である。
【図８】従来のデータ書込み時の電圧を印加する回路を
示す回路図である。
示す回路図である。
１ 不揮発性メモリ ２ ゲート ３ ソース ４ ドレイン ５ フローティングゲート
Claims (12)
- 【請求項１】 電気的に書換え可能なメモリのデータ保
持特性の試験方法であって、 前記メモリに、定格以下の電圧を印加してテストデータ
の書込みを行うステップＡと、 該テストデータの書込まれたメモリに対して、当該テス
トデータの経時劣化テストを一定期間行うステップＢ
と、 該テスト後のメモリから前記テストデータを読み出し、
該テストデータの保持特性を調べるステップＣとからな
ることを特徴とするメモリのデータ保持特性の試験方
法。 - 【請求項２】 前記メモリは、不揮発性メモリであるこ
とを特徴とする請求項１記載のメモリのデータ保持特性
の試験方法。 - 【請求項３】 前記ステップＡは、ゲートに定格以下の
電圧を印加するに際し、ゲート電圧に対するドレイン電
流の変化を示すＶG −ＩD 特性のスレッショルドを評価
基準電圧付近になるように設定することによって、テス
トデータの書込みを行うことを特徴とする請求項２記載
のメモリのデータ保持特性の試験方法。 - 【請求項４】 前記ゲートに正電圧を印加し、フローテ
ィングゲートに負電荷を蓄積することを特徴とする請求
項３記載のメモリのデータ保持特性の試験方法。 - 【請求項５】 前記ステップＣは、ドレイン電流を検出
することにより、前記テストデータを読み出すことを特
徴とする請求項２ないし４のいずれかに記載のメモリの
データ保持特性の試験方法。 - 【請求項６】 前記ステップＣは、前記ＶG −ＩD 特性
のスレッショルドが評価基準電圧以上か否かによって、
前記メモリが良品か否かを判断することを特徴とする請
求項２ないし５のいずれかに記載のメモリのデータ保持
特性の試験方法。 - 【請求項７】 前記定格以下の電圧とは、データの書込
み、又は、データの読み出しを行える最低限レベル以上
の電圧であることを特徴とする請求項１ないし６のいず
れかに記載のメモリのデータ保持特性の試験方法。 - 【請求項８】 前記ステップＢは、前記メモリを一定期
間高温放置することにより、経時劣化テストを行うこと
を特徴とする請求項１ないし７のいずれかに記載のメモ
リのデータ保持特性の試験方法。 - 【請求項９】 電気的に書込み可能なメモリのデータ保
持特性の試験方法であって、 前記メモリに、定格以下の電圧を印加してテストデータ
の書込みを行うステップＡと、 該テストデータの書込まれたメモリに対して、当該テス
トデータの経時劣化テストを一定期間行うステップＢ
と、 該テスト後のメモリから前記テストデータを読み出し、
該テストデータの保持特性を調べるステップＣとからな
ることを特徴とするメモリのデータ保持特性の試験方
法。 - 【請求項１０】 前記メモリは、ＰＲＯＭであることを
特徴とする請求項９記載のメモリのデータ保持特性の試
験方法。 - 【請求項１１】 前記定格以下の電圧とは、データの書
込み、又は、データの読み出しを行える最低限レベル以
上の電圧であることを特徴とする請求項９又は１０に記
載のメモリのデータ保持特性の試験方法。 - 【請求項１２】 前記ステップＢは、前記メモリを一定
期間高温放置することにより、経時劣化テストを行うこ
とを特徴とする請求項９ないし１１のいずれかに記載の
メモリのデータ保持特性の試験方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35156196A JPH10199293A (ja) | 1996-12-27 | 1996-12-27 | メモリのデータ保持特性の試験方法 |
| US08/994,439 US6233705B1 (en) | 1996-12-27 | 1997-12-19 | Test method for data storage characteristics of memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35156196A JPH10199293A (ja) | 1996-12-27 | 1996-12-27 | メモリのデータ保持特性の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10199293A true JPH10199293A (ja) | 1998-07-31 |
Family
ID=18418122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35156196A Withdrawn JPH10199293A (ja) | 1996-12-27 | 1996-12-27 | メモリのデータ保持特性の試験方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6233705B1 (ja) |
| JP (1) | JPH10199293A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002350512A (ja) * | 2001-05-24 | 2002-12-04 | Denso Corp | 書換え可能な不揮発性メモリの検査方法 |
| JP2007226561A (ja) * | 2006-02-23 | 2007-09-06 | Ricoh Co Ltd | メモリ制御装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7073100B2 (en) * | 2002-11-11 | 2006-07-04 | International Business Machines Corporation | Method for testing embedded DRAM arrays |
| JP5359570B2 (ja) * | 2009-06-03 | 2013-12-04 | 富士通株式会社 | メモリ試験制御装置およびメモリ試験制御方法 |
| CN107256723A (zh) * | 2017-05-31 | 2017-10-17 | 郑州云海信息技术有限公司 | 一种存储产品的测试方法及装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5420822A (en) * | 1992-03-31 | 1995-05-30 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
| JP3236105B2 (ja) * | 1993-03-17 | 2001-12-10 | 富士通株式会社 | 不揮発性半導体記憶装置及びその動作試験方法 |
| TW301750B (ja) * | 1995-02-08 | 1997-04-01 | Matsushita Electric Ind Co Ltd | |
| JPH0991993A (ja) * | 1995-09-19 | 1997-04-04 | Texas Instr Japan Ltd | 半導体記憶装置の試験方法 |
| US5689467A (en) * | 1995-11-30 | 1997-11-18 | Texas Instruments Incorporated | Apparatus and method for reducing test time of the data retention parameter in a dynamic random access memory |
| US5696773A (en) * | 1996-04-25 | 1997-12-09 | Credence Systems Corporation | Apparatus for performing logic and leakage current tests on a digital logic circuit |
| US5835429A (en) * | 1997-05-09 | 1998-11-10 | Lsi Logic Corporation | Data retention weak write circuit and method of using same |
| US5903505A (en) * | 1997-05-19 | 1999-05-11 | Lsi Logic Corporation | Method of testing memory refresh operations wherein subthreshold leakage current may be set to near worst-case conditions |
| US5910922A (en) * | 1997-08-05 | 1999-06-08 | Integrated Device Technology, Inc. | Method for testing data retention in a static random access memory using isolated Vcc supply |
| US5909404A (en) * | 1998-03-27 | 1999-06-01 | Lsi Logic Corporation | Refresh sampling built-in self test and repair circuit |
-
1996
- 1996-12-27 JP JP35156196A patent/JPH10199293A/ja not_active Withdrawn
-
1997
- 1997-12-19 US US08/994,439 patent/US6233705B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002350512A (ja) * | 2001-05-24 | 2002-12-04 | Denso Corp | 書換え可能な不揮発性メモリの検査方法 |
| JP4617603B2 (ja) * | 2001-05-24 | 2011-01-26 | 株式会社デンソー | 書換え可能な不揮発性メモリの検査方法 |
| JP2007226561A (ja) * | 2006-02-23 | 2007-09-06 | Ricoh Co Ltd | メモリ制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6233705B1 (en) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0935256B1 (en) | Test method for writable nonvolatile semiconductor memory device | |
| US6075724A (en) | Method for sorting semiconductor devices having a plurality of non-volatile memory cells | |
| US20070025167A1 (en) | Method for testing a memory device, test unit for testing a memory device and memory device | |
| US5793675A (en) | Method of evaluating the gate oxide of non-volatile EPROM, EEPROM and flash-EEPROM memories | |
| CN108154899A (zh) | 闪存器件及其擦除方法 | |
| JPH10199293A (ja) | メモリのデータ保持特性の試験方法 | |
| US20040047223A1 (en) | Non-volatile semiconductor memory device for selectively re-checking word lines | |
| JP2551394B2 (ja) | 不揮発性半導体記憶装置のテスト方法 | |
| KR100347530B1 (ko) | 플래쉬 메모리 셀의 소거 방법 | |
| CN113838518A (zh) | 闪存的可靠性测试方法及计算机可读存储介质 | |
| JPH11102600A (ja) | 強誘電体メモリの試験方法 | |
| KR100408323B1 (ko) | Eeprom프로그래밍/소거를위해요구되는고전압의자동결정방법및장치 | |
| TWI844081B (zh) | 判定含有非揮發性記憶體單元的缺陷晶粒之方法 | |
| JP3468730B2 (ja) | 不揮発性半導体記憶装置の試験方法 | |
| US6808945B1 (en) | Method and system for testing tunnel oxide on a memory-related structure | |
| Chimenton et al. | Set of electrical characteristic parameters suitable for reliability analysis of multimegabit phase change memory arrays | |
| JP2000231797A (ja) | 半導体不揮発性メモリの信頼性向上方法 | |
| JPH0745100A (ja) | 不揮発性メモリのスクリーニング方法 | |
| JPH0128511B2 (ja) | ||
| JP3490034B2 (ja) | 半導体記憶装置 | |
| JP3444902B2 (ja) | 半導体装置の信頼性試験方法 | |
| JP2001189085A (ja) | フラッシュメモリ素子における記憶情報の消去方法 | |
| Lanzoni et al. | A testing technique to characterize E/sup 2/PROM's aging and endurance | |
| KR970010628B1 (ko) | 반도체 이피롬 소자의 검사방법 | |
| JPH1084025A (ja) | トンネル絶縁膜の膜質評価方法および半導体装置のスクリーニング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060804 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061003 |