JP4617603B2 - 書換え可能な不揮発性メモリの検査方法 - Google Patents
書換え可能な不揮発性メモリの検査方法 Download PDFInfo
- Publication number
- JP4617603B2 JP4617603B2 JP2001155829A JP2001155829A JP4617603B2 JP 4617603 B2 JP4617603 B2 JP 4617603B2 JP 2001155829 A JP2001155829 A JP 2001155829A JP 2001155829 A JP2001155829 A JP 2001155829A JP 4617603 B2 JP4617603 B2 JP 4617603B2
- Authority
- JP
- Japan
- Prior art keywords
- data storage
- memory
- storage area
- data
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、データの記憶保持およびこのデータの書換えが行われる書換え可能な不揮発性メモリの検査方法に関し、特に購入者側へ納入された不揮発性メモリの品質評価を追加し、結果として品質を向上させることのできる検査方法に関する。
【0002】
【従来の技術】
従来より、フラッシュメモリやEEPROMとして知られる書換え可能な不揮発性メモリには、電気的に電荷を保持あるいは消去させることでデータの記憶保持およびこのデータの書換えが行われるデータ格納領域を有している。そして、このデータ格納領域を有した不揮発性メモリが製造者側から製造されて購入者側へ出荷される前に、高温バーイン検査を実施し不良品を除去している。
【0003】
図4に示す製造者側にて不揮発性メモリが製造されて購入者側が完成製品として出荷するまでの概略工程の説明を通じて、上述した高温バーイン検査工程の位置付けを説明する。図4中Aは製造者側の工程であり、図4中Bは購入者側の工程である。先ず、100の工程にて不揮発性メモリが製造され、101の工程にて高温バーイン検査が実行される。この高温バーイン検査は、データ格納領域の全領域(通常は絶縁膜で囲まれたフローティングゲートで構成される領域)に電荷を与えてデータ有り状態(データ格納)とし、この不揮発性メモリを、例えば120℃の高温雰囲気中に数時間の間滞在させてデータ格納領域におけるデータ記憶保持機能を確認するものである。詳細には、データ格納領域は、データ格納領域の全域が長期間の間安定したデータ記憶保持機能を有することが必要である。そこで、高温バーイン検査を行うことで、絶縁膜など構造的欠陥を生じ易い部分がある場合にその欠陥発生を加速させ、それにより、データ格納領域のうちのいずれかの領域で電荷が抜けてデータ無し状態となった部分がないか否かを確認している。そして、データ無し状態となった部分が発見された不揮発性メモリは、不良品(データ記憶保持機能に欠陥有り)として出荷停止させている。なお、高温雰囲気中に不揮発性メモリを滞在させるのは、常温でデータ記憶保持機能を確認すると多大な滞在時間を要することに対応した加速度試験手法である。
【0004】
上述した高温バーイン検査に合格した不揮発性メモリは、102の工程にてデータ格納領域の全領域に格納した全データがクリア(電荷無し状態)にされたのち、103の工程にて購入者側へ製品出荷される。そして、製造者側から購入者側へ出荷される搬送工程(図4中Cに示す)を経て、購入者側の製品受入れ工程104へ進む。この製品受入れ工程104では、製造者側による高温バーイン検査工程に合格した不揮発性メモリであるので良品として受入れている。この104の工程にて受入れた不揮発性メモリは、105の工程にて制御プログラムや制御データなどの所望のデータの書込みが実行され、106の工程にて完成製品として出荷もしくはECU組立工程に搬送されている。
【0005】
【発明が解決しようとする課題】
しかし、従来の購入者側へ出荷される前に行われるデータ格納領域の全域が安定したデータ記憶保持機能を有するか否かの確認は、製造者側の工程時間制約から高温バーイン検査のみが行われている現状である。
【0006】
つまり、製造コストの観点から常温域で長時間放置させてデータの安定(保存状態)を確認することができないので、加速度試験手法としての簡略させた高温バーイン検査を行うことで出荷される不揮発性メモリの不良品含有率を低減させている。しかし、高温バーイン検査は、加速度試験手法としての簡略させた検査であり、この高温バーイン検査のみでは依然として不良品が混在している可能性があり問題である。
【0007】
本発明の目的は上記の点に鑑み、製造側と受け入れ側とを組合わせた検査工程を追加して、市場で実使用されて不良品となる不揮発性メモリの混在確率を低減することができる不揮発性メモリの検査方法を提供することにある。
【0008】
【課題を解決するための手段】
上述した課題を解決するために、本発明の請求項1記載の不揮発性メモリの検査方法によると、製造出荷前に電荷有り状態のセルデータを設定されたデータ格納領域の全てのメモリセルは、この不揮発性メモリが利用される前のデータ格納領域の全てのメモリセルが電荷有り状態のセルデータであるか否かを確認されるまでの間の期間を有している。つまり、高温バーイン検査が終わってから、データ格納領域の全てのメモリセルが電荷有り状態のセルデータであるか否かを確認するまでに、搬送に要する期間(搬送期間)がある。この期間を常温バーインとしての常温保管期間として利用する。そして、受け入れ側(利用前)においてデータ格納領域の全てのメモリセルが電荷有り状態のセルデータであるか否かを確認する。このように、あえてバーイン検査を行うための設備および期間を設けることなく常温バーイン検査が行われる。つまり、製造側と受け入れ側とを組合わせた検査(常温バーイン検査)工程を追加するので、市場で実使用されて不良品となる不揮発性メモリの混在確率を低減することができる。
【0009】
なお、上述した常温バーインとは、不揮発性メモリの滞在させる雰囲気をあえて温度調整をせず、この雰囲気温度を搬送手段に委ねる状態下での不揮発性メモリの滞在を示す。
【0010】
本発明の請求項2の記載によると、製造出荷時よりデータ格納領域の全てのメモリセルに電荷有り状態のデータが格納されてから、この不揮発性メモリの利用前にデータ格納領域の全てのメモリセルの電荷有り状態が維持されているか否かを確認するまでの期間は、最低限必要な所定期間が設定されることを特徴とする。
【0011】
それにより、常温バーインが行われる事による不揮発性メモリの不良品が発見される確率を安定させることができる。
【0012】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して詳細に説明する。なお、以下説明する不揮発性メモリは、フラッシュメモリやEEPROMとして知られる書換え可能な不揮発性メモリであり、通常は絶縁膜で囲まれたフローティングゲートで構成される領域を有し、この絶縁膜を通して電気的にフローティングゲートへ電荷を注入もしくは消去することにより、データの書換えを行う構成である。つまり、不揮発性メモリは、電気的に電荷を注入保持あるいは消去させることでデータの記憶保持およびこのデータの書換えが行われるフローティングゲートを含むデータ格納領域を有しており、このデータ格納領域の全域において安定したデータ記憶保持機能を有しているか否かの検査が行われる。この検査を追加することにより、市場で実使用されて不良品となる不揮発性メモリの混在確率を低減させることができる技術に関する。
【0013】
図1に示す製造(者)側から購入(者)もしくは利用者側へ出荷される不揮発性メモリの概略工程を用いて、不揮発性メモリの検査方法について説明する。図1は、本発明の製造(者)側から購入(者)側へ出荷される不揮発性メモリ1の概略工程を示す工程フロー図である。図2は、不揮発性メモリ1を示す説明図である。図3は、8ビットの単位メモリ3を示す説明図である。
【0014】
図2に示すように、不揮発性メモリ1には、データ保存能力を有する複数個の単位メモリ3(二重枠線部)の集合体からなるデータ格納領域2を有している。そして図3に示すように、本図では単位メモリ3は8個のメモリセル3aからなり、8つのオンとオフ(つまり「0」と「1」の状態)を示すデータを格納させることのできるメモリセル3aを有して構成される。
【0015】
上記した不揮発性メモリ1は、製造(者)側にて製造される(図1中の工程S10)。そして、製造された不揮発性メモリ1の全品は、高温バーイン検査が実施される(図1中の工程S20)。この高温バーイン検査は、この検査実行前において図3に示した単位メモリ3を構成する全てのメモリセル3aに電荷が入っている状態にする。詳細には、電荷が入っているビット(メモリセル3a)を例えば「1」(2進数表記)と表記させ、全ビットを「1」と表記させる。つまり、8つの全ビットを電荷有り状態として「1」(2進数表記)と表記させてFF(16進数表記)表記させる。このFF表記を全てのメモリセル3aにおいて実行させる。換言すれば、データ格納領域2の全てのデータを電荷有り状態のデータとする。
【0016】
そして、データ格納領域2の全てのデータを電荷有り状態のデータとした不揮発性メモリ1を、例えば120℃の高温雰囲気中に数時間の間滞在させデータ格納領域2のうちのいずれかの領域で電荷が抜けて電荷無し状態となった部分がないか否かを確認する高温バーイン検査が行われるのである。前記した製造後における高温バーイン検査は従来技術と同じ手法が行われる。なお、従来ではこの高温バーイン検査後にデータ格納領域2の全てのデータをクリア(電荷無し状態)として、購入(者)側へ出荷されていた。
【0017】
本実施形態では、この高温バーイン検査に加えて次に説明する工程を追加して行うことで、不揮発性メモリ1の利用前(組付け前)直前での良品を確認し、不良品の混在を無くす。また、市場で実使用されて不良品となる不揮発性メモリの混在確率を低減するものである。この追加する工程は、先ず高温バーイン検査により電荷無し状態のメモリセル(ビット)3aを有する不揮発性メモリ1を不良品として除去した後に、データ格納領域2の全てのデータをクリア(電荷無し状態)することなく、データ格納領域2の全てのデータをフル状態のまま維持させる(図1中の工程S30)。そして、良品とみなされた不揮発性メモリ1は、データをフル状態(電荷有り状態)のまま維持させて製造(者)側から購入(者)側へ出荷される(図1中の工程S40)。
【0018】
そして、製造(者)側から購入(者)側へ出荷される搬送工程(図1中Cに示す)を経て、購入(者)側の製品受入れ工程S50へ進む。この製品受入れ工程S50では、不揮発性メモリ1の種別、受入れ数量、および外観検査等が実施され、その後購入(者)側にてデータ格納領域2の全てのデータがフル状態のまま維持されているかが検査される(工程S60)。
【0019】
このように、データ格納領域2の全てのデータを電荷有り状態のデータとしたままで不揮発性メモリ1を製造(者)側から購入(者)側へ搬送し、この購入(者)側においてデータ格納領域2の全てのデータが電荷有り状態を維持しているか否かを確認検査すれば、上記した搬送期間が常温バーインとしての常温保管期間として利用されることになる。この搬送期間は、図1中のCに表わされ異なる製造者間で搬送される場合には、通常において1週間程度要する。同じ製造者間で搬送される場合には、もう少し短い期間となる。
【0020】
この1週間程の常温バーインは、従来の製造者側で行われる高温バーイン検査のみの場合と比較して、製造(者)側から受入れた全ての不揮発性メモリにおける不良品の混在確率を低減させる効果がある。なお、購入(者)側を制約することとなるものの、搬送期間Cとして最低限必要な所定期間を設定すれば、搬送期間Cがばらついて常温バーインが行われる期間に変動を与えることなく、この結果不揮発性メモリ1の不良品が発見される確率を安定させることができる。なお、上記した最低限必要な所定期間は、製造(者)側で購入(者)側でのS60の工程実施タイミングを勘案して設定される。
【0021】
この工程S60の確認検査が実行された後の不揮発性メモリ1は、S70の工程にてデータ格納領域2の全領域に格納した全データをクリア(電荷無し状態)にしたのち、S80の工程にて制御プログラムや制御データなどの所望のデータの書込みが実行され、S90の工程にて完成製品として出荷もしくはECU(電子制御ユニット)の組立工程に搬送される。
【0022】
なお、請求項1に記載の「利用前」とは、以下に示す2通りのケースがある。第1のケースは、図1に示したように不揮発性メモリ1単品状態でS80の工程(制御プログラムや制御データなどの所望のデータの書込みの実行工程)の前タイミングを示す。また、第2のケースは、図示しないが不揮発性メモリ1がECU(電子制御ユニット)に組付けられた状態で制御プログラムや制御データなどの所望のデータの書込みの工程が行われる場合においては、このデータの書込みの工程の前タイミングを示す。
【図面の簡単な説明】
【図1】本発明の製造(者)側から購入(者)側へ出荷される書換え可能な不揮発性メモリの概略工程を示す工程フロー図である。
【図2】不揮発性メモリの概略を示す説明図である。
【図3】8ビットの単位メモリを示す説明図である。
【図4】従来の製造(者)側から購入(者)側へ出荷される不揮発性メモリの概略工程を示す工程フロー図である。
【符号の説明】
1 不揮発性メモリ
2 データ格納領域
3 単位メモリ
3a メモリセル(ビット)
Claims (2)
- 複数のメモリセルによりデータ格納領域を構成し、前記メモリセルは前記メモリセル内に注入される電荷の有無によりセルデータを設定する構造の書換え可能な不揮発性メモリの不良を判別する検査方法であって、
製造出荷前に、前記データ格納領域の全ての前記メモリセルに対し、予め電荷有り状態のセルデータを設定する工程と、
前記工程にて設定された状態の前記不揮発性メモリに対して、高温バーイン検査を行う高温バーイン検査工程と、
前記高温バーイン検査工程後に、前記工程にて設定された状態の前記不揮発性メモリを出荷先に搬送し、前記出荷先に搬送された前記不揮発性メモリに対して、前記データ格納領域の全ての前記メモリセルが電荷有り状態のセルデータであるか否かを確認することにより不良有無を判別する常温バーイン検査工程と、
を備えることを特徴とする書換え可能な不揮発性メモリの検査方法。 - 前記製造出荷時より前記データ格納領域の全ての前記メモリセルに電荷有り状態のデータが格納されてから、前記データ格納領域の全ての前記メモリセルが電荷有り状態のセルデータであるか否かを確認するまでの期間は、最低限必要な所定期間が設定されることを特徴とする請求項1記載の書換え可能な不揮発性メモリの検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001155829A JP4617603B2 (ja) | 2001-05-24 | 2001-05-24 | 書換え可能な不揮発性メモリの検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001155829A JP4617603B2 (ja) | 2001-05-24 | 2001-05-24 | 書換え可能な不揮発性メモリの検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002350512A JP2002350512A (ja) | 2002-12-04 |
JP4617603B2 true JP4617603B2 (ja) | 2011-01-26 |
Family
ID=18999944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001155829A Expired - Fee Related JP4617603B2 (ja) | 2001-05-24 | 2001-05-24 | 書換え可能な不揮発性メモリの検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4617603B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7485848B2 (ja) | 2021-02-18 | 2024-05-16 | ヤマハ発動機株式会社 | ストラドルドビークル |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4354498B2 (ja) | 2007-03-30 | 2009-10-28 | Okiセミコンダクタ株式会社 | 半導体メモリ装置の製造方法及び半導体メモリ装置の再生方法及び半導体メモリ装置の再出荷方法 |
JP2012038403A (ja) * | 2010-08-11 | 2012-02-23 | Pa Net Gijutsu Kenkyusho:Kk | 不揮発性半導体メモリのスクリーニング方法および書き込み装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63117400A (ja) * | 1986-11-03 | 1988-05-21 | Yokogawa Hewlett Packard Ltd | メモリ・システム |
JPH10199293A (ja) * | 1996-12-27 | 1998-07-31 | Canon Inc | メモリのデータ保持特性の試験方法 |
JPH10208498A (ja) * | 1998-01-21 | 1998-08-07 | Sumitomo Metal Ind Ltd | 半導体メモリ回路 |
JPH11354601A (ja) * | 1998-06-09 | 1999-12-24 | Toshiba Corp | 半導体装置の試験方法および半導体装置の製造方法 |
JP2000231797A (ja) * | 1999-02-10 | 2000-08-22 | Matsushita Electric Ind Co Ltd | 半導体不揮発性メモリの信頼性向上方法 |
-
2001
- 2001-05-24 JP JP2001155829A patent/JP4617603B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63117400A (ja) * | 1986-11-03 | 1988-05-21 | Yokogawa Hewlett Packard Ltd | メモリ・システム |
JPH10199293A (ja) * | 1996-12-27 | 1998-07-31 | Canon Inc | メモリのデータ保持特性の試験方法 |
JPH10208498A (ja) * | 1998-01-21 | 1998-08-07 | Sumitomo Metal Ind Ltd | 半導体メモリ回路 |
JPH11354601A (ja) * | 1998-06-09 | 1999-12-24 | Toshiba Corp | 半導体装置の試験方法および半導体装置の製造方法 |
JP2000231797A (ja) * | 1999-02-10 | 2000-08-22 | Matsushita Electric Ind Co Ltd | 半導体不揮発性メモリの信頼性向上方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7485848B2 (ja) | 2021-02-18 | 2024-05-16 | ヤマハ発動機株式会社 | ストラドルドビークル |
Also Published As
Publication number | Publication date |
---|---|
JP2002350512A (ja) | 2002-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7330383B2 (en) | Semiconductor device with a plurality of fuse elements and method for programming the device | |
US7451366B2 (en) | Nonvolatile memory devices with test data buffers and methods for testing same | |
US20140304561A1 (en) | Shared fuse wrapper architecture for memory repair | |
US20060140027A1 (en) | Semiconductor memory device and method of operating the same | |
US6219280B1 (en) | Nonvolatile semiconductor memory device and erase verify method therefor | |
US20010022744A1 (en) | Semiconductor memory device having a page latch circuit and a test method thereof | |
TW200305163A (en) | Semiconductor integrated circuit | |
US6118703A (en) | Nonvolatile storage device and control method therefor | |
JPH06259977A (ja) | フラッシュ消去型不揮発性メモリ | |
JP2000268584A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP4617603B2 (ja) | 書換え可能な不揮発性メモリの検査方法 | |
JPH06139786A (ja) | 電気的消去及び書込み可能rom | |
US7755956B2 (en) | Non-volatile semiconductor memory and method for replacing defective blocks thereof | |
JP2000082293A (ja) | 消去可能不揮発性メモリに書き込む方法および装置 | |
US7710802B2 (en) | Method for testing memory | |
US8565028B2 (en) | Semiconductor nonvolatile memory device | |
JPH11242899A (ja) | 半導体記憶回路 | |
JP4543317B2 (ja) | 不揮発性メモリのデータ制御方法 | |
TW200910360A (en) | Semiconductor integrated circuit device and redundancy method thereof | |
KR19990074594A (ko) | 반도체 메모리 장치 및 그 장치의 패스/페일 검사 방법 | |
Godard et al. | Architecture for highly reliable embedded flash memories | |
US20050078503A1 (en) | Memory circuit with non-volatile identification memory and associated method | |
JP2013030251A (ja) | メモリシステム | |
JPH0554697A (ja) | 半導体メモリ | |
US20060155916A1 (en) | Writing uncorrupted data to electronic memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070727 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4617603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |