JP2000509148A - ディジタルロジック回路のロジック試験用および漏れ電流試験用の実施装置 - Google Patents

Abstract

(57)【要約】 試験中のロジック回路装置（ＤＵＴ）のロジック試験および漏れ電流試験を実施するための装置は、ＤＵＴの各端子ごとに一つのローカルモジュールを備えている。ロジック試験を行うためには、各ローカルモジュールはＤＵＴ端子にロジック信号入力を供給するためのドライバーと、その端子でＤＵＴ出力を検知するコンパレータ、および、そのロジック試験中においてＤＵＴ端子での電圧揺動を抑えるクランプ回路を有する。漏れ電流試験を行うためには、各ローカルモジュールが、ＤＵＴ端子にパラメータ信号を供給する供給源を含んでいる。コンパレータで検知された、ＤＵＴ端子でのパラメータ信号の発生電圧は、端子の漏れ電流を示す。パラメータ信号源およびクランプ回路は、ショットキーダイオードを介してＤＵＴ端子に接続される。ロジック試験中は、パラメータ信号源は、ＤＵＴ端子にパラメータ信号源を連結しているショットキーダイオードに逆バイアスをかけることにより、ＤＵＴ端子と遮断される。これと反対に、漏れ電流試験中は、クランプ回路は、ＤＵＴ端子にパラメータ信号源を連結しているショットキーダイオードに逆バイアスをかけて、ＤＵＴ端子から遮断される。ショットキーダイオードを逆バイアス状態とすると、静電容量と漏れ電流は極めて低くなる。このように、ＤＵＴ端子の漏れ電流測定は、実質的にはクランプ回路を流れる漏れ電流に影響されることは無く、ロジック信号パルスの縁部がパラメータ信号源によりＤＵＴ端子に加えられる静電容量によって実際上影響されることはない。

Description

【発明の詳細な説明】 ディジタルロジック回路のロジック試験用および漏れ電流試験用の実施装置 発明の背景 発明の分野 本発明は、一般には、ディジタルロジック回路用テスター、特には、ディジタ ルロジック回路のロジック試験および漏れ電流試験の双方を実施する装置に関す る。 関連技術の説明 ロジック回路メーカーは、通常、その製品についてロジック試験およびパラメ ータ試験の両方を実施するようにしている。回路のロジックを試験するために、 代表的な従来技術のテスターは、入力ロジック信号によって回路の各端子を駆動 し、一方では該入力ロジック信号の作動に応じてテスターで得られる各出力ロジ ック信号を監視しつつ、出力信号が予期したロジックパターンを示すか否かを判 定している。“パラメータ”試験は、それらの端子における回路のアナログ諸特 性を測定するものである。ロジック回路の最も重要なパラメータ特性のうちの一 つは、漏れ電流であり、ロジック回路の入力端子が高ロジックレベルで作動され る場合には、その電流量が該入力端子から漏出し、また、ロジック回路の入力端 子が低ロジックレベルで作動される場合には、この電流量が該入力端子に引き込 まれる。漏れ電流は、通常、該端子を精度の高い抵抗器を介して電圧源に連結し 、該端子間の電圧降下を測定することによって測定される。この電圧降下は漏れ 電流に比例する。 １９８２年１０月１２日付けで、Ｃｈａｕ他に対して再発行された米国特許Ｒ ｅ．３１，０５６号は、回路のロジック試験およびパラメータ試験の双方を実施 するための回路テスターを開示している。このテスターのロジック信号ドライバ ーは、ロジック信号を試験中のデバイス（“ＤＵＴ”）の端子に供給する。テス ターのパラメータ信号源はパラメータ試験信号をＤＵＴ端子に供給する。ロジッ ク信号ドライバーとパラメータ信号源とは異なる試験に使われるが、同時にＤＵ Ｔ端子に繋ぐと相互に干渉し合うために、二つの信号源は別々のリレー接点を使 ってＤＵＴ端子に連結され、それぞれ一つの信号源だけがＤＵＴ端子に連結され るようにする。リレーを使ってロジック信号源とパラメータ信号源とを分離する ことにより、一つの試験装置がパラメータ試験とロジック試験の双方を行うこと を可能にするが、リレーはスイッチ操作に比較的大きな電流量を必要とし、また 、このリレーは比較的作動が緩慢で嵩張り、反復使用により機械的損傷を受け勝 ちである。 １９９１年１月２９日付けで、Ｌｉｔｔｌｅｂｕｒｙ他に付与された米特許第 ４，９８９，２０９号は、トランジスタスイッチを介して選択的にＤＵＴ端子に 連結されるロジック試験信号源とパラメタータ試験信号源の双方を含んでいる集 積回路テスターが記載されている。トランジスタスイッチは、リレースイッチに 比べ、小形で作動が早く故障する率は少ないが、ＤＵＴ端子に接続したトランジ スタスイッチ中の漏れ電流が、ＤＵＴ端子の漏れ電流測定に悪影響を及ぼすこと がある。また、ロジック信号源をＤＵＴ端子に連結するトランジスタスイッチの 静電容量が、ロジック信号のエッジ特性に悪影響を与えることがある。 高速集積回路のロジックを試験する際、ロジック試験信号源の出力インピーダ ンスは、ロジック信号パルスの前縁および後縁にかかる電圧スパイクを防ぐため に、その信号源からＤＵＴ端子にロジック信号を伝送する伝送線のインピーダン スにマッチングされるべきである。しかし、現実には、信号源のインピーダンス と伝送線路のインピーダンスを完全にマッチさせることは難しい。この電圧スパ イクを軽減するには、ＤＵＴ端子にクランプ回路を繋ぐと好都合である。クラン プ回路は、主に、ＤＵＴ端子を高電圧源と、低電圧源に連結する一対のトランジ スタを付属している。ＤＵＴ端子の電圧がその上限を超えて上昇し始めると、Ｄ ＵＴ端子を低電圧源に連結しているトランジスタがオン状態となり、これにより ＤＵＴ端子に流れ込む過剰電流を吸収して端子電圧の上昇を食い止める。同様に 、ＤＵＴでの電圧が下限以下に低下し始めると、ＤＵＴ端子と高圧源を連結して いるトランジスタがオン状態となり、ＤＵＴ端子に電流を付加的に供給してＤＵ Ｔ端子における定電圧スパイクを低く抑える。このクランプ回路はＤＵＴ端子で の電圧スパイクを除くものの、クランプ回路のトランジスタをオフにした場合で も、 端子の漏れ電流測定には悪影響が現れる。その理由としては、クランプ用トラン ジスタ自身がかなりの漏れ電流を有するからである。 ここで望まれているのは、ロジック信号試験中には、パラメータ試験信号源を 選択的にＤＵＴ端子から分離し、かつ、漏れ電流の試験中には、ＤＵＴ端子から クランプ回路を分離するための、高速でコンパクトかつ信頼の置ける試験装置で ある。 発明の概要 本発明は、試験中の集積回路または他のロジック装置（ＤＵＴ）のロジック試 験および漏れ電流試験を実施するための自動式試験装置に関する。この装置は、 ＤＵＴの各端子につき一組づつ設けられた一連のローカルモジュールを含んでい る。ロジック試験を行うには、各ローカルモジュールは、ＤＵＴ端子がＤＵＴ入 力時にロジック信号入力をＤＵＴ端子に供給するドライバーと、該端子がＤＵＴ 出力時にＤＵＴにより該端子に生じた信号のロジックレベルを検知するためのコ ンパレータと、ロジック試験中にＤＵＴ端子での電圧揺動を制限するクランプ回 路を有する。漏れ電流試験を実施するためには、各ローカルモジュールは、ＤＵ Ｔ端子にパラメータ信号を供給する供給源を含んでいる。コンパレータは、ＤＵ Ｔ端子で生ずる電圧レベル結果を、該端子の漏れ電流の測定値として検知する。 パラメータ信号源とクランプ回路は、複数の熱キャリヤーショットキーダイオ ードを介してＤＵＴ端子に連結される。ロジック試験の間、パラメータ信号源は 、該信号源をＤＵＴ端子に連結したショットキーダイオードを逆バイアすること によって、ＤＵＴ端子から切り離される。漏れ電流試験の間は、クランプ回路が 、該回路をＤＵＴ端子に連結したショットキーダイオードを逆バイアスすること によって、ＤＵＴ端子から切り離される。逆バイアス状態の場合、ショットキー ダイオードの容量と漏れ電流は極めて低い値を示す。このために、ＤＵＴ端子で の漏れ電流測定は、実質的にクランプ回路の漏れ電流に影響されることは無く、 更に、試験信号パルスの縁部も実質的にパラメータ信号源によってＤＵＴ端子に 加えられた容量に影響されない。クランプ回路およびパラメータ信号源の切り替 えに使うショットキーダイオードは、小形で信頼性の置ける装置であり、素速く 切 り替えができ、電力ロスも殆ど無く作動する。 従って、本発明の目的は、高速ロジック回路におけるロジック試験と漏れ電流 試験の双方を正確に行う試験装置を提供することにある。 本明細書の最終部分では、特に本発明の主題を指摘すると共に、明確に権利請 求をしている。一方、当業者であれば、同符号で同一構成部品を示した添付の図 面をもとに本明細書の残りの部分を読むことにより、本発明の構成とその操作方 法の両方を、更に、その効果と目的と共に、最も良く理解する。 図面の簡単な説明 図１は、本発明による自動回路試験装置のブロック図である。 図２は、図１の回路試験装置のローカルモジュールの好適な実施形態のブロッ ク略図である。 図３は、図２のタイミングコントローラの詳細なブロック図である。 図４は、図１の回路試験装置中のローカルモジュールの別の実施形態のブロッ ク略図である。 好適な実施形態の説明 図１は、試験中の集積回路または同様のデバイス（ＤＵＴ）１２に対して、ロ ジック試験と漏れ電流試験を実施する自動式試験装置１０を示したブロック図で ある。試験装置１０は、一連のローカルモジュール１４を備え、各モジュールは 伝送線路１７を介して、ＤＵＴ１２の対応端子１５に接続されている。各ローカ ルモジュール１４は、試験信号をその対応ＤＵＴ端子１５に出力するか、又は、 対応するＤＵＴ端子１５からの出力信号を入力する。ローカルモジュール１４は 、また、共通バス１８を経てホストコンピュータ１６に連結されている。バス１ ８は、ホストコンピュータ１６とローカルモジュール１４間で、試験命令、試験 結果、制御信号を搬送する。クロック回路２０は、ローカルモジュール１４とホ ストコンピュータ１６に、それらの操作タイミングを合わせるために、システム クロック信号ＣＬＫを供給する。 ロジック試験中には、幾つかのローカルモジュール１４は、ロジック信号パタ ーンを発生し、これらをＤＵＴの入力端子に出力するが、一方、別のローカルモ ジュール１４は、ＤＵＴ出力端子で生じた出力信号を試験する。ローカルモジュ ール１４をプログラム操作してロジック試験を行うには、ホストコンピュータ１ ６がプログラムデータを各ローカルモジュール１４にバス１８を介して送り、何 時ＤＵＴ入力信号をパルス化するか、又は、何時ＤＵＴ出力信号を試験するかを 各ローカルモジュールに通報する。そして、ホストコンピュータ１６は、同時に ＳＴＡＲＴ信号をバス１８を通じて各ローカルモジュール１４に送り、該ローカ ルモジュールによりロジック試験をスタートさせる。各ローカルモジュール１４ は、ＳＴＡＲＴ信号に応答して、それぞれ、タイミング基準としてＣＬＫ信号パ ルスを用いて、その記憶されたプログラムデータによって指示される一連の作業 を実施する。ロジック試験中は、ＤＵＴ１２出力信号を試験している各ローカル モジュール１４は、試験データを内部の捕捉メモリに記憶する。試験の終了時点 で、ホストコンピュータ１６は、バス１８経由で各ローカルモジュール１４の捕 捉メモリから捕捉されたデータを読み取り、そのデータがユーザに利用出来るよ うにする。 試験装置１０は、また、ＤＵＴ１２の漏れ電流試験を行う。ＤＵＴ端子１５の 高レベル、又は低レベルの漏れ電流は、この端子が高ロジックレベル又は低ロジ ックレベルで作動するときに端子１５が発生する電流量である。漏れ電流試験の 際には、各ローカルモジュール１４は、その対応ＤＵＴ１２の端子１５を高およ び低ロジックレベルに駆動し、漏れ電流が所定レベル以上であるか、又は、それ 以下であるかを判定し、引き続き捕捉メモリに測定結果を示すデータを記憶して 、ホストコンピュータ１６による後検索に備える。 図２は代表的なローカルモジュール１４の好適な実施の形態を、ブロック略図 形状で示したものである。ローカルモジュール１４は、幾つかのサブシステムを 含んでいる。即ち、クランプ回路２２、パラメータ信号源２４、データ捕捉回路 ２６、ロジック信号源２７、タイミング信号発生器２８、およびバスインタフェ ース回路３０等である。パラメータ信号源２４は、端子１５で高レベルと、低レ ベルの漏れ電流を検査するための出力信号を発生する。信号源２４は、高精度の 抵抗器を介して、ＤＵＴ端子に高レベルと低レベルの試験信号を供給するための 二組の調節可能な電圧源を含んでいる。各抵抗器の電圧降下量は、端子１５の高 漏れ電流又は低漏れ電流に比例するので、端子１５に生じる電圧は、結果的に漏 れ電流を示している。データ捕捉回路２６は、端子電圧ＶＴを監視して、漏れ電 流を決定する。ロジック信号源２７は、端子１５がＤＵＴ入力端子として働く場 合には、ＤＵＴ端子１５を機能するための出力ロジック信号ＶＬを発生する。端 子１５がＤＵＴ出力として作動する場合で、漏れ電流試験時又はロジック試験時 に必要とされない時に端子１５から信号源そのものを分離するためには、前記源 ２７はＶＬロジック信号を三状態形成とする。 データ捕捉回路２６は、漏れ電流試験中には、ＤＵＴ端子電圧ＶＴを試験し、 この試験した端子電圧とその予想閾値とを比較し、比較結果を示すデータを内部 捕捉メモリに記憶する。データ捕捉回路２６は、また、ＤＵＴ端子１５がＤＵＴ 出力端子として働く場合、ロジック信号試験に当たって適当な時間間隔でＤＵＴ 端子電圧ＶＴを試験して、試験した端子電圧が高ロジックレベルにあるか、又は 低ロジックレベルにあるかを判定し、この測定結果を示すデータをその捕捉メモ リに記憶する。ロジック試験および漏れ電流試験が完了すると、図１のホストコ ンピュータ１６は、バス１８を使って、回路２７中の捕捉メモリに記憶した試験 結果にアクセスする。クランプ回路２２は、ＤＵＴ端子１５の電圧がロジック試 験中に、予め設定された上限値又は下限値を越えて揺動することを防ぐ。理想的 には、ローカルモジュール１４をＤＵＴ端子１５に繋いでいる伝送線路１７が、 ロジック信号源２７の出力インピーダンスにマッチングするインピーダンス値を 有し、信号源２７のパルス縁部において出力ロジック試験信号ＶＬがアンダーシ ュートしたり、オーバーシュートしたりしないようにする。しかし、実際には、 インピーダンスが厳密に一致することは達成困難であるため、クランプ回路２２ は電圧スパイクを最低にすることが必要とされる。タイミング信号発生器２８は 、バス１８およびバスインタフェース回路３０を介して、図１のホストコンピュ ータ１６からプログラムデータおよび制御信号を受信する。プログラムデータに 応じて、タイミング信号発生器２８は、パラメータ信号源２４と、ロジック信号 源２６と、クランプ回路２２の運転制御用の出力信号を発生する。タイミング信 号発生器は、タイミング基準として、図１のクロック２０からのＣＬＫ信号を使 用 する。 クランプ回路２２は、レジスタ３２および３４、マルチプレクサ３６および３ ８、ディジタル／アナログコンバータ（ＤＡＣ）４０および４２、ダイオード４ ４および４６、ＮＰＮトランジスタ４８、ＰＮＰトランジスタ５０、および熱キ ャリヤーショットキーダイオード５２および５４を含んでいる。図１のホストコ ンピュータ１６は、バス１８およびバスインタフェース回路３０を介して、レジ スタ３２内に二つのデータ値Ｄ１およびＤ２を格納する。マルチプレクサ３６は 、試験器がロジック試験を行っている場合は、データＤ１をＤＡＣ４０の入力に 供給し、試験器が漏れ電流の試験を行っている場合は、データＤ２をＤＡＣ４０ に供給する。ホストコンピュータは、また、二つのデータ値Ｄ３とＤ４をレジス タ３４に格納する。マルチプレクサ３８は、ロジック試験中は、データＤ３をＤ ＡＣ４２の入力に送り、漏れ電流試験中は、データＤ４をＤＡＣ４２に送る。Ｄ ＡＣ４０および４２の出力で、トランジスタ４８と５０のベース（制御端子）を 駆動させる。トランジスタ４８のコレクター（“負荷端子”）は、正電圧源Ｖに 連結されており、一方、トランジスタ５０のコレクターは接地している。ショッ トキーダイオード５２と５４は、トランジスタ４８と５０エミッター（同じく“ 負荷端子”）をＤＵＴ端子１５とに繋ぐ。ダイオード４４と４６は、トランジス タ４８と５０のベース間に直列に連結される。 ロジック試験を通じて、選定のデータ値Ｄ１は、ＤＵＴの端子出力電圧ＶＴが 予め設定された最低レベル以下に落下し始めると、ＤＡＣ４０がトランジスタ４ ８のベースに十分な容量の電圧信号ＶＬＣを供給して、トランジスタ４８をオン にするようにする。トランジスタ４８が供給する電流は、ＶＴをその最低レベル にまでクランプする。同様に、選定データ値Ｄ３は、ＤＵＴ端子出力電圧ＶＴを 予め設定された最高レベル以上にしたい場合には、ＤＡＣ４２が、トランジスタ ５０のベースに電圧信号ＶＨＣを供給して、十分トランジスタ５０をオン状態に するようにする。このような場合、トランジスタ５０が供給した電流が、ＶＴを 最大レベルでクランプする。 例えば、トランジスタ４８のベース−エミッター間の電圧降下を０．６Ｖ、シ ョットキーダイオード５２の順バイアス電圧を０．２Ｖ、および、ＶＴが０Ｖ以 下に振れぬようにしたいと想定してください。この場合、ホストコンピュータ１ ６は、ＤＡＣ４０でＶＬＣを０．８Ｖに股定するデータ値Ｄ１を供給する。ＤＵ Ｔ端子電圧ＶＴの負進行スパイクのスタート時点では、トランジスタ４８はオン 状態となり、ダイオード５２は順バイアスとなり、前記電圧源Ｖが端子１５に十 分な電流を供給することで、端子電圧が０Ｖ以下に低下しないようにしている。 トランジスタ５０のベース−エミッター間の電圧降下が０．６Ｖであるとし、シ ョットキーダイオード５４の順バイアスの電圧降下が０．２Ｖであり、ＶＴが５ Ｖ以上とならぬようにするためには、ホストコンピュータ１６は、ＤＡＣ４０が ＶＨＣを４．２Ｖに設定するのに十分なデータ値Ｄ３を供給すべきである。ＤＵ Ｔが端子電圧ＶＴを５Ｖ以上に引き上げたい場合には、トランジスタ５０はオン 状態とし、ダイオード５４は、順バイアス状態になる。ダイオード５４とトラン ジスタ５０は、ここで、ローカルモジュール１５から電流を分路して接地するの で、ＶＴが５Ｖ以上に上がることはない。 漏れ電流試験を通じて、マルチブレクサ３６および３８は、データ値Ｄ２とＤ ３を選択する。データ値Ｄ２は、ＤＡＣ４０が、電圧信号ＶＬＣをトランジスタ ４８のベースに供給するようにし、これによりトランジスタ４８は確実にオフ状 態を維持し、ダイオード５２は逆バイアスのままにする。同様に、データ値Ｄ４ は、ＤＡＣ４０が、電圧信号ＶＨＣをトランジスタ５０のベースに供給するよう にし、これによりトランジスタ５０はオフ状態となり、ダイオード５４は逆バイ アス状態を呈する。例えば、ＤＵＴの端子電圧ＶＴが漏れ電流試験時を通じて、 ０〜５Ｖ間にあるとすると、Ｄ２は０Ｖ以下のＤＡＣ４０の出力電圧を発生する ように設定でき、Ｄ４は少なくとも５ＶのＤＡＣ４２の出力電圧を生むように設 定され得る。ダイオード５２と５４が逆バイアスにあるとした場合、クランプ回 路２２はＤＵＴ端子を流れる電流に影響を与えることは無い。 クランプ回路２２のダイオード４４と４６は、確実にトランジスタ４８と５０が 同時にオンされないようにし、これにより電圧源Ｖを短絡して接地する。間違っ たデータ値がＤＡＣ４０および４２に伝えられた場合にダイオード４４と４６が 無いと、トランジスタ４８および５０は、プログラムエラーの結果、同時にオン となることがある。 漏れ電流試験の間、パラメータ信号源２４は試験信号をＤＵＴターミナル１５ に供給する。この信号源２４は、レジスタ５３と５５、マルチプレクサ５６と５ ８、ＤＡＣ６０と６２、１０⁶オームの抵抗器６４と６６、および、熱キャリヤ ーショットキーダイオード６８と７０を含んでいる。ホストコンピュータ１６は 二つのデータ値Ｄ５とＤ６をレジスタ５３に、二つのデータ値Ｄ７とＤ８をレジ スタ５５に格納させる。マルチプレクサ５６は、データ値Ｄ５又はＤ６のいずれ かを、ＤＡＣ６０の入力に供給する。マルチプレクサ５８は、データ値Ｄ７又は Ｄ８の何れかを、ＤＡＣ６２の入力に供給する。抵抗６４とダイオード６８は、 ＤＡＣ６０の出力をＤＵＴ端子１５に直列に連結するが、抵抗６６とダイオード ７０は、ＤＡＣ６２の出力をＤＵＴ端子に直列に連結する。 高レベルの漏れ電流試験の場合には、マルチプレクサ５６と５８は、それぞれ ＤＡＣ６０と６２にデータ値Ｄ６とＤ７を供給するが、この場合、Ｄ６の大きさ はＤＡＣ６０がダイオード６８を順バイアス状態にする程度とし、Ｄ７の大きさ はＤＡＣ６２がダイオード７０を逆バイアス状態とする程度とする。特に、Ｄ６ の値は、抵抗器６４とダイオード６８の電圧降下が、ＤＵＴ端子１５で、その定 格高レベル漏れ電流を生じている場合に、高ロジックレベルに等しいＤＵＴ端子 １５での電圧ＶＴを生む程度のものに選定する。ＤＵＴ端子１５で過剰漏れ電流 が生じている場合には、ＶＴは抵抗器６４の大きな電圧降下のために、該高ロジ ックレベル以下に落ちる。以下で説明するように、データ捕捉回路２６は、ＤＵ Ｔ端子電圧ＶＴがその期待値以下に落ちるときを確かめる。 低レベルの漏れ電流試験を実施する場合には、マルチプレクサ５６と５８は、 ＤＡＣ６０と６２に、データ値Ｄ５とＤ８を供給する。Ｄ５の値は、ＤＡＣ６０ の出力がダイオード６８を逆バイアス状態にするような大きさとする。Ｄ８の値 は、ＤＵＴがその定格低レベル漏れ電流が生ずる場合に、規格低ロジックレベル に等しい電圧ＶＴをＤＵＴ端子１５で生ずる、抵抗器６６とダイオード７０の電 圧降下のもとで、ダイオード７０が順バイアス状態にされるように選定する。Ｄ ＵＴが過剰の漏れ電流を生ずる場合、ＶＴは抵抗器６６の過大電圧降下のために 、低ロジックレベル以上に上昇する。データ捕捉回路２６は、何時ＤＵＴ端子電 圧ＶＴがその期待レベル以上に上昇するかを感知する。 ロジック試験用の信号源２７は、端子１５がＤＵＴ入力端子である場合、ロジ ック試験中は、ロジック信号ＶＬでＤＵＴ端子１５を機能させる。ロジック試験 を始めるに先立ち、図１のホストコンピュータ１６は、レジスタ７２にデータ値 Ｄ１２とＤ１３を格納する。ＤＡＣ７４にＤ１２値が供給され、ＤＡＣ７６には Ｄ１３値が供給される。Ｄ１２とＤ１３の値は、ＤＡＣ７４が高ロジックレベル の基準信号ＶＨＬを発生し、ＤＡＣ７６が低ロジックレベルの基準信号ＶＬＬを 発生するように選定される。ＶＨＬとＶＬＬの両基準信号は、三状態ドライバー ７８に供給される。タイミング信号発生器２８は、ドライバー７８に三状態制御 信号ＴＳと、入力ロジック信号ＬＸを供給する。ロジック試験の最中で、ドライ バー７８がロジック試験信号ＶＬをＤＵＴ端子１５に供給すべき場合には、タイ ミング信号発生器２８は、ＴＳ信号をアサートしてドライバー７８をオン状態に する。ＴＳがアサートされると、ドライバー７８は、タイミング信号発生器２８ によって得られる入力ロジック信号ＶＸの状態に応じて、その出力信号ＶＬを、 基準信号の高ロジックレベルＶＨＬ、又は、基準信号の低ロジックレベルＶＬＬ のいずれかにする。そうでなければ、漏れ電流試験の最中又はＤＵＴ端子がＤＵ Ｔ出力として働くときには、信号発生器２８は、ＴＳをデアサートして、ドライ バー７８の出力信号ＶＬを三状態とする。 データ捕捉回路２６は、ＤＵＴ端子電圧ＶＴをＤＡＣ８４で得られた基準閾値 電圧ＶＴＨと比較するコンパレータ８２を含んでいる。コンパレータ８２はＶＴ がＶＴＨを超した場合は高、ＶＴＨがＶＴＨを超した場合は低を示す出力信号Ｖ Ｃを発生する。捕捉メモリ８３は、信号発生器２８からの信号パルスＷＥにより ライト可能な場合、ＶＣ信号の状態を示すビットを格納する。ロジックおよびパ ラメータ試験を始めるに先立ち、図１のホストコンピュータ１６は、三つのデー タ値Ｄ９−Ｄ１１をレジスタ８８中に書き込む。Ｄ９値は、ロジック試験中にＤ ＵＴ端子１５において高、低ロジックレベルを識別するために使用される閾値電 圧ＶＴＨを規定する。Ｄ１０値は、高レベルの漏れ電流試験の際、ＤＵＴ端子電 圧ＶＴの許容下限値を示す閾値電圧ＶＴＨを規定するが、一方、Ｄ１１値は、低 レベル漏れ電流試験のための、端子電圧ＶＴの許容上限値を示す閾値電圧を規定 する。タイミング信号発生器２８からの２ビット信号ＭＸ５で制御されるマルチ プレクサ８６は、実施試験のタイプによってＤＡＣ８４への入力として、レジス タ８８に格納したＤ９−Ｄ１１データ値のうちの一つを選び出す。 タイミング信号発生器２８は、試験の開始に先立ち、図１のホストコンピュー タ１６からのプログラムデータを入力してそれを格納し、その格納されたデータ に応じてその出力信号のタイミングを制御する。その出力信号ＴＳおよびＶＸは 、ドライバー７８を制御し、そのＷＥ出力信号は捕捉メモリ８３によるデータ記 録のタイミングを制御する。コントローラ２８は、また、マルチプレクサ３６、 ３８、５６、５８、８６を制御するための一連の出力信号ＭＸ１−ＭＸ５を発生 する。 我々は、実例により、ローカルモジュール１４のプログラミングと操作を最も 良く示すことが出来る。実例中、ＤＵＴ端子の１５は、二方向タイプであって、 ５ボルトと０ボルトの高、低ロジックレベルをそれぞれ有し、また、その定格高 、低漏れ電流はそれぞれ１マイクロアンペアと０．５マイクロアンペアである。 ローカルモジュール１４は、高、低レベルの漏れ電流試験を連続して行い、引き 続きロジック試験を実施する。ＤＵＴ端子は二方向式であり、ロジック試験を実 施するためには、ローカルモジュールが時としてＤＵＴ端子１５を高ロジックレ ベル又は低ロジックレベルにしなくてはならず、更に、別の時点では端子１５で ＤＵＴによって発生された出力信号ＶＴのロジック状態を試験して格納するよう にするようにしなければならない。 下表Ｉで示すように、図１のホストコンピュータ１６は、まず図２中のモジュ ール１４の各レジスタ中にデータ値Ｄ１−Ｄ１３を格納するが、その値は指定し た試験中の指示電圧を使ってＤＡＣ出力信号を得る大きさ程度のものである。 表Ｉから、ローカルモジュールがロジック試験を行う場合、図２中のクランプ 回路２２のマルチプレクサ３６が、レジスタ３２に格納されたデータ値Ｄ１を選 定しているのが分かる。Ｄ１データに対して発生したＤＡＣ４０の出力信号ＶＬ Ｃは０．８Ｖである。ＤＵＴ端子電圧ＶＴが０Ｖに達すると、トランジスタ４８ のベース−エミッター接合部の電圧降下は０．６Ｖとなり、ダイオード５２の電 圧降下は０．２Ｖであり、ダイオード５２は順バイアス状態となり、トランジス タ４８はオン操作を始める。トランジスタ４８は十分な電流を供給して、ＶＴが ０Ｖ以下に落ちるのを防ぐ。高又は低漏れ電流試験の間は、マルチプレクサ３６ がＤＡＣ４０への入力としてＤ２を選定し、Ｄ２はＶＬＣが０Ｖとなるような大 きさである。低漏れ電流試験の間に、ＤＵＴ端子電圧が−０．６Ｖ以下に低下し ない限り、トランジスタ４８はオフ状態のままであり、ダイオード５２は逆バイ アスのままである。この結果、逆バイアス時に殆ど漏れ電流を示さないダイオー ド５２は、効果的にＤＵＴ端子１５からトランジスタ４８を遮断し、トランジス タ４８はＤＵＴ端子１５に一切漏れ電流を与えない。 図２のクランプ回路２２のマルチプレクサ３８は、ローカルモジュール１４が ロジック試験を行う場合、レジスタ３４のデータ値Ｄ３をＤＡＣ４２への入力と して選定する。Ｄ３データに対応して得られたＤＡＣ４２の出力信号ＶＨＣは４ ．２Ｖである。ＤＵＴ端子電圧ＶＴが５Ｖまで上がると、トランジスタ５０はオ ン作動を示し始め、ダイオード５４は順バイアス状態となる。トランジスタ５０ のベース−エミッター接合部とダイオード５４の全電圧降下は０．８Ｖである。 トランジスタ５０は十分に電流を低減して、ＶＴが５Ｖ以上になるのを防いでい る。高又は低漏れ電流の試験中は、マルチプレクサ３８はＤＡＣ４２への入力と してデータ値Ｄ４を選定する。Ｄ４データは、ＶＨＣを５Ｖに設定する。正規の ＶＴ値（０−５Ｖ）に対してはダイオード５４は逆バイアス状態を呈し、実質的 にトランジスタ５０をＤＵＴ端子１５から切り離している。ダイオード５４とト ランジスタ５０を切り離すことにより、トランジスタは端子１５から相当な漏れ 電流を低減することが出来ない。 図２中のパラメータ信号発生器２４のマルチプレクサ５６は、ロジック試験又 は低レベル漏れ電流試験の間は、ＤＡＣ６０への入力として、Ｄ５を選定する。 データＤ５は、ＤＡＣ６０の出力信号ＶＨＰを０．０Ｖに設定して、ダイオード ６８が逆バイアス状態のままであることを確実にする。このようにダイオード６ ８は、ＤＡＣ６０をＤＵＴ端子１５から切り離す。高レベルの漏れ電流試験中に あっては、マルチプレクサ５６は、データＤ６を選定し、ＤＡＣ６０がＶＨＰを ６．２ボルトに設定するようにする。ＤＵＴ端子１５での高レベル漏れ電流の定 格が１マイクロアンペア以下である場合、その端子電圧ＶＴは、少なくとも５． ０ボルトになる。ロジック試験または高レベルの漏れ電流試験の最中は、マルチ プレクサ５８はＤＡＣ６２への入力としてＤ７値を選定する。Ｄ７値は、６．０ ＶのＤＡＣ６２出力信号ＶＬＰを発生するために、適切に選定される。この電圧 は、端子電圧ＶＴの全期待値に対してダイオード７０を逆バイアスにし、これに より、ＤＡＣ６２は実質的にＤＵＴ端子１５から切り離される。低レベルの漏れ 電流試験の最中にあっては、マルチプレクサ５８は、ＤＡＣ６２への入力として Ｄ８を選定し、それにより−０ ７ＶのＤＡＣ出力電圧を発生する。０．５マイ クロアンペア以下の定格低レベル電流下では、−０．７ＶのＶＬＰは、少なくと も０ＶのＴを発生する。０．０Ｖを超すＤＵＴ端子電圧ＶＴは、低レベルの漏れ 電流がその定格値を超えていることを示している。 データ捕捉回路２６のマルチプレクサ８６は、ロジック試験の間に、ＤＡＣ８ ４への入力としてＤ９を選定する。この場合、Ｄ９は、２．５ボルトのＤＡＣ８ ４の出力電圧ＶＴＨを発生するように設定される。ＶＴが２．５Ｖを超える場合 、コンパレータ８２はその出力信号ＶＣを高めにする。ＶＴが２．５Ｖ以下の場 合、コンパレータ８２は出力信号ＶＣを低めにする。高レベルの漏れ電流試験の 間、マルチプレクサ８６はＤ１０を選定する。このＤ１０は、ＤＡＣ８４が５． ０ＶのＶＴＨ出力を発生させる。ＶＴが５．０Ｖを超すと、コンパレータ８２は 、その出力信号ＶＣを高めにして、ＤＵＴ端子１５が高レベルの漏れ電流試験に 合格したことを示す。また、ＶＴが５．０Ｖ以下の場合、コンパレータ８２はそ の出力信号ＶＣを低めにして、ＤＵＴの端子１５が高レベルの漏れ電流試験に不 合格であった旨を示す。低レベルの漏れ電流試験の間、マルチプレクサ８６はＤ １１を選定する。Ｄ１１はＤＡＣ８４に０．０ＶのＶＴＨ出力を発生するように 命じる。ＶＴが０．０Ｖを超す場合は、コンパレータ８２がその出力信号ＶＣを 高めにして、ＤＵＴ端子１５が低レベル漏れ電流試験に合格したことを示す。Ｖ Ｔが０．０Ｖ以下の場合、コンパレータ８２はその出力信号ＶＣを低めにして、 ＤＵＴ端子１５が高レベルの漏れ電流試験に不合格であったことを示す。 ＤＵＴを試験するためにローカルモジュール１４をプログラム操作する場合、 図１のホストコンピュータ１６は、Ｄ１−Ｄ１１データを各ローカルモジュール レジスタ中に格納し、バス１８を介してタイミング信号発生器２８へプログラム データを伝送し、ここで同時にバス１８を介して各ローカルモジュールの信号発 生器２８にＳＴＡＲＴ信号を送る。このＳＴＡＲＴ信号に応じて、信号発生器２ ８は、記憶プログラムデータに応じてその出力信号を発生し始める。 試験実施期間を通じて、そのプログラムデータで示す如く、当初コントローラ ２８はまず始めにＴＳをデアサートしてドライバー７８のＶＬ出力信号を三状態 にすると共に、マルチプレクサコントロールＭＸ１−ＭＸ５を、全マルチプレク サを切り替えて、上記表Ｉに基づき高レベルの漏れ電流試験に適合するＤＡＣ入 力データ（Ｄ２、Ｄ４、Ｄ６、Ｄ７およびＤ１０）を選定するように設定する。 そして、コントローラ２８は捕捉メモリ８３にライト可能な信号ＷＥをパルス送 信して、最初のアドレスに、コンパレータ８２のＶＣ出力信号の状態を試験して 格納させる。このビットは、ＤＵＴ端子１５が高レベルの漏れ電流試験に合格し たか否かを示す。そして、コントローラ２８は、制御信号ＭＸ１−ＭＸ５を設定 して、マルチプレクサを切り替えて低レベルの漏れ電流試験用に適合したＤＡＣ 入力データ（Ｄ２、Ｄ４、Ｄ５、Ｄ８およびＤ１１）を選定する。そして再び、 タイミング信号発生器２８は、ライト可能な信号ＷＥをパルス化して、捕捉メモ リ８３がＶＣ出力信号を試験し、次のアドレスに、ＤＵＴ端子１５が低レベルの 漏れ電流試験に合格したか否かを示すビットを格納させる。 ついで、後続のロジック試験に備えて、コントローラ２８は、マルチプレクサ 制御信号ＭＸ１−ＭＸ５を設定して、各マルチプレクサがデータ（Ｄ２、Ｄ３、 Ｄ５、Ｄ７、およびＤ９）を上記表Ｉによるロジック試験に適合するように選定 する。このあと、ローカルモジュール１４が高又は低レベルの信号をＤＵＴ端子 １５に送る必要がある場合には、いつでも、信号発生器２８は適当な状態にＶＸ を設定し、出力信号ＴＳを設定して三状態ドライバー７８をオンにして、これに よりＤＵＴ端子１５に５．０Ｖ又は０．０Ｖの信号を供給する。これとは別に、 捕捉メモリ８３がＤＵＴの応答信号ＶＴの状態を示すビットを格納する場合には 何時でも、信号発生器２８はライト可能な信号ＷＥをパルス化して、捕捉メモリ がＶＣを試験して、選定データＤ９によって決定した閾値電圧２．５Ｖ以上又は それ以下にＶＴがあるか否かを示すビットを格納させるようにする。ロジック試 験が完了すれば、ホストコンピュータ１６は、バス１８を介してメモリ８３から 試験データを読み取る。データの最初の２ビットは、ＤＵＴ端子１５が高、低レ ベルの漏れ電流試験に合格したか否かを示し、捕捉メモリ８３からのデータの残 りのビットは、ロジック試験結果を構成する。 図３は、図２のタイミング信号発生器２８の更に詳細なブロック図である。タ イミング信号発生器２８をプログラム操作するために、図１のホストコンピュー タ１６は、ベクトルメモリ９０に一連の“ベクトルデータ”ワードを書き込む。 試験は、一組の連続した時間周期で編成されており、それぞれが所定数のシステ ムクロックＣＬＫ信号パルスを保持する。別々のベクトルデータワードは、試験 の各時間に対して、メモリ９０中に記憶させる。各ベクトルワードは、ＡＣＴＩ ＯＮ（アクション）ビットとＴＩＭＥ（タイム）ビットを含む。それぞれのアク ションビットは、時間周期を通じて、タイミング信号発生器２８がその出力信号 のうちの対応するものを駆動する状態を示している。タイムビットは、タイミン グ信号発生器がアクションビットによって示されたアクションを取るべき周期内 の時間を示している。 試験を始めるに先立ち、ホストコンピュータは、カウンター９６に対し、各試 験期間のＣＬＫの信号パルス数を知らせるデータ値ＰＥＲＩＯＤ＿ＬＥＮを供給 する。ホストコンピュータで発生したＳＴＡＲＴ（スタート）信号は、カウンタ ー９６をリセットし、ＣＬＫ信号パルスをカウントすることを始めるように該カ ウンターに知らせ、何時それぞれの試験周期がスタートするかを判定する。各試 験周期の開始に当たり、カウンター９６は、ベクトルメモリ９０に供給される出 力アドレスをインクリメントして、ベクトルメモリが指示されたアドレスでベク トルデータワードを読み出すようにする。読み出されたワードのタイムビットは タイミングバーニヤ９２に供給される。カウンター９６は、ＮＥＸＴ（ネクスト ）信号パルスを、各試験期間の始めにタイミングバーニヤに送る。該ネクスト信 号に応じて、タイミングバーニヤ９２は、ＣＬＫ信号をタイミング基準として使 って、タイムビットの示す時間待機し、ついでラッチ９３にＳＴＲＯＢＥ（スト ロボ）信号パルスを供給する。ラッチ９３は、一組のドライバー回路９４の入力 にアクションビットをラッチし、このドライバー回路は出力信号ＴＳ、ＶＸ、Ｍ Ｘ１−ＭＸ５およびＷＥをそれらの対応アクションビットの示す状態にする。 図４は、図１のローカルモジュール１４の別の実施の形態を示すが、それは図 ２に図示されたローカルモジュール１４の実施の形態に大体において似ているも のである。図２および図４の同じ部材には同じ数字を付す。図２と図４の実施の 形態で異なる点は、クランプ回路２２とパラメータ信号源２４をＤＵＴ端子１５ に連結する、ショットキーダイオードの配設だけである。図２において、パラメ ータ信号源２４の抵抗器６４と６６およびクランプ回路２２のトランジスタ４８ と５０は、単独のショットキーダイオード５２、５４、６８、７０を介してＤＵ Ｔ端子１５に連結されている。これに対し、図４で示すように、トランジスタ４ ８のエミッターは、二つのショットキーダイオード５２Ａと５２Ｂの列とを介し てＤＵＴ端子１５に接続され、トランジスタ５０のエミッターは二つのショット キーダイオード５４Ａと５４Ｂの列を介して、端子１５に接続されている。ダイ オード５２Ｂは、また、パラメータ信号源２４の抵抗器６４を端子１５に連結す るが、一方、ダイオード５４Ｂは、同様に、信号源２４の抵抗器６６を端子１５ に連結する。図４のモジュール１４の実施の形態は、図２の実施の形態と同様の 方法でブログラム化されている。但し、Ｄ１−Ｄ８の値はＤＵＴの端子とトラン ジスタ４８および５０間の通路中に、付加されたショットキーダイオードの存在 を考慮して、多少変更する必要がある。図４の実施の形態の利点の一つは、図４ のショットキーダイオードの配列が端子１５でより低容量であることを示し、従 って、ロジック試験信号ＶＬが図２のショットキーダイオードの配列よりも高い 周波数でシャープな縁部を持って操作できることである。 図４の回路も、また、ＤＵＴ端子１５での電圧揺動に対するクランプを改善す る。図２の回路にあっては、ＤＵＴ端子電圧ＶＴがＤＡＣ４０のＶＬＣ出力によ り設定された閾値以下に落下し始めると、ＤＡＣ４０は、トランジスタ４８をオ ンにしてＶＴ電圧の揺動を制限する前に、ダイオード５２とトランジスタ４８の ベース−エミッター接合部の固有の容量を満たさねばならない。同様に、ＤＵＴ 端子電圧ＶＴがＤＡＣ４２の設定閾値以上に上昇し始めると、ＤＡＣ４２は、ト ランジスタ５０をオンにする前に、ダイオード５４とトランジスタ５０のベース −エミッター接合部の固有容量を満たさねばならない。この容量を満たすのに要 する時間は、ＤＵＴ端子１５での電圧揺動に対するクランプ回路の応答を遅延す る。 図４の回路を参照すると、ロジック試験の間で、クランプ回路２２がＤＵＴ端 子１５の電圧揺動を制限すべきときには、パラメータ信号源２４の出力電圧ＤＡ Ｃ６０および６２は、ダイオード５２Ａと５４Ｂおよびトランジスタ４８と５８ のベース−エミッターダイオードを予備充電して、ＤＵＴ端子１５での電圧揺動 に対しクランプ回路２２が一層早く応答できるようにすることもできる。例えば 、 ＶＴ内の揺動が０−５Ｖに制限されるべき場合には、Ｄ１を調節してＤＡＣ４０ のＶＬＣ出力が１．０Ｖとし、トランジスタ４８のエミッター−ベース接合部の 電圧降下を０．６Ｖ、各ダイオード５２Ａと５２Ｂにかかる順バイアスによる電 圧降下を０．２Ｖの割合にしている。ダイオード５２Ａおよびトランジスタ４８ のエミッター−ベース接合部の予備充電をするためには、ＤＡＣ６０の出力ＶＨ Ｐを０．２ＶとなるようにＤ５を設定している。ＤＵＴ端子電圧ＶＴの値全てに 対し、トランジスタ４８のエミッター−ベース接合部およびダイオード５２は、 順バイアス状態にあるが、一方、ダイオード５２Ｂは、ＶＴが０Ｖに達するまで は、逆バイアス状態を維持している。ＶＴが０Ｖ以下に落ち始めると、トランジ スタ４８は端子１５に電流を供給し始め、ＶＴが０以下に落下しないようにして いる。応答時の遅れは、ダイオード５４Ａとトランジスタ４８のエミッター−ベ ース接合部の容量が予備充電されているため、比較的小さなダイオード５２Ｂの 固有容量を充電するのに必要な時間だけである。 同様に、Ｄ３を選定してＤＡＣ４２のＶＨＣ出力を４．０Ｖとし、トランジス タ５０のエミッター−ベース接合部の電圧降下を０．６Ｖ、各ダイオード５４Ａ と５４Ｂにかかる順バイアス電圧降下を０．２Ｖの割合にしてもよい。また、Ｄ ＡＣ６２の出力ＶＬＰが４．８ＶになるようＤ７を設定している。このＶＬＰ値 は、ダイオード５４Ｂおよびトランジスタ５０のエミッター−ベース接合部の固 有容量を予備充電するが、ＶＴが５．０Ｖ以上に上昇し始めるまでダイオード５ ４Ａを逆バイアス状態に維持する。ダイオード５４Ａの固有容量の充電に必要な 比較的短い遅延時間のみの経過した時点で、トランジスタ５０はＤＵＴ端子１５ から電流を得始めて、ＤＵＴ端子電圧の上昇を食い止める。 上記明細書は本発明の好ましい実施例を記載して来たが、当業者であればこの 好ましい実施例について本発明から逸脱すること無く、広い範囲で多くの改変を 加えることができる。従って、添付の特許請求の範囲は、本発明の真の趣旨と範 囲を超えないような改変の全てを保護することを意図するものである。

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９７年１０月２７日（１９９７．１０．２７） 【補正内容】 請求の範囲 １．入力制御信号に応答して、回路端子を有するデジタル回路のロジック試験と パラメータ試験を実施するための装置であって、この装置が、 入力用の第一の制御信号のアサートに応えて、高ロジックレベルと低ロジック レベルの間を交番するロジック試験信号を回路端子に供給するために回路端子に 連結したロジック信号源と、 第一のダイオードと、 第二の入力制御信号のアサート時に、該第一のダイオードを介してパラメータ 試験信号を回路端子に供給し、かつ、該第二の制御信号をアサートされないとき には、該第一のダイオードを逆バイアスするために、該第一のダイオードを経て 該回路端子に連結したパラメータ試験信号源とからなる装置。 ２．該第一のダイオードがショットキーダイオードであることを特徴とする請求 の範囲１に記載の装置。 ３．更に、第二のダイオードと、 第三の入力制御信号のアサート時に応じて、クランプ信号を該第一のダイオー ドを介して該回路端子に供給し、該回路端子の電圧が予じめ設定された限度を超 えて揺動するのを防ぎ、かつ、該第３の制御信号がアサートされない場合には、 該第二のダイオードを逆バイアスするために、該第二のダイオードを介して回路 端子に連結したクランプ手段とからなることを特徴とする請求の範囲１に記載の 装置。 ４．該第一と第二のダイオードがショットキーダイオードであることを特徴とす る請求の範囲３に記載の装置。 ５．更に、回路端子に連結して、この回路端子の電圧が予め設定された閾値以上 に上昇するか否かを検知するための検知手段とからなることを特徴とする請求の 範囲１に記載の装置。 該ローカルモジュールに連結して、入力データを該ローカルモジュールに伝送 するバス手段とからなり、 各ローカルモジュールが、 対応する回路端子に接続した第一出力端子を有するロジック信号源であって、 入力として加えらえた第一の制御信号のアサートにより決まる時点で、その第一 出力端子を選択的に、高ロジックレベル、低ロジックレベル、又は、三状態条件 のうちのいずれかにするものと、 第一のダイオードと、 該第一ダイオードを介して回路端子に連結し、入力として供給された第二の制 御信号のアサートによって決められた時点で、選択的にパラメータ試験信号を該 第一ダイオードを介して回路端子に供給して、該第一のダイオードを逆バイアス 状態にするパラメータ試験信号源と、 該バス手段に連結し、該入力データを受信し、かつ、該入力データによって指 示された時点で該ロジック信号源および該パラメータ試験信号源に供給された該 第一と第二の制御信号をアサートするタイミング制御手段とからなる装置。 １４．各ローカルモジュールのタイミング制御手段が、受信された入力データに よって指示された時点で、第四の出力制御信号をアサートし、該各ローカルモジ ュールが、更に、 第二のダイオードと、 該第二ダイオードを介して該回路端子に接続して、該第四の制御信号のアサー トを受信してこれに応じて、該第一のダイオードを介して回路端子にクランプ信 号を供給し、該回路端子の電圧が予め設定された限度を超えて揺動しないように し、かつ、該第三の制御信号がアサートされないときには、該第二のダイオード に逆バイアスをかけるようにしたクランプ手段とからなることを特徴とする請求 の範囲１３に記載の装置。

───────────────────────────────────────────────────── 【要約の続き】 バイアスをかけて、ＤＵＴ端子から遮断される。ショッ トキーダイオードを逆バイアス状態とすると、静電容量 と漏れ電流は極めて低くなる。このように、ＤＵＴ端子 の漏れ電流測定は、実質的にはクランプ回路を流れる漏 れ電流に影響されることは無く、ロジック信号パルスの 縁部がパラメータ信号源によりＤＵＴ端子に加えられる 静電容量によって実際上影響されることはない。

Claims (1)

1. 【特許請求の範囲】 １．入力制御信号に応答して、回路端子を有するデジタル回路のロジック試験と パラメータ試験を実施するための装置であって、この装置が、 入力用の第一の制御信号のアサートに応えて、高ロジックレベルと低ロジック レベルの間を交番するロジック試験信号を回路端子に供給するために回路端子に 連結したロジック信号源と、 第一のダイオードと、 第二の入力制御信号のアサート時に、該第一のダイオードを介してパラメータ 試験信号を回路端子に供給し、かつ、該第二の制御信号をアサートされないとき には、該第二のダイオードを逆バイアスするために、該第一のダイオードを経て 該回路端子に連結したパラメータ試験信号源とからなる装置。 ２．該第一のダイオードがショットキーダイオードであることを特徴とする請求 の範囲１に記載の装置。 ３．更に、第二のダイオードと、 第三の入力制御信号のアサート時に応じて、クランプ信号を該第一のダイオー ドを介して該回路端子に供給し、該回路端子の電圧が予じめ設定された限度を超 えて揺動するのを防ぎ、かつ、該第３の制御信号がアサートされない場合には、 該第二のダイオードを逆バイアスするために、該第二のダイオードを介して回路 端子に連結したクランプ手段とからなることを特徴とする請求の範囲１に記載の 装置。 ４．該第一と第二のダイオードがショットキーダイオードであることを特徴とす る請求の範囲３に記載の装置。 ５．更に、回路端子に連結して、この回路端子の電圧が予め設定された閾値以上 に上昇するか否かを検知するための検知手段とからなることを特徴とする請求の 範囲１に記載の装置。 ６．更に、第二のダイオードと、 第三の入力制御信号のアサートに応じて、クランプ信号を該第一のダイオー ドを介して該回路端子に供給し、該回路端子の電圧が予じめ設定された限度を超 えて揺動するのを防ぎ、かつ、該第３の制御信号がアサートされない場合には、 該第二のダイオードを逆バイアスするために、該第二のダイオードを介して回路 端子に連結したクランプ手段と、 対応する回路端子に連結して、この回路端子の電圧が予め設定された閾値以上 に上昇するか否かを検知する検知手段とからなることを特徴とする請求の範囲１ に記載の装置。 ７．該第一と第二のダイオードがショットキーダイオードであることを特徴とす る請求の範囲６に記載の装置。 ８．該ロジック信号源が、 第一および第二の状態間で変動する第一の出力信号を発生する信号発生器と、 該信号発生器からの該第一の出力信号を受信し、かつ、該第一の入力制御信号 を受信し、更に該回路端子に連結した第一の出力ノードを有する手段であって、 該第一の入力制御信号をアサートされる場合には、該ロジック試験信号を発生さ せてそれを該第一のノードに供給し、該第一の出力信号の第一および第二の状態 に応じて該ロジック試験信号の高レベルと低レベルの間の変動のタイミングがと れ、そして、第一の制御信号がアサートされない場合には、該第一の出力ノード を三状態に置くようにしたものとからなることを特徴とする請求の範囲１に記載 の装置。 ９．該パラメータ試験信号源が、 該第二の制御信号を受信し、かつ、第二の出力ノードを備え、該第二の制御信 号がアサートされる場合には、該第二の出力ノードで第一の出力電圧を発生し、 かつ、該第二の制御信号がアサートされない場合には、該第二の出力ノードで第 二の出力電圧を発生する調節可能な電圧源と、 抵抗器とからなるが、 該抵抗器と該第一のダイオードが該第二出力ノードおよび該回路端子間で直列 に接続され、該第一の出力電圧が該第一のダイオードを十分に順バイアスにし、 かつ、回路端子の電圧が該高ロジックレベルと低ロジックレベルによって規定さ れた範囲内にある時、該第二の出力電圧が十分に該第一のダイオードを逆バイア スにするようにしたことを特徴とする請求の範囲１に記載の装置。 １０．該クランプ装置が、 固定電圧源と、 制御端子と、該固定電圧源に連結した第一の負荷端子と、該第二のダイオード を介して該回路端子に連結した第二の負荷端子を備えるトランジスタと、 該第三の制御信号に応じて、該第三の制御信号がアサートされ、かつ、該回路 端子の電圧が所定の制限値に達したときには該トランジスタをオンにして該第二 のダイオードに順バイアスをかけるのに十分な第一の電圧を該制御端子に印加す ると共に、該第三の制御信号がアサートされないときには、該トランジスタをオ フにして該第二のダイオードに逆バイアスをかけるのに十分な第二の電圧を該制 御端子に印加するようにした調節可能な電圧源とからなることを特徴とする請求 の範囲３に記載の装置。 １１．該パラメータ試験信号源が、 該第二の制御信号を受信し、該第二の出力ノードを有する調節可能の電圧源で あって、該第二の制御信号がアサートされたときには、該第二の出力ノードで第 一の出力電圧を発生し、該第二の制御信号がアサートされないときには、該第二 の出力ノードで第二の電圧を発生するものと、 抵抗器とからなり、 該抵抗器と該第一のダイオードが該第二出力ノードおよび該回路端子間で直列 に接続され、回路端子の電圧が該高ロジックレベルと低ロジックレベルによって 規定された範囲内にあるときには、該第一の出力電圧が該第一のダイオードを十 分に順バイアスし、かつ、該第二の出力電圧が十分に該第一のダイオードを逆 バイアスにすると共に、 該クランプ装置が 固定電圧源と、 制御端子と、該固定電圧源に連結した第一の負荷端子と、該第二のダイオード を介して該回路端子に連結した第二の負荷端子を備えるトランジスタと、 該第三の制御信号に応じて、該第三の制御信号がアサートされ、かつ、該回路 端子の電圧が所定の制限値に達したときには該トランジスタをオンにして該第二 のダイオードに順バイアスをかけるのに十分な第一の電圧を該制御端子に印加す ると共に、該第三の制御信号がアサートされないときには、該トランジスタをオ フにして該第二のダイオードに逆バイアスをかけるのに十分な第二の電圧を該制 御端子に印加するようにした調節可能な電圧源とからなることを特徴とする請求 の範囲３に記載の装置。 １２．該第一および第二のダイオードがショットキーダイオードであることを特 徴とする請求の範囲１１に記載の装置。 １３．複数の回路端子を有するデジタル回路の、入力データによって規定される ロジック試験とパラメータ試験を実施するための装置であって、この装置が、 複数のローカルモジュールであって、それぞれが、対応する回路端子のうちの 一つに連結し、該入力データのそれぞれ別個の部分に従って対応する回路端子に 対して該ロジック試験およびパラメータ試験の各部分を実施するものと、 該ローカルモジュールに連結して、入力データを該ローカルモジュールに伝送 するバス手段とからなり、 各ローカルモジュールが、 対応する回路端子に接続した第一出力端子を有するロジック信号源であって、 入力として加えらえた第一の制御信号のアサートにより決まる時点で、その第一 出力端子を選択的に、高ロジックレベル、低ロジックレベル、又は、三状態条件 のうちのいずれかにするものと、 第一のダイオードと、 該第一ダイオードを介して回路端子に連結し、入力として供給された第二の制 御信号のアサートによって決められた時点で、選択的にパラメータ試験信号を該 第一ダイオードを介して回路端子に供給して、該第二のダイオードを逆バイアス 状態にするパラメータ試験信号源と、 該バス手段に連結し、該入力データを受信し、かつ、該入力データによって指 示された時点で該ロジック信号源および該パラメータ試験信号源に供給された該 第一と第二の制御信号をアサートするタイミング制御手段とからなる装置。 １４．各ローカルモジュールのタイミング制御手段が、受信された入力データに よって指示された時点で、第四の出力制御信号をアサートし、該各ローカルモジ ュールが、更に、 第二のダイオードと、 該第二ダイオードを介して該回路端子に接続して、該第四の制御信号のアサー トを受信してこれに応じて、該第一のダイオードを介して回路端子にクランプ信 号を供給し、該回路端子の電圧が予め設定された限度を超えて揺動しないように し、かつ、該第三の制御信号がアサートされないときには、該第二のダイオード に逆バイアスをかけるようにしたクランプ手段とからなることを特徴とする請求 の範囲１３に記載の装置。 １５．各ローカルモジュールが、更に、対応する回路端子に連結された検知手段 であって、回路端子の電圧が予め設定された閾値レベル以上に上昇するか否かを 検知するものとからなることを特徴とする請求の範囲１３に記載の装置。 １６．該パラメータ試験信号源が、 該第二の制御信号を受信し、かつ、第二の出力ノードを備え、該第二の制御信 号がアサートされる場合には、該第二の出力ノードで第一の出力電圧を発生し、 また、該第二の制御信号がアサートされない場合には、該第二の出力ノードで第 二の出力電圧を発生する調節可能な電圧源と、 抵抗器とからなるが、 該抵抗器と該第一のダイオードが該第二出力ノードおよび該回路端子間で直列 に接続され、回路端子の電圧が高ロジックレベルと低ロジックレベルによって規 定された範囲内にある時には、該第一の出力電圧が該第一のダイオードを十分に 順バイアスにし、かつ、該第二の出力電圧が十分に該第一のダイオードを逆バイ アスにするようににしたことを特徴とする請求の範囲１３に記載の装置。 １７．該クランプ手段が、 固定電圧源と、 制御端子と、該固定電圧源に連結した第一の負荷端子と、該第二のダイオード を介して該回路端子に連結した第二の負荷端子を備えるトランジスタと、 該第三の制御信号に応じて、該第三の制御信号がアサートされ、かつ、該回路 端子の電圧が所定の制限値に達したときには該トランジスタをオンにして該第二 のダイオードに順バイアスをかけるのに十分な第一の電圧を該制御端子に印加す ると共に、該第三の制御信号がアサートされないときには、該トランジスタをオ フにして該第二のダイオードに逆バイアスをかけるのに十分な第二の電圧を該制 御端子に印加するようにした調節可能な電圧源とからなることを特徴とする請求 の範囲１４に記載の装置。 １８．該パラメータ試験信号源が、 該第二制御信号を受信し、該第二の出力ノードを有する調節可能の電圧源であ って、該第二の制御信号がアサートされたときには、該第二の出力ノードで第一 の出力電圧を発生し、該第二の制御信号がアサートされないときには、該第二の 出力ノードで第二の電圧を発生するものと、 抵抗器とからなり、 該抵抗器と該第一のダイオードが該第二出力ノードおよび該回路端子間で直列 に接続され、回路端子の電圧が該高ロジックレベルと低ロジックレベルによって 規定された範囲内にあるときには、該第一の出力電圧が該第一のダイオードを十 分に順バイアスし、かつ、該二の出力電圧が十分に該第一のダイオードを逆バイ アスにすると共に、 該クランプ装置が、 固定電圧源と、 制御端子と、該固定電圧源に連結した第一の負荷端子と、該第二のダイオード を介して該回路端子に連結した第二の負荷端子を備えるトランジスタと、 該第三の制御信号に応じて、該第三の制御信号がアサートされ、かつ、該回路 端子の電圧が所定の制限値に達したときには、該トランジスタをオンにして該第 二のダイオードに順バイアスをかけるのに十分な第一の電圧を該制御端子に印加 すると共に、該第三の制御信号がアサートされないときには、該トランジスタを オフにして該第二のダイオードに逆バイアスをかけるのに十分な第二の電圧を該 制御端子に印加するようにした調節可能な電圧源とからなることを特徴とする請 求の範囲１４に記載の装置。 １９．該第一および第二のダイオードがショットキーダイオードであることを特 徴とする請求の範囲１８に記載の装置。 ２０．入力制御信号に応答して、回路端子を有するデジタル回路のロジック試験 とパラメータ試験を実施するための装置であって、この装置が、 第一の入力制御信号のアサートに応じて、ロジック試験信号を回路端子に供給 するために回路端子に連結したロジック信号源と、 第一のダイオードと、 該第一のダイオードに直列に接続された第二のダイオードと、 第二の入力制御信号のアサート時に、該第一のダイオードを介してパラメータ 試験信号を回路端子に供給するために、該第一のダイオードを経て該回路端子に 連結したパラメータ試験信号源と、 該第一と第二のダイオードを介して回路端子に直列に接続され、第三の入力制 御信号のアサートに応じて、クランプ信号を該第一と第二ののダイオードを介し て該回路端子に供給し、該回路端子の電圧が予じめ設定された限度を超えて揺動 するのを防ぐようにしたクランプ手段とからなる装置。 ２１．該第一および第二のダイオードがショットキーダイオードであることを特 徴とする請求の範囲２０に記載の装置。 ２２．更に、回路端子に連結して、回路端子の電圧が予め設定された閾値以上に なるか否かを検知する検知手段とからなることを特徴とする請求の範囲２０に記 載の装置。 ２３．該ロジック信号源が、 第一および第二の状態間で変動する第一の出力信号を発生する信号発生器と、 該信号発生器からの該第一の出力信号を受信し、かつ、該第一の入力制御信号 を受信し、該回路端子に連結した第一の出力ノードを有する手段であって、該第 一の入力制御信号がアサートされる場合には、該ロジック試験信号を発生させて それを該第一のノードに供給し、該ロジック試験信号が該第一の出力信号の第一 および第二の状態に応じてタイミングがとれた高ロジックレベルと低ロジックレ ベルの間で選択され、かつ、第一の制御信号がアサートされない場合には、該第 出力ノードを三状態に置くようにしたものとからなることを特徴とする請求の範 囲２０に記載の装置。 ２４．該パラメータ試験信号源が、 該第二の制御信号を受信し、かつ、第二の出力ノードを備え、該第二の制御信 号がアサートされる場合には、該第二の出力ノードで第一の出力電圧を発生し、 かつ、該第二の制御信号がアサートされない場合には、該第二の出力ノードで第 二の出力電圧を発生する調節可能な電圧源と、 抵抗器とからなるが、 該抵抗器と該第一のダイオードが該第二出力ノードおよび該回路端子間で直列 に接続されていることを特徴とする請求の範囲２０に記載の装置。 ２５．該クランプ装置が、 固定電圧源と、 制御端子と、該固定電圧源に連結した第一の負荷端子と、該第一と第二のダイ オードを介して該回路端子に直列に連結した第二の負荷端子を備えるトランジス タと、 該第三の制御信号に応じて、該第三の制御信号がアサートされ、かつ、該回路 端子の電圧が所定の制限値に達したときには該トランジスタをオンにして該第一 と第二のダイオードに順バイアスをかけるのに十分な第一の電圧を該制御端子に 印加すると共に、該第三の制御信号がアサートされないときには、該第二のダイ オードに逆バイアスをかけるのに十分な第二の電圧を該制御端子に印加するよう にした調節可能な電圧源とからなることを特徴とする請求の範囲２０に記載の装 置。 ２６．該パラメータ試験信号源が、 該第二制御信号を受信し、該第二の出力ノードを有する調節可能の電圧源であ って、該第二の制御信号がアサートされたときには、該第二の出力ノードで第一 の出力電圧を発生し、該第二の制御信号がアサートされないときには、該第二の 出力ノードで第二の電圧を発生するものと、 抵抗器とからなり、 該抵抗器と該第一のダイオードが該第二出力ノードおよび該回路端子間で直列 に接続され、回路端子の電圧が該高ロジックレベルと低ロジックレベルによって 規定された範囲内にあるときには、該第二の出力電圧が該第一のダイオードを十 分に逆バイアスにすると共に、 該クランプ装置が、 固定電圧源と、 制御端子と、該固定電圧源に連結した第一の負荷端子と、該第一と第二のダイ オードを介して該回路端子に直列に連結した第二の負荷端子を備えるトランジス タと、 該第三の制御信号に応じて、該第三の制御信号がアサートされ、かつ、該回路 端子の電圧が所定の制限値に達したときには該トランジスタをオンにして該第一 と第二のダイオードに順バイアスをかけるのに十分な第一の電圧を該制御端子に 印加すると共に、該第三の制御信号がアサートされないときには、該第一のダイ オードに逆バイアスをかけるのに十分な第二の電圧を該制御端子に印加するよう にした調節可能な電圧源とからなることを特徴とする請求の範囲２０に記載の装 置。 ２７．複数の回路端子を有するデジタル回路の、入力データによって規定される ロジック試験とパラメータ試験を実施するための装置であって、この装置が、 複数のローカルモジュールであって、それぞれが、対応する回路端子のうちの 一つに連結し、該入力データのそれぞれ別個の部分に従って対応する回路端子に 対して該ロジック試験およびパラメータ試験の諸様相を実施するものと、 入力データを受信して、該ローカルモジュールに連結して、入力データを該各 ローカルモジュールに伝送するバス手段とからなり、 各ローカルモジュールが、 該バス手段に接続して入力データを受信して、該入力データによって指示され た時点で第一と第二と第三の制御信号をアサートするタイミング制御手段と、 第一の制御信号を受信し、対応する回路端子に接続した第一出力端子を有する ロジック信号源であって、第一の制御信号によって決まった時点で、その第一出 力端子を選択的に、高ロジックレベル、低ロジックレベル、又は、三状態条件の うちのいずれかにするものと、 第一のダイオードと、 該第一ダイオードと直列に接続された第二のダイオードと、 第二の制御信号を受信し、第一のダイオードを介して回路端子に連結したパラ メータ試験信号源であって、第二の制御信号によって決められた時点で、該第一 のダイオードを介してパラメータ試験信号を回路端子に供給するものと、 第三の制御信号を受信し、第一と第二のダイオードを介して直列に回路端子に 接続されるクランプ手段であって、第三の制御信号がアサートされるときには該 第一と第二のダイオードを介して回路端子にクランプ信号を供給して、回路端子 の電圧が所定の制限値を越えて揺動しないようにし、また、該第三の制御信号が アサートされないときには、該第一のダイオードに逆バイアスをかけるものとか らなる装置。 ２８．各ローカルモジュールが、更に、対応する回路端子に連結された検知手段 であって、回路端子の電圧が予め設定された閾値レベル以上に上昇するか否かを 検知するものとからなることを特徴とする請求の範囲２７に記載の装置。 ２９．該パラメータ試験信号源が、 該第二の制御信号を受信し、かつ、第二の出力ノードを備え、該第二の制御信 号に応じて、該第二の出力ノードに選択的に第一と第二の電圧を印加する調節可 能な電圧源と、 該第二の出力ノードと該回路端子の間で該第一のダイオードと直列に接続され た抵抗器とからなることを特徴とする請求の範囲２７に記載の装置。 ３０．該クランプ装置が、 固定電圧源と、 制御端子と、該固定電圧源に連結した第一の負荷端子と、該第一と第二のダイ オードを介して該回路端子に直列に連結した第二の負荷端子を備えるトランジス タと、 該第三の制御信号に応じて、該第三の制御信号がアサートされ、かつ、該回路 端子の電圧が所定の制限値に達したときには該トランジスタをオンにして該第一 と第二のダイオードに順バイアスをかけるのに十分な第一の電圧を該制御端子に 印加するようにした調節可能な電圧源とからなることを特徴とする請求の範囲２ ７に記載の装置。 ３１．該第一および第二のダイオードがショットキーダイオードであることを特 徴とする請求の範囲２７に記載の装置。