TW459141B - Driver with transmission path loss compensation - Google Patents
Driver with transmission path loss compensation Download PDFInfo
- Publication number
- TW459141B TW459141B TW089108792A TW89108792A TW459141B TW 459141 B TW459141 B TW 459141B TW 089108792 A TW089108792 A TW 089108792A TW 89108792 A TW89108792 A TW 89108792A TW 459141 B TW459141 B TW 459141B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- output
- driver
- output node
- patent application
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
經濟部智慧財產局員工消費合作社印製 Λ591 41 A7 __ B7 五、發明說明(/ ) [本發明之領域] 本發明係槪括關於用來測試半導體裝置的自動測試設 備,且尤指一種具有損失補償電路的驅動器,其中的損失 補償電路則是用於半導體測試器以測試半導體裝置。 [本發明之背景] 自動測試設備在半導體裝置的製造程序中通常扮演著 重要的角色。該設備係通常稱爲”測試器”,在晶片和包裝 的層級上模擬裝置的操作環境。藉由證明各個半導體裝置 在不同條件下的可操作性,則製造者便能夠藉以實現高的 產量,並且對顧客而言能夠相應地實現較高水平的可靠性 。並不令人吃驚的是,此舉會轉換成半導體製造者較高的 營收。 半導體製造者所使用的測試器一般包含執行用來控制 其測試的測試軟體之電腦工作站。該軟體控制著將要驅動 半導體裝置的測試向量或波形之信號參數。圖樣(pattern) 產生器典型地產生波形,並且安排信號的路徑給予電子電 路,其通常是指具接腳的電子裝置。 接腳電子裝置一般屬於一個或多個的通道卡,其安排 待測裝置(DUT,device-imder-test) —個或多個接腳與測試 器之間的信號之路徑。接腳電子裝置執行數個測試器的功 能,並且通常用來充當圖樣產生器和DUT之間的信號介面 。其中一個較爲重要的功能包含沿著傳輸路徑將波形驅動 至DUT的接腳。 參照圖1,一種用於傳統接腳電子裝置通道卡的習用 3 K紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) — In--^ 裝------ 訂 i+’l-------線 J—... {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 5 9 1 41 Α7 Β7 五、發明說明(>) '驅動器係包含使用於積體電路中的緩衝放大器10,緩衝放 大器10包含各別的高與低壓箝位電路12和14,藉以產生 各別的高VH和低VL的電壓位準。開關16根據由測試控 制器所控制的預先規劃之時序設計,有所選擇地連接緩衝 器的輸出端於電壓箝位電路之間。在各別的箝位電路間之 切換係形成一實質上爲方波的信號18,供沿著信號路徑20 傳輸至DUT(並無顯示)。 - 與上述的習用驅動器有關的一個問題係涉及傳送到 DUT的實際波形之時序精確度。在接近十億赫茲 (gigahertz)範圍的頻率下,從驅動器輸出端所驅動的信號係 經常易受到沿著傳輸路徑之阻抗不匹配行爲所產生的損失 之影響。圖2闡述受影響的波形,原來的邊緣上升時間係 於22,其後由於集膚效應阻抗和介電損失而受到不良影響 的上升時間則於24。由於高頻的測試行爲係需要正確的時 序參數以適當地測試DUT,因此其損失會影響邊緣上升時 間與脈波的形狀,並因而影響時序的精確度,通常不爲半 導體的製造者所接受。 爲吾人所需而迄今尙未能取得者乃是一種用於半導體 測試器通道卡的驅動器,其預先補償傳輸路徑的信號損失 ,藉以將驅動器波形的時序精確度與信號完整性提昇至最 大。本發明的驅動器係可滿足此一需求。 [本發明之槪要] 本發明的驅動器使用預先補償電路,藉以產生在沿著 具損失的傳輸路徑傳播之後仍保持原來所規劃的信號形式 ] 4 本紙張尺度適用令國國家標準(CNS)A4規格(210 x 297公釐) (請先閲讀背面之注意事項再填寫本頁) 奸· -線. 459141 A7 ___ B7 五、發明說明(七) 之一波形。此舉提供在DUT輸入接腳之高度精確的時序, 藉以從事在相當高的頻率下之邊緣傳播行爲> 爲了實現BU述的優點’本發明的其中~種形式包含用 來將所決定的波形沿著具損失的傳輸路徑供給待測裝置的 —種驅動器。該驅動益包含用來在輸出節點上產生實質上 爲方波信號之一信號產生器,以及係連接到輸出節點用來 修改其方波信號以預先補償沿著具損失路徑所預期的損失 之一注入器。 在另一種形式中,本發明包含用於半導體測試器的一 通道卡,藉以驅動並且擷取往返於待測裝置之間的信號。 該通道卡包含一格式器以及一比較器,該比較器具有連接 到待測裝置的輸入端和饋給格式器的輸出端之。通道卡進 一步包含一驅動器’其具有連接到格式器的輸入端和經具 損失的傳輸路徑連接到待測裝置的輸出端。該驅動器包含 用來在輸出節點上產生實質方波信號的一信號產生器,以 及連接到輸出節點用來修改其方波信號以預先補償沿著損 失路徑所預期的損失之一注入器。 在又一種形式中,本發明包含一種將驅動波形從驅動 器的輸出端沿著具損失的信號路徑供給待測裝置之方法。 該方法包含步驟爲:建立第一箝位信號位準;將驅動器的 輸出端切換至第一箝位信號的位準;以及將能量注入輸出 節點藉以修改第一箝位信號的位準,並且藉以沿著損失信 號的路徑對其箝位信號補償損失。 當結合附圖閱讀時,藉由以下的詳細說明「本發明其 5 本纸張尺度適用中國國家標準 (CNS)A4規格(210 X 297公笼) (請先閱讀背面之注意事項再填寫本頁) 訂. •-線· 經濟部智慧財產局員工消費合作社印製 45 9 1 4 1 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(4·) 它的特點和優點將會是顯而易見的。 [附圖之簡略說明] 藉由參照以下更爲詳細的說明與附圖,將會較佳地了 解本發明,其中: 圖1爲傳統驅動器之方塊圖; 圖2爲由圖1的傳統驅動器在沿著具損失的傳輸路徑 傳播之後所產生的波形之圖; - 圖3爲根據本發明一個實施例的半導體測試器之方塊 圖; 圖4爲圖3所示的驅動器之放大的方塊圖;以及 圖5爲於圖4中的虛線所包圍之預先補償的信號之放 大圖。 [元件符號說明] 10 緩衝放大器 12 高壓箝位電路 14 低壓箝位電路 16 開關 18 實質上爲方波的信號 2〇 信號路徑 22 原來的邊緣上升時間 24 受到不良影響的上升時間 3〇 根據本發明一個實施例之測試器 32 測試控制器 34 圖樣產生器 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------Ji (請先閲讀背面之注意事項再填寫本頁) 459141 五、發明說明(< A7 B7 經濟部智慧財產局員工消費合作社印製 36 圖樣匯流排 38 誤差處理器 40 測試前端 42 接腳通道卡 44 格式器 45 待測裝置(DUT) 46 比較器 · 47 損失傳輸路徑 、 48 負載板 50 根據本發明一個實施例之驅動器 54 高壓箝位電路 56 低壓箝位電路 60 電流注入器 62 注入器之緩衝放大器 64 加總節點 66 預先補償的波形 70 驅動器輸出端所產生的結果波形 72 所修改的方波信號 74 未經預先補償的方波信號 [本發明之詳細說明] 參照圖3,根據本發明一個實施例之測試器,槪括指 示爲30,其包含一個連接到測試前端40的測試控制器32 。測試前端40包含複數個使用驅動器50的接腳電子電路 通道卡42,藉以將測試波形供給設置在負載板48上的各 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先間讀背面之注意事項再填寫本頁) ' i i — 11 — I 訂 I — -11 線· 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 別之DUT 45 〇該驅動器包含預先補償電路60(圖4),藉以 將具有高精確邊緣時序的高頻信號傳送至該等DUT。 進一步地參照圖3,測試控制器包含一控制圖樣產生 器34之操作的一電腦工作站(並無顯示)。圖樣產生器較佳 地產生用來供給DUT 45的演算法導出之測試信號,並且 .沿著圖樣匯流排36來饋給其信號。該圖樣匯流排係從事扇 出以提供複數個並聯的圖樣源,用以連接到測試前端 該測試控制器亦包含一誤差處理器38,,用來分析測試器所 擷取的信號,藉以判斷測試的結果。 測試前端通道卡42各者皆定義一個或者多個在測試 器和DUT接腳之間的信號路徑或通道。通道卡包含設有特 定應用積體電路(ASIC)的電路板(並無顯示),其實現格式 器44、一個或多個驅動器50、以及一個或多個比較器46 的功能。通道卡經由包含探針(用於晶圓層級的測試,並無 顯示)之具損失的傳輸路徑47或連接到負載板48(用於包裝 裝置的測試),而從事DUT 4S接腳之介面。 本發明人已經判知在十億赫範圍的信號頻率下,當測 試波形沿著傳輸路徑47傳播時,則PCB的線跡、信號路 徑的連接、以及眾所周知更爲重要的集膚效應之現象和介 電損失皆會造成信號的損失。 現在更特別地參照圖4,根據本發明一個實施例之驅 動器,槪括指示爲50,包含由一配置來充當AB類裝置操 作的緩衝放大器52。如同於此技藝所眾所周知,AB類驅 動器使用”推挽”操作的型式,但並不完全地關_。驅動器 i 8 用中國國家標準(CNS)A4規格(2, 297公爱) ~ --------訂------線 (請先閲讀背面之注意事項再填寫本頁) 459141 Δ7 Ά,ί ____ Β7 五、發明說明(q ) 的輸出一直保持在產生某一電流量的狀態,藉以保持其裝 置爲主動有效(active)。 爲了實現推挽操作,驅動器50使用各別的高和低壓 箝位電路(clamp)54和56,藉以產生各別的高和低壓位準 VH和VL。開關58係視測試信號所需要的波彤參數而定 ,有所選擇地連接驅動器的輸出端於箝位電路之間。交替 於高和低壓箝位電路之間,開關便會產生一實質土爲方波 的信號。 、 爲了補償沿著傳輸路徑47所預期的信號損失,驅動 器50係納入預先補償電路,其較佳地以電流注入器 (inject〇r)60的形式^該注入器包含由電阻器R1和電容器 C1所定義的串聯連接之外部RC網路,以及一回授路徑, 該回授路徑包含配置於驅動器輸出端和RC網路之間的注 入器緩衝放大器62。注入器的輸出端係饋給一加總節點64 ’該加總節點將信號產生器所產生的方波信號和注入的信 號相加,藉以形成預先補償的波形66。 在操作上’圖樣產生器將向量資訊(用於邏輯裝置)或 位址以及資料資訊(用於記憶裝置)饋給複數個通道卡42, 其依次將圖樣格式化,藉以產生用於DUT 45之可接受的 信號。驅動器50乃是響應於藉由先以分別切換的電壓箝位 電路54和56所產生的實質方波信號所格式化之向量信號 〇 注入§&緩衝器62將原來所產生的驅動器波形取樣, 並且致動由R1和C1所定義的RC電路.。瞬間電流係產生 9 本紙張尺度適用111國國家標準(CNS)A4規格(21〇 X 297公楚〉 {請先閲讀背面之>i意事項再填寫本頁) . -線· 經濟部智慧財產局員工消費合作社印製 459141 A7 B7 五、發明說明(含) 並且注入加總節點64,藉以修改其後波形之前頭和尾部邊 緣的上升和下降時間。隨著電容器C1的放電,所注入的 (請先閲讀背面之注意事項再填寫本頁) 電流;便會踉著減少。圖5闡述驅動器輸出端所產生的結果 波形70。 當波形70沿著具損失的傳輸路徑47傳播時,集膚效 應的損失會降低原來過度補償之信號。在信號到達DUT接 _之前’損失會將波形修改爲信號72(圖4),其相似於原 先所規劃的方波信號。在驅動器若沒有預先補償,則在 DUT所接收到的信號將會類似於在74所示者(圖5之虛線 者)。 --線· 本發明藉由只是調整R1和C1的數値,如同此技藝中 眾所周知以修改暫態時間常數,可方便地提供一種調整預 先補償量的機構。注入信號的時間期間(或時間常數)係正 比於R1和C1的乘積,而所注入的信號之大小變化則係反 比於R1的數値。 經濟部智慧財產局員工消費合作社印製 熟習此技術者將會察知本發明所提供的許多益處與優 點。特別重要的是’由驅動器所使用之預先補償的特點, 藉以在DUT接腳所接收到的波形邊緣之時序精確度以及脈 波整形上,實現引人注目的改善。此舉當維持半導體製造 者所要求的精確度之必要條件時,提供擴展測試器可允許 的操作頻率參數之能力。 儘管已經參照本發明的較佳實施例以特別地顯示以及 說明本發明,然熟習技術者應要瞭解的是,於其形式和細 節上之各種的變化係均可作成,而不偏離本發明的精神和 10 本紙張又度適用中國國家標準(CNS)A4規格(210 X 297公爱) 459141 A7 B7_ 五、發明說明(气) 範疇。例如,儘管以上依據AB類驅動器的觀點來說明本 發明,然應要瞭解的是,本發明係同樣亦可應用於其他類 的驅動器。 (請先閱讀背面之注意事項再填寫本頁) I - -線_ 經濟部智慧財產局員Η消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 45 9141 &8 _ gs_ 六、申請專利範圍 1· 一種將所決定的波形沿著具損失的傳輸路徑施加 至待測裝置之驅動器,該驅動器包含: • 一信號產生器,用來在輸出節點上產生實質上爲方 波的信號;以及 —注入器,連接到該輸出節點,用來修改該方波信 號,藉以預先補償沿著該具損失的路徑所預期的損失。 2.根據申請專利範圍第1項之驅動器,其中該信號 產生器包含: 、 第一箝位電路,用來設定第一信號位準; 第二箝位電路,用來產生第二信號位準;以及 一輸出開關,連接到該第一和第二箝位電路,並且 用來有所選擇地將第一和第二信號位準傳送至該輸出節點 〇 3,根據申請專利範圍第1項之驅動器,其中該注入 器包含: 一輸出取樣器,連接到該輸出節點;以及 一電阻電容(RC)網路,連接到該輸出取樣器,基於 該輸出取樣器所取樣的信號來產生補償信號。 4.根據申請專利範圍第3項之驅動器,其中該補償 信號包含注入電流,藉以修改該實質上爲方波的信號之一 部分。 5· —種用於半導體測試器之通道卡,藉以驅動及擷 取往返於待測裝置的信號,該通道卡包含: 一格式器; 1 本紙張尺ϋ财關¥^準(CNS)A4祕⑵G X 297公釐) — (請先閱讀背面之注意事項再填寫本頁) 訂·!.------線' 經濟部智慧財產局員^湞費"乍£^4 45914] 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 一比較器’具有連接到該待測裝置的一輸入端和饋 給該格式器的一輸出端;以及 一驅動器,具有連接到該格式器的一輸入端和經由 .具損失的傳輸路徑連接到該待測裝置的一輸出端,該驅動 器包含: 一信號產生器,用來在輸出節點上產生實質上爲 方波的信號;以及 . 一注入器,連接到該輸出節鹗,用來修改該方波 信號,藉以預先補償沿著該具損失的路徑所預期的損失。 6. 根據申請專利範圍第5項之通道卡,其中該信號 產生器包含: _ 第一箝位電路,用來設定第一信號位準; 第二箝位電路,用來產生第二信號位準;以及 一輸出開關’連接到該第一和第二箱位電路,並且 用來有所選擇地將第一和第二信號位準傳送至該輸出節點 〇 7. 根據申請專利範圍第5項之通道卡,其中該注入 器包含: —輸出取樣器,連接到該輸出節點;以及 一 RC網路,連接到該輸出取樣器,基於該輸出取 樣器所取樣的信號來產生補償信號。 8· —種將驅動波形沿著具損失的信號路徑從驅動器 輸出端施加至待測裝置之方法,該方法包含以下的步驟: 建立第一箝位信號位準; — 2 本紙張尺度適用中^國家標準(C^S)A4規格(210 X 297公爱) "~" (諳先間讀背面之注意事項再填寫本頁> 衣---- 言 ' ϋ ϋ ί n ϋ te n I -Ί ( n 1 n n 1« —m n 1 T— n n I 1 I n n · 45 914 1 A8 _g8 _ 六、申請專利範圍 將該驅動器輸出端切換至該第一箝位信號位準;以 及 將能量注入該輸出節點,藉以修改該第一箝位信號 位準,並且沿著該具損失的信號路徑,補償該箝位信號的 損失。 9.根據申請專利範圍第8項之方法,其中該注入步 驟包含: - 在該驅動器輸出端上取樣信號;、以及 在該輸出節點上施加能量,其位準乃是取決於由該 取樣步驟所取樣的信號。 {請先閱讀背面之注意事項再填寫本頁) 机---- 訂---------線丨 經濟部智慧財產局員工消費合作社印製 3 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/309,134 US6360180B1 (en) | 1999-05-10 | 1999-05-10 | Driver with transmission path loss compensation |
Publications (1)
Publication Number | Publication Date |
---|---|
TW459141B true TW459141B (en) | 2001-10-11 |
Family
ID=23196838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089108792A TW459141B (en) | 1999-05-10 | 2000-05-09 | Driver with transmission path loss compensation |
Country Status (8)
Country | Link |
---|---|
US (1) | US6360180B1 (zh) |
EP (1) | EP1095286B1 (zh) |
JP (1) | JP4226790B2 (zh) |
KR (1) | KR100711077B1 (zh) |
DE (1) | DE60021675T2 (zh) |
MY (1) | MY119882A (zh) |
TW (1) | TW459141B (zh) |
WO (1) | WO2000068699A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI452833B (zh) * | 2009-12-30 | 2014-09-11 | Ind Tech Res Inst | 輸出元件、信號迴轉率的校正與控制方法以及信號振幅的控制方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7174143B1 (en) | 2003-01-21 | 2007-02-06 | Analog Devices, Inc. | Receiver circuit with transmission loss compensation |
DE10338079B4 (de) * | 2003-08-19 | 2007-05-16 | Infineon Technologies Ag | Testanordnung zum Testen von Halbleiterschaltungschips |
US6944558B2 (en) * | 2003-10-14 | 2005-09-13 | Agilent Technologies, Inc. | Methods and apparatus for optimizing the masking of waveforms to reduce the number of waveforms in a list of waveforms |
US7010453B2 (en) * | 2003-10-14 | 2006-03-07 | Agilent Technologies, Inc. | Methods and apparatus for optimizing lists of waveforms |
JP4197657B2 (ja) * | 2004-04-01 | 2008-12-17 | 株式会社アドバンテスト | 試験装置及び設定方法 |
DE102004018986B3 (de) * | 2004-04-20 | 2005-11-03 | Eads Deutschland Gmbh | Verfahren zur Erzeugung eines Signals mit einem vorgebbaren Pulsdach |
US7408337B2 (en) * | 2005-06-03 | 2008-08-05 | Teradyne, Inc. | Compensating for loss in a transmission path |
EP1732279A2 (en) | 2005-06-09 | 2006-12-13 | Agilent Technologies Inc | A signal shaping circuit |
US20060280239A1 (en) * | 2005-06-09 | 2006-12-14 | Joachim Moll | Signal shaping circuit |
JP2008211620A (ja) * | 2007-02-27 | 2008-09-11 | Advantest Corp | ドライバ回路 |
JP2008219718A (ja) * | 2007-03-07 | 2008-09-18 | Advantest Corp | ドライバ回路 |
CN103038751B (zh) * | 2010-05-28 | 2016-04-27 | 爱德万测试公司 | 具有可变并行性和固件可升级性的灵活存储接口测试器 |
US8903672B2 (en) * | 2010-06-04 | 2014-12-02 | Apple Inc. | Methods for calibration of radio-frequency path loss in radio-frequency test equipment |
JP2017129544A (ja) * | 2016-01-22 | 2017-07-27 | 東京エレクトロン株式会社 | 基板検査装置及びプログラム |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5063308A (en) * | 1988-12-21 | 1991-11-05 | Intel Corporation | Output driver with static and transient parts |
US4975598A (en) * | 1988-12-21 | 1990-12-04 | Intel Corporation | Temperature, voltage, and process compensated output driver |
US5270582A (en) * | 1989-10-11 | 1993-12-14 | Teradyne, Inc. | High speed timing generator |
US5051685A (en) | 1990-08-22 | 1991-09-24 | Magnetek, Inc. | Waveform corrector |
US5189313A (en) | 1990-11-19 | 1993-02-23 | Tektronix, Inc. | Variable transition time generator |
JP2866750B2 (ja) | 1991-01-28 | 1999-03-08 | 三菱電機株式会社 | 半導体試験装置および半導体装置の試験方法 |
JPH0522106A (ja) | 1991-07-11 | 1993-01-29 | Toshiba Corp | 抑制回路 |
EP0542321A3 (en) | 1991-09-23 | 1993-06-09 | Schlumberger Technologies, Inc. | Method and circuit for controlling voltage reflections on transmission lines |
JPH05189313A (ja) * | 1992-01-14 | 1993-07-30 | Oki Electric Ind Co Ltd | キャッシュメモリ制御方式 |
JP3107111B2 (ja) * | 1992-04-06 | 2000-11-06 | 東亞合成株式会社 | 分子の片末端にフェノール性水酸基を有するポリスチレンの製造方法 |
US5329222A (en) | 1992-11-30 | 1994-07-12 | Westinghouse Electric Corporation | Apparatus and method for dynamic voltage restoration of utility distribution networks |
US5842155A (en) | 1993-05-03 | 1998-11-24 | Fairchild Semiconductor Corp. | Method and apparatus for adjusting pin driver charging and discharging current |
US5444410A (en) * | 1993-06-30 | 1995-08-22 | National Semiconductor Corporation | Controlled-transitioni-time line driver |
US5528166A (en) | 1995-03-14 | 1996-06-18 | Intel Corporation | Pulse controlled impedance compensated output buffer |
US5617051A (en) * | 1995-06-22 | 1997-04-01 | Maxim Integrated Products | Voltage overshoot limiter |
US5870409A (en) | 1996-06-28 | 1999-02-09 | Microchip Technology Incorporated | Method and apparatus for testing a relatively slow speed component of an intergrated circuit having mixed slow speed and high speed components |
US5808481A (en) * | 1996-06-28 | 1998-09-15 | Intel Corporation | Output swing clamp for USB differential buffer |
US5745003A (en) * | 1996-09-11 | 1998-04-28 | Schlumberger Technologies Inc. | Driver circuits for IC tester |
US5898321A (en) * | 1997-03-24 | 1999-04-27 | Intel Corporation | Method and apparatus for slew rate and impedance compensating buffer circuits |
US5999008A (en) * | 1997-04-30 | 1999-12-07 | Credence Systems Corporation | Integrated circuit tester with compensation for leakage current |
DE19825258B4 (de) * | 1998-06-05 | 2005-11-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Ausgangspufferschaltkreis zum Übertragen von digitalen Signalen über eine Übertragungsleitung mit Preemphasis |
-
1999
- 1999-05-10 US US09/309,134 patent/US6360180B1/en not_active Expired - Lifetime
-
2000
- 2000-05-08 DE DE60021675T patent/DE60021675T2/de not_active Expired - Fee Related
- 2000-05-08 EP EP00928934A patent/EP1095286B1/en not_active Expired - Lifetime
- 2000-05-08 MY MYPI20001985A patent/MY119882A/en unknown
- 2000-05-08 KR KR1020017000328A patent/KR100711077B1/ko active IP Right Grant
- 2000-05-08 JP JP2000616432A patent/JP4226790B2/ja not_active Expired - Lifetime
- 2000-05-08 WO PCT/US2000/012630 patent/WO2000068699A1/en active IP Right Grant
- 2000-05-09 TW TW089108792A patent/TW459141B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI452833B (zh) * | 2009-12-30 | 2014-09-11 | Ind Tech Res Inst | 輸出元件、信號迴轉率的校正與控制方法以及信號振幅的控制方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20010071802A (ko) | 2001-07-31 |
JP2002544489A (ja) | 2002-12-24 |
EP1095286A1 (en) | 2001-05-02 |
WO2000068699A1 (en) | 2000-11-16 |
KR100711077B1 (ko) | 2007-04-24 |
US6360180B1 (en) | 2002-03-19 |
DE60021675D1 (de) | 2005-09-08 |
DE60021675T2 (de) | 2006-04-20 |
JP4226790B2 (ja) | 2009-02-18 |
MY119882A (en) | 2005-07-29 |
EP1095286B1 (en) | 2005-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW459141B (en) | Driver with transmission path loss compensation | |
US6275962B1 (en) | Remote test module for automatic test equipment | |
KR100861602B1 (ko) | 집적 회로 웨이퍼 테스터의 타이밍을 보정하기 위한 시스템 | |
US6456103B1 (en) | Apparatus for reducing power supply noise in an integrated circuit | |
US7208937B2 (en) | Hybrid AC/DC-coupled channel for testing | |
EP2140280B1 (en) | Apparatus, method and computer program for obtaining a time-domain-reflection response-information | |
US6298465B1 (en) | Skew calibration means and a method of skew calibration | |
US6784684B2 (en) | Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals | |
KR100736680B1 (ko) | 반도체 소자 테스트 장치의 캘리브레이션 방법 | |
JP2010038581A (ja) | 半導体試験装置 | |
JP2000314764A (ja) | Ic試験装置のタイミング校正方法及びこの校正方法に用いるショートデバイス | |
JP4274672B2 (ja) | 半導体装置 | |
US7222041B2 (en) | High-speed digital multiplexer | |
KR100663158B1 (ko) | 타이밍 발생기를 갖는 디지털 검사장치 | |
US20030016041A1 (en) | Method and apparatus for testing semiconductor integrated circuit, and semiconductor integrated circuit manufactured thereby | |
KR200363288Y1 (ko) | 타이밍 발생기를 갖는 디지털 검사장치 | |
JP2004170079A (ja) | 試験波形供給方法、半導体試験方法、ドライバ、及び半導体試験装置 | |
KR20020045508A (ko) | 집적회로 테스터 조정방법 및 장치 | |
JP2001153926A (ja) | 半導体検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |