KR200363288Y1 - 타이밍 발생기를 갖는 디지털 검사장치 - Google Patents

타이밍 발생기를 갖는 디지털 검사장치 Download PDF

Info

Publication number
KR200363288Y1
KR200363288Y1 KR20-2004-0018583U KR20040018583U KR200363288Y1 KR 200363288 Y1 KR200363288 Y1 KR 200363288Y1 KR 20040018583 U KR20040018583 U KR 20040018583U KR 200363288 Y1 KR200363288 Y1 KR 200363288Y1
Authority
KR
South Korea
Prior art keywords
digital
unit
timing
pattern
timing generator
Prior art date
Application number
KR20-2004-0018583U
Other languages
English (en)
Inventor
전철규
Original Assignee
주식회사 엠엔티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엠엔티 filed Critical 주식회사 엠엔티
Priority to KR20-2004-0018583U priority Critical patent/KR200363288Y1/ko
Application granted granted Critical
Publication of KR200363288Y1 publication Critical patent/KR200363288Y1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 고안은 타이밍 발생기를 갖는 디지털 검사장치에 관한 것으로서, 비메모리 반도체 제품의 디지털기능을 검사하기 위한 타이밍 발생기를 갖는 디지털 검사장치를 구현하여 실시간으로 디지털신호를 인가하면서 출력되는 디지털 신호를 테스트하여 양품과 불량품을 선별할 수 있으며, 필수적으로 필요한 최소한의 기능을 구현하고 고속으로의 변경이 용이한 범용의 고속, 대용량 에이직 반도체로 구성하여 저가로 대용량, 고속화에 대응할 수 있는 이점이 있다.

Description

타이밍 발생기를 갖는 디지털 검사장치{DIGITAL TEST SYSTEM WITH TIMING GENERATOR}
본 고안은 타이밍 발생기를 갖는 디지털 검사장치에 관한 것으로서, 보다 상세하게는 비메모리 반도체 제품의 디지털기능을 검사하기 위한 타이밍 발생기를 갖는 디지털 검사장치를 구현하여 실시간으로 디지털신호를 인가하면서 출력되는 디지털 신호를 테스트하여 양품과 불량품을 선별할 수 있도록 할 뿐만 아니라 필수적으로 필요한 최소한의 기능을 구현하고 고속으로의 변경이 용이한 범용의 고속, 대용량 에이직 반도체로 구성하여 저가로 대용량, 고속화에 대응할 수 있도록 한 타이밍 발생기를 갖는 디지털 검사장치에 관한 것이다.
산업용, 민생용 및 통신용 등에서 사용되는 고속의 디지털 기능을 가지는 비메모리 반도체 제품은 메모리제품과는 달리 제품의 기능이 정해져 있지 않고 적용되는 분야와 제품의 기능에 따라 적용하는 방법이 다르게 적용되기 때문에 여러 가지의 요구에 맞게 대응할 수 있도록 하기 위해서는 필수적으로 가변적인 타이밍을 제어할 수 있어야 하고 고속의 테스트를 실시하기 위해서는 실시간에 디지털 신호를 인가하고 디지털 출력을 비교할 수 있는 기능을 가지고 있어야 한다.
이러한 비메모리용 반도체의 디지털 기능을 테스트하기 위한 장치들은 과거에는 로직 디스크리트(Logic Discrete)소자들을 이용하여 저속의 디지털 기능의 테스트 장치를 구현하고 있다.
그러나, 기술의 급속한 발전에 발맞추어 반도체 소자의 대용량 고속화의 경향에 따라 디지털 테스트 장치도 함께 발전하게 되었다. 또한, 대용량 고속화의 목적을 달성하기 위하여 디지털 테스트 장치에서 에이직(ASIC)기술을 활용하여 고속의 디지털 검사장치를 구현하고 있다.
고속 디지털 검사장치는 고가의 전용 에이직 반도체를 활용하여 구현하고 있기 때문에 가격이 고가일 뿐만 아니라 기능들도 필요이상으로 많이 구현되도록 설계되어 있어 이러한 장치를 이용하여 반도체 제품을 테스트하게 되면 반도체 테스트 원가가 올라가게 되고 반도체 제품의 원가경쟁력을 가질 수 없는 문제점이 있다.
본 고안은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 고안의 목적은 비메모리 반도체 제품의 디지털기능을 검사하기 위한 타이밍 발생기를 갖는 디지털 검사장치를 구현하여 실시간으로 디지털신호를 인가하면서 출력되는 디지털 신호를 테스트하여 양품과 불량품을 선별할 수 있도록 한 타이밍 발생기를 갖는 디지털 검사장치를 제공함에 있다.
또한, 본 고안의 목적은 필수적으로 필요한 최소한의 기능을 구현하고 고속으로의 변경이 용이한 범용의 고속, 대용량 에이직 반도체로 구성하여 저가로 대용량, 고속화에 대응할 수 있도록 한 타이밍 발생기를 갖는 디지털 검사장치를 제공함에 있다.
도 1은 본 고안에 의한 타이밍 발생기를 갖는 디지털 검사장치를 나타낸 블록구성도이다.
도 2는 본 고안에 의한 타이밍 발생기를 갖는 디지털 검사장치 중에서 타이밍 발생부를 구체적으로 나타낸 블록구성도이다.
도 3은 본 고안에 의한 타이밍 발생기를 갖는 디지털 검사장치 중에서 주제어부를 구체적으로 나타낸 블록구성도이다.
도 4는 본 고안에 의한 타이밍 발생기를 갖는 디지털 검사장치를 구현한 실시예이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 타이밍 발생부 20 : 주제어부
30 : 디스큐회로부 40 : 채널출력단
42 : 드라이버 44 : 비교기
46 : 액티브부하 50 : 접속부
60 : DUT보드 70 : 컴퓨터
75 : 인터페이스부 80 : 컴퓨터 스테이션
90 : 비교데이터 저장부 100 : 측정부
102 : 메인클럭 104 : 논리연산부
106 : 지연부 106a : 카운트회로
106b : 지연회로 108 : 버퍼단
110 : 마더보드 120 : 전원공급장치
130 : 콘트롤보드 140 : 채널카드
201 : 콘트롤로직부 202 : 패턴 버스터 로직부
203 : 프레임에지 발생부 204 : 패턴 메모리부
205 : 포맷터부 206 : 포맷 메모리부
207 : 버퍼단
상기와 같은 목적을 실현하기 위한 본 고안은 컴퓨터와 하드웨어를 조정하기 위한 인터페이스부를 갖는 컴퓨터 스테이션과, 디지털 패턴을 구동하기 위한 타이밍을 발생시키기 위한 타이밍 발생부와, 타이밍 발생부에서 출력되는 타이밍 신호를 통해 테스트 소자를 구동하기 위한 드라이브 데이터를 생성하여 출력하고 테스트 소자의 출력 비교결과를 저장하는 주제어부와, 주제어부에서 발생된 드라이브 데이터와 테스트 소자의 출력비교 결과의 스큐를 맞추기 위한 디스큐회로부와, 테스트 소자를 테스트하기 위해 디지털 신호를 입력하고 출력신호를 비교하며 디지털 출력신호의 부하를 가변하기 위한 액티브 부하를 갖는 채널출력단과, 채널출력단의 경로를 이용하여 DC 파라미터를 측정할 수 있도록 한 측정부와, 테스트할 테스트 소자가 장착될 수 있는 소켓과 응용회로를 갖는 DUT 보드와, 채널출력단과 DUT 보드를 서로 인터페이스시키기 위한 접속부로 이루어진 것을 특징으로 한다.
본 고안에서 타이밍 발생부는 기준 클럭을 발생시키기 위한 메인클럭과, 메인클럭에서 발생된 기준 클럭을 통해 다양한 간격의 타이밍 신호의 주기를 결정하여 주기조절부와, 주기조절부의 주기조절을 위해 연산하여 제어하는 논리회로부와, 주기조절부에서 출력되는 타이밍 신호를 버퍼링하여 출력하는 버퍼단으로 이루어진 것을 특징으로 한다.
이때, 주기조절부는 논리회로부의 값에 따라 기준 클럭보다 큰 타이밍 신호를 출력하는 카운터회로와, 논리회로부의 값에 따라 기준 클럭보다 작은 타이밍 신호를 출력하는 지연회로로 이루어진 것을 특징으로 한다.
또한, 본 고안에서 메인클럭은 발진주파수를 발생시키는 크리스탈 발진기와, 크리스탈 발진기에서 발생된 신호의 지터 특성을 향상시키기 위한 PLL(Phase Lock Loop)회로로 이루어진 것을 특징으로 한다.
또한, 메인클럭은 클럭 주파수가 250MHz 것을 특징으로 한다.
본 고안에서, 타이밍 발생부의 타이밍 가변범위는 25nSec∼4096nSec 인 것을 특징으로 한다.
본 고안에서 주제어부는 타이밍 발생부에서 발생된 타이밍 신호를 입력받아패턴 프레임의 타이밍신호를 발생시키기 위한 프레임 엣지 발생부와, 패턴의 드라이브 데이터와 예상출력값과 제품출력의 비교결과를 저장하는 패턴 메모리부와, 프레임 엣지 발생부에서 발생된 타이밍신호를 이용하여 패턴 메모리부를 어드레싱을 하기 위한 패턴 버스트 로직부와, 패턴의 형태를 결정하기 위한 데이터를 저장하기 위한 포맷 메모리부와, 포맷 메모리부의 포맷데이터와 패턴 메모리부의 패턴데이터와 패턴 버스트 로직부에서 발생된 어드레스 신호를 이용하여 패턴의 드라이브 데이터를 발생시키는 포맷터부와, 검사장치의 제어를 위한 컨트롤 신호를 발생시키는 컨트롤 로직부와, 포맷터부에서 발생된 드라이브 데이터를 디스큐회로부에 전달하기 위한 버퍼단으로 이루어진 것을 특징으로 한다.
이때 포맷터부에서 결정되는 포맷의 형태는 NRZ(None Return to Zero), RZ(Return to Zero), RO(Return to High), RT(Return to Termination), RHIZ(Return to High Impedence) 인 것을 특징으로 한다.
본 고안에서 컴퓨터 스테이션의 인터페이스부는 디지털 데이터를 고속으로 전송하기 위해 20MHz PCI 인터페이스 회로로 구성된 것을 특징으로 한다.
그리고, 본 고안에서 디스큐회로부의 최대 가변 범위는 4nSec이고, 정밀도는 5pSec인 것을 특징으로 한다.
본 고안에서 채널출력단은 디지털 패턴을 출력하기 위한 드라이버와, 테스트 소자에서 출력되는 디지털 신호를 기준전압과 비교하기 위한 비교기와, 디지털 출력신호의 부하를 가변하기 위한 액티브 부하회로로 구성된 것을 특징으로 한다.
이때 드라이버의 출력은 하이(High), 로우(Low), 터미네이션(Termination),고임피던스(High impedance) 상태인 것을 특징으로 한다.
또한, 채널출력단의 비교기는 하이와 로우를 동시에 비교할 수 있는 윈도우 비교기로 구성된 것을 특징으로 한다.
그리고, 채널출력단의 엑티브 부하회로의 인가전류는 ㅁ30mA 인 것을 특징으로 한다.
본 고안에서, 측정부의 최대 인가전류는 ㅁ2mA이고 레인지가 2uA, 20uA, 200uA, 2mA 인 것을 특징으로 한다.
본 고안에서 접속부는 채널 출력단과 DUT 보드와의 연결을 위해 탈착이 가능한 포고핀(Pogo Pin)이나 레버를 갖는 컨넥터로 구성된 것을 특징으로 한다.
위와 같이 이루어진 본 고안은 테스트 하고자 하는 테스트 소자의 특성에 따라서 인가하는 입력 디지털 데이터와 예상 출력값을 조합한 테스트 패턴을 패턴 메모리부에 저장한 후 주어진 타이밍에 따라서 패턴 버스트 로직부에서 메모리를 어드레싱 하여 저장된 패턴 데이터를 포맷터부에 전달하게되고, 포맷터부에서는 패턴의 형태를 결정하는 포맷 데이터를 이용하여 채널출력단의 드라이버를 구동하여 원하는 디지털 패턴을 발생시킴과 동시에 테스트하고 있는 테스트 소자에서의 출력신호를 예상 타이밍에 비교기에서 하이/로우를 비교하여 비교된 결과를 패턴 메모리부에 저장하여 그 결과를 가지고 제품의 양부를 테스트하게 된다.
이하, 본 고안의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 고안의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도 1은 본 고안에 의한 타이밍발생기를 갖는 디지털 패턴 테스트장치를 나타낸 블록구성도이고, 도 2는 본 고안에 의한 타이밍 발생부를 나타낸 블록구성도이며, 도 3은 본 고안에 의한 주제어부를 나타낸 블록구성도이다.
도 1에 도시된 바와 같이 컴퓨터(70)와 하드웨어를 조정하기 위하고 디지털 데이터를 고속으로 전송하기 위해 20MHz PCI 인터페이스부(75)를 갖는 컴퓨터 스테이션(80)과, 디지털 패턴을 구동하기 위한 타이밍을 발생시키기 위한 타이밍 발생부(10)와, 타이밍 발생부(10)에서 출력되는 타이밍 신호를 통해 테스트 소자(65)를 구동하기 위한 드라이브 데이터를 생성하여 출력하고 테스트 소자(65)의 출력 비교결과를 저장하는 주제어부(20)와, 주제어부(20)에서 발생된 드라이브 데이터와 테스트 소자(65)의 출력비교 결과의 스큐(skew)를 맞추기 위한 디스큐(deskew)회로부(30)와, 테스트 소자(65)를 테스트하기 위해 디지털 신호를 입력하고 출력신호를 비교하며 디지털 출력신호의 부하를 가변하기 위한 액티브 부하(46)를 갖는 채널출력단(40)과, 채널출력단(40)의 경로를 이용하여 디지털신호를 아날로그로 변환하여 DC 파라미터를 측정할 수 있도록 한 측정부(100)와, 테스트할 테스트 소자(65)가 장착될 수 있는 소켓(미도시)과 응용회로를 갖는 DUT(Device Under Test) 보드(60)와, 채널출력단(40)과 DUT 보드(60)를 서로 인터페이스시키기 위해 탈착이 가능한 포고핀(Pogo Pin)이나 레버를 갖는 컨넥터(미도시)에 의해 구성된 접속부(configuration Board)(50)로 이루어진다.
위에서, 측정부(100)는 PMU(Pin Measurement Unit)로 이루어져 최대 인가전류는 ㅁ2mA이고 측정을 위한 레인지는 2uA, 20uA, 200uA, 2mA 로 구성된다.
또한, 채널출력단(40)은 디지털 패턴을 출력하기 위해 하이(High), 로우(Low), 터미네이션(Termination), 고임피던스(High impedance)의 4가지 상태를 갖는 드라이버(42)와, 테스트 소자(65)에서 출력되는 디지털 신호를 기준전압과 하이와 로우를 동시에 비교할 수 있는 윈도우 비교기(44)와, ㅁ30mA의 인가전류를 인가하여 디지털 출력신호의 부하를 가변하기 위한 액티브 부하(Active Load)(46)회로로 구성된다.
그리고, 도 2는 본 고안에 의한 타이밍 발생부(10)로써 발진주파수를 발생시키는 크리스탈 발진기(미도시)와, 클럭의 지터(Jitter) 특성을 향상시키기 위한 PLL(Phase Lock Loop)회로(미도시)로 이루어져 250MHz의 기준클럭을 발생시키 위한 메인클럭(102)과, 메인클럭(102)에서 발생된 기준 클럭을 통해 다양한 간격의 타이밍 신호(T1∼Tn)의 주기를 결정하여 주기조절부(106)와, 주기조절부(106)의 주기조절을 위해 ALU에 의해 연산하여 제어하는 논리회로부(104)와, 주기조절부(106)에서 출력되는 타이밍 신호(T1∼Tn)를 버퍼링하여 출력하는 버퍼단(108)으로 이루어진다.
이때, 주기조절부(106)는 논리회로부(104)의 값에 따라 기준 클럭보다 큰 타이밍 신호(T1∼Tn)를 출력하는 카운터회로(106a)와, 논리회로부(104)의 값에 따라 기준 클럭보다 작은 타이밍 신호(T1∼Tn)를 출력하는 지연회로(106a)로 이루어진다.
이와 같이 타이밍 발생부(10)에서 타이밍 신호의 주기를 조절할 수 있는 타이밍 가변범위는 25nSec∼4096nSec 이다.
또한, 도 3은 본 고안에 의한 주제어부(20)로써 타이밍 발생부(10)에서 발생된 타이밍 신호(T1∼Tn)를 입력받아 패턴 프레임의 타이밍신호(P1∼Pn)를 발생시키기 위한 프레임 엣지 발생부(Frame Edge Generator)(203)와, 패턴의 드라이브 데이터와 예상 출력값과 제품출력의 비교결과를 저장하는 패턴 메모리부(204)와, 프레임 엣지 발생부(203)에서 발생된 타이밍신호(P1∼Pn)를 이용하여 패턴 메모리부(204)를 어드레싱을 하기 위한 패턴 버스트(Burst) 로직부(202)와, 패턴의 형태를 결정하기 위한 데이터를 저장하기 위한 포맷 메모리부(206)와, 포맷 메모리부(206)의 포맷데이터와 패턴 메모리부(204)의 패턴데이터와 패턴 버스트 로직부(202)에서 발생된 어드레스 신호를 이용하여 패턴의 드라이브 데이터를 발생시키는 포맷터부(205)와, 검사장치의 제어를 위한 컨트롤 신호를 발생시키는 컨트롤 로직부(201)와, 포맷터부(205)에서 발생된 드라이브 데이터를 디스큐회로부(30)에 전달하기 위한 버퍼단(206)으로 이루어진다.
한편, 도 4는 본 고안에 의한 타이밍 발생기를 갖는 디지털 검사장치를 구현한 실시예로써 컴퓨터(70)와 인터페이스부(75)로 구성되어 모든 하드웨어를 운영 소프트웨어를 사용하여 제어하기 위한 컴퓨터 스테이션(80)과, 사용되는 모든 전원을 공급하는 전원공급장치(120)와, 컴퓨터(70)에서 발생된 제어신호의 어드레스와 데이터 사용되는 모든 전원 및 모듈간 송수신하는 모든 신호를 공급하고 전달하는 마더보드(Mother Board)(110)와, 타이밍 발생부(10)와 주제어부(20)를 한 장의 보드에 구현한 콘트롤보드(130)와, 비교데이터 저장부(90), 디스큐회로부(30), 채널출력단(40), 측정부(100)를 한 장의 보드에 구현한 채널카드(140)와, 채널카드(140)에서 발생된 디지털 신호와 DUT보드(60)에서 발생된 제품의 디지탈 출력신호를 채널카드(140)에 전달하기 위한 인터페이스 보드인 접속부(50)를 통해 실시하였다.
이때 마더보드(110)와 콘트롤보드(130) 및 채널카드(140)는 탈착이 가능한 컨넥터로 연결되고 채널카드(140)와 접속부(50)도 포고핀을 사용하여 탈착이 가능하도록 구성하였으며, 접속부(50)와 DUT 보드(60)와의 연결도 포고핀을 사용하여 탈착이 가능하도록 구성하였다.
이와 같은 이루어진 타이밍 발생기를 갖는 디지털 검사장치의 작동을 하나씩 살펴보면 다음과 같다.
먼저, 테스트하고자하는 테스트 소자(65)를 DUT 보드(60)에 장착하고 테스트 소자(65)의 디지털 입력과 예상 출력값을 정해진 타이밍에 따라 만들어진 테스트 벡터를 패턴 메모리부(204)에 저장한 후 저장된 패턴 메모리부(204)의 시작번지와 마지막번지까지의 데이터를 정해진 타이밍에 따라 읽어와 디지털 입력과 출력비교가 동시에 이루어지게 된다.
패턴 메모리부(204)의 어드레스를 제어하는 정해진 임의의 타이밍을 만들기 위해서 타이밍 발생부(10)에서 기준클럭(M0)을 이용하여 만들어지는 프레임 타이밍 신호(T1 ~ Tn)을 발생시키고, 프레임 타이밍 신호를 이용하여 프레임 엣지 발생부(203)에서 패턴의 드라이브 타이밍 엣지(Drive Timing Edge), 리턴 타이밍엣지(Return Timing Edge)와 출력데이터를 비교하기 위한 비교 타이밍 엣지(Compare Timing Edge)을 발생시키게 된다.
이때 발생된 각 타이밍 엣지 신호인 프레임 타이밍신호(P1 ~ Pn)는 타이밍 발생부(10)의 타이밍 신호(T1∼Tn)를 기준으로 상대적으로 가변되는 타이밍 엣지 신호이다.
다음으로, 패턴 버스트 로직부(202)에서 패턴 메모리부(204)의 어드레스를 제어하기 위한 어드레스 신호를 발생시킨 후에 이 신호를 이용하여 패턴 메모리부(204)에 저장된 데이터를 포맷터부(205)로 전달하게 되면 포맷터부(205)에서는 포맷 메모리부(206)에서 인가된 포맷데이터와 프레임 타이밍신호(P1 ~ Pn)와 패턴데이터를 조합하여 드라이브 구동 데이터를 생성하게 된다.
이때 포맷터부(205)에서 결정되는 포맷의 형태로는 NRZ(None Return to Zero), RZ(Return to Zero), RO(Return to High), RT(Return to Termination), RHIZ(Return to High Impedance) 등이 있다.
이렇게 생성된 드라이브 구동 데이터는 버퍼단(207)을 거친 후 디스큐회로부(30)에서 채널간 차이가 나는 타이밍을 보상하게 되고, 채널출력단(40)의 드라이버(42)로 전달되고 드라이버(42)에서 디지털 신호의 크기가 정해진 후 테스트하고자 하는 테스트 소자(65)의 디지털입력으로 인가되게 된다.
그리고, 테스트하고 있는 테스트 소자(65)에서 출력되는 디지털 신호는 채널출력단(40)에서 비교기(44)에 의해 하이(High)/로우(Low) 기준값과 비교된 후 예상출력값과 비교결과를 주제어부(20)에서 비교처리한 후 결과값은 비교데이터 저장부(90)에 저장되고 테스트 소자(65)의 테스트가 수행된다.
위에서 타이밍 발생부(10)가 고속으로 동작하는 회로로 구성되어 있어 신호의 정확한 전송을 위해서는 신호라인의 임피던스와 인터페이스 되는 부분에서의 임피던스 매칭을 정확히 하여야 하고, 각각의 회로에서의 지연시간을 고려하여 래치(Latch)를 이용한 지연회로를 구성하여야 하며, 드라이브되는 디지털 입력신호와 테스트 소자에서의 출력신호를 비교하여 예상 출력값과 처리하는 타이밍을 출력회로가 가지는 파이프라인(Pipe Line) 지연시간을 정확히 설정하여야 한다.
상기한 바와 같이 본 고안은 비메모리 반도체 제품의 디지털기능을 검사하기 위한 타이밍 발생기를 갖는 디지털 검사장치를 구현하여 실시간으로 디지털신호를 인가하면서 출력되는 디지털 신호를 테스트하여 양품과 불량품을 선별할 수 있는 이점이 있다.
또한, 본 고안은 필수적으로 필요한 최소한의 기능을 구현하고 기능별로 모듈화하여 쉽게 확장할 수 있으며 고속으로의 변경이 용이한 범용의 고속, 대용량 에이직 반도체로 구성하여 저가로 대용량, 고속화에 대응할 수 있는 이점이 있다.

Claims (16)

  1. 컴퓨터와 하드웨어를 조정하기 위한 인터페이스부를 갖는 컴퓨터 스테이션과,
    디지털 패턴을 구동하기 위한 타이밍을 발생시키기 위한 타이밍 발생부와,
    상기 타이밍 발생부에서 출력되는 타이밍 신호를 통해 테스트 소자를 구동하기 위한 드라이브 데이터를 생성하여 출력하고 상기 테스트 소자의 출력 비교결과를 저장하는 주제어부와,
    상기 주제어부에서 발생된 드라이브 데이터와 상기 테스트 소자의 출력비교 결과의 스큐를 맞추기 위한 디스큐회로부와,
    상기 테스트 소자를 테스트하기 위해 디지털 신호를 입력하고 출력신호를 비교하며 디지털 출력신호의 부하를 가변하기 위한 액티브 부하를 갖는 채널출력단과,
    상기 채널출력단의 경로를 이용하여 DC 파라미터를 측정할 수 있도록 한 측정부와,
    테스트할 테스트 소자가 장착될 수 있는 소켓과 응용회로를 갖는 DUT 보드와,
    상기 채널출력단과 상기 DUT 보드를 서로 인터페이스시키기 위한 접속부
    로 이루어진 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
  2. 제 1항에 있어서, 상기 타이밍 발생부는
    기준 클럭을 발생시키기 위한 메인클럭과,
    상기 메인클럭에서 발생된 기준 클럭을 통해 다양한 간격의 타이밍 신호의 주기를 결정하여 주기조절부와,
    상기 주기조절부의 주기조절을 위해 연산하여 제어하는 논리회로부와,
    상기 주기조절부에서 출력되는 타이밍 신호를 버퍼링하여 출력하는 버퍼단
    으로 이루어진 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
  3. 제 2항에 있어서, 상기 주기조절부는
    상기 논리회로부의 값에 따라 기준 클럭보다 큰 타이밍 신호를 출력하는 카운터회로와,
    상기 논리회로부의 값에 따라 기준 클럭보다 작은 타이밍 신호를 출력하는 지연회로
    로 이루어진 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
  4. 제 2항에 있어서, 상기 메인클럭은
    발진주파수를 발생시키는 크리스탈 발진기와,
    상기 크리스탈 발진기에서 발생된 신호의 지터 특성을 향상시키기 위한 PLL회로
    로 이루어진 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
  5. 제 2항에 있어서, 상기 메인클럭은 클럭 주파수가 250MHz 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 타이밍 발생부의 타이밍 가변범위는 25nSec∼4096nSec 인 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
  7. 제 1항에 있어서, 상기 주제어부는
    상기 타이밍 발생부에서 발생된 타이밍 신호를 입력받아 패턴 프레임의 타이밍신호를 발생시키기 위한 프레임 엣지 발생부와,
    패턴의 드라이브 데이터와 예상 출력값과 제품출력의 비교결과를 저장하는 패턴 메모리부와,
    상기 프레임 엣지 발생부에서 발생된 타이밍신호를 이용하여 상기 패턴 메모리부를 어드레싱을 하기 위한 패턴 버스트 로직부와,
    패턴의 형태를 결정하기 위한 데이터를 저장하기 위한 포맷 메모리부와,
    상기 포맷 메모리부의 포맷데이터와 상기 패턴 메모리부의 패턴데이터와 상기 패턴 버스트 로직부에서 발생된 어드레스 신호를 이용하여 패턴의 드라이브 데이터를 발생시키는 포맷터부와,
    검사장치의 제어를 위한 컨트롤 신호를 발생시키는 컨트롤 로직부와,
    상기 포맷터부에서 발생된 드라이브 데이터를 상기 디스큐회로부에 전달하기 위한 버퍼단
    으로 이루어진 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
  8. 제 7항에 있어서, 상기 포맷터부에서 결정되는 포맷의 형태는 NRZ, RZ, RO, RT, RHIZ 인 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
  9. 제 1항에 있어서, 상기 컴퓨터 스테이션의 인터페이스부는 디지털 데이터를 고속으로 전송하기 위해 20MHz PCI 인터페이스 회로로 구성된 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
  10. 제 1항에 있어서, 상기 디스큐회로부의 최대 가변 범위는 4nSec이고, 정밀도는 5pSec인 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
  11. 제 1항에 있어서, 상기 채널출력단은
    디지털 패턴을 출력하기 위한 드라이버와,
    상기 테스트 소자에서 출력되는 디지털 신호를 기준전압과 비교하기 위한 비교기와,
    디지털 출력신호의 부하를 가변하기 위한 액티브 부하회로
    로 구성된 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
  12. 제 11항에 있어서, 상기 드라이버의 출력은 하이, 로우, 터미네이션, 고임피던스 상태인 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
  13. 제 11항에 있어서, 상기 채널출력단의 비교기는 하이와 로우를 동시에 비교할 수 있는 윈도우 비교기로 구성된 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
  14. 제 11항에 있어서, 상기 채널출력단의 엑티브 부하회로의 인가전류는 ㅁ30mA 인 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
  15. 제 1항에 있어서, 상기 측정부의 최대 인가전류는 ㅁ2mA이고 레인지가 2uA, 20uA, 200uA, 2mA 인 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
  16. 제 1항에 있어서, 상기 접속부는 상기 채널출력단과 상기 DUT 보드와의 연결을 위해 탈착이 가능한 포고핀이나 레버를 갖는 컨넥터로 구성된 것을 특징으로 하는 타이밍 발생기를 갖는 디지털 검사장치.
KR20-2004-0018583U 2004-06-30 2004-06-30 타이밍 발생기를 갖는 디지털 검사장치 KR200363288Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-2004-0018583U KR200363288Y1 (ko) 2004-06-30 2004-06-30 타이밍 발생기를 갖는 디지털 검사장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20-2004-0018583U KR200363288Y1 (ko) 2004-06-30 2004-06-30 타이밍 발생기를 갖는 디지털 검사장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050319A Division KR100663158B1 (ko) 2004-06-30 2004-06-30 타이밍 발생기를 갖는 디지털 검사장치

Publications (1)

Publication Number Publication Date
KR200363288Y1 true KR200363288Y1 (ko) 2004-10-01

Family

ID=49438245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-2004-0018583U KR200363288Y1 (ko) 2004-06-30 2004-06-30 타이밍 발생기를 갖는 디지털 검사장치

Country Status (1)

Country Link
KR (1) KR200363288Y1 (ko)

Similar Documents

Publication Publication Date Title
US7624294B2 (en) Synchronizing measurement devices using trigger signals
US6820234B2 (en) Skew calibration means and a method of skew calibration
US6298465B1 (en) Skew calibration means and a method of skew calibration
US6535986B1 (en) Optimizing performance of a clocked system by adjusting clock control settings and clock frequency
KR100801033B1 (ko) 경계 스캔 회로를 이용하여 온 다이 터미네이션 회로를테스트할 수 있는 반도체 장치, 이를 구비한 테스트시스템, 및 테스트 방법
US20080180127A1 (en) On-chip self test circuit and self test method for signal distortion
KR20010080184A (ko) 자동 테스트 장치용 원격 테스트 모듈
US7979218B2 (en) Test apparatus, test method and computer readable medium
JP2011004216A (ja) インピーダンス調整回路
JP7467655B2 (ja) 較正回路、メモリ及び較正方法
TW459141B (en) Driver with transmission path loss compensation
US8299810B2 (en) Test apparatus and electronic device
CN100442396C (zh) 用于测试半导体存储器件的装置和方法
KR200363288Y1 (ko) 타이밍 발생기를 갖는 디지털 검사장치
KR100663158B1 (ko) 타이밍 발생기를 갖는 디지털 검사장치
KR100318030B1 (ko) 출력 신호의 타이밍 조정기가 내장된 반도체 집적 회로
KR20000064441A (ko) 타이밍신호발생기
KR102666336B1 (ko) 클록 생성 회로, 메모리 및 클록 듀티 사이클 교정 방법
KR20220107042A (ko) 클록 생성 회로, 메모리 및 클록 듀티 사이클 교정 방법
WO2022088748A1 (zh) 时钟产生电路、存储器以及时钟占空比校准方法
US20230080033A1 (en) Methods and circuits for slew-rate calibration
US7092827B2 (en) Edge placement accuracy of signals generated by test equipment
KR0176074B1 (ko) 인쇄회로기판 배선의 신호특성 검사를 위한 측정회로 및 그를 이용한 신호 측정방법
KR20220122717A (ko) 메모리
JP2004170079A (ja) 試験波形供給方法、半導体試験方法、ドライバ、及び半導体試験装置

Legal Events

Date Code Title Description
U107 Dual application of utility model
REGI Registration of establishment
T201 Request for technology evaluation of utility model
T701 Written decision to grant on technology evaluation
G701 Publication of correction
FPAY Annual fee payment

Payment date: 20050913

Year of fee payment: 3

EXTG Extinguishment