DE60018114T2

DE60018114T2 - Verfahren und gerät zur vorstufensignalverarbeitung für einen bildsensor

Info

Publication number: DE60018114T2
Application number: DE60018114T
Authority: DE
Inventors: Shozo Atsuji-shi NITTA; Kenji Tanaka; Tatsuo Atsuji-shi ISUMI; Akira Atsuji-shi MORIKAWA; Kyoji Atsuji-shi MATSUSAKO; Sean Chuang; Mike Koen
Original assignee: Texas Instruments Japan Ltd; Sony Corp
Current assignee: Texas Instruments Japan Ltd; Sony Corp
Priority date: 1999-12-28
Filing date: 2000-12-20
Publication date: 2005-12-29
Anticipated expiration: 2020-12-21
Also published as: KR20030005163A; DE60018114D1; US7081921B2; EP1252760B1; US20020047934A1; JP2001189892A; JP4454750B2; EP1252760A2; WO2001049020A3; ES2237494T3; WO2001049020A2; KR100753232B1

Description

HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf ein Verarbeitungsverfahren und -gerät für Vorstufensignale zum Verarbeiten von Signalen von einer Vielzahl von Bildsensoren wie zum Beispiel einem CCD-Bildsensor (ladungsgekoppeltes Element bzw. Charge Coupled Device).
Herkömmlicherweise wird ein Vorstufensignalprozessor mit einer Schaltungskonfiguration wie in 6 veranschaulicht zum Verarbeiten von Signalen von einem Bildsensor wie zum Beispiel einem CCD-Bildsensor genutzt. Wie veranschaulicht ist, umfasst konkret der herkömmliche Vorstufensignalprozessor einen korrelierten Doppelabtaster CDS, der gekoppelt ist, um eine Eingabe (CCD-Eingabe) von einem CCD-Bildsensor zu empfangen, einen analogen Verstärker PGA mit programmierbarer Verstärkung und einen Analog-Digital-(A/D)-Wandler ADC. Wie man erkennen kann, befindet sich der analoge Verstärker PGA mit programmierbarer Verstärkung zwischen dem korrelierten Doppelabtaster CDS und dem A/D-Wandler ADC, um so abgetastete Signale in analoger Form zu verstärken und die Verstärkungssignale in den A/D-Wandler ADC einzuspeisen. Einige analoge Verstärker mit programmierer Verstärkung können einen logarithmischen Verstärker (oder ein logarithmisches Dämpfungsglied) enthalten, der eine Verstärkungscharakteristik aufweist, die eine lineare Verstärkungskurve für ein Verstärkungssteuersignal zeigt, wenn sie in dB repräsentiert wird, um Signale von einem korrelierten Doppelabtaster zu verstärken (oder zu dämpfen). Die Verstärkungskurve wird wegen der Charakteristik der optischen Wahrnehmung von Helligkeit durch den Menschen typischerweise in logarithmischer Skala aufgetragen. In diesem Fall enthält der Verstärker mit programmierbarer Verstärkung einen speziellen Verstärker oder ein spezielles Dämpfungsglied, um der Verstärkungscharakteristik die logarithmische Charakteristik bezüglich eines Steuersignals (PGACONT) aufzuprägen. Der herkömmliche Vorstufensignalprozessor umfasst auch eine Rückkopplungsschleife, die eine Halte- bzw. Clamp-Schaltung (OB) OBCLAMP für optisches Schwarz und einen Kondensator CAP zum Speichern eines Schwarzpegels umfaßt, um den Schwarzpegel eines Luminanzsignals von einem Bildsensor zu halten bzw. festzuklemmen. Wie veranschaulicht ist, ist, da die Rückkopplungsschleife so ausgebildet ist, daß die Eingabe oder Ausgabe des A/D-Wandlers (in 6 ist nur die Eingabe dargestellt) zu dem korrelierten Doppelabtaster CDS oder dem Verstärker PGA mit programmierbarer Verstärkung (angegeben durch eine durchgezogene Linie bzw. gestrichelte Linie) rückgekoppelt wird, oft eine Verstärkungsstufe wie z.B. der Verstärker PGA mit programmierbarer Verstärkung in der Rückkopplungsschleife eingebunden.
Der herkömmliche Vorstufensignalprozessor, der wie oben beschrieben konfiguriert ist (siehe auch WO-A-9907138), hat Schwierigkeiten beim Verbessern der Leistung des logarithmischen Verstärkers (oder logarithmischen Dämpfungsglieds), der im analogen Verstärker mit programmierbarer Verstärkung angeordnet ist, und daher Schwierigkeiten beim Liefern einer linearen Verstärkungskurve, dargestellt in dB, die für den logarithmischen Verstärker erforderlich ist. Die durch den logarithmischen Verstärker präsentierte Verstärkungskurve hängt auch sehr von Schwankungen in Einrichtungen ab, die im Verlauf der Fertigung eingeführt werden, und kann manchmal eine größere Abweichung von geraden Linie erfahren. Dies ist der Hauptgrund der Reduzierung der Güte des gesamten Vorstufensignalprozessors. Der Verstärkerblock mit programmierbarer Verstärkung verbraucht ferner signifikant Leistung, um die Linearität und eine ausreichende Leistung bzgl. Rauschen für den logarithmischen Verstärker sicherzustellen.
Da der oben beschriebene herkömmliche Signalprozessor ferner den analogen Verstärker mit programmierbarer Verstärkung enthält, der einen Verstärker wie z.B. einen logarithmischen Verstärker innerhalb der Rückkopplungsschleife mit Clamp-Schaltung für optisches Schwarz enthält, schwankt die Konvergenzzeitkonstante der Schleife in Abhängigkeit von der Verstärkung des Verstärkers sehr. Eine Korrektur an den Schwankungen der Verstärkung ist mit einer komplizierten analogen Verarbeitung wie z.B. dem Einsatz eines Verstärkers mit einer Verstärkung, die zu der Verstärkung des Verstärkers innerhalb des Verstärkers mit programmierbarer Verstärkung umgekehrt ist, in die Rückkopplungsschleife verbunden, um die Zeitkonstante zu fixieren.
Aus dem oben dargelegten Grund erfordern herkömmliche Vorstufensignalprozessoren im Allgemeinen einen hohen Leistungsverbrauch in einem Bereich von 150 bis 200 mW, und sehr wenige benötigen einen niedrigeren Leistungsverbrauch als 100 mW.
ZUSAMMENFASSUNG DER ERFINDUNG
Daher ist es eine Aufgabe der vorliegenden Erfindung, ein Verarbeitungsverfahren und -gerät für Vorstufensignale zu schaffen, die einen geringen Leistungsverbrauch erfordern.
Eine andere Aufgabe der vorliegenden Erfindung besteht darin, ein Verarbeitungsverfahren und -gerät für Vorstufensignale zu schaffen, welche die Einstellung der Verstärkungskurve zum Verstärken der Ausgabe eines Sensors verbessern können, wie in den beigefügten Ansprüchen dargelegt ist.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockdiagramm, das einen Vorstufensignalprozessor gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
2A ist ein schematisches Diagramm, das die Konfiguration eines CCD-Sensors 1 veranschaulicht;
2B veranschaulicht die Wellenformen von Ausgangssignalen von Pixeln, welche einen Teil des CCD-Sensors 1 bilden;
2C veranschaulicht ein Halten-bzw. Clamp-Zeitlagensignal CLPOB;
3 ist ein Blockdiagramm eines Vorstufensignalprozessors gemäß einer anderen Ausführungsform der vorliegenden Erfindung, das eine spezifischere Version der in 1 veranschaulichten Konfiguration darstellt;
4 ist eine graphische Darstellung, die eine logarithmische Verstärkungskennlinie veranschaulicht, die von einem Multiplizierer in einem in 3 dargestellten digitalen Verstärker mit programmierbarer Verstärkung realisiert wird;
5 ist ein Blockdiagramm, das einen A/D-Wandler gemäß einer anderen Ausführungsform der vorliegenden Erfindung veranschaulicht, welcher als der A/D-Wandler von 3 genutzt werden kann; und
6 ist ein Blockdiagramm, das einen herkömmlichen Vorstufensignalprozessor für einen CCD-Bildsensor veranschaulicht.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Die vorliegende Erfindung wird im Folgenden in Verbindung mit ihren bevorzugten Ausführungsformen mit Verweis auf die beiliegenden Zeichnungen ausführlich beschrieben.
1 ist ein Blockdiagramm, das die Basiskonfiguration eines Vorstufensignalprozessors A gemäß einer ersten Ausführungsform der vorliegenden Erfindung veranschaulicht. Der veranschaulichte Vorstufenprozessor A umfaßt einen Bildsensor 1, einen Luminanzsignal-Detektor/Digitalisierer 3, eine digitale Verarbeitungseinheit 5 und eine Clamp-Schaltung 7 für optisches Schwarz. Es sollte besonders erwähnt werden, daß, obgleich der Bildsensor 1 in dieser Ausführungsform durch einen CCD-Bildsensor implementiert ist, statt dessen jeder beliebige Bildsensor einschließlich eines CMOS-Bildsensors, eines Zeilensensors usw. genutzt werden kann.
2A veranschaulicht die Konfiguration des CCD-Sensors 1, und 2B veranschaulicht die Wellenformen von Ausgangssignalen von Pixeln des Sensors 1. Wie veranschaulicht ist, hat der Sensor 1 eine rechtwinklige Fläche 12, die aus einer großen Anzahl von in Matrixform angeordneten Pixel 10 besteht (wovon nur ein Teil veranschaulicht ist). Die rechtwinklige Fläche 12 beinhaltet bei der Mitte eine kleinere rechtwinklige aktive Fläche 14 als die Fläche 12 und eine Fläche 16 für optisches Schwarz (OB), die die aktive Fläche 14 umgibt. Die rechtwinklige Fläche 12 ist so konfiguriert, daß Licht auf die aktive Fläche 14 fällt, aber durch die OB-Fläche 16 vollständig blockiert wird. 2B veranschaulicht die Wellenform eines Ausgangssignals von einem einzelnen OB-Pixel 100 innerhalb der OB-Fläche 16 und die Wellenform eines Ausgangssignals von einem einzigen aktiven Pixel 102 innerhalb der aktiven Fläche 14. Die Ausgangswellenform von jedem Pixel hat die gleiche Periode sowie ein Referenzintervall RL1 zum Definieren eines Referenzpegels RL und ein Intervall ICI zum Definieren einer Luminanzkomponente. Das Intervall ICI der Luminanzkomponente hat eine Schwarzpegelsektion OBL, die normalerweise einen Pegel hat, der geringfügig niedriger als der Referenzpegel RL für das OB-Pixel 100 ist, und einen Pegel IL der Luminanzkomponente, der gleich dem Schwarzpegel für das aktive Pixel 102 oder niedriger ist. Der Pegel IL der Luminanzkomponente ist derart, dass die Differenz zwischen dem Pegel der Luminanzkomponente selbst und dem Schwarzpegel OBL, der beim OB-Pixel 100 detektiert wird, die Luminanz repräsentiert. Zum Detektieren eines Luminanzpegels einschließlich des Schwarzpegels OBL ist es somit notwendig, eine doppelte Abtastung durchzuführen, d.h. einmal in dem Referenzintervall RL und einmal im Intervall ICI der Luminanzkomponente, um die Differenz dazwischen zu detektieren. Eine Detektion eines Luminanzsignals IS ist auf der anderen Seite mit einem Detektieren der Differenz zwischen dem Pegel IL der Luminanzkomponente und dem Schwarzpegel OBL verbunden. Es sollte besonders erwähnt werden, dass der Schwarzpegel OBL von einem CCD-Sensor zu einem anderen stark schwankt, welche als die Bildsensoren 1 genutzt werden können.
2C veranschaulicht ein Clamp-Zeitlagensignal CLPOB zum Detektieren eines Schwarzpegels OBL, der von einem OB-Pixel 100 in der OB-Fläche 16 abgegeben wird. Wie veranschaulicht ist, ist das Clamp-Zeitlagensignal CLPOB während eines aktiven Pixels 102 in der aktiven Fläche 14 niedrig und geht während einer Dunkelaustastperiode entsprechend der OB-Fläche 16 in Hoch (aktiv) über.
Der Luminanzsignal-Detektor/Digitalisierer 3 mit einem mit dem Ausgang des CCD-Sensors 1 verbundenen Eingang detektiert wie oben beschrieben das Luminanzsignal IS, das in einem empfangenen Ausgangssignal des Bildsensors enthalten ist, und erzeugt an seinem Ausgang ein digitales Luminanzsignal, das detektierte Luminanzsignale IS repräsentiert. Die anschließende digitale Verarbeitungseinheit 5 hat einen Eingang, der mit dem Ausgang des Luminanzsignal-Detektors/Digitalisierers 3 verbunden ist, und führt eine digitale Multiplikationsverarbeitung an einem empfangenen digitalen Luminanzsignal durch, wodurch an seinem Ausgang eine verarbeitete Signalausgabe der Vorstufe erzeugt wird. Die OB-Clamp-Schaltung 7 weist auch einen mit dem Ausgang des Luminanzsignal-Detektors/Digitalisierers 3 verbundenen Eingang auf, um davon das digitale Luminanzsignal zu empfangen. Die OB-Clamp-Schaltung 7 hat dann einen Ausgang, der mit dem Luminanzsignal-Detektor/Digitalisierer 3 verbunden ist, um Variationen oder Fluktuationen im Schwarzpegel OBL des vom Bildsensor 1 detektierten Luminanzsignals zu kompensieren. Die OB-Clamp-Schaltung 7 führt die Rückkopplungssteuerung zum Kompensieren der Variationen im Schwarzpegel OBL durch, so daß der Wert des digitalen Luminanzsignals bei einem fixierten Wert bleibt, d.h. einem Referenz-Schwarzpegelwert (worauf auch als der "OB-Clamp-Pegel" verwiesen wird), während einer Periode, in der der Bildsensor 1 Ausgaben von OB-Pixel wie zum Beispiel dem OB-Pixel 100 erzeugt, und speichert den Wert. Ansonsten liefert während einer Periode, in der der Bildsensor 1 Ausgaben von aktiven Pixeln wie z.B. dem aktiven Pixel 102 erzeugt, die OB-Clamp-Schaltung 7 weiter den gespeicherten Wert.
3 veranschaulicht in Form eines Blockdiagramms einen Vorstufensignalprozessor B, der eine spezifischere Version der in 1 veranschaulichten Konfiguration ist. Der veranschaulichte Vorstufensignalprozessor B umfasst einen Luminanzsignal-Detektor/Digitalisierer 3B, einen digitalen Prozessor 5B und eine Clamp-Schaltung 7B für optisches Schwarz (OB) entsprechend den jeweiligen Komponenten 3, 5, 7 in 1. Der Luminanzsignal-Detektor/Digitalisierer 3B enthält einen korrelierten Doppelabtaster (CDS) 30B mit einem Eingangsanschluß CCDIN zum Empfang eines Ausgangssignals von einem CCD-Sensor 1 und einen Eingang zum Empfangen eines Rückkopplungssignals von der OB-Clamp-Schaltung 7B, einen Analog-Digital-(A/D)-Wandler 32B mit einem Eingang, der mit dem Ausgang des korrelierten Doppelabtasters 30B verbunden ist, und einen Subtrahierer 34B mit einem Eingang, der mit dem Ausgang des A/D-Wandlers 32B verbunden ist. Der korrelierte Doppelabtaster 30B führt die Doppelabtastung wie vorher mit Verweis auf 2 diskutiert durch, um eine Luminanzinformation zu detektieren, und gibt ein analoges Luminanzsignal ab. Der A/D-Wandler 32B, der das analoge Luminanzsignal empfängt, ist ein 14-Bit-A/D-Wandler, der das empfangene analoge Luminanzsignal in ein digitales Luminanzsignal ADCOUT umwandelt, und gibt das resultierende digitale Luminanzsignal ADCOUT ab. Die Ausgabe des A/D-Wandlers 32B ist ein 14-Bit-Signal (US14) ohne Vorzeichen. Der Subtrahierer 34B empfängt das digitale Luminanzsignal ADCOUT an einem Eingang und einen Referenz-Schwarzpegelcode BLCODE mit 14 Bit am anderen Eingang. Der Referenz-Schwarzpegelcode wird von einem veranschaulichten Schwarzpegelcode-Generator 36B zum Gebrauch bei der Kompensation von Variationen im Schwarzpegel von dem CCD-Sensor 1 abgegeben. Der Subtrahierer 34B subtrahiert den Schwarzpegelcode BLCODE vom digitalen Signal ADCOUT, um ein digitales Luminanzsignal ADCOUTC zu erzeugen, bei dem Variationen im Schwarzpegel kompensiert sind, in Form eines 15-Bit-Signals (S15) mit Vorzeichen. Die Kompensation ergibt das digitale Luminanzsignal ADCOUTC, das gleich einem Nullwert ist, wenn vom CCD-Sensor 1 "Ganz Schwarz" eingegeben wird.
Die digitale Verarbeitungseinheit 5B enthält einen digitalen Verstärker 50B mit programmierbarer Verstärkung. einen Verstärkungscodegenerator 52B und einen Austast- bzw. Sockelcodegenerator 54B. Der digitale Verstärker 50B mit programmierbarer Verstärkung wiederum enthält einen Multiplizierer 500B, der eine digitale Multiplikation durchführt, und einen Addierer 502B. Insbesondere empfängt der Multiplizierer 500B das digitale Luminanzsignal ADCOUTC, das die Ausgabe vom Luminanzsignal-Detektor/Digitalisierer 3B ist, an einem Eingang und einen Verstärkungscode vom Verstärkungscodegenerator 52B am anderen Eingang. Eine Verstärkung GAIN, die durch den Verstärkungscode repräsentiert wird, hat einen Wert, der in Abhängigkeit von der Größe einer (nicht dargestellten) Eingabe logarithmisch variiert, die vom Verstärkungscodegenerator 52B empfangen wird, um wie zuvor die logarithmische Verstärkung durchzuführen. Die logarithmische Verstärkung kann zum Beispiel durch Verwendung einer dafür bestimmten Linear-LOG-Umwandlungstabelle digital implementiert sein. Der so konfigurierte Multiplizierer 500B multipliziert das digitale Luminanzsignal ADCOUT mit der Verstärkung GAIN und gibt das resultierende Produkt in Form eines 11-Bit-Signals aus. Der nachfolgende Addierer 502B empfängt die Ausgabe vom Multiplizierer 500B an einem Eingang und am anderen Eingang einen 10-Bit-Sockelcode PCODE. Der Sockelcode PCODE wird vom Sockelcodegenerator 54B erzeugt, um das multiplizierte digitale Luminanzsignal in Richtung auf die positive (plus) Seite zu verschieben. Der Addieren 502B addiert beide Eingaben, um das Ergebnis als eine verarbeitete 10-Bit-Signalausgabe OUT der Vorstufe zu erzeugen. Die Ausgabe wird durch die folgende Gleichung repräsentiert: OUT = GAIN (ADCOUT – BLCODE) + PCODE
Wie man aus der obigen Gleichung sehen kann, ist ADCOUT gleich BLCODE, wenn von dem CCD-Sensor 1 Ganz Schwarz eingegeben wird, so dass die Ausgabe OUT mit dem Sockelcode PCDOE übereinstimmt. Wenn Licht auf den CCD-Sensor 1 fällt, präsentiert dann die Ausgabe OUT einen größeren Code als denjenigen für das Ganz Schwarz. Da der Verstärkungscodegenerator 52B die Verstärkung GAIN digital erzeugt, kann auf diese Weise im Vergleich mit einem herkömmlichen analogen logarithmischen Verstärker, der für den gleichen Zweck verwendet wurde, ohne weiteres eine gewünschte Charakteristik mit beliebiger Verstärkung wie z.B. eine logarithmische Kurve implementiert werden. Da die Verstärkung in digitaler Form erzeugt wird, ist es außerdem möglich, eine etwaige Abweichung von einer idealen Verstärkungscharakteristik vollständig vorherzusagen. Der Verstärkungscodegenerator 52B auf digitaler Basis ist auch vorteilhaft beim Eliminieren von Abweichungen einer Verstärkungskurve aufgrund von Variationen in Einrichtungen, die im Verlauf der Fertigung eingeführt werden, und signifikanten Verbessern der Güte.
Wendet man sich nun der Beschreibung der OB-Clamp-Schaltung 7B zu, enthält die OB-Clamp-Schaltung 7B einen Digital-Analog-(D/A)-Wandler 70B, ein Übertragungsgate (T-G) 72B, einen Kondensator (CAP1) 74B und einen Puffer 76B. Der D/A-Wandler 70B empfängt das digitale Luminanzsignal ADCOUTC, das die Ausgabe des Subtrahierers 34B ist, an seinem Eingang und erzeugt eine analoge Version des empfangenen digitalen Luminanzsignals an seinem Ausgang. Das Gate 72B, welches die analoge Ausgabe an einem Anschluß empfängt, hat einen Steuereingang zum Empfangen eines Zeitlagensignals CLPOB, das vorher in 2B veranschaulicht wurde, so daß die analoge Ausgabe vom D/A-Wandler 70B zu einem anderen Anschluß nur durchgelassen wird, wenn das Zeitlagensignal CLPOB hoch ist. Der andere Anschluß des Gate 72B ist über den Kondensator 74B mit einer Erdung verbunden, so daß die analoge Ausgabe vom Gate 72B integriert wird, um eine Rückkopplungsspannung für eine Schwarzpegelkompensation auf dem Kondensator 74B zu speichern. Das Gate 72B dient als Schalter zum Öffnen und Schließen der Schaltung zum Kondensator 74B. Der Kondensator 74B hat einen oberen Anschluß, der über den Puffer 76B mit einem Referenzspannungsanschluß des korrelierten Doppelabtasters 30B verbunden ist, wodurch die Rückkopplungsspannung an den Referenz spannungsanschluß geliefert wird. Der korrelierte Doppelabtaster 30B verschiebt dann das erzeugte analoge Luminanzsignal, so daß der Schwarzpegel OBL des analogen Luminanzsignals auf einen Nullpegel im digitalen Luminanzsignal ADCOUTC gesetzt ist. Auf diese Weise wird eine negative Rückkopplungssteuerung implementiert. Konkreter wird die von dem korrelierten Doppelabtaster 30B gelieferte Verschiebung so eingestellt, um das Signal ADCOUT zu verringern, wenn die Differenz zwischen dem Signal ADCOUT und dem Schwarzpegelcode BLCODE positiv ist, und das Signal ADCOUT zu erhöhen, wenn die Differenz zwischen dem Signal ADCOUT und dem Schwarzpegelcode BLCODE negativ ist.
Als nächstes wird die Funktion der OB-Clamp-Schaltung 7B beschrieben. Eine Clamp-Schleife, die die OB-Clamp-Schaltung 7B enthält, wird in einer Periode geschlossen, in der ein Signal Ganz Schwarz von einem OB-Pixel empfangen wird (tatsächlich während einer "hohen" Periode des Zeitlagensignals CLPOB), um eine Rückkopplungsspannung auf dem Kondensator 74B zu akkumulieren, um während dieser Periode das digitale Luminanzsignal ADCOUTC konstant zu halten, wodurch eine Spannung für die Schwarzpegelkompensation vorbereitet wird. In der verbleibenden Periode, in der das Zeitlagensignal CLPOB niedrig ist, wird die auf dem Kondensator 74B akkumulierte Rückkopplungsspannung an den korrelierten Doppelabtaster 30B geliefert, um den Schwarzpegel zu kompensieren. Da diese Rückkopplungsschleife keine Stufe mit variabler Verstärkung enthält wie der Stand der Technik, ist die Zeitkonstante im Wesentlichen konstant. Dies eliminiert eine komplizierte analoge Verarbeitung, wie sie im Stand der Technik erforderlich war, um die Zeitkonstante zu stabilisieren, wenn die Verstärkung geändert wird.
Als nächstes wird der Betrieb des Verstärkungscodegenerators 52B zum Erzeugen der logarithmischen Verstärkung GAIN mit Verweis auf 4 beschrieben. In 4 repräsentiert die horizontale Achse die Eingabe in den Verstärkungscodegenerator 52B, und die vertikale Achse repräsentiert die Verstärkung GAIN im logarithmischen Maßstab, welche die Ausgabe des Verstärkungscodegenerators 52B ist. Wie veranschaulicht ist, liefert diese Ausführungsform im Wesentlichen eine lineare Verstärkungscharakteristik (wie durch eine durchgezogene Linie angegeben), während ein herkömmlicher logarithmischer Ver stärker keine lineare Charakteristik (wie durch eine gestrichelte Linie angegeben) liefern kann, welche eine Abweichung von der geraden Linie zeigt, die maximal bis zu 6 dB groß ist. Der Vorstufensignalprozessor gemäß der vorliegenden Erfindung kann eine logarithmische Verstärkungscharakteristik ohne weiteres erzeugen. Da die digital erzeugte Verstärkung gestattet, daß eine etwaige Abweichung von einer idealen Verstärkungscharakteristik perfekt vorhergesagt wird, eliminiert der Vorstufensignalprozessor der vorliegenden Erfindung auch eine Kurve mit abgewichener Verstärkung aufgrund von Variationen in Einrichtungen, die im Verlauf der Fertigung eingeführt werden, und verbessert signifikant die Güte. Weiter ermöglicht die Fähigkeit zum digitalen Erzeugen der Verstärkung vorteilhafterweise, daß ohne weiteres andere beliebige Charakteristiken bzw. Kennlinien erzeugt werden, die nicht auf die logarithmische Charakteristik beschränkt sind.
Als nächstes wird erläutert, warum die Auflösung des A/D-Wandlers 32B so gewählt wird, daß sie höher als die Auflösung des gesamten Vorstufensignalprozessors ist. In der vorhergehenden Ausführungsform hat der A/D-Wandler 32B die Auflösung von 14 Bits, welche um vier Bits höher als die Verarbeitungsausgabe des Vorstufensignals ist, die die Auflösung von 10 Bits aufweist. Dies verhält sich so, weil der A/D-Wandler 32B eine zusätzliche Spanne für eine maximale Auflösung haben muß, welche durch die digitale Multiplikation verloren werden könnte, die in dem digitalen Verstärker 50B mit programmierbarer Verstärkung durchgeführt wird. Konkreter wird in der digitalen Multiplikation, wenn ein Signal digital mit Zwei multipliziert wird (d.h. ein Datencode um ein Bit nach links verschoben wird), das äußerste rechte eine Bit einer Information verloren, so daß die Auflösung um ein Bit reduziert wird. Daher ist es notwendig, den A/D-Wandler 32B vorher mit einer überschüssige Auflösung für einen Teil zu versehen, der während der digitalen Multiplikation verloren werden könnte, um eine konstante Auflösung wie der gesamte Signalprozessor aufrechtzuerhalten, selbst wenn die Verstärkung erhöht wird. Nimmt man zum Beispiel an, daß eine maximale Verstärkung 64 (= 2⁶)-fach ist und die Auflösung, die für den Signalprozessor erforderlich ist, acht Bits beträgt, wenn die maximale Verstärkung verwendet wird, benötigt der A/D-Wandler 32B eine Auflösung von 14 Bits (8 + 6 = 14). Aus diesem Grund wird dem A/D-Wandler 32B eine höhere Auflösung als die der Signalverarbeitungsausgabe OUT verliehen.
Eine spezifischere Ausführungsform 32C des A/D-Wandlers 32B wird mit Verweis auf 5 beschrieben. Der veranschaulichte A/D-Wandler 32C ist durch einen Pipeline-A/D-Wandler mit 14 Bit implementiert, der die höhere Auflösung als die des Signalprozessors hat. Der Pipeline-A/D-Wandler mit 14 Bit nutzt die Tatsache aus, daß ein A/D-Wandler nicht erforderlich ist, um eine 14-Bit-Linearität zu haben, wenn er beim "Skalenendwert (engt. full scale)" liegt, d.h. wenn er ein volles Eingangssignal hat. Anders gesagt braucht in dem vorhergehenden Beispiel der A/D-Wandler die 14-Bit-Linearität nur, wenn die Verstärkung maximal, d.h. 64-fach (entsprechend einer Verschiebung um 6 Bits nach links) ist, und während die Verstärkung vom maximalen Wert aus reduziert wird, kann der A/D-Wandler auch eine niedrigere Linearität haben. Die maximale Verstärkung wird auch typischerweise genutzt, wenn ein Objekt einer CCD-Kamera zu dunkel ist, in welchem Fall ein Ausgangspegel von der CCD-Kamera ebenfalls sehr klein und daher ein Eingangssignal in den A/D-Wandler entsprechend ziemlich klein ist. Aus diesem Grund ist es erforderlich, daß der A/D-Wandler eine hohe Linearität nur für ein sehr kleines Signal nahe dem Minus-Skalenendwert hat. Wenn umgekehrt ein Eingangssignal in den A/D-Wandler ausreichend groß ist, so daß nur eine niedrige Verstärkung erforderlich ist, kann der A/D-Wandler eine niedrigere Linearität aufweisen. Als ein A/D-Wandler, der solche Anforderungen erfüllt, verwendet diese Ausführungsform einen Pipeline-A/D-Wandler, der eine Auflösung ungleich der Linearität hat.
Wie in 5 veranschaulicht ist, umfaßt der Pipeline-A/D-Wandler 32C 13 Flash-A/D-Wandlerelemente 1 – 13, die in in einer Pipeline verbundenen Stufen angeordnet sind, worin das Flash A/D-Wandlerelement in jeder der Stufen eine niedrige Auflösung von einem Bit bis zwei Bits hat (zwei Bits in dem veranschaulichten Beispiel). Jede Stufe umfaßt ein Flash-A/D-Wandlerelement 320-1 – 13 mit 2 Bits, einen D/A-Wandler 322-1 – 12 mit 2 Bits (in der letzten Stufe nicht vorgesehen) mit einem Eingang, der mit dem Ausgang des Flash-A/D-Wandlerelements mit 2 Bits verbunden ist, und eine digitale Verzögerung 324-1 – 13 mit einem Eingang, der mit dem Ausgang des Flash-A/D-Wandlerelements 320-1 – 13 verbunden ist. Die erste Stufe enthält eine Abtast- und Halte-Schal tung 326, die ein Eingangssignal in den A/D-Wandler 32C empfängt und einen Ausgang aufweist, der mit dem Eingang in das Flash-A/D-Wandlerelement 320-1 verbunden ist. Es sollte besonders erwähnt werden, daß die Funktion der Abtast- und Halte-Schaltung nicht erforderlich ist, weil sie tatsächlich durch den korrelierten Doppelabtaster ausgeführt wird. Zwischen den jeweiligen Stufen sind Addierer 327-1 – 12 und Doppelverstärker 328-1 – 12 angeordnet. Jeder Addierer 327 subtrahiert die Ausgabe des D/A-Wandlers bei der vorherigen Stufe von der Ausgabe der Abtast- und Halte-Schaltung 326 oder der Ausgabe des Doppelverstärkers 328 bei der vorherigen Stufe. Die Ausgabe der digitalen Verzögerung 324-1 – 13 bei jeder Stufe wird an eine digitale Fehler korrigierende Schaltung 329 geliefert, die mögliche Fehler in der Ausgabe der digitalen Verzögerung korrigiert, und erzeugt dann eine A/D-umgewandelte Ausgabe an 14-Bit-Ausgangsanschlüssen D0 – D13.
Als nächstes wird die Funktion des A/D-Wandlers 32C beschrieben. Zunächst wird ein analoges Eingangssignal durch das (2 Bit) Flash-A/D-Wandlerelement 320-1 mit niedriger Auflösung bei Stufe 1 digitalisiert, welches einen 2-Bit-Code ausgibt. Der 2-Bit-Code wird durch den 2-Bit-D/A-Wandler 322-1 wieder in einen analogen Wert umgewandelt, und der Addierer 327-1 subtrahiert den umgewandelten analogen Wert vom Eingangssignal. Das resultierende Residuensignal wird durch den Verstärker 328-1 mit doppelter Verstärkung verstärkt und dann zur nächsten Stufe durchgelassen. Anschließend wird die vorhergehende Operation wiederholt, während das jeweilige resultierende Signal zur nächsten Stufe durchgelassen wird, bis Stufe 13 erreicht ist. Auf diese Weise werden insgesamt 26 Bits, d.h. 2 Bits von jeder Stufe, digitaler Ausgabedaten geliefert und durch eine digitale Fehler korrigierende Schaltung durchgeleitet, um Redundanzbits fallen zu lassen, um schließlich nur 14 Bits auszugeben. Wenn Stufe 1 ein Signal eines bestimmten Pixels abtastet, hält Stufe 2 ein Signal des vorherigen Pixels, während Stufe 3 das gehaltene Signal abtastet. Auf diese Weise schreiten die Operationen der jeweiligen Stufen gleichzeitig fort, so dass ein signifikant hoher Durchsatz erreicht werden kann. Die digitalen Ausgaben bei den Stufen 1 – 13 werden jeweils geeignet verzögert, bis sie mit der digitalen Ausgabe bei Schritt 13 Schritt halten. Schließlich werden 14 Bits gleichzeitig ausgegeben. Die Zeitsteuerung der gleichzeitigen Ausgabe wird um ungefähr sieben Takte von der Zeit an verzögert, zu der Stufe 1 das Eingangssignal abgetastet hat (Pipelineverzögerung).
Der wie oben beschrieben konfigurierte Pipeline-A/D-Wandler 32C hat solche Charakteristiken, die nahe einem Schwellenpegel des Flash-A/D-Wandlerelements 320-1 bei Stufe 1 eine sehr reduzierte Genauigkeit zeigen, verbessert aber die Linearität, wenn ein Eingangssignal in den A/D-Wandler kleiner wird. Daher wird dieser Effekt prominenter, wenn jeder A/D-Wandler eine niedrigere Auflösung hat. Nimmt man zum Beispiel an, daß das Flash-A/D-Wandlerelement eine Auflösung von einem Bit hat, wird, da der Schwellenpegel in der Mitte der Skalenendwert-Eingabe (FS) positioniert ist, die Genauigkeit um ungefähr ein Bit höher als eine Skalenendwert-Eingabe, wenn ein Eingangssignal in den A/D-Wandler niedriger als der Schwellenpegel ist. Anschließend wird die Genauigkeit um ein weiteres Bit erhöht, falls ein Eingangssignal kleiner als FS/4 ist, und wieder um ein weiteres Bit, falls es kleiner als FS/8 ist, usw. Die Charakteristik des Pipeline-A/D-Wandlers ist somit derart, daß die Linearität allmählich verbessert wird, während das Eingangssignal kleiner ist.
Obgleich eine stärkere Erhöhung der Auflösung des Pipeline-A/D-Wandlers eine größere Anzahl von Stufen und eine größere Pipelineverzögerung zur Folge hat, wird die Pipelineverzögerung in den meisten Anwendungen keine schwerwiegenden Probleme hervorrufen. Im Allgemeinen verwendet man derartige Pipeline-A/D-Wandler, um einen A/D-Wandler zu implementieren, der bei einer Videorate zehn Bits oder mehr aufweist. Die vorliegende Erfindung nutzt u.a. einen Pipeline-A/D-Wandler, der aus Flash-A/D-Wandlerelementen bei den jeweiligen Stufen mit einer niedrigen Auflösung von ein Bit oder zwei Bits besteht, so daß die Linearität merklich verbessert wird, während der Eingangssignalpegel niedriger ist. Auf diese Weise werden die Ziele der vorliegenden Erfindung erreicht, sogar ohne die Genauigkeit von 14 Bits für den A/D-Wandler in Vollskala zu erfordern, wodurch ermöglicht wird, eine Zunahme des Leistungsverbrauchs zu minimieren, die sich aus der Verwendung eines A/D-Wandlers mit einer höheren Auflösung ergibt.
Der A/D-Wandler 32C gemäß dieser Ausführungsform der vorliegenden Erfindung zeigt, wenn er verwendet wird, eine ausreichende Kompatibilität mit der 10-Bit-Linearität des Signalprozessors, sogar ohne eine Linearität von bis zu 14 Bits für den vollen dynamischen Bereich eines Eingangssignals aufzuweisen, wie es beim A/D-Wandler 32B, der in 3 veranschaulicht ist, der Fall ist. Als ein signifikantes Merkmal erfordert der A/D-Wandler 32C nur A/D-Wandlerelemente, die eine hohe Linearität nur nahe dem Minus-Skalenendwert zeigen, für seine Implementierung. Es ist daher möglich, den A/D-Wandler mit denjenigen vom Typ mit niedrigem Leistungsverbrauch zu implementieren.
Während mehrere Ausführungsformen der vorliegenden Erfindung oben beschrieben wurden, können die folgenden Modifikationen an diesen Ausführungsformen vorgenommen werden. Zunächst kann der Schwarzpegelcodegenerator 36B in 3 mit einem zweckbestimmten Register versehen werden, um den Schwarzpegelcode extern zu ändern, so daß der Schwarzpegelcode über eine geeignete Schaltung wie z.B. eine serielle Datenübertragung extern eingestellt werden kann. Das Gleiche findet Anwendung auf den Sockelcodegenerator 54B, der mit einem zweckbestimmten Register versehen sein kann, um zu gestatten, dass der Sockelcode über eine Schaltung wie z.B. eine serielle Datenübertragungsschaltung extern geändert wird. Zweitens kann der Verstärkungscodegenerator 52B in 3 einen erzeugten Verstärkungscode auf der Basis der Ausgabe des Subtrahierers 34B oder die Ausgabe des Signalprozessors einstellen, die die Ausgabe des Addierers 502B ist, oder eines Signals, das von einer anderen Stelle geliefert werden kann. Der Verstärkungscodegenerator 52B kann auch modifiziert werden, um erforderlichenfalls die Verstärkung GAIN zum Realisieren beliebiger willkürlicher anderer Charakteristiken als die logarithmische Verstärkung zu erzeugen. Drittens kann, während in der in 3 veranschaulichten Ausführungsform die Ausgabe des Puffers 76B zum Referenzspannungsanschluss des korrelierten Doppelabtasters 30B rückgekoppelt wird, die Ausgabe des Puffers 76B zum Referenzspannungsanschluss des A/D-Wandlers 32B rückgekoppelt werden.
Da das Verarbeitungsverfahren und -gerät für Vorstufensignale gemäß der vorliegenden Erfindung, wie oben im Detail beschrieben wurde, auf einer digitalen Verarbeitung zum Durchführen der logarithmischen Operation basiert, kann ein komplizierter analoger logarithmischer Verstärker eliminiert werden, was dadurch eine signifikante Reduzierung des Leistungsverbrauchs zur Folge hat. Ein digitales Signal vor einer Verstärkungsmultiplikation wird auch genutzt, um den Schwarzpegel zu halten bzw. festzuklemmen, und die Verstärkung wird außerhalb der Rückkopplungsschleife geändert, wodurch ermöglicht wird, Fluktuationen der Zeitkonstante aufgrund einer geänderten Verstärkung zu eliminieren. Dies hat eine weitere Eliminierung einer komplizierten analogen Verarbeitungsschaltung zum Kompensieren einer derartigen fluktuierten Zeitkonstante zur Folge, was folglich den Leistungsverbrauch weiter reduziert. Da die logarithmische Operation durch digitale Verarbeitung implementiert ist, kann außerdem verglichen mit dem Stand der Technik die Linearität der Verstärkungskurve verbessert werden. Folglich werden die vorhergehenden Effekte kombiniert, um die Fertigungsausbeute zu verbessern und die Kosten des Vorstufensignalprozessors zu reduzieren.

Claims

Verarbeitungsverfahren für Vorstufensignale zum Verarbeiten eines Signals von einem Bildsensor, mit den Schritten: (i) Detektieren einer analogen Luminanzinformation, die in einem Sensorausgangssignal vom Bildsensor enthalten ist, und Erzeugen eines digitalen Luminanzsignals, das die detektierte Luminanzinformation repräsentiert; (ii) Halten eines Schwarzpegels des analogen Luminanzsignals auf einem konstanten Wert auf der Basis des digitalen Luminanzsignals; (iii) digitales Multiplizieren (500B) des digitalen Luminanzsignals mit einem digitalen Verstärkungscode (GAIN), um ein steuerbar verstärktes digitales Luminanzsignal als verarbeitete Signalausgabe einer Vorstufe zu erzeugen, wobei der Logarithmus des digitalen Verstärkungscodes linear (4) von einem Eingangssignal einer Verstärkungssteuerung abhängt, das von einem Verstärkungscodegenerator (52B) empfangen wird.
Verarbeitungsverfahren für Vorstufensignale nach Anspruch 1, worin der Schritt, bei dem eine analoge Luminanzinformation detektiert und ein digitales Luminanzsignal erzeugt wird, die Schritte enthält: – Empfangen des Ausgangssignals des Bildsensors, Detektieren einer im Ausgangssignal des Sensors enthaltenen analogen Luminanzinformation, und – Erzeugen eines analogen Luminanzsignals, das für die detektierte Luminanzinformation repräsentativ ist; und – Umwandeln des analogen Luminanzsignals in eine digitale Form, um eine digitalisierte Ausgabe zu erzeugen.
Verarbeitungsverfahren für Vorstufensignale nach Anspruch 2, worin der Schritt, bei dem eine analoge Luminanzinformation detektiert und ein digitales Luminanzsignal erzeugt wird, die digitalisierte Ausgabe mit einer höheren Auflösung als die verarbeitete Signalausgabe der Vorstufe erzeugt.
Verarbeitungsverfahren für Vorstufensignale nach Anspruch 2, worin der Schritt, bei dem eine analoge Luminanzinformation detektiert und ein digitales Luminanzsignal erzeugt wird, ferner die Schritte enthält: – Erzeugen eines Referenz-Schwarzpegelwertes für den Bildsensor; und – Subtrahieren des Referenz-Schwarzpegelwertes von der digitalisierten Ausgabe, um das Subtraktionsergebnis als das digitale Luminanzsignal zu erzeugen.
Verarbeitungsverfahren für Vorstufensignale nach Anspruch 4, worin der Referenz-Schwarzpegelwert variabel ist.
Verarbeitungsverfahren für Vorstufensignale nach Anspruch 1, worin der Schritt eines digitalen Multiplizierens ein Verwenden eines digitalen Verstärkers (50B) mit programmierbarer Verstärkung einschließt.
Verarbeitungsverfahren für Vorstufensignale nach Anspruch 1, worin der Schritt eines digitalen Multiplizierens die Schritte einschließt: – Erzeugen (52B) des digitalen Verstärkungscodes; – digitales Multiplizieren (500B) des digitalen Luminanzsignals mit dem Verstärkungscode, um das verstärkte digitale Luminanzsignal zu erzeugen; – Erzeugen (54B) eines Austast- bzw. Sockelcodes, der für einen Austast- bzw. Sockelpegel repräsentativ ist; und – Addieren des Sockelcodes zu dem verstärkten digitalen Luminanzsignal, um das Additionsergebnis als die verarbeitete Signalausgabe der Vorstufe zu erzeugen.
Verarbeitungsverfahren für Vorstufensignale nach Anspruch 7, worin der Sockelcode variabel ist.
Gerät zur Verarbeitung von Vorstufensignalen zum Verarbeiten eines Signals von einem Bildsensor, mit: (a) einer eine Luminanz detektierenden/digitalisierenden Schaltung, die gekoppelt ist, um ein Sensorausgangssignal vom Bildsensor zu empfangen, um eine analoge Luminanzinformation zu detektieren, die im Sensorausgangssignal enthalten ist, und ein digitales Luminanzsignal zu erzeugen, das für die detektierte Luminanzinformation repräsentativ ist; (b) einer digitalen Verarbeitungsschaltung (5B), die gekoppelt ist, um das digitale Luminanzsignal zu empfangen, um das digitale Luminanzsignal mit einem digitalen Verstärkungscode (GAIN) zu multiplizieren, um ein steuerbar verstärktes digitales Luminanzsignal als verarbeitete Signalausgabe einer Vorstufe zu erzeugen, wobei der Logarithmus des digitalen Verstärkungscodes linear (4) von einem Eingangssignal einer Verstärkungssteuerung abhängt, das von einem Verstärkungscodegenerator (52B) empfangen wird; und (c) einer Halteschaltung (7B), die gekoppelt ist, um das digitale Luminanzsignal zu empfangen, um ein aus dem digitalen Luminanzsignal erzeugtes Rückkopplungssignal an die eine Luminanz detektierende/digitalisierende Schaltung zu liefern, um einen Schwarzpegel des analogen Luminanzsignals auf einem konstanten Wert zu halten.
Gerät zur Verarbeitung von Vorstufensignalen nach Anspruch 9, worin die eine Luminanz detektierende/digitalisierende Schaltung enthält: – einen korrelierten Doppelabtaster, der gekoppelt ist, um die Bildsensorausgabe zum Detektieren einer analogen Luminanzinformation zu empfangen, die in dem Sensorausgangssignal enthalten ist, um ein analoges Luminanzsignal zu erzeugen, das für die detektierte Luminanzinformation repräsentativ ist; und – einen A/D-Wandler, der gekoppelt ist, um das analoge Luminanzsignal zu empfangen, um das analoge Luminanzsignal in eine digitale Form umzuwandeln, um eine digitalisierte Ausgabe zu erzeugen.
Gerät zur Verarbeitung von Vorstufensignalen nach Anspruch 10, worin der A/D-Wandler die digitalisierte Ausgabe mit einer höheren Auflösung als die verarbeitete Signalausgabe der Vorstufe erzeugt.
Gerät zur Verarbeitung von Vorstufensignalen nach Anspruch 10, worin der A/D-Wandler so konfiguriert ist, daß Linearität erhöht wird, wenn eine Einspeisung in den A/D-Wandler reduziert wird.
Gerät zur Verarbeitung von Vorstufensignalen nach Anspruch 11, worin der A/D-Wandler ein Pipeline-A/D-Wandler ist.
Gerät zur Verarbeitung von Vorstufensignalen nach Anspruch 10, worin die eine Luminanz detektierende/digitalisierende Schaltung ferner enthält: – eine einen Referenz-Schwarzpegelwert erzeugende Schaltung zum Erzeugen eines Referenz-Schwarzpegelwertes für den Bildsensor; und – einen Subtrahierer, der mit einem Ausgang des A/D-Wandlers und mit der Schwarzpegelwerte erzeugenden Schaltung verbunden ist, wobei der Subtrahierer den Referenz-Schwarzpegelwert von der digitalisierten Ausgabe subtrahiert, um das Subtraktionsergebnis als das digitale Luminanzsignal der eine Luminanz detektierenden/digitalisierenden Schaltung zu erzeugen.
Gerät zur Verarbeitung von Vorstufensignalen nach Anspruch 14, worin die einen Referenz-Schwarzpegelwert erzeugende Schaltung einen variablen Referenz-Schwarzpegelwert erzeugt.
Gerät zur Verarbeitung von Vorstufensignalen nach Anspruch 9, worin die digitale Verarbeitungsschaltung (5B) einen digitalen Verstärker (50B) mit programmierbarer Verstärkung enthält.
Gerät zur Verarbeitung von Vorstufensignalen nach Anspruch 9, worin die digitale Verarbeitungsschaltung enthält: – eine Verstärkungscodes erzeugende Schaltung (52B) als das digitale Umwandlungsmittel, um den digitalen Verstärkungscode zu erzeugen; – eine Multiplizierschaltung (50B), um das digitale Luminanzsignal auf der Basis des Verstärkungscodes zu multiplizieren, um das verstärkte digitale Luminanzsignal zu erzeugen; – eine Sockelcodes erzeugende Schaltung (54B), um einen Sockelcode zu erzeugen, der für einen Sockelpegel repräsentativ ist; und – einen Addierer, um den Sockelcode zu dem verstärkten digitalen Luminanzsignal zu addieren, um das Additionsergebnis als die verarbeitete Signalausgabe der Vorstufe zu erzeugen.
Gerät zur Verarbeitung von Vorstufensignalen nach Anspruch 17, worin die Sockelcodes erzeugende Schaltung einen variablen Sockelcode erzeugt.
Gerät zur Verarbeitung von Vorstufensignalen nach Anspruch 10, worin die Halteschaltung das Rückkopplungssignal an einen Referenzspannungsanschluß des korrelierten Doppelabtasters liefert.
Gerät zur Verarbeitung von Vorstufensignalen nach Anspruch 10, worin die Halteschaltung das Rückkopplungssignal an einen Referenzspannungsanschluß des A/D-Wandlers liefert.