DE60311107T2 - Linear-logarithmisches aktives pixel mit grossem dynamikbereich - Google Patents

Linear-logarithmisches aktives pixel mit grossem dynamikbereich Download PDF

Info

Publication number
DE60311107T2
DE60311107T2 DE60311107T DE60311107T DE60311107T2 DE 60311107 T2 DE60311107 T2 DE 60311107T2 DE 60311107 T DE60311107 T DE 60311107T DE 60311107 T DE60311107 T DE 60311107T DE 60311107 T2 DE60311107 T2 DE 60311107T2
Authority
DE
Germany
Prior art keywords
charge
signal
transistor
pixel
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60311107T
Other languages
English (en)
Other versions
DE60311107D1 (de
Inventor
Isao Takayanagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aptina Imaging Corp
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Application granted granted Critical
Publication of DE60311107D1 publication Critical patent/DE60311107D1/de
Publication of DE60311107T2 publication Critical patent/DE60311107T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Pixelschaltung, die sowohl in einem linearen als auch in einem logarithmischen Bereich betrieben wird, um einen verbesserten Kontrastumfang zu erhalten.
  • Bei Abbildungssystemen werden oft Pixel benötigt, die einen sehr großen Kontrastumfang haben, um variierende Helligkeitspegel einer abgebildeten Szene zu bewältigen. Es sind mehrere unterschiedliche Pixelschaltungsarchitekturen zu diesem Zweck entwickelt worden. Sie erhöhen jedoch allgemein die Pixelschaltungskomplexität, und es treten Schwierigkeiten, wie zum Beispiel eine vergrößerte Pixelgröße, nicht lineare Antwortcharakteristiken und Signalabweichungen von Pixel zu Pixel, um nur einige zu nennen, auf.
  • US 6,191,408 und EP 0 828 297 offenbaren eine Fotosensor-Signalverarbeitungsvorrichtung, bei der eine Fotodiode und ein Transistor in Reihe geschaltet sind, und die Verbindung zwischen den beiden über einen Kondensator an Masse angeschlossen ist. Bei diesen Vorrichtungen kann es vorkommen, dass überschüssige Ladung von vorhergehenden Bildgebungszyklen mit in die folgenden Bildgebungszyklen hineingezogen wird, was die Leistung verringert.
  • Die EP 1 187 217 offenbart eine Halbleiterbilderfassungsvorrichtung, bei der die Verbindung zwischen einer Fotodiode und einem Transistor über einen Kondensator an eine Gleichspannung angeschlossen ist. Auch bei dieser Vorrichtung kann ein Nachzieheffekt auftreten.
  • In einem ersten Aspekt offenbart die vorliegende Erfindung eine Pixelschaltung, umfassend: eine Lichtwandlungsvorrichtung zum Akkumulieren von Ladung während einer Ladungsintegrationsperiode; einen Transistor, der einen eines Source- und Drain-Anschlusses mit einem Integrationsknoten verbunden hat, wobei der Transistor während der Ladungsintegrationsperiode in einem ersten Modus operiert, um eine lineare Akkumulation von Ladung durch die Lichtwandlungsvorrichtung bis zu einem vorbestimmten Ladungspegel bereitzustellen, und in einem zweiten Modus, um eine logarithmische Akkumulation von Ladung durch die Lichtwandlungsvorrichtung bereitzustellen, nachdem der vorbestimmte Ladungspegel erreicht ist; und einen Durchführungsimpulskondensator, der einen Schenkel mit einer Durchführungsimpulssignalleitung zum Einspeisen von Ladung in den Durchführungsimpulskondensator vor einer Rücksetzungsoperation verbunden hat und den anderen Schenkel mit dem Integrationsknoten verbunden hat.
  • Nach einem weiteren Aspekt sieht die vorliegende Erfindung ein Verfahren zum Betreiben einer Pixelschaltung vor, umfassend: Ansammeln von fotogenerierter Ladung an einem Integrationsknoten als Reaktion auf ein Pixelsignal während einer Ladungsintegrationsperiode; Betreiben eines Transistors in einem Abschaltmodus während der Integrationsperiode, wenn die Menge der angesammelten Ladung unter einem Schwellenwert ist, um zu bewirken, dass Ladung an dem Knoten linear angesammelt wird; Betreiben des Transistors in einem Unterschwellenwertmodus während der Integrationsperiode, wenn die angesammelte Ladung über dem Schwellenwert ist, um zu bewirken, dass Ladung an dem Integrationsknoten logarithmisch angesammelt wird; und Einspeisen von Ladung vor einer Rücksetzungsoperation in einen Durchführungsimpulskondensator, der mit dem Integrationsknoten und mit einer Durchführungsimpulssignalleitung gekoppelt ist.
  • Diese und weitere Merkmale und Vorteile der vorliegenden Erfindung werden aus der nun folgenden detaillierten Beschreibung der Erfindung klarer verständlich, die unter Bezugnahme auf die beiliegenden Zeichnungen gegeben wird.
  • 1 ist ein Blockdiagramm einer Bildgebungsvorrichtung der vorliegenden Erfindung;
  • 2 ist eine schematische Darstellung der aktiven Pixelschaltung der vorliegenden Erfindung;
  • 3 ist ein Zeitdiagramm, das den Betrieb der Pixelschaltung von 2 zeigt;
  • 4 ist eine Kurvendarstellung der unverarbeiteten linearen und logarithmischen Antwortbereiche des Pixels von 2;
  • 5 ist eine Kurvendarstellung der standardisierten linearen und logarithmischen Antwortbereiche des Pixels von 2; und
  • 6 ist ein Fließdiagramm, das den Prozess des Trennens, Verarbeitens und Neukombinierens der Farb- und Helligkeitssignale darstellt, die von der Pixelschaltung von 2 ausgegeben werden.
  • Die vorliegende Erfindung wird in einer CMOS-Bildgebungsvorrichtung angewendet, die in 1 allgemein mit dem Bezugszeichen 10 bezeichnet ist. Die Bildgebungsvorrichtung enthält eine Anordnung von Pixeln, die in Zeilen und Spalten angeordnet sind, wobei jedes Pixel eine Pixelschaltung 100 aufweist. Die Pixelschaltung 100 liefert ein Rücksetzungssignal VRST und ein Pixelbildsignal VSIG als Ausgangssignale während einer Rücksetzungs- und Integrationsperiode, die von der Abtastungs- beziehungsweise Halteschaltung 200 als Antwort auf Abtastungssignale SHS (für das Bildsignal) und SHR (für das Rücksetzungssignal) entsprechend aufgefangen werden. Eine Abtastungs- und Halteschaltung 200 ist für jede Spalte von Pixeln vorgesehen. Da die Pixel zeilenweise ausgewählt werden, hat jede Pixelspalte eine Spaltenleitung, an die alle Pixel dieser Spalte angeschlossen sind. Die Abtastungs- und Halteschaltung 200 liefert das Rücksetzungssignal VRST und das Bildsignal VSIG einer Pixelschaltung 100 an einen Verstärker 40, der seinerseits als ein Ausgangssignal ein Signal liefert, das die Differenz zwischen dem Rücksetzungssignal und dem Pixelbildsignal (VRST – VSIG) liefert. Dieses Differenzsignal wird an einen Analog-Digital-Wandler 60 und von dort an einen Bildprozessor 80 geliefert, der digitalisierte Pixelsignale von allen Pixelschaltungen 100 der Pixelanordnung empfängt und ein Bildausgabesignal liefert.
  • Die aktive Pixelschaltung 100 gemäß der vorliegenden Erfindung ist im Einzelnen in 2 dargestellt. Sie weist einen Umwandlungstransistor 116, einen Ausgabetransistor 120, einen Zeilenauswahltransistor 124, eine Fotodiode 108 und einen Durchführungskondensator 117 auf. Eine Zeilenauswahlsignalleitung 131, die ein Zeilenauswahlsignal RD empfängt, eine Rücksetzungssignalleitung 121, die ein Rücksetzungssignal RST empfängt, sowie eine Durchführungsimpulsleitung 119, die ein Durchführungsimpulssignal FTP empfängt, sind ebenfalls vorgesehen. Außerdem ist eine Spannungsversorgungsleitung 123 vorgesehen, die eine Spannung VAAPIX an die Pixelschaltung 100 liefert. Der Umwandlungstransistor 116 hat eine Gate-Schwellenspannung von Vt und wird entweder in einem Ausschaltspannungs-Betriebsmodus oder in einem Unterschwellenwert-Spannungsbetriebsmodus betrieben, wie im Einzelnen unten beschrieben wird. Der Durchführungskondensator 117 ist zwischen der waagrechten Durchführungsimpuls-Signalleitung (FTP) 119 und einem Signalintegrationsknoten 104 angeordnet. Ein Source/Drain-Bereich des Transistors 116 ist mit der Zeilenrücksetzungs-Signalleitung (RST) 121 verbunden, während das Gate des Transistors 116 mit der Leistungsversorgungsleitung VAAPIX 123 verbunden ist, und der andere Source/Drain-Bereich des Transistors 116 ist mit dem Integrationsknoten 104 verbunden. Die Fotodiode 108 ist mit dem Integrationsknoten 104 und Masse verbunden. Ein Source/Drain-Bereich eines Ausgangstransistors 120 ist mit der Versorgungsleitung VAAPIX 123 verbunden, während das Gate des Transistors 120 mit dem Integrationsknoten 104 verbunden ist. Das Gate des Zeilenauswahltransistors 124 ist mit der Zeilenauswahlsignalleitung verbunden, die das Zeilenauswahlsignal RD empfängt, während die Source/Drain-Bereiche des Transistors 124 mit dem Ausgangstransistor 120 beziehungsweise der Spaltenleitung 126 verbunden sind.
  • Wenn der Ausgangstransistor 120 über den Zeilenauswahltransistor 124 mit der Spaltenleitung 126 verbunden ist, so wird er als ein Sourcefolgertransistor betrieben und liefert eine Verstärkung für das vom Knoten 104 empfangene Ladungssignal.
  • Wie schon bemerkt, hat der Transistor 116 zwei Betriebsmodi. Ein Betriebsmodus ist ein Abschaltbetriebsmodus, bei dem der Transistor 116 während einer Ladungsintegrationsperiode einem beim Knoten 104 akkumulierten Pixelbildsignal VSIG ein lineares Ausgangssignal aufprägt, während der andere Betriebsmodus ein Unterschwellenwertbetriebsmodus ist, der dem beim Knoten 104 akkumulierten Pixelbildsignal VSIG ein logarithmisches Ausgangssignal aufprägt.
  • Der Betrieb der Pixelschaltung 100 wird nun anhand des Zeitdiagramms von 3 beschrieben, das einen typischen Vollbildzyklus während des Betriebs der Pixelschaltung 100 zeigt. Zur Zeit t0 wird der Abtast- und Haltesignalimpuls (SHS), der die Pixelbildsignalabtastung verursacht, an eine Abtast- und Halteschaltung angelegt, die veranlasst, dass das Pixelbildsignal VSIG abgetastet und gehalten wird. Das Auslesesignal RD ist ebenfalls hoch, was bedeutet, dass die beim Knoten 104 angesammelte Ladung ausgelesen wird. Diese Ladung wurde vor der Zeit t0 am Knoten 104 angesammelt. Zur Zeit t1 nimmt der SHS-Impuls einen niedrigen Zustand an, wodurch die Abtastung des Spannungspegels des Bildsignals VSIG abgeschlossen ist. Zur Zeit t2 nehmen die RST-Leitung und die Durchführungsimpulsleitung (FTP) einen niedrigen Zustand an. Dies bewirkt, dass VPIX, die Spannung am Knoten 104, auf die niedrige Spannung der RST-Leitung 121 gesetzt wird. Zur Zeit t3 nimmt die RST-Leitung 121 einen hohen Zustand an, wodurch der Vorgang des Rücksetzens des Pixels begonnen wird. Dies bewirkt, dass VPIX, die Spannung am Knoten 104, zu VAAPIX – Vt(116) erhöht wird. Zur Zeit t4 nimmt die FTP-Leitung einen hohen Zustand an, was bewirkt, dass VPIX den in der Gleichung (2) unten angegebenen Pegel erreicht: VPIX = VAAPIX – Vt(116) + CFTP/CPIX × ΔFTP, (2) wobei CFTP die Kapazität des Kondensators 117, CPIX die Gesamtkapazität am Knoten 104 und ΔFTP die Differenz zwischen dem hohen und dem niedrigen Zustand der FTP-Leitung 119, wie in 3 gezeigt, repräsentiert.
  • Zur Zeit t5 nimmt der SHR-Impuls einen hohen Zustand an, wodurch der rückgesetzte Spannungspegel durch die Abtast- und Halteschaltung 200 abgetastet wird. Die Pixelschaltungsrücksetzungsspannung VRST wird vom Ausgangstransistor 120 erzeugt und über den Auswahltransistor an die Spaltenleitung 126 angelegt. Zur Zeit t6 nimmt der SHR-Impuls einen niedrigen Zustand an, wodurch die Abtastung der Rücksetzungsspannung VRST beendet wird. Zur Zeit t7 nimmt die RD-Leitung einen niedrigen Zustand ein, wodurch der erste Auslesevorgang beendet und eine Ladungsansammlungsperiode (Integrationsperiode) begonnen wird. Während der Periode von t7 – t8 wird der Umwandlungstransistor 116 in einem Abschaltungsmodus betrieben und ein linear angesammeltes Ladungssignal im Knoten 104 verarbeitet. Zur Zeit t8 schaltet der Umwandlungstransistor 116 auf einen Unterschwellenwertbetriebsmodus um, während das beim Knoten 104 angesammelte Signal den Transistor 116 in einen Unterschwellenwertbetriebsbereich zwingt. Am Zeitpunkt t8 geht die Pixelspannung VPIX am Knoten 104 von einem linearen in ein logarithmisches Ausgangssignal über, wie in der unten angegebenen Gleichung (3) gezeigt ist. VPIX = VAAPIX – Vt(116) + CFTP/CPIX × [ΔFTP – Δft] (3)
  • In der Gleichung (3) wird das Symbol Δft verwendet, das auch in 3 gezeigt ist und das den abrupten Abfall von FPIX zur Zeit t7 repräsentiert, der auftritt, wenn die Schaltung 100 in einem linearen Integrationsmodus zu arbeiten beginnt.
  • Zur Zeit t9 nehmen die RD- und SHS-Leitungen einen hohen Zustand an, die Ladungsansammlungsperiode (Integrationsperiode) endet und die angesammelte Pixelspannung VPIX wird von den Transistoren 120, 124 als das Pixelbildsignal VSIG ausgelesen und ein neuer Vollbildzyklus beginnt.
  • Die SHS- und SHR-Impulse entsprechen dem Zustand, bei dem die Signalspannung beziehungsweise die Rücksetzungsspannung abgetastet wird. Wie bei den Steuerungsleitungen FTP, RD und RST werden die Impulse SHR und SHS von der Signalsteuerung 70 erzeugt (1).
  • Die abgetasteten Spannungen des Signals VSIG und der Rücksetzung VRST werden dann vom Verstärker 40 abgezogen, um gültige Pixelbilddaten zu erhalten. In der Gleichung (2) wird das Symbol ΔFTP verwendet, das auch in 3 gezeigt ist und die Differenz zwischen dem hohen und dem niedrigen Zustand der FTP-Leitung symbolisiert. Die Spannung auf der FTP-Leitung ermöglicht es der Schaltung, sowohl lineare als auch logarithmische Antworten zu erzielen, was von dem Pegel der am Knoten 104 angesammelten Ladung abhängt. Dies deshalb, weil, wenn eine am Knoten 104 (1) angesammelte Signalladung klein ist, alle am Knoten 104 integriert werden können. Wenn jedoch die Signalladung auf einen Punkt steigt, bei dem etwas davon an den Transistor 116 übergeht (zur Zeit t8 in 3), dann wird das fotografische Ansprechverhalten der gesamten Schaltung logarithmisch. Auf diese Weise bietet die FTP-Signalleitung eine Möglichkeit zum Erzielen einer linearen Antwort unter schlechten Beleuchtungsbedingungen, wobei gleichzeitig jedoch die logarithmische Fähigkeit der Schaltung für bessere Beleuchtungsbedingungen erhalten bleibt. Wie in 3 gezeigt, erfolgt die Umschaltung zwischen den linearen und dem logarithmischen Bereich an einer Spannung des Pixelknotens 104 von VAAPIX – Vt(116).
  • Während des Zeitraums, während dem die Schaltung 100 im linearen Modus (Zeitraum von t7 bis t8) betrieben wird, kann das Lichtwandlungssignal PCS wie folgt ausgedrückt werden: PCS = GAINSF × (tac × IP/CPIX, (4)wobei GAINSF die Verstärkung des Sourcefolgers 112, tac die Integrationszeit (Akkumulationszeit), wie in 3 gezeigt, Ip der Fotodiodenstrom und CPIX die Gesamtkapazität am Knoten 104 ist.
  • Wenn die Schaltung 100 jedoch zum Betrieb im logarithmischen Modus (Zeitraum von t8 bis t9) übergeht, kann das Fotowandlungssignal PCS wie folgt ausgedrückt werden: PCS = GAINSF × [CFTP/CPIX × [ΔFTP – Δft] × [(1/β) × log(IP)]], (5)wobei CFTP die Kapazität des Kondensators 117 und das Symbol β einen exponentiellen Koeffizienten des Unterschwellenwertstroms des Transistors 116 repräsentiert. Variationen in der Schwellenwertspannung Vt sind eine der am besten bekannten Ursachen für Instabilität in MOS-Transistoren. Variationen der Schwellenwertsspannung Vt wirken sich jedoch nicht auf die Lichtwandlungscharakteristiken der Schaltung 100 aus. Weil Schwellenwertspannungsveränderungen innerhalb des Umwandlungstransistors 116 die gleiche Pegelverschiebung sowohl für den Rücksetzungs- als auch den Übergangspegel, die durch die Gleichungen (2) und (3) oben ausgedrückt wurden, verursacht, trägt Vt(116) nicht zum Bereich des linearen Betriebs von VPIX bei. Zusätzlich werden Variationen in Vt(120) auch durch Abziehen von VRST von VSIG unterdrückt. Folglich sind keine Vt-Komponenten im Ausgangssignal 126 der Schaltung 100 enthalten.
  • Inzwischen wird die Umwandlungsverstärkung sowohl im linearen als auch im logarithmischen Betriebsbereich vom Durchführungskondensator CFTP sowie die Gesamtpixelkapazität CPIX und β, wie in Gleichung (5) gezeigt, bestimmt. Vorteilhafterweise sind Variationen in diesen Parametern viel kleiner als die Schwellenwertspannung Vt. Auf diese Weise wird eine verbesserte Gleichmäßigkeit und Stabilität der Schaltung 100 erzielt und werden Probleme mit feststehenden Störstrukturen (Fixed Pattern Noise/FPN) verringert.
  • In der oben angegebenen Gleichung (5) ist die Gesamtkapazität des Pixelknotens 104 mit CPIX angegeben. CPIX besteht natürlich aus CFTP, enthält jedoch auch die Kapazität der Fotodiode 108 sowie die Summe parasitärer Kapazitäten der Schaltung 100, wie die Gate-Kapazität des Transistors 120 und die Verbindungskapazität des Source-Knotens des Transistors 116. Vor einer Rücksetzüngsoperation wird ein beträchtlicher Teil der Ladung in den Pixelkondensator CFTP eingespeist und sein Potential dann auf dem "niedrigen" Pegel der RST-Leitung festgehalten, wie in 3 für den Zeitraum zwischen t2 und t3 gezeigt. Aufgrund dieser Festhalteaktion wird das primär integrierte Signal von CPIX vollständig entladen, so dass die Rücksetzungsoperation die Schaltung 100 vollständig rücksetzt und überschüssige Ladung aus vorhergehenden Bildgebungszyklen der Schaltung 100 nicht in die folgenden Bildgebungszyklen nachzieht.
  • Während der Transistor 116 während des Zeitraums t8 – t9 im Unterschwellenwertmodus betrieben wird, wird jegliche überschüssige Ladung (Überfluss), die am Pixelknoten 104 vorhanden ist, über den Transistor 116 abgeführt. Ein weiterer Beitrag zum effektiveren Rücksetzen der Schaltung 100 besteht darin, dass während des Rücksetzungszeitraums t2 – t3 der Strom durch den Transistor 116 viel größer als der Fotostrom Ip ist. Daher wirkt sich der vorübergehende Fotostrom während des Rücksetzungszeitraums nicht auf den Rücksetzungsvorgang aus, so dass ein stabiler Rücksetzungspegel für die Fotodiode 108 für die nachfolgende Ansammlungsperiode erhalten werden kann, wodurch der Nachzieheffekt beim Bild verringert wird.
  • Wenn von der Fotodiode 108 erfasstes eintreffendes Licht außergewöhnlich stark ist, wird am Kondensator CFTP eine angesammelte (integrierte) Ladung groß. Jede eventuell vorhandene übergroße Signalkomponente (überschüssige Ladung) wird jedoch komprimiert, weil die Schaltung 100 in einem logarithmischen Modus zu arbeiten beginnt. Auf diese Weise kann die Schaltung 100 einen größeren Kontrastumfang erzielen, der den Bilderfassungseigenschaften des menschlichen Auges mehr ähnelt. Es werden jedoch immer noch spezielle Farbverarbeitungsfunktionen (Standardisierung) für Situationen benötigt, bei denen außergewöhnlich helles Licht auf die Fotodiode 108 trifft. 4 zeigt die unverarbeitete, nicht standardisierte Pixelausgangsspannung der Schaltung 100 ohne jegliche Verarbeitung durch den Bildprozessor 80. 5 zeigt die standardisierte Pixelausgangsspannung der Schaltung 100 nach der Verarbeitung durch den Bildprozessor 80.
  • Wenn die Schaltung 100 im linearen Modus betrieben wird (3–5), dann ist die Farbverstärkung Gc in Einklang, d. h. gleich 1. Wenn die Schaltung 100 im logarithmischen Modus betrieben wird, wird der Ausgangsbereich in die Bereiche 1 und 2 aufgeteilt, wie in 5 gezeigt ist, wobei die Aufteilungslinie zwischen den beiden Bereichen an einem willkürlichen vorbestimmten Betrag des auf die Fotodiode 108 treffenden Lichts ist. 5 zeigt, dass die Farbe eines Pixels vom Bildprozessor 80 (1) in Abhängigkeit von dem Helligkeitspegel dieses Signals auf weiß oder eine andere Farbe verschoben werden kann. Im Bereich 1 von 5 reicht die Farbverstärkung Gc zwischen 0 und 1 und wird durch den Bildprozessor 80 nicht beeinflusst. Wenn jedoch ein Pixelsignal innerhalb des logarithmischen Bereichs 2 ist, wird das Farbsignal vom Bildprozessor 80 entweder gelöscht (Gc = 0) oder auf einen vorbestimmten Minimalwert gesetzt (Gc = Gcmin).
  • 6 gibt im Einzelnen den Standardisierungsprozess an, der vom Bildprozessor 80 (1) durch Aufteilen logarithmischer Pixelsignale in getrennte Farb- und Helligkeitskomponenten angewendet wird. Das digitalisierte Pixelausgangssignal, das vom Analog-Digital-Wandler 60 kommt, wird vom Bildprozessor 80 in drei getrennte Signalzweige 504, 508 und 512 aufgeteilt. Der Zweig 504 ist für die Helligkeitssignalgewinnung, der Zweig 508 für die Farbsignalgewinnung und der Zweig 512 für die Farbverstärkungsgewinnung. Im Zweig 508 wird das Pixelausgangssignal von einer logarithmischen zurück in eine lineare Antwort umgewandelt und dann zum Extrahieren ihrer Farbkomponente an eine Farbverarbeitungsschaltung übertragen. Im Zweig 512 wird ein Farbverstärkungsfaktor aus dem Pixelausgangspegel berechnet, wie in 5 gezeigt. Die Farbkomponente wird dann beim Verarbeitungsschritt 516 mit dem Faktor der Farbverstärkung multipliziert. Sowohl aus dem gewonnenen Farbsignal als auch aus dem Helligkeitssignal, das im Verarbeitungszweig 504 gewonnen wurde, wird beim Verarbeitungsschritt 520 ein letztendliches Farbvideosignal konstruiert. Die im Verarbeitungszweig 504 extrahierte Helligkeitskomponente erfordert keine zusätzliche Verarbeitung (das heißt sie bleibt unverarbeitet), doch ist es nötig, die Farbkomponente 508, 512 vor dem Anwenden der Verstärkung beim Schritt 516 zu verarbeiten (zu standardisieren). Weil das Fotosignal im Pixelausgangssignal logarithmisch komprimiert wird, wird bei der Rückumwandlung von Daten in die lineare Antwort mit zunehmender Helligkeit der Berechnungsfehler größer, was leider das Farbrauschen in hell beleuchteten Teilen der Bilder vergrößert. Durch Verringern der Farbverstärkung unter hellen Beleuchtungsbedingungen am Verarbeitungsschritt 516 kann das Farbrauschen jedoch unterdrückt werden, wodurch sich ein natürlicher aussehendes rauscharmes Farbbild ergibt.

Claims (22)

  1. Pixelschaltung (100), umfassend: eine Lichtwandlungsvorrichtung (108) zum Akkumulieren von Ladung während einer Ladungsintegrationsperiode; einen Transistor (116), der einen eines Source- und Drainanschlusses mit einem Integrationsknoten (104) verbunden hat, wobei der Transistor (116) während der Ladungsintegrationsperiode in einem ersten Modus operiert, um eine lineare Akkumulation von Ladung durch die Lichtwandlungsvorrichtung bis zu einem vorbestimmten Ladungspegel bereitzustellen, und in einem zweiten Modus, um eine logarithmische Akkumulation von Ladung durch die Lichtwandlungsvorrichtung bereitzustellen, nachdem der vorbestimmte Ladungspegel erreicht ist; und einen Durchführungsimpulskondensator (17), der einen Schenkel mit einer Durchführungsimpulssignalleitung (119) zum Einspeisen von Ladung in den Durchführungsimpulskondensator vor einer Rücksetzungsoperation verbunden hat und den anderen Schenkel mit dem Integrationsknoten (104) verbunden hat.
  2. Pixelschaltung nach Anspruch 1, wobei der andere des Source- und Drainanschlusses mit einer Rücksetzungssignalleitung (121) verbunden ist.
  3. Pixelschaltung nach Anspruch 1, weiter umfassend: eine Ausgangsschaltung (112), die mit dem Integrationsknoten (104) verbunden ist, zum Auslesen eines Signals an dem Integrationsknoten.
  4. Pixelschaltung nach Anspruch 3, wobei die Ausgangsschaltung (112) weiter einen Ausgangstransistor umfasst, der als Sourcefolger-Auslesetransistor operiert.
  5. Pixelschaltung nach Anspruch 1, wobei der erste Modus ein Abschaltmodus ist und der zweite Modus ein Unterschwellwertmodus ist.
  6. Pixelschaltung nach Anspruch 5, weiter umfassend: wobei der Transistor (116) von dem ersten Modus zu dem zweiten Modus schaltet, wenn eine Spannung an dem Integrationsknoten (104) eine Spannung, die an einem Gate des Transistors (116) anliegt, minus einer Schwellwertspannung überschreitet.
  7. Pixelschaltung nach Anspruch 1, wobei die Lichtwandlungsvorrichtung (108) eine Fotodiode ist.
  8. Pixelschaltung nach Anspruch 7, wobei der andere der Source- und Drainanschlüsse des Transistors (116) mit einer Rücksetzungssignalleitung (121) verbunden ist und ein Gate des Transistors (116) mit einer Versorgungsspannung (123) verbunden ist.
  9. Pixelschaltung nach Anspruch 2, wobei die Rücksetzungssignalleitung (121) und die Durchführungsimpulssignalleitung (119) betriebsfähig sind, um eine Rücksetzungsspannung an den Integrationsknoten (104) anzulegen.
  10. Pixelschaltung nach Anspruch 9, weiter umfassend: eine Ausgangsschaltung und eine Pixelauswahlleitung zur Operation der Ausgangsschaltung, um die Rücksetzungsspannung zu einer Ausgangsleitung auszulesen.
  11. Pixelschaltung nach Anspruch 10, wobei die Pixelauswahlleitung betriebsfähig ist, um eine Ladungsintegrationsperiode zu beginnen.
  12. CMOS-Abbildungsvorrichtung, umfassend: mindestens eine Pixelschaltung (100), wie in einem der Ansprüche 1 bis 11 definiert; eine Abtast- und Halteschaltung (200) zum Speichern eines Rücksetzungssignals und eines Bildsignals, die von der Pixelschaltung erzeugt werden; einen Verstärker (40) zum Subtrahieren des Rücksetzungssignals und Bildsignals; einen Digitalisierer (60) zum Empfangen des Ausgangs des Verstärkers; und einen Bildprozessor (80) zum Empfangen des Ausgangs des Digitalisierers.
  13. Verfahren zur Operation einer Pixelschaltung, umfassend: Ansammeln von fotogenerierter Ladung an einem Integrationsknoten (104) als Reaktion auf ein Pixelsignal während einer Ladungsintegrationsperiode; Operieren eines Transistors (116) in einem Abschaltmodus während der Integrationsperiode, wenn die Menge der angesammelten Ladung unter einem Schwellenwert ist, um zu bewirken, dass Ladung an dem Knoten linear angesammelt wird; Operieren des Transistors (116) in einem Unterschwellwertmodus während der Integrationsperiode, wenn die angesammelte Ladung über dem Schwellenwert ist, um zu bewirken, dass Ladung an dem Integrationsknoten (104) logarithmisch angesammelt wird; und Einspeisen von Ladung vor einer Rücksetzungsoperation in einen Durchführungsimpulskondensator (117), der mit dem Integrationsknoten und mit einer Durchführungsimpulssignalleitung gekoppelt ist.
  14. Verfahren nach Anspruch 13, weiter umfassend: während der Zeit, die der Transistor (116) in einem Unterschwellwertmodus operiert, Ablassen von überschüssiger Ladung von dem Integrationsknoten durch einen Umwandlungstransistor und dadurch vollständiges Entladen des Durchführungsimpulskondensators, der mit dem Integrationsknoten verbunden ist.
  15. Verfahren nach Anspruch 14, weiter umfassend: Trennen der angesammelten Ladung in Farb- und Helligkeitskomponenten; Verarbeiten der Farbkomponente; und Neukombinieren der Helligkeits- und Farbkomponenten.
  16. Verfahren nach Anspruch 15, weiter umfassend: während der Zeit, in der die angesammelte Ladung logarithmisch angesammelt wird, Aufteilen der logarithmischen Ladungsakkumulationsphase in erste und zweite logarithmische Phasen, die mit niedrigeren bzw. höheren Sättigungspegeln korrespondieren; und während der Exposition der Schaltung zu hohen Sättigungspegeln Standardisieren der Ausgangsspannung der Schaltung.
  17. Verfahren nach Anspruch 16, weiter umfassend: während der zweiten logarithmischen Phase Eliminieren eines Farbsignals aus dem Ausgang des Pixels.
  18. Verfahren nach Anspruch 16, weiter umfassend: während der zweiten logarithmischen Phase Einstellen eines Farbsignals von dem Ausgang des Pixels auf einen vorbestimmten Minimalwert.
  19. Verfahren nach Anspruch 13, wobei der Schritt der Einspeisung von Ladung umfasst, vor einer Rücksetzungsoperation ein niedriges Signal an ein Gate eines Rücksetzungstransistors und einen Anschluss eines Durchführungsimpulskondensators anzulegen und dadurch Ladung in den Durchführungsimpulskondensator einzuspeisen und dadurch den Durchführungsimpulskondensator auf einen niedrigen Pegel einer Rücksetzungsleitung festzusetzen.
  20. Verfahren nach Anspruch 19, weiter die folgenden Vorgänge umfassend: anschließend an den Schritt des Anlegens eines niedrigen Signals Anlegen eines hohen Signals an das Gate des Rücksetzungstransistors, während das niedrige Signal an dem Anschluss des Durchführungsimpulskondensators beibehalten wird; und anschließend an den Schritt des Anlegens eines hohen Signals an das Gate des Rücksetzungstransistors Anlegen eines hohen Signals an den Anschluss des Durchführungsimpulskondensators.
  21. Verfahren nach Anspruch 13, weiter umfassend: während der Zeit, in der die akkumulierte Ladung logarithmisch angesammelt wird, Aufteilen der logarithmischen Ladungsakkumulationsphase in erste und zweite logarithmische Phasen, die mit niedrigeren bzw. höheren Sättigungspegeln korrespondieren; und Verarbeiten eines Signals, das die Ladung repräsentiert, die während der zweiten logarithmischen Phase angesammelt wurde, durch Einstellen des Farbsignals auf einen vorbestimmten Minimalwert.
  22. Verfahren nach Anspruch 21, wobei der Vorgang der Verarbeitung umfasst, den Farbsignalwert auf null einzustellen.
DE60311107T 2002-08-23 2003-08-21 Linear-logarithmisches aktives pixel mit grossem dynamikbereich Expired - Lifetime DE60311107T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US226127 1981-01-19
US10/226,127 US7443427B2 (en) 2002-08-23 2002-08-23 Wide dynamic range linear-and-log active pixel
PCT/US2003/026207 WO2004019605A1 (en) 2002-08-23 2003-08-21 A wide dynamic range linear-and-log active pixel

Publications (2)

Publication Number Publication Date
DE60311107D1 DE60311107D1 (de) 2007-02-22
DE60311107T2 true DE60311107T2 (de) 2007-08-09

Family

ID=31887169

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60311107T Expired - Lifetime DE60311107T2 (de) 2002-08-23 2003-08-21 Linear-logarithmisches aktives pixel mit grossem dynamikbereich

Country Status (8)

Country Link
US (3) US7443427B2 (de)
EP (1) EP1532807B1 (de)
JP (2) JP4445387B2 (de)
KR (1) KR100813360B1 (de)
CN (1) CN100469100C (de)
AU (1) AU2003262767A1 (de)
DE (1) DE60311107T2 (de)
WO (1) WO2004019605A1 (de)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003900746A0 (en) * 2003-02-17 2003-03-06 Silverbrook Research Pty Ltd Methods, systems and apparatus (NPS041)
US8416468B2 (en) * 1999-09-17 2013-04-09 Silverbrook Research Pty Ltd Sensing device for subsampling imaged coded data
KR100484278B1 (ko) * 2003-02-07 2005-04-20 (주)실리콘화일 넓은 동작 범위를 갖는 광 화상 수신용 디바이스
US7215369B2 (en) * 2003-04-02 2007-05-08 Micron Technology, Inc. Compact pixel reset circuits using reversed current readout
US7280143B2 (en) * 2003-04-14 2007-10-09 Micron Technology, Inc. CMOS image sensor with active reset and 4-transistor pixels
JP3951994B2 (ja) * 2003-09-16 2007-08-01 ソニー株式会社 固体撮像装置およびカメラシステム
US20050212936A1 (en) * 2004-03-25 2005-09-29 Eastman Kodak Company Extended dynamic range image sensor with fixed pattern noise reduction
US7714928B2 (en) 2004-05-28 2010-05-11 Konica Minolta Holdings, Inc. Image sensing apparatus and an image sensing method comprising a logarithmic characteristic area and a linear characteristic area
JP2006020055A (ja) * 2004-07-01 2006-01-19 Konica Minolta Holdings Inc 撮像装置
JP4581792B2 (ja) * 2004-07-05 2010-11-17 コニカミノルタホールディングス株式会社 固体撮像装置及びこれを備えたカメラ
WO2006067926A1 (ja) * 2004-12-20 2006-06-29 Konica Minolta Holdings, Inc. 撮像装置及び撮像方法
WO2006085464A1 (ja) * 2005-02-10 2006-08-17 Konica Minolta Holdings, Inc. 撮像装置
JP4347819B2 (ja) * 2005-02-15 2009-10-21 シャープ株式会社 固体撮像素子およびその駆動方法
JP4678218B2 (ja) * 2005-03-24 2011-04-27 コニカミノルタホールディングス株式会社 撮像装置及び画像処理方法
US7800672B1 (en) * 2005-05-09 2010-09-21 Raytheon Company Unit cell compression circuit and method
US7250893B2 (en) * 2005-05-17 2007-07-31 Silicon Light Machines Corporation Signal processing circuit and method for use with an optical navigation system
JP2006332936A (ja) * 2005-05-25 2006-12-07 Konica Minolta Photo Imaging Inc 撮像装置
JP2006339761A (ja) * 2005-05-31 2006-12-14 Konica Minolta Holdings Inc 撮像装置
US8471191B2 (en) * 2005-12-16 2013-06-25 Cypress Semiconductor Corporation Optical navigation system having a filter-window to seal an enclosure thereof
US7765251B2 (en) * 2005-12-16 2010-07-27 Cypress Semiconductor Corporation Signal averaging circuit and method for sample averaging
KR100744134B1 (ko) 2006-02-27 2007-08-01 삼성전자주식회사 Ｃｍｏｓ 이미지 센서 및 그 구동방법
JP4893042B2 (ja) * 2006-03-20 2012-03-07 コニカミノルタホールディングス株式会社 撮像装置
US7732748B2 (en) * 2006-08-31 2010-06-08 Aptina Imaging Corporation Active pixel image sensor with reduced readout delay
JP4735499B2 (ja) * 2006-09-28 2011-07-27 ブラザー工業株式会社 画像処理プログラムおよび画像処理装置
US7659776B2 (en) * 2006-10-17 2010-02-09 Cypress Semiconductor Corporation Offset voltage correction for high gain amplifier
US7742514B1 (en) 2006-10-31 2010-06-22 Cypress Semiconductor Corporation Laser navigation sensor
US8319846B2 (en) * 2007-01-11 2012-11-27 Raytheon Company Video camera system using multiple image sensors
US8115841B2 (en) * 2007-03-13 2012-02-14 Micron Technology, Inc. Method, apparatus and system providing an image sensor having pixels with multiple exposures, diodes and gain readouts
CA2628792A1 (en) * 2008-04-10 2009-10-10 Chaji G. Reza High dynamic range active pixel sensor
US20090321799A1 (en) * 2008-06-25 2009-12-31 Velichko Sergey A Method and apparatus for increasing conversion gain in imagers
US8541727B1 (en) 2008-09-30 2013-09-24 Cypress Semiconductor Corporation Signal monitoring and control system for an optical navigation sensor
US7723659B1 (en) 2008-10-10 2010-05-25 Cypress Semiconductor Corporation System and method for screening semiconductor lasers
US8625012B2 (en) * 2009-02-05 2014-01-07 The Hong Kong University Of Science And Technology Apparatus and method for improving dynamic range and linearity of CMOS image sensor
KR101094246B1 (ko) 2009-03-16 2011-12-19 이재웅 넓은 동적범위를 갖는 씨모스 이미지 센서
GB0920750D0 (en) * 2009-11-26 2010-01-13 Isis Innovation High dynamic range pixel
US8659683B1 (en) * 2010-03-25 2014-02-25 Ambarella, Inc. Digital picture noise reduction by combining high-noise and low-noise processed pictures
US8847169B2 (en) 2010-05-25 2014-09-30 The Hong Kong University Of Science And Technology Quantum-limited highly linear CMOS detector for computer tomography
US8698063B2 (en) * 2010-12-09 2014-04-15 Lockheed Martin Corporation Readout circuit having enhanced dynamic range
CN103297720A (zh) * 2012-02-23 2013-09-11 联咏科技股份有限公司 光感测像素电路与影像感测器
JP2013223152A (ja) * 2012-04-18 2013-10-28 Clarion Co Ltd 撮像装置
JP2013243456A (ja) * 2012-05-18 2013-12-05 Olympus Corp 固体撮像装置、固体撮像装置の制御方法、および撮像装置
US9185273B2 (en) 2012-09-19 2015-11-10 Semiconductor Components Industries, Llc Imaging pixels with improved dynamic range
CN104811633B (zh) * 2014-01-24 2018-07-31 恒景科技股份有限公司 像素电路和影像传感器
US9148596B1 (en) * 2014-04-08 2015-09-29 Omnivision Technologies, Inc. Feed-forward technique for power supply rejection ratio improvement of bit line
US9826178B2 (en) * 2016-02-22 2017-11-21 Semiconductor Components Industries, Llc Logarithmic pixels with correlated double sampling
KR102641558B1 (ko) * 2016-03-04 2024-02-28 소니그룹주식회사 고체 촬상 소자, 구동 방법, 및 전자 기기
KR102467771B1 (ko) * 2016-12-30 2022-11-16 소니 어드밴스드 비주얼 센싱 아게 이벤트-기반 비전 센서를 위한 데이터 레이트 제어
JP6929117B2 (ja) * 2017-04-26 2021-09-01 キヤノン株式会社 撮像装置および制御方法
EP3540774B1 (de) 2018-03-16 2020-09-30 Teledyne Dalsa B.V. Bildsensor und bildgebungssystem damit
JP7150504B2 (ja) * 2018-07-18 2022-10-11 キヤノン株式会社 固体撮像装置及びその駆動方法
US11587962B2 (en) * 2020-07-15 2023-02-21 Raytheon Company Imaging system including analog compression for simultaneous pulse detection and imaging

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589879A (en) * 1993-03-26 1996-12-31 Fuji Photo Film Co., Ltd. Performing white balance correction on integrated divided areas of which average color is substantially white
US6166768A (en) * 1994-01-28 2000-12-26 California Institute Of Technology Active pixel sensor array with simple floating gate pixels
JP3576715B2 (ja) * 1996-09-10 2004-10-13 本田技研工業株式会社 光センサ回路
US6246436B1 (en) * 1997-11-03 2001-06-12 Agilent Technologies, Inc Adjustable gain active pixel sensor
US5952686A (en) * 1997-12-03 1999-09-14 Hewlett-Packard Company Salient integration mode active pixel sensor
US6201572B1 (en) 1998-02-02 2001-03-13 Agilent Technologies, Inc. Analog current mode assisted differential to single-ended read-out channel operable with an active pixel sensor
AU3551799A (en) * 1998-04-10 1999-11-01 Lygent, Inc A wide-range, low-voltage active imaging pixel apparatus and method of using thesame
JPH11298799A (ja) * 1998-04-15 1999-10-29 Honda Motor Co Ltd 光センサ信号処理装置
JP4040171B2 (ja) * 1998-04-24 2008-01-30 キヤノン株式会社 信号処理装置
US6512544B1 (en) * 1998-06-17 2003-01-28 Foveon, Inc. Storage pixel sensor and array with compression
JP3565723B2 (ja) * 1998-09-30 2004-09-15 富士写真光機株式会社 カラー画像処理装置
JP3592107B2 (ja) * 1998-11-27 2004-11-24 キヤノン株式会社 固体撮像装置およびカメラ
KR100341572B1 (ko) * 1999-04-19 2002-06-22 박종섭 이미지 센서에서의 이미지 개선 장치
US6777663B2 (en) * 1999-05-07 2004-08-17 Intel Corporation Enhanced Photocell with sample and hold amplifier
JP2001008110A (ja) * 1999-06-24 2001-01-12 Minolta Co Ltd 固体撮像装置
JP2001024906A (ja) * 1999-07-08 2001-01-26 Toshiba Corp 信号圧縮回路およびそれを用いたビデオカメラ処理装置
JP2001069525A (ja) * 1999-08-27 2001-03-16 Sharp Corp 画像処理方法
JP3551857B2 (ja) * 1999-09-09 2004-08-11 日本電気株式会社 高ダイナミックレンジ画像処理装置および方法
JP3649055B2 (ja) * 1999-09-20 2005-05-18 日本電気株式会社 固体撮像装置
JP3493405B2 (ja) 2000-08-31 2004-02-03 ミノルタ株式会社 固体撮像装置
US6895256B2 (en) * 2000-12-07 2005-05-17 Nokia Mobile Phones Ltd. Optimized camera sensor architecture for a mobile telephone
TW550944B (en) * 2001-03-09 2003-09-01 Honda Motor Co Ltd Photosensitive circuit
US6903394B2 (en) * 2002-11-27 2005-06-07 Micron Technology, Inc. CMOS imager with improved color response
JP4161855B2 (ja) * 2003-09-10 2008-10-08 ソニー株式会社 固体撮像装置、駆動制御方法及び駆動制御装置

Also Published As

Publication number Publication date
US7616242B2 (en) 2009-11-10
EP1532807A1 (de) 2005-05-25
WO2004019605A1 (en) 2004-03-04
US20090051798A1 (en) 2009-02-26
US20040036785A1 (en) 2004-02-26
EP1532807B1 (de) 2007-01-10
AU2003262767A1 (en) 2004-03-11
US7733382B2 (en) 2010-06-08
CN1689317A (zh) 2005-10-26
DE60311107D1 (de) 2007-02-22
US7443427B2 (en) 2008-10-28
KR100813360B1 (ko) 2008-03-12
JP2009077410A (ja) 2009-04-09
KR20050058480A (ko) 2005-06-16
US20040233313A1 (en) 2004-11-25
JP4445387B2 (ja) 2010-04-07
JP2005536928A (ja) 2005-12-02
CN100469100C (zh) 2009-03-11

Similar Documents

Publication Publication Date Title
DE60311107T2 (de) Linear-logarithmisches aktives pixel mit grossem dynamikbereich
DE60030802T2 (de) Bildsensor mit Messsung der Sättigungszeitmessung zur Erweiterung des Dynamikbereichs
DE69920687T2 (de) Bildsensor mit erweitertem dynamikbereich
DE19737330C2 (de) Abbildungssystem und Verfahren zum Betreiben desselben
DE69835989T2 (de) Aktiver Pixelbildsensor mit gemeinsam genutztem Verstärker-Auslesesystem
DE60038424T2 (de) Variables sammeln abgestrahlter ladung zur erweiterung des dynamikbereichs
DE69831071T2 (de) Cmos bildsensor mit verbessertem füllfaktor
DE69837238T2 (de) Festkörper-Bildaufnahmevorrichtung und Verfahren zu ihrer Ansteuerung
DE69631356T2 (de) Halbleiter-Bildaufnehmer mit gemeinsamer Ausgangsleistung
DE202018105975U1 (de) Hochdynamik-Bildsensoren mit Minderung von Flackern und festen Störmustern
DE69833998T2 (de) Bilderzeugungsverfahren und -vorrichtung
DE102016218843A1 (de) Bilderzeugungspixel mit hohem Dynamikumfang mit verbesserter Auslesung
DE60013806T2 (de) Verfahren und schaltung zur intrinsischen verarbeitung von bilddaten in bildaufnahmevorrichtungen
DE10110108A1 (de) Digitalkamera mit CMOS-Bildsensor verbesserter Dynamik und Verfahren zum Ansteuern eines CMOS-Bildsensors
DE3719967C2 (de)
DE102005007330A1 (de) CMOS-Bildsensor mit reduziertem 1/f-Rauschen
DE102019113278B4 (de) Bildsensoren mit ladungsüberlauffähigkeiten
DE60120099T2 (de) Aktiver pixelbildsensor mit verbesserter linearität
DE3036905A1 (de) Signalverarbeitungsschaltung fuer festkoerper-kamera
DE10116827B4 (de) Bildsensor
DE602004000375T2 (de) Bildsensor mit aktiver Rücksetzung und wahlfreien Pixeln
DE69910838T2 (de) Reduzierung von streifenförmigen Störungen in CMOS Bildsensoren
DE60212328T2 (de) Verbesserung in aktiven Bildsensoren
DE2847992A1 (de) Festkoerper-bildaufnahmevorrichtung
DE102016211304A1 (de) Bildsensor mit hohem Dynamikbereich und Verfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: APTINA IMAGING CORP., GRAND CAYMAN, CAYMAN ISL, KY