DE4122021A1

DE4122021A1 - Nichtfluechtige halbleiterspeichervorrichtung

Info

Publication number: DE4122021A1
Application number: DE4122021A
Authority: DE
Inventors: Kazuo Kobayashi; Makoto Yamamoto
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-07-03
Filing date: 1991-07-03
Publication date: 1992-01-16
Anticipated expiration: 2011-07-04
Also published as: JPH0464996A; US5287317A; JP2519585B2; DE4122021C2

Description

Die vorliegende Erfindung bezieht sich allgemein auf eine nichtflüchtige Halbleiterspeichervorrichtung. Im besonderen bezieht sich die vorliegende Erfindung auf eine nicht-flüch tige Halbleiterspeichervorrichtung mit einer Funktion zum Verhindern eines irrtümlichen Löschens eines elektrisch und kollektiv löschbaren Blitz-EEPROM (Electrically Erasable and Programmable Read Only Memory = elektrisch löschbarer und programmierbarer Nur-Lesespeicher).

Fig. 10 ist ein Schemablockdiagramm eines herkömmlichen Blitz-EEPROM (flash EEPROM). Das in Fig. 10 gezeigte Blitz- EEPROM wird in "IEEE Journal of Solid-State Circuits", Vol. 23, Nr. 5, Seiten 1157-1163, Oktober 1988, beschrieben. Wie in Fig. 10 gezeigt, sind an der Peripherie eines Speicherzel lenfeldes 1 ein Y-Gatter 2, ein Source-Leitungsschalter 3, ein X-Decoder und einer Y-Decoder 5 vorgesehen. Der X-Decoder 4 und der Y-Decoder 5 sind mit einem Adreßregister 6 verbun den, in das Adreßsignale extern eingegeben werden. Eine Schreibschaltung 7 und ein Leseverstärker 8 sind mit dem Speicherzellenfeld 1 über das Y-Gatter 2 verbunden. Die Schreibschaltung 7 und der Leseverstärker 8 sind mit einem Eingabe/Ausgabepuffer 9 verbunden.

Eine Programmierspannungs-Erzeugerschaltung 10 und eine Veri fizierungsspannung-Erzeugerschaltung 11 sind zum Erzeugen von Spannungen vorgesehen, die sich von extern angelegten Versor gungsspannungen Vcc und Vpp unterscheiden, und die an das Y- Gatter 2 und an den X-Decoder 4 angelegt werden. Ein Befehls register 12 und ein Befehlsdecoder 13 sind vorgesehen, die einen Betriebsmodus als Reaktion auf die intern eingegebenen Daten bestimmen. Eine Steuerschaltung 14 empfängt extern an gelegte Steuersignale , und .

Fig. 11 zeigt eine Schnittansicht der in Fig. 10 gezeigten Speicherzelle. Wie in Fig. 11 gezeigt, umfaßt die Speicher zelle ein schwebendes Gate 16, das auf einem Halbleitersub strat 15 gebildet ist, ein Steuergate 17, einen Sourcediffu sionsbereich 18 und einen Draindiffusionsbereich 19. Ein Oxidfilm zwischen dem schwebendem Gate 16 und dem Substrat 15 hat eine Dicke von etwa 100 A, wodurch ein Tunneln der Elek tronen in das schwebende Gate 16 mit Hilfe des Fowler-Nord heim-Tunneleffekts ermöglicht wird. Die Speicherzelle 1 ar beitet wie folgt: Während der Programmierung wird eine Pro grammierspannung von etwa 6,5 V an den Drain 19 angelegt, und Vpp (12 V) wird an das Steuergate 17 angelegt, während der Source 18 auf Erde gelegt wird. Hot-Elektronen werden in das schwebende Gate auf dieselbe Weise wie bei EPROMs injiziert. Die Schwellspannung der Speicherzelle 1 wird auf diese Weise erhöht. Hierdurch wird das Speichern der Information "0" de finiert.

Umgekehrt wird das Löschen ausgeführt, indem die Verbindung zum Drain 19 unterbrochen wird, das Steuergate 17 auf Erde gelegt wird und Vpp an den Source 18 angelegt wird. Das Fowler-Nordheim-Tunneln wird durch eine Potentialdifferenz zwischen dem Source 18 und dem schwebenden Gate 16 bewirkt, wodurch die Elektronen im schwebenden Gate 16 emittiert wer den. Die Schwellspannung der Speicherzelle 1 wird auf diese Weise verringert, wodurch das Speichern der Information "1" definiert wird.

Das Diagramm in Fig. 12 zeigt den Aufbau des in Fig. 10 ge zeigten Speicherzellenfeldes, unter der Annahme, daß das Speicherzellenfeld 9 Speicherzellen umfaßt. Wie in Fig. 12 gezeigt, sind Drains dreier Speicherzellen mit einer Bitlei tung verbunden, und Steuergates der drei Speicherzellen sind mit einer Wortleitung verbunden. Die Wortleitung 25 ist mit dem X-Decoder 4 verbunden, und die Bitleitung 24 ist mit einer I/O-Leitung 27 über einen Y-Gatetransistor 26 verbun den, dessen Gate das Ausgangssignal des Y-Decoders 5 emp fängt. Die I/O-Leitung 27 ist mit dem Leseverstärker 8 und der Schreibschaltung 7 verbunden, während eine Sourceleitung 8 mit dem Sourceleitungsschalter 3 verbunden ist.

Ein Betrieb eines herkömmlichen Flash-EEPROM wird unter Bezug auf die Fig. 10 bis 12 vorgenommen. Zuerst wird ein Betrieb in einem Fall beschrieben, bei welchem Daten in die von einer gestrichelten Linie in Fig. 12 umschlossene Speicherzelle 1 eingeschrieben werden. Die Schreibschaltung 7 wird als Reak tion auf extern eingegebene Daten aktiviert, so daß die Pro grammierspannung an die I/O-Leitung 27 angelegt wird. Zum selben Zeitpunkt werden das Y-Gatter 26 und die Wortleitung 25 durch den Y-Decoder 5 bzw. den X-Decoder 4 ausgewählt, in dem die Adreßsignale benutzt werden, so daß Vpp an die Speicherzelle 1 angelegt wird. Die Sourceleitung 28 wird durch den Sourceleitungsschalter 3 während der Programmierung auf Erde gelegt. Auf diese Weise fließt Strom nur zu einer einzelnen Zelle in Fig. 12, wodurch Hot-Elektronen erzeugt werden und die Schwellspannung der Zelle erhöht wird.

Umgekehrt wird das Löschen wie folgt durchgeführt: Zuerst werden der X-Decoder 3 und der Y-Decoder 5 deaktiviert, wo durch alle Speicherzellen 1 in einen nicht-ausgewählten Zu stand versetzt werden. Genauer gesagt werden alle Wortleitungen jeder Speicherzelle auf Erde gelegt und die Drains getrennt.

Währenddessen wird eine hohe Spannung an die Sourceleitung 28 über den Sourceleitungsschalter 3 angelegt. Die Schwellspan nungen der Speicherzellen bewegen sich auf ein niedrigeres Niveau durch den Tunneleffekt. Da die Sourceleitung 28 ge meinsam benutzt wird, wird ein Löschen für alle Speicherzel len durchgeführt.

Nachfolgend wird ein Lesevorgang beschrieben. Wie beim Schreibbetrieb wird das Lesen der durch die gestrichelte Linie eingekreiste Speicherzelle in Fig. 12 beschrieben. Zu erst werden die Adreßsignale vom Y-Decoder und vom X-Decoder 4 decodiert, so daß das Ausgangssignal des ausgewählten Y-Gatters 26 und die Wortleitung 25 "H"-Pegel (logisch high) erreichen. Zu diesem Zeitpunkt wird die Sourceleitung 28 durch den Sourceleitungsschalter 3 geerdet. In dem Fall, daß die Speicherzelle programmiert wird, selbst wenn "H"-Pegel an das Steuergate der Speicherzelle durch die Wortleitung 25 an gelegt wird, wird die Speicherzelle nicht eingeschaltet, wo durch kein Strom von der Bitleitung 24 zur Sourceleitung 28 fließt.

Wenn andererseits eine Speicherzelle gelöscht wird, ist die Speicherzelle eingeschaltet, wobei Strom von der Bitleitung 24 zur Sourceleitung 28 fließt. Der Leseverstärker 8 erkennt, ob der Strom durch die Speicherzelle fließt, um Lesedaten "1" oder "0" zu erhalten. Das Schreiben und Lesen von Daten des Blitz-EEPROM werden auf diese Weise durchgeführt.

Ein anderes Beispiel eines ROM ist ein EPROM, das das Löschen von Daten durch Bestrahlung mit ultravioletten Strahlen er laubt. Wenn bei einem derartigen EPROM das schwebende Gate elektrisch neutral wird, wird kein weiteres Elektron aus dem schwebenden Gate emittiert, so daß eine Schwellspannung eines Speichertransistors nie weniger als etwa 1 V beträgt. Während des Tunnelphänomens werden Elektronen exzessiv aus dem schwebenden Gate emittiert, so daß das schwebende Gate posi tiv geladen werden könnte. Dieses Phänomen wird als Überlö schen bzw. Überlöschung bezeichnet.

Wenn die Schwellspannung des Speichertransistors negativ wird, wird das nachfolgend beschriebene Lesen und Schreiben nachteilig beeinflußt. Während des Lesens fließt ein Strom von der Bitleitung 24 durch den überlöschten Speichertransi stor, selbst wenn ein Wortleitungspegel nicht ausgewählt ist. Wenn in diesem Fall eine erfolgreich programmierte Speicher zelle ausgewählt wird, kann "0" nicht ausgelesen werden, da der Strom aus einer überlöschten Zelle fließt. Da zusätzlich ein Leckstrom durch eine überlöschte Speicherzelle während des Schreibvorgangs fließt, werden die Schreibeigenschaften verschlechtert, wodurch der Schreibvorgang beeinträchtigt wird.

Es gibt daher ein Verfahren zum Verhindern des Überlöschens von Speicherzellen, in dem nach dem Löschen ein Lesen durch geführt wird, ob das Löschen richtig durchgeführt wurde (nachfolgend als Löschverifizierung bezeichnet), und nachdem erneut gelöscht wird, wenn ein Bit existiert, das nicht ge löscht wurde.

Die Fig. 13 zeigt Flußdiagramm des Löschens und Programmie rens mit dem oben beschriebenen Verifizierungsbetrieb, und die Fig. 14A und 14B sind Zeitablaufdigramme beider Betriebs vorgänge.

Unter Bezug auf die Fig. 10, 13, 14A und 14B werden der Pro grammier- und Löschbetrieb beschrieben. Beim herkömmlichen Blitz-EEPROM werden Programm- und Lösch-Betriebszustände (Modi) durch eine Kombination von Eingabedaten gesetzt. Ge nauer gesagt wird das Bestimmen des Betriebsmodus durch die Daten mit dem Anstieg des Schreibaktivierungssignal vorge nommen. Zuerst wird das Programmieren unter Bezug auf Fig. 14A beschrieben. Zuerst wird der Anstieg von Vcc und Vpp in einem Schritt S1 (als S in den Zeichnungen abgekürzt) bewirkt, und dann wird der Abfall des Schreibaktivierungssi gnals in Schritt S2 bewirkt. Danach werden Eingabedaten 40H im Befehlsregiser 12 beim Anstieg des Schreibaktivie rungssignals verriegelt. Anschließend werden die Eingabe daten durch den Befehlsdecoder 13 decodiert, der den Be triebszustand in den Programmodus versetzt.

Dann wird in Schritt S3 erneut das Abfallen des Schreibakti vierungssignal erzeugt, und die externen Adreßsignale wer den im Adressenregister 6 verriegelt, worauf die Daten in der Schreibschaltung 7 mit dem A stieg des Schreibaktivierungssi gnals verriegelt werden. Der Programmpuls wird von der Programmierspannungserzeugerschaltung 10 erzeugt und an den X-Decoder 4 und den X-Decoder 5 angelegt. Auf diese Weise wird die Programmierung durchgeführt.

Anschließend wird das Abfallen des Schreibaktivierungssignals bewirkt, und die Eingabedaten (COH) werden eingegeben und im Befehlsregister 12 verriegelt. Darauffolgend ändert sich der Betriebsmodus in den Programmverifizierungsmodus (S6) zum selben Zeitpunkt des Anstiegs des Schreibaktivierungssignals . Zu diesem Zeitpunkt wird die Programmverifizierungsspan nung (ca. 6,5 V) im Chip durch die Verifizierspannungserzeu gerschaltung 11 erzeugt und an den X-Decoder 4 und an den Y-Decoder 5 angelegt. Folglich wird die an das Steuergate der Speicherzelle angelegte Spannung höher als während des norma len Lesens (ca. 5 V), so daß die Speichertransistoren mit ei ner unzureichenden Schwellspannung eingeschaltet werden (Daten "1"), wodurch die Erkennung einer defekten Programmie rung ermöglicht wird.

Dann wird ein Lesevorgang durchgeführt, um die programmierten Daten in einem Schritt S7 zu überprüfen. Wenn in einem Schritt S8 erkannt wird, daß die Programmierung fehlerhaft ist, werden die Prozesse der Schritte S2 bis S7 weiter durch geführt, um die Programmierung abzuschließen. Wenn das Pro gramm beendet ist, wird in Schritt S9 der Lesemodus gesetzt, um die Programmierung zu vervollständigen.

Wie in Fig. 14B gezeigt, wird nachfolgend ein Löschbetrieb beschrieben. Zuerst wird in einem Schritt S10 der Anstieg von Vcc und Vpp bewirkt, und folglich wird "0" in alle Bits ent sprechend dem oben beschriebenen Programmfluß einprogram miert, dies geschieht in Schritt S11. Dies geschieht daher, daß wenn die gelöschten Speicherzellen weiter gelöscht wür den, könnte einer der Speicherzellen im Speicherzellenfeld 7 überlöscht werden. Dann wird der Abfall des Schreibaktivie rungssignals bewirkt, um den Löschbefehl einzugeben. Ge nauer gesagt, (20H) wird in Schritt S12 eingegeben. Nachfol gend wird in Schritt S13 die Befehlseingabe durchgeführt, um das Löschen zu beginnen, und der Löschimpuls wird intern zum selben Zeitpunkt wie der Ansteig des Schreibaktivierungssi gnals erzeugt. Im besonderen wird Vpp an die Sourcean schlüsse der Speicherzellen über den Sourceleitungsschalter 3 angelegt. Danach wird Vpp an die Sourceleitung 28 angelegt, bis das Schreibaktivierungssignal zum nächstenmal abfällt. Außerdem werden zum selben Zeitpunkt die Adressen im Adreßre gister 6 mit der abfallenden Flanke verriegelt. In Schritt S15 wird der Löschverifizierungsbefehl (AO_H) mit dem Anstieg des Schreibaktivierungssignals eingegeben, um den Löschve rifizierungsmodus anzugeben.

Im Löschverifizierungsmodus (ca. 3,2 V) an den X-Decoder 4 und das Y-Gatter 2 durch die Verifizierspannungserzeuger schaltung 11 angelegt. Folglich wird die an die Steuergates der Speicherzellen angelegte Spannung niedriger als die beim gewöhnlichen Lesevorgang (5 V), so daß unzureichend gelöschte Speicherzellen nicht sofort einschalten (Daten "0").

Dann wird in Schritt S16 ein Lesevorgang durchgeführt, um das Löschen tatsächlich zu verifizieren. Wenn bestimmt wird, daß das Löschen unzureichend war, wird in Schritt S17 das Löschen weiter wiederholt, und wenn das Löschen ausreichend war, die Adresse inkrementiert, um die Löschdaten der nächsten Adresse während eines Schritts S18 zu verifizieren. Wenn in einem Schritt S19 bestimmt, daß die verifizierte Adresse die letzte ist, wird der Betriebsmodus in den Lesemodus während eines Schritts S20 geändert, um eine Operationsfolge abzuschließen.

Vor dem Ausliefern eines herkömmlichen Blitz-EEPROM, der wie oben beschrieben aufgebaut ist, sollte "0" sicher in alle Bits eingeschrieben sein, oder ein Lesevorgang sollte durch geführt werden, um sicherzustellen, daß alle Bits vor dem Lö schen auf "0" sind.

Ein Benutzer des Blitz-EEPROM könnte versehentlich einen Löschbetrieb der Vorrichtung durchführen, die kein weiteres Löschen benötigte. Dies führt zu einem Überlöschen der Vor richtung.

Ziel der vorliegenden Erfindung ist es daher, eine nicht flüchtige Halbleiterspeichervorrichtung zu schaffen, die ein Überlöschen einer derartigen Vorrichtung, das durch fehler haften Betrieb oder dgl. aus der Wiederholung des Löschbe triebs resultiert, verhindert. Kurz gesagt handelt es sich bei der vorliegenden Erfindung um eine nichtflüchtige Halb leiterspeichervorrichtung mit einer Mehrzahl von in einem Feld aus Zeilen und Spalten angeordneten Mehrzahl von Speicherzellen, die elektrisch löschbare nichtflüchtige Spei chertransistoren umfaßt, in die Information einprogrammiert werden kann, und die eine Zeilenauswahlvorrichtung und eine Spaltenauswahlvorrichtung zum Decodieren von extern eingege benen Adreßsignalen umfaßt, zum Auswählen von Speicherzellen in einer Zeilenrichtung bzw. einer Spaltenrichtung, womit be stimmt wird, ob alle zu löschenden Daten der Speicherzellen gelöscht wurden, und wobei ein Löschverhinderungsmodus-Signal als Reaktion darauf ausgegeben wird, daß bestimmt wird, daß alle zu löschenden Daten gelöscht wurden, und ein Löschakti vierungsmodus-Signal als Reaktion darauf ausgegeben wird, daß bestimmt wird, daß die gelesenen, zu löschenden Daten "0" um fassen.

Die vorliegende Erfindung verhindert daher ein Überlöschen durch versehentlichen Löschbetrieb, da ein Löschverhinderungsmodus-Signal ausgegeben wird, das ein zu sätzliches Löschen verhindert, wenn alle gelesenen Daten nach einem Löschbetrieb vollständig gelöscht worden sind.

In einer vorzugsweisen Ausführungsform der vorliegenden Er findung wird ein Lösch-Deaktivierungsmodus gesetzt, indem ein Schalter einer Verriegelungsvorrichtung beim Erkennen eines Anstiegs einer angelegten Spannung gelöst wird, oder beim Er zeugen eines Löschbetriebsbeendigungssignals, oder beim Er kennen eines Abfallens eines Löschverifizierungssignals, und andererseits wird ein Löschaktivierungsmodus durch Einklinken der Verriegelungsvorrichtung gesetzt, wenn eines der gelese nen Daten gelöschte Daten einschließt oder wenn ein Programm signal erzeugt wird.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein schematisches Blockdiagramm entspre chend einer Ausführungsform der vorlie genden Erfindung;

Fig. 2 ein spezifisches Blockdiagramm der An stiegserkennungsschaltung, der Bestim mungsschaltung, der Verriegelungsschal tung und der Abfallerkennungsschaltung in Fig. 1;

Fig. 3 ein spezifisches elektrisches Schaltbild der in Fig. 2 gezeigten Anstiegserken nungsschaltung;

Fig. 4 ein Diagramm zum Verdeutlichen des Be triebs der Anstiegserkennungsschaltung in Fig. 3;

Fig. 5 ein Zeitablaufdiagramm zum Verdeutlichen des Betriebs einer Ausführungsform der vor liegenden Erfindung;

Fig. 6 ein Flußdiagramm zum Verdeutlichen des Betriebs einer Ausführungsform der vor liegenden Erfindung;

Fig. 7 ein elektrisches Schaltbild einer nicht flüchtigen Verriegelungsschaltung;

Fig. 8 ein schematisches Blockdiagramm mit einer Ausführungsform der vorliegenden Erfin dung;

Fig. 9 ein Diagramm zum Verdeutlichen eines Ver fahrens zum gleichzeitigen Löschen einer Mehrzahl von Chips entsprechend einer Ausführungsform der vorliegenden Erfin dung;

Fig. 10 ein Schemablockdiagramm eines herkömm lichen Blitz-EEPROM;

Fig. 11 eine Schnittansicht einer Speicherzelle;

Fig. 12 ein Schaltbild einer in Fig. 11 gezeigten Peripherieschaltung;

Fig. 13 ein Flußdiagramm zum Verdeutlichen des Betriebs des herkömmlichen Blitz-EEPROM; und

Fig. 14A und 14B Zeitablaufdiagramne zum Verdeutlichen des Programmier- und Löschbetriebs des her kömmlichen Blitz-EEPROM.

Fig. 1 ist das schematische Blockdiagramm mit der Gesamt struktur einer Ausführungsform der vorliegenden Erfindung. Die in Fig. 1 gezeigte Ausführungsform entspricht der oben beschriebenen Fig. 4 mit Ausnahme der folgenden Merkmale: Es sind zusätzlich ein Anstiegserkennungskreis 29, eine Bestim mungsschaltung 30, eine Bestimmungssignalerzeugungsschaltung 31 und ein Abfallerkennungskreis 32 vorgesehen. Die An stiegserkennungsschaltung 29 bestimmt einen Anstieg von Vpp oder Vcc. Die Bestimmungsschaltung 30 entscheidet, ob die ge lesenen Daten "1" im Lösch-Verifizierungsmodus sind. Die Mo dussignalerzeugungsschaltung 31 steuert den Sourceleitungs schaltung 3. Die Abfallserkennungsschaltung 32 erkennt das Ende des Löschimpulses.

Fig. 2 ist das spezifische Blockdiagramm der Anstiegserken nungsschaltung, der Bestimmungsschaltung, der Verriegelungs schaltung und der Abfallerkennungsschaltung in Fig. 1. Wie in Fig. 2 gezeigt, umfaßt die Bestimmungsschaltung 30 ein NAND-Gatter 39 und ein AND-Gatter 33. Das NAND-Gatter 39 ist mit einem Anschluß mit dem Ausgang des Leseverstärkers verbunden und entscheidet, ob die gelesenen Daten "1" sind. Das Aus gangssignal des NAND-Gatters 39 wird an das AND-Gatter 33 an gelegt. Das AND-Gatter 33 wird ferner mit einem Löschverifi zierungssignal VER und einem Löschbefehlssignal ERS versorgt. Das AND-Gatter 33 gibt das Ausgangssignal des NAND-Gatters 39 dann aus, wenn das Ausgabeaktivierungssignal sich auf "L"-Niveau während der Löschverifizierung (VER = "H") befindet.

Das Ausgangssignal des Bestimmungskreises 30 wird an einen Eingang eines OR-Gatters 34 angelegt, und ein Programmodus signal PRS wird an den anderen Eingang angelegt. Das OR-Gat ter 34 gibt ein Signal mit "H"-Pegel an den Modussignalerzeu gerkreis 31 aus, wenn das Ausgabesignal der Bestimmungsschal tung 30 sich auf "H"-Pegel oder im Programmodus (PRS = "H") befindet. Die Modussignalerzeugerschaltung 31 umfaßt ein R-S-Flip-Flop, das aus NOR-Gattern 35, 36 gebildet ist. Die Be stimmungsausgangssignale der Anstiegsbestimmungsschaltung 29 und der Abfallsbestimmungsschaltung 32 werden an den Modussignalerzeugerkreis 31 über ein OR-Gatter 37 angelegt. Genauer gesagt, gibt das OR-Gatter 37 das "H"-Pegelsignal aus zum Zurücksetzen des Modussignalerzeugerkreises 31 beim Ab fallen der Anstiegserkennungsschaltung 29 oder einem Löschim pulssteuersignal ERS.

Das Ausgangssignal des Modussignalerzeugerkreises 31 wird an ein AND-Gatter 38 angelegt. Wenn das Ausgangssignal des Mo dussignalerzeugerkreises 31 sich auf "H"-Pegel befindet, gibt das AND-Gatter 38 ein Signal von "H"-Niveau aus.

Fig. 3 ist ein spezifisches elektrisches Schaltbild der in Fig. 2 gezeigten Anstiegserkennungsschaltung, und Fig. 4 ist ein Diagramm zum Verdeutlichen des Betriebs der Anstiegser kennungsschaltung nach Fig. 3.

Wie in Fig. 3 gezeigt, sind ein MOS-Feldeffekttransistor 41 und drei n-Kanal-MOS-Feldeffekttransistoren 42 bis 44 in Reihe zwischen einer Spannungsversorgung Vpp und Erde verbun den. Ein Eingangsanschluß N1 eines Inverters 41 wird mit dem Knoten zwischen dem p-Kanal-MOS-Feldeffekttransistor 41 und dem n-Kanal-MOS-Feldeffekttransistor 42 verbunden, und ein Ausgangsanschluß I1 wird an einen Eingangsanschluß des in Fig. 2 gezeigten NOR-Gatters 37 angelegt.

Wenn, wie in Fig. 4 gezeigt, mit dem Anlegen von Spannung Vpp ansteigt, steigt die Spannung des Eingangs N1 des Inverters 45 an, während sie durch den p-Kanal-MOS-Feldeffekttransistor 41 und die n-Kanal-MOS-Feldeffekttransistoren 42-44 geteilt wird. Wenn dann Vpp V₁ übersteigt, ist die Spannung des Ein gangs N1 des Inverters 45 höher als eine Schwellspannung, und der Inverter 45 gibt ein "L"-Niveau aus.

Das Zeitablaufdiagramm in Fig. 5 verdeutlich Operationen einer Ausführungsform der vorliegenden Erfindung. Fig. 6 ist ein Flußdiagramm zum Verdeutlichen des Betriebs einer Ausfüh rungsform der vorliegenden Erfindung. Unter Bezug auf die Fig. 1 bis 6 wird der Betrieb einer Ausführungsform der vorliegenden Erfindung im nachfolgenden beschrieben. Da die Lese- und Programmieroperationen denen im Beispiel aus dem Stand der Technik entsprechen, wird eine Beschreibung nur von einer Löschoperation vorgenommen. Zuerst wird ein Anstieg von Vpp zum Zeitpunkt T1 bewirkt, wie in den Fig. 5 und 6 ge zeigt, und der Anstieg wird durch die Anstiegserkennungs schaltung 29 erkannt. Als Reaktion auf das Erkennungssignal wird die Verriegelungsschaltung 31 zurückgesetzt, so daß de ren Ausgangssignal EN "L"-Pegel erreicht. Danach wird zum Zeitpunkt T2 ein Schreibvorgang als Reaktion auf einen Pro grammbefehl durchgeführt, auf dieselbe Weise wie beim her kömmlichen Beispiel, und das Programmimpulssteuersignal PRS steigt zum Zeitpunkt T3, wodurch eine Verriegelungsschaltung 31 durch das OR-Gatter 34 gesetzt wird, so daß EN "H"-Pegel erreicht, um ein Löschen zu ermöglichen.

Der Programmverifizierungsbefehl wird zum Zeitpunkt T4 einge geben, und die programmierten Daten werden zum Zeitpunkt T5 verifiziert. Das Löschen wird dann tatsächlich durchgeführt. Wie beim herkömmlichen Beispiel befindet sich das Löschpuls steuersignal ERS auf "H" zum Zeitpunkt T6, und Vpp wird zum Zeitpunkt T7 über den Sourceleitungsschalter 3 an den Source 28 angelegt. Dann wird zum Zeitpunkt T8 der Löschverifizie rungsmodus beim nächsten Anstieg des Schreibaktivierungssi gnals gesetzt, und zur selben Zeit fällt das Löschimpuls steuersignal ab, um den Löschimpuls zu beenden. Zu diesem Zeitpunkt bewirkt das Abfallen von ERS das Erzeugen von Im pulsen durch das NAND-Gatter 33, so daß die Verriegelungs schaltung 31 zurückgesetzt wird, wodurch dessen Ausgangssi gnal EN "L"-Pegel und damit den Löschverhinderungsmodus er reicht.

Das Ausgangsaktivierungssignal fällt ab, so daß die Lösch verifizierung durchgeführt wird, was zu einem "H"-Pegel von VER führt. Wenn alle gelesenen Daten "1" sind, erreicht das Ausgangssignal des NAND-Gatters 39 "L"-Pegel, und das FAIL-Signal, das Ausgangssignal des NAND-Gatters 33, verbleibt auf "L"-Pegel, wie durch die gestrichelte Linie in Fig. 5 angedeutet. Wenn andererseits die gelesenen Daten "0" ein schließen, erreicht das FAIL-Signal "H"-Pegel, wie durch die durchgezogene Linie gezeigt wird, und EN wird auf "H"-Pegel gesetzt. Wenn das Löschen beendet ist, wird auf diese Weise im Fall, daß durch erneutes Eingeben des Löschbefehls zum Zeitpunkt T9 gelöscht wird, kein Löschimpuls erzeugt, wie durch die gestrichelte Linie in Fig. 5 angezeigt. Und wenn das Löschen nicht beendet ist, kann zusätzliches Löschen durchgeführt werden.

Während bei der oben in Fig. 2 gezeigten Ausführungsform zwei NOR-Gatter als Modussignalerzeugerschaltung 31 benutzt wer den, ist diese hierauf nicht beschränkt, und NAND-Gatter oder ein J-K-Flip-Flop können benutzt werden. Außerdem ist die in Fig. 2 gezeigte Struktur nicht darauf beschränkt, daß sie das NAND-Gatter 39, die AND-Gatter 33 und 38, die OR-Gatter 34 und 37 sowie die NOR-Gatter 35 und 36 umfaßt, sondern es kann eine Kombination aus anderen Logikelementen vorliegen.

Während bei der oben beschriebenen Ausführungsform die Löschimpulserzeugerschaltung aktiviert oder deaktiviert wurde, kann außerdem eine Schaltung benutzt werden, die einen externen Löschbefehl empfängt.

Fig. 7 ein Diagramm mit einer nichtflüchtigen Verriegelungs schaltung. Eine in Fig. 7 gezeigte nichtflüchtige Verriege lungsschaltung 50 speichert einen Löschzustand einer Speicherzelle und behält den Speicherinhalt selbst dann, wenn die Spannungsversorgung abgeschaltet ist, wodurch ein Be nutzer davon abgehalten wird, eine irrtümliche Löschoperation des Blitz-EEPROM vor dessen Einsatz vorzunehmen. Genauer ge sagt ersetzt der nichtflüchtige Verriegelungskreis 50 in Fig. 7 die in Fig. 2 gezeigte Modussignalerzeugerschaltung 31. Wenn eine Speicherzelle gelöscht wird, legt eine Steuerschal tung 55 ein Schreibsteuersignal an das Gate eines Schreib transistors 51 an. Der Schreibtransistor 51 ist mit einem Speichertransistor 52 zum Schreiben des Speichertransistors verbunden. Der Speichertransistor 52 fährt fort, einen Löschzustand zu speichern, selbst wenn die Versorgungsspan nung Vpp abgeschaltet ist. Das Gate eines p-Kanal-MOS-Feld effekttransistors 55 empfängt ein Anstiegssignal der in Fig. 2 gezeigten Anstiegserkennungsschaltung 49, das Gate eines Gattertransistors 53 empfängt ein Steuersignal der Steuer schaltung 55, und der Speicherinhalt des Speichertransistors 52 wird über den Gattertransistor 53 an eine Verriegelungs schaltung 54 angelegt, indem der Inhalt verriegelt wird. Das Ausgangssignal EN der Verriegelungsschaltung wird an das AND-Gatter 38 in FIg. 2 angelegt.

Fig. 8 zeigt ein schematisches Blockdiagramm einer anderen Ausführungsform der vorliegenden Erfindung. Die in Fig. 8 ge zeigte Ausführungsform umfaßt eine Bestimmungsschaltung 60, die mit dem Ausgang des Leseverstärkers 8 verbunden ist, wo bei die Bestimmungsschaltung eine Bestimmung dahingehend vor nimmt, ob alle Bytes der gelesenen Daten des Speicherzellen feldes 1 "OO_H" sind. Die Bestimmungsschaltung 60 nimmt eine Bestimmung vor, ob Daten jedes aus dem Speicherzellenfeld 1 gelesenen Bytes "OO_H" ist, und speichert das Ergbnis in einem darin enthaltenen Speicher. Wenn eine Entscheidung ergeht, daß alle Datenbytes "OO_H" sind, legt die Bestimmungsschaltung 60 das Bestimmungsausgangssignal an einen Modussignalerzeu gerschaltkreis 31 an. Wenn das Bestimmungsausgangssignal vom Bestimmungskreis 60 angelegt wird, gibt der Modussignalerzeu gerkreis 31 ERS an den Sourceleitungsschalter 3 als Reaktion auf einen Löschbefehl.

Das Diagramm in Fig. 9 verdeutlicht ein Verfahren zum gleich zeitigen Löschen einer Mehrzahl von Chips entsprechend einer Ausführungsform der vorliegenden Erfindung. In Fig. 9 werden zwei Blitz-EEPROMS Nr. 1 und Nr. 2 gleichzeitig der Löschope ration unterzogen. Wie unter Bezug auf Fig. 5 und 6 beschrie ben, wird Spannung zum Zeitpunkt T1 angelegt, und die beiden Blitz-EEPROMS Nr. 1 und Nr. 2 werden als Reaktion auf einen Programmbefehl während der Zeitpunkte T2 bis T5 programmiert. Das Löschen jedes der Blitz-EEPROMS Nr. 1 und Nr. 2 wird während der Zeitpunkt T6 bis T7 ausgeführt, und eine Löschve rifizierung wird zum Zeitpunkt T8 durchgeführt.

Wenn ein vollständiges Löschen eines Blitz-EEPROM Nr. 1 veri fiziert ist und ein fehlerhaftes Löschen des anderen Blitz- EEPROMS Nr. 2 verifiziert ist, wird ERS des Blitz-EEPROM Nr. 1 auf "L"-Pegel gebracht, um ein zusätzliches Löschen zu ver hindern, so daß nur der andere Blitz-EEPROM Nr. 2 erneut einem Löschbetrieb ausgesetzt wird. Eine Verifizierung des Löschens wird erneut zu einem Zeitpunkt T10 durchgeführt.

Wie oben beschrieben wird für ein simultanes Löschen einer Mehrzahl von Blitz-EEPROMs Nr. 1 und Nr. 2 ein zusätzliches Löschen für ein Element verhindert, dessen Löschzustand veri fiziert wurde, und ein zusätzliches Löschen wird nur für ein Element durchgeführt, das noch nicht gelöscht wurde, wodurch ein Überlöschen verhindert wird. Wie im vorhergehenden be schrieben wurde, wird entsprechend einer Ausführungsform der vorliegenden Erfindung die Entscheidung vorgenommen, ob alle gelesenen, zu löschenden Daten gelöscht sind, ein Löschver hinderungsmodussignal wird ausgegeben, wenn alle Daten ge löscht sind, und ein Löschaktivierungsmodussignal wird als Reaktion auf die Entscheidung ausgegeben, daß die gelesenen Daten "0" einschließen, so daß ein Überlöschen vermieden wer den kann, das durch aufeinanderfolgende Löschoperationen als Ergebnis fehlerhafter Bedienung entstehen kann.

Außerdem wird beim simultanen Löschen einer Mehrzahl von Chips diese niemals überlöscht, selbst wenn der Löschbefehl simultan in alle Chips eingegeben wird.

Claims

1. Nicht-flüchtige Halbleiterspeichervorrichtung mit
einer Mehrzahl von in einem Feld aus Zeilen und Spalten ange ordneten Speicherzellen (1) mit elektrisch löschbaren, nicht flüchtigen Speichertransistoren, in die Information einpro grammiert werden kann,
einer Zeilenauswahlvorrichtung (5) zum Decodieren extern ein gegebener Adreß-Signale zum Auswählen von Speicherzellen aus der Mehrzahl von Speicherzellen (1) in einer Zeilenrichtung,
einer Spaltenauswahlvorrichtung (4) zum Decodieren extern ein gegebener Adreß-Signale zum Auswählen von Speicherzellen aus der Mehrzahl von Speicherzellen (1) in einer Spaltenrichtung,
einer Löschzustands-Bestimmungsvorrichtung (30) zum Bestimmen, ob aus den Speicherzellen (1) zu löschende Daten gelöscht sind,
und einer Modussignal-Erzeugereinrichtung (31, 38), die auf ein Bestimmungsergebnis der Löschzustands-Bestimmungsvorrich tung (30) dergestalt, daß die Daten gelöscht sind, mit dem Ausgeben eines Lösch-Verhinderungsmodussignals reagiert und die auf ein Bestimmungsergebnis dergestalt, daß die Daten nicht gelöscht sind, mit dem Ausgeben eines Lösch-Aktivie rungsmodussignals reagiert.

2. Nicht-flüchtige Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Modussignal-Erzeugereinrichtung (31, 38) eine Verriege lungsvorrichtung (31) aufweist, die auf die Löschzustands-Be stimmungsvorrichtung (30) reagiert.

3. Nicht-flüchtige Halbleiterspeichervorrichtung nach Anspruch 2, gekennzeichnet durch
eine Anstiegs-Erkennungsvorrichtung (29) zum Erkennen eines Spannungsanstiegs einer extern angelegten Versorgungsspannung und
eine Lösevorrichtung (37) zum Anlegen eines Lösesignals an die Verriegelungsvorrichtung (31) als Reaktion auf den Spannungs anstieg.

4. Nicht-flüchtige Halbleiterspeichervorrichtung nach Anspruch 2 oder 3, gekennzeichnet durch
eine Löschverifizierungssignal-Erzeugervorrichtung (11) zum Erzeugen eines Löschverifizierungssignals und
eine Abfall-Erkennungsvorrichtung (32) zum Erkennen eines Spannungsabfalls des Löschverifizierungssignals sowie der Lö sevorrichtung (37), zum Anlegen eines Lösesignals an die Ver riegelungsvorrichtung (31) als Reaktion auf das Erkennen des Spannungsabfalls.

5. Nicht-flüchtige Halbleiterspeichervorrichtung nach einem der Ansprüche 2 bis 4, gekennzeichnet durch
eine das Ende des Löschbetriebs anzeigende Löschbetriebs-Been digungssignal-Erzeugervorrichtung und
eine auf ein Ausgangssignal der Löschbetriebs-Beendigungssi gnal-Erzeugervorrichtung reagierende Vorrichtung zum Lösen ei nes Verriegelungsschalters der Verriegelungsvorrichtung (31).

6. Nicht-flüchtige Halbleiterspeichervorrichtung nach einem der Ansprüche 2 bis 5, gekennzeichnet durch
eine Programmiersignal-Erzeugervorrichtung (10) zum Erzeugen eines Programmiersignals und
eine auf das Programmiersignal reagierende Gattervorrichtung (34) zum Verriegeln der Verriegelungsvorrichtung (31).

7. Nicht-flüchtige Halbleiterspeichervorrichtung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die Verriegelungsvorrichtung (31) eine nicht-flüchtige Verrie gelungseinrichtung umfaßt.

8. Verfahren zum Löschen von Ladungen in Speicherzellen einer nicht-flüchtigen Halbleiterspeichervorrichtung, die eine Mehr zahl von elektrisch löschbaren, nicht-flüchtigen Speicherzel len mit Transistoren umfaßt, so daß die in den Speicherzellen gespeicherten Ladungen ohne Überlöschen gelöscht werden, mit den Schritten:
Gleichzeitiges Durchführen einer Löschoperation in jeder Zelle der Speichervorrichtung;
Bestimmen, ob die in jeder Zelle gespeicherte Ladung unterhalb eines vorbestimmten Pegels liegt;
Aufeinanderfolgendes Wiederholen des Durchführens und Bestim mens, bis erkannt wird, daß keine Zelle eine Ladung über dem vorbestimmten Pegel speichert; und
Deaktivieren eines nachfolgenden Löschbefehls als Reaktion auf dieses Erkennen.

9. Verfahren zum Löschen von Ladungen in Speicherzellen einer nicht-flüchtigen Halbleiterspeichervorrichtung, die eine Mehr zahl von Halbleiterchips mit jeweils einer Mehrzahl von elek trisch löschbaren, nicht-flüchtigen Speicherzellen mit Transi storen umfaßt, so daß die in den Speicherzellen gespeicherten Ladungen ohne Überlöschen gelöscht werden, mit den Schritten:
Gleichzeitiges Durchführen einer Löschoperation in jeder Zelle der Speichervorrichtung;
Bestimmen für jeden Halbleiterchip ob die in jeder Zelle ge speicherte Ladung unterhalb eines vorbestimmten Pegels liegt;
Aufeinanderfolgendes Wiederholen des Durchführens und Bestim mens, bis erkannt wird, daß keine Zelle in einem einzelnen Chip eine Ladung über dem vorbestimmten Pegel speichert; und
Deaktivieren eines nachfolgenden Löschbefehls für Zellen des einzelnen Chips als Reaktion auf dieses Erkennen.