DE4122019A1 - Halbleitereinrichtung und verfahren zur herstellung derselben - Google Patents

Description

Die vorliegende Erfindung bezieht sich allgemein auf Halblei­ tereinrichtungen und Verfahren zur Herstellung derselben. Im besonderen bezieht sich die Erfindung auf eine Anordnung einer Halbleitereinrichtung mit einer polykristallinen Siliziumschicht mit einem elektrischen Verbindungsabschnitt, über den die Siliziumschicht mit einer leitenden Verdrahtungs­ schicht verbunden ist, und ein Verfahren zur Herstellung einer solchen Einrichtung. Traditionell wird zur Elementisolation in einem Abschnitt zur Isolierung von Transistoren, d. h., in einem Feldbereich einer integrierten MOS(Metall-Oxid-Halbleiter)- Schaltung eine dicke Oxidschicht gebildet. Als Verfahren zur Bildung einer solchen Feldoxidschicht wird das sogenannte LOCOS (Lokale Oxidation von Silizium)-Verfahren verwendet, bei dem eine thermische Oxidschicht auf einem Teil der Oberfläche eines Siliziumsubstrates unter Nutzung der hohen Säurebestän­ digkeit einer Siliziumnitridschicht (Si₃N₄-Schicht) selektiv gebildet.

Das LOCOS-Verfahren verhindert jedoch eine Erhöhung der Inte­ grationsdichte einer Halbleitereinrichtung durch die sogenann­ ten Vogelschnäbel, die einem Abschnitt der Schicht gebildet werden.

In den letzten Jahren ist ein Verfahren in Gebrauch gekommen, das an Stelle einer Feldoxidschicht als Elementisolationsein­ richtung zum Gebrauch in MOS-Einrichtungen oder ähnlichen eine sogenannte Feldabschirmung verwendet. Die Feldabschirmung dient zur Elementisolation, die durch das Anlegen einer Vorspannung an eine Feldelektrode, die eine leitende Schicht aus polykristallinem Silizium oder änlichem aufweist und auf einem Halbleitersubstrat in einem Feldbereich mit einer dünnen, da­ zwischengelegten Oxidschicht gebildet ist, erhalten wird. Dieses Verfahren ermöglicht eine Elementisolation in einem schmaleren Feldabschnitt als bei einem Verfahren, das eine Feldoxidschicht verwendet, wie dem LOCOS-Verfahren, wodurch eine höhere Integrationsdichte erreicht wird.

Eine Anordnung und die Herstellungsschritte eines Elementisola­ tionsgebietes mit einer herkömmlichen Feldabschirmung werden im folgenden unter Bezugnahme auf die Fig. 1A und 1B sowie 2A bis 2H beschrieben.

Die Fig. 1A und 1B zeigen ein Beispiel für eine Elementiso­ tionsstruktur, die mit einer herkömmlichen Feldabschirmung erhalten wird. Unter Bezugnahme auf diese Abbildungen weist die mit der herkömmlichen Feldabschirmung erhaltene Elementisola­ tionsstruktur eine Feldabschirmelektrode 3 unter Einschluß von störstellendotiertem polykristallinem Silizium mit einer Dicke von etwa 2000 A auf der Oberfläche eines aus einkristallinem p- Silizium oder ähnlichem gebildeten Halbleitersubstrates 1 mit einer mittels eines CVD-Verfahrens oder ähnlichem dazwischengelegten, etwa 500 A dicken Oxidschicht 2 auf. Die Feldabschirmelektrode 3 ist mit einem Zwischenschichtisolier­ film 4 von etwa 2000 A Dicke bedeckt, und eine Gate-Elektrode 6 ist strukturiert auf der Oberfläche des Zwischenschichtisolier­ films 4 gebildet. In einem aktiven Gebiet, das durch die Feldabschirmelektrode 3 abgetrennt und isoliert ist, ist die Gate-Elektrode auf der Oberfläche des Halbleitersub­ strates 1 mit einer Gate-Isolierschicht 5 von einigen hundert Å Dicke dazwischen gebildet. Die Gate-Elektrode 6 und die andere Feldabschirmelektrode sind mit einem Zwischenschichtisolierfilm 7 bedeckt. Der Zwischenschichtisolierfilm 7 ist mit einem Kontaktloch 8 in einer vorbestimmten Position versehen, bei dem eine auf der Oberfläche des Zwischenschichtisolierfilmes 7 gebildete leitende Verdrahtung aus Aluminium oder ähnlichem und die Feldabschirmelektrode 3 elektrisch miteinander verbun­ den sind. Die leitende Verdrahtungsschicht 9 ist dazu vorge­ sehen, eine Vorspannung an die Feldabschirmelektrode 3 anzule­ gen. Unter Bezugnahme auf die Fig. 1B sind auf gegenüberlie­ genden Seiten der Gate-Elektrode 6 im aktiven Gebiet Störstel­ lendiffusionsschichten 10a und 10b eines zum Halbleitersubstrat 1 entgegengesetzten Leitungstyps gebildet, die als Source/Drain-Gebiete eines MOS-Feldeffekttransistors dienen. Diese Störstellendiffusionsschichten 10a und 10b sind elektrisch mit leitenden Verdrahtungsschichten 12a und 12b aus Aluminium oder ähnlichem bei den Kontaktlöchern 11a bzw. 11b verbunden.

Die Schritte zur Herstellung einer Halbleitereinrichtung mit einer solchen Anordnung, bei der die Elemente durch eine herkömmliche Feldabschirmung isoliert sind, werden unter Bezugnahme auf die Fig. 2A bis 2H beschrieben.

Eine störstellendotierte polykristalline Siliziumschicht 3 wird mit etwa 2000 Å auf der Oberfläche eines Halbleitersubstrates 1 durch CVD-Verfahren mit einer durch thermische Oxidation oder änliches gebildeten Oxidschicht 2 mit etwa 200 Å Dicke dazwischen gebildet. Danach wird ein Zwischenschichtisolierfilm 4 von etwa 2000 Å Dicke auf die polykristalline Siliziumschicht 3 mittels des CVD-Verfahrens abgeschieden (Fig. 2A). Dann werden der Zwischenschichtisolierfilm 4, die polykristalline Siliziumschicht 3 und die Oxidschicht 2 aufeinanderfolgend und selektiv mittels Photolithographie und Ätzens geätzt, um einen Feldabschirmabschnitt (den durch Pfeil B in Fig. 2B bezeichneten Abschnitt) zu bilden, und die Oberfläche des Halb­ leitersubstrates 1 in dem durch den Feldabschirmabschnitt umgebenden aktiven Bereich (dem durch den Pfeil C, Fig. 2B bezeichneten Bereich) wird freigelegt. Danach wird auf die Oberfläche des Halbleitersubstrates 1 durch das CDV-Verfahren eine Oxidschicht von etwa 2000 Å Dicke abgeschieden, und dann wird um den Feldabschnitt durch ein isotropes Ätzen ein Seitenwand-Abstandshalter 4a gebildet, was zur in Fig. 2B gezeigter Anordnung führt. Dann wird auf der Oberfläche des Halbleitersubstrates 1 im aktiven Bereich durch thermische Oxidation eine Gateoxidschicht 5 von etwa 500 Å Dicke gebildet, und danach wird eine mit Störstellen wie Phosphor oder Arsen dotierte polykristalline Siliziumschicht 6 durch das CVD-Verfahren und ähnliches auf das gesamte Halbleitersubstrat 1 abgeschieden (Fig. 2C). Während der thermischen Oxidation zur Bildung der Gateoxidschicht 5, die bei einer Temperatur von etwa 820°C oder darüber unter oxidierender Atmosphäre durchgeführt wird, werden Oxide 13 an mehreren Stellen der polykristallinen Siliziumschicht 3 gebildet. Die Oxide 13 haben jeweils einen Durchmesser von etwa 2000 Å, was etwa gleich dem Korn-Durchmesser des polykristallinen Siliziums ist. Das Oxid 13 wird auch in einem thermischen Oxidationsprozess nicht gebildet, wenn die polykristalline Siliziumschicht 3 eine Dicke von hinreichend mehr als etwa 2000 Å hat, aber es wird gebildet, wenn die polykristalline Siliziumschicht 3 eine Dicke von etwa 2000 Å oder weniger hat. Obwohl der Mechanismus der Bildung eines solchen Oxids 13 bis jetzt nicht definitiv verstanden ist, wird die Bildung auf eine entlang der Korngrenzen der polykristallinen Siliziumschicht 3 stattfindende Oxidation oder eine Oxidation der polykristallinen Siliziumkörner selbst zurückgeführt.

Dann wird die Gate-Elektrode 6 durch Photolithographie und Ätzen strukturiert, was zu in Fig. 2D gezeigten Anordnung führt. Danach wird auf dem gesamten Halbleitersubstrat 1 ein Zwischenschichtisolierfilm 7 gebildet (Fig. 2E). Eine struktu­ rierte Resistschicht 14, die als Maske zum anisotropen Ätzen zur Bildung eines Kontaklochs 8 benutzt wird, wird auf der Oberfläche des Zwischenschichtisolierfilms 7 gebildet. Es würde keine Probleme geben, wenn das anisotrope Ätzen es ermöglichen würde, gerade einen Teil des Zwischenschichtisolierfilmes 7, der dem Raum entspricht, den das Kontaktloch 8 benötigt, exakt und vollständig zur gleichen Zeit über die gesamte Fläche des Teiles zu entfernen, um die Oberfläche der polykristallinen Siliziumschicht 3 auf dem Boden des Kontaktloches 8 freizule­ gen. In der Praxis wird jedoch in Anbetracht von Dickenschwan­ kungen des Zwischenschichtisolierfilmes 7, die sich aus einem gestuften Substrat ergeben, und wegen Schwankungen in den Charakteristiken der Ätzapparatur ein Überätzen von etwa 20% ausgeführt. Dieses Überätzen führt zu einem Entfernen der unterhalb des Kontaktloches 8 gebildeten Oxidschicht 13, wodurch ein Entfernungsbereich 16 durch die polykristalline Schicht 3 und die Oxidschicht 2 gebildet wird, der die Oberfläche des Halbleitersubstrates zum Boden hat (Fig. 2F). Dann wird nach dem Entfernen der Resistschicht 14 eine leitende Schicht 9a aus Aluminium oder ähnlichem mit der gesamten Oberfläche des Halbleitersubstrates 1 einschließlich der inneren Wandung des Kontaktloches 8 durch ein CVD-Verfahren oder Sputtern gebildet (Fig. 2G). Danach wird die leitende Schicht 9a durch Photolithographie und Ätzen strukturiert, um leitende Verdrahtungsschichten 9, 12a und 12b (Fig. 2H) zu bilden.

Die mit den beschriebenen Schritten gebildete, oben erläuterte herkömmliche Halbleitereinrichtung weist die folgenden Probleme auf.

Da der Öffnungsabschnitt 16 zum Zeitpunkt der Bildung der leitenden Verdrahtungsschichten 9, 12a und 12b ebenfalls mit Aluminium gefüllt wird, funktioniert der Öffnungsabschnitt 16 als Leckstromweg, der das Fließen von Leckströmen zwischen der leitenden Verdrahtungsschicht 9 und dem Halbleitersubstrat 1 verursacht. Der Öffnungsabschnitt 16 dient als Leckstromweg, wenn die Gesamtdicke der Oxidschicht 2 und polykristallinen Siliziumschicht 3 kleiner als 20% der Dicke des Zwischen­ schichtisolierfilmes 4 ist.

Die Ursache dafür liegt in folgendem Punkt. Der Zwischen­ schichtisolierfilm 7 hat wegen des gestuften Substrates eine an verschiedenen Stellen unterschiedliche Dicke. Zusätzlich variieren auch die Charakteristika der Ätzapparaturen, wie etwa die Ätzgeschwindigkeit. Um einen Kontakt mit der polykristal­ linen Siliziumschicht 3 herzustellen, sollte das Trockenätzen so ausgeführt werden, daß die polykristalline Siliziumschicht 3 im dicksten Teil des Zwischenschichtisolierfilmes 7 freigelegt wird. Damit wird der dünnere Teil des Zwischenschichtisolier­ filmes 7 überätzt, worauf nach diesem Zeitpunkt ein Ätzen des Oxids 13 erfolgt. Wird in Folge dieses Überätzens das gesamte Oxid 13 weggeätzt, kommt die leitende Verdrahtungsschicht 9 über den Öffnungsabschnitt 16, der als Leckstrompfad wirkt, in Kontakt mit dem Halbleitersubstrat 1. Infolge der Dickenschwankungen des Zwischenschichtisolierfilmes 7 wird im Ergebnis des Überätzens auch im dünnsten Teil des Zwischen­ schichtisolierfilmes 4 nicht das gesamte Oxid 13 weggeätzt, sondern es verbleibt ein Teil davon auf der Oberfläche des Halbleitersubstrates 1, wenn die Gesamtdicke der Oxidschicht 2 und der polykristallinen Siliziumschicht 3 etwa 20% der Dicke des Zwischenschichtisolierfilmes 7 übersteigt. Damit wird kein Leckstromweg erzeugt. Ist die Summe der Dicken der Oxidschicht 2 und der polykristallinen Siliziumschicht 3 jedoch gleich oder kleiner 20% der Dicke des Zwischenschichtisolierfilmes 7, wird durch das Überätzen das gesamte Oxid 13 weggeätzt, wodurch ein Leckstromweg geschaffen wird.

Ein solcher Leckstrompfad bewirkt, daß über das Halbleitersub­ strat 1 Leckströme fließen, wodurch das angemessene Anlegen einer gewünschten Vorspannung an die als Feldabschirmelektrode dienende polykristalline Schicht 3 verhindert wird, was die Feldcharakteristiken des Feldabschirmabschnittes verschlech­ tert. Die Bildung eines hochsäurebeständigen Nitridfilms mittels eines CVD-Verfahrens auf der Oberfläche einer gebilde­ ten Oxidschicht 2 kann als Mittel zum Verhindern der Bildung einer Oxidschicht 13 in der polykristallinen Schicht 3 bei den oben beschriebenen herkömmlichen Schritten benutzt werden. Eine Zunahme der Anzahl der CVD-Schritte senkt jedoch die Produktivität und verhindert damit eine Verbesserung der Massenproduktion.

Es ist Aufgabe der vorliegenden Erfindung, eine Halbleiterein­ richtung bereitzustellen, bei der - etwa als Feldabschirmung - ein Kontakt zwischen einer leitenden Verdrahtungsschicht und einer polykristallinen Siliziumschicht hergestellt ist, die auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps mit einer dünnen Oxidschicht dazwischen gebildet ist, und bei der ein Kurzschluß zwischen der leitenden Verdrahtungsschicht und dem HalbIeitersubstrat verhindert werden kann.

Eine erfindungsgemäße Halbleitereinrichtung weist ein Halblei­ tersubstrat mit einem Gebiet eines ersten Leitfähigkeitstyps mindestens in und nahe seiner Oberfläche, eine Störstellenionen enthaltende und mit einer dazwischenliegenden Oxidschicht auf der Oberfläche des Halbleitersubstrates gebildete polykristal­ linen Siliziumschicht, einen auf der polykristallinen Silizium­ schicht gebildeten und in einer vorbestimmten Position mit einem Kontaktloch versehenen Zwischenschichtisolierfilm, wobei das Kontaktloch die Oberfläche der polykristallinen Silizium­ schicht als Bodenfläche einschließt, und eine auf der Oberfläche des Zwischenschichtisolierfilms und der inneren Wandung des Kontaktloches gebildete leitende Verdrahtungs­ schicht auf. Die Halbleitereinrichtung ist durch eine Störstel­ lendiffusionsschicht eines zweiten Leitungstyps, die in einem Gebiet der Oberfläche des Halbleitersubstrates unterhalb des Kontaktlochs angeordnet ist, gekennzeichnet.

Gemäß der Erfindung bewirkt die Bildung einer Störstellendiffu­ sionsschicht eines zweiten Leitungstyps in einem Gebiet der Oberfläche des Halbleitersubstrates unterhalb des Kontaktlochs die Bildung eines pn-Übergangs zwischen der Störstellendiffu­ sionsschicht und dem Halbleitersubstrat. Damit kann, auch wenn eine leitende Verdrahtungsschicht durch eine polykristalline Siliziumschicht und eine Oxidschicht hindurch in Kontakt mit dem Halbleitersubstrat kommt, durch Auswahl einer an die polykristalline Siliziumschicht über die leitende Verdrahtungsschicht anzulegenden Spannung derart, daß am pn- Übergang eine umgekehrte Vorspannung entsteht, durch den pn- Übergang die Isolation aufrechterhalten werden, wodurch das Fließen von Leckströmen verhindert wird. Beispielsweise gewähr­ leistet die Anwendung der Erfindung auf einen Verdrahtungskon­ taktabschnitt zum Anlegen einer Vorspannung an eine Feldab­ schirmelektrode das Anlegen einer gewünschten Vorspannung zur Erzeugung ausgezeichneter Abschirmcharakteristiken.

Bei einem Verfahren zur Herstellung einer erfindungsgemäßen Halbleitereinrichtung wird zuerst auf der Oberfläche eines Halbleitersubstrates eines ersten Leitfähigkeitstyps eine Resistschicht mit einer vorbestimmten Öffnung gebildet, und Verunreinigungen des zweiten Leitungstyps werden unter Nutzung der Resistschicht als Maske injiziert, um eine Störstellendif­ fusionsschicht des zweiten Leitungstyps in einer vorbestimmten Position auf der Oberfläche des Halbleitersubstrates zu bilden. Dann wird nach dem Entfernen der Resistschicht eine störstel­ lendotierte polykristalline Siliziumschicht auf der Oberfläche des Halbleitersubstrates mit einer dazwischen angeordneten Oxidschicht gebildet, die desweiteren mit einem Zwischenschichtisolierfilm bedeckt wird. Danach wird der Zwischenschichtisolierfilm selektiv und anisotrop geätzt, um ein Kontaktloch zu bilden, welches die Oberfläche des Halblei­ tersubstrates im Bereich der Störstellendiffusionsschicht als Bodenfläche einschließt. Dann wird auf dem Zwischenschichtiso­ lierfilm unter Einschluß der Innenwandung des Kontaktloches eine vorbestimmte leitende Verdrahtungsschicht gebildet.

Bei diesem Herstellungsverfahren wird zuerst in einem Bereich der Oberfläche des Halbleitersubstrates, auf dem ein Kontakt­ loch ausgebildet werden soll, eine Störstellendiffusionsschicht des dem Halbleitersubstrates entgegengesetzten Leitungstyps gebildet. Damit verhindert auch dann, wenn während der folgenden Schritte einschließlich des thermischen Prozesses in der polykristallinen Siliziumschicht Oxide gebildet werden und infolgedessen die leitende Verdrahtungsschicht in Kontakt mit dem Halbleitersubstrat kommt, der zwischen der Störstellendif­ fusionsschicht und dem Halbleitersubstrat gebildete pn-Übergang des Auftreten von Leckströmen im Halbleitersubstrat. Entsprechend einem anderen Aspekt des Verfahrens zur Herstellung eines erfindungsgemäßen Halbleitersubstrates werden nach der Bildung eines Kontaktloches in einem Zwischen­ schichtisolierfilm Störstellen des zweiten Leitungstyps in den inneren Bereich des Kontaktloches injiziert um in der Ober­ fläche einer polykristallinen Siliziumschicht eine Störstellen­ diffusionsschicht zu bilden.

Gemäß diesem Herstellungsverfahren gestattet es, wenn im Bereich des Kontaktloches in der polykristallinen Silizium­ schicht eine Öffnung gebildet wird, diese Öffnung, daß Störstellen des zweiten Leitungstyps in die Oberfläche des Halbleitersubstrates eingeführt werden. Im Ergebnis dessen wird auf eine selbstausrichtende Weise in einer gewünschten Position eine Störstellendiffusionsschicht des zweiten Leitungstyps gebildet, womit Leckströme zum Halbleitersubstrat verhindert werden.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Erläuterung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigend,

Fig. 1A eine Querschnittsdarstellung (längs der Linie A-A der Fig. 1B), die eine Anordnung einer herkömmlichen Halbleitereinrichtung zeigt, und

Fig. 1B eine Draufsicht auf dieselbe,

Fig. 2A-2H Querschnittsdarstellungen, die aufeinanderfol­ gende herkömmliche Schritte bei der Herstel­ lung einer herkömmlichen Halbleitereinrichtung nach den Fig. 1A und 1B zeigen,

Fig. 3A eine Querschnittsdarstellung (längs der Linie A-A der Fig. 3B), die eine Anordnung einer Halbleitereinrichtung nach einer Ausführungs­ form zeigt,

Fig. 3B eine Draufsicht auf dieselbe,

Fig. 4A-4H Querschnittsdarstellungen, die aufeinanderfol­ gende Schritte der Herstellung einer Halblei­ tereinrichtung der ersten Ausführungsform nach den Fig. 3A und 3B zeigen,

Fig. 5A-5C Querschnittdarstellungen, die aufeinanderfol­ gende Schritte eines anderen Beispieles eines Herstellungsverfahrens zur Ausbildung einer erfindungsgemäßen Halbleitereinrichtung zeigen,

Fig. 6 eine Querschnittsdarstellung, die eine Anord­ nung zeigt, bei der die Erfindung auf den peripheren Teil des Speicherzellenabschnittes eines DRAM angewandt ist.

Im folgenden wird eine Ausführungsform unter Bezugnahme auf die Fig. 3A, 3B und 4A-4H beschrieben.

Die Ausführungsform bezieht sich auf ein Halbleitersubstrat mit der gleichen Elementisolationsanordnung unter Nutzung der Feldabschirmung wie bei der oben beschriebenen herkömmlichen Einrichtung. Bei dieser Elementisolationsanordnung unter Nutzung der Feldabschirmung ist auf der Oberfläche eines Halbleitersubstrates 1 aus z. B. einkristallinem p-Silizium mit einer dazwischen angeordneten Oxidschicht 2 von etwa 500 Å Dicke, eine störstellendotierte polykristallinen Silizium­ schicht 3 mit einer Dicke von etwa 2000 Å durch ein CVD-Verfahren oder ähnliches gebildet. Die polykristalline Siliziumschicht 3 bildet eine Feldabschirmelektrode, und ihre Oberfläche ist mit einem Zwischenschichtisolierfilm 4 von etwa 2000 Å Dicke bedeckt. Eine Gateelektrode 6 ist durch Mustern auf der Oberfläche des Zwischenschichtisolierfilms 4 ausgebildet. Die Gateelektrode ist auf dem durch die als Feldabschirmelek­ trode dienende polykristalline Siliziumschicht 3 abgetrennten und isolierten aktiven Bereich auf der Oberfläche des Halbleitersubstrates 1 mit einer dazwischen angeordneten Gate­ isolierschicht 5 von einigen hundert Å Dicke angeordnet. Auf der Gate-Elektrode 6 und einem Teil der polykristallinen Siliziumschicht 3, der nicht mit der Gateelektrode 6 überlappt, ist ein Zwischenschichtisolierfilm 7 angeordnet. Ein Kontakt­ loch 8 ist in einer vorbestimmten Position des Zwischenschicht­ isolierfilms 7 angeordnet, und im Kontaktloch 8 sind eine leitende Verdrahtungsschicht 9 aus Aluminium oder ähnlichen, die auf der Oberfläche des Zwischenschichtisolierfilms 7 gebildet ist, und die polykristalline Siliziumschicht 3 elektrisch miteinander verbunden. Die leitende Verdrahtungs­ schicht 9 ist zum Anlegen einer Vorspannung an die polykristalline Siliziumschicht 3 als Feldabschirmelektrode vorgesehen. Gemäß Fig. 3B sind an den gegenüberliegenden Seiten der Gateelektrode 6 im aktiven Bereich Störstellendif­ fusionsschichten 10a und 10b mit einem zum Halbleitersubstrat 1 entgegengesetzten Leitungstyp, die Source-/Drain-Gebiete eines MOS-Feldeffekttransistors bilden, angeordnet. Diese Störstel­ lendiffusionsschichten 10a und 10b sind elektrisch mit leitenden Verdrahtungschichten 12a und 12b aus Aluminium oder ähnlichem in den Kontaktlöchern 11a bzw. 11b verbunden. Die beschriebene Anordnung ist identisch mit der herkömmlichen Anordnung nach den Fig. 1A und 1B mit dem Unterschied, daß in der Oberfläche des Halbleitersubstrates 1 unterhalb des Kontaktloches 8 eine Störstellendiffusionsschicht 18 gebildet ist. Die Störstellendiffusionsschicht 18 enthält Verunreini­ gungen eines zum Halbleitersubstrat 1 entgegengesetzten Leitungstyps (n-Verunreinigungsionen wie Phosphor oder Arsen, wenn das Halbleitersubstrat 1 eine einkristalline p-Silizium­ platte ist), die in sie dotiert sind, und ein pn-Übergang ist an der Grenzfläche zwischen der Schicht 18 und dem Halbleitersubstrat 1 gebildet. Das Anlegen einer positiven Spannung an die leitende Verdrahtungsschicht 9 führt zum Anliegen einer umgekehrten Vorspannung am pn-Übergang. Damit kann auch dann, wenn die leitende Verdrahtungsschicht 9 im Bodenabschnitt des Kontaktloches 8 durch die polykristalline Siliziumschicht 3 und die Oxidschicht 2 in Kontakt mit dem Halbleitersubstrat kommt, die Isolation zwischen der leitenden Verdrahtungsschicht 9 und dem Halbleitersubstrat 1 gewährleistet und das Auftreten von Leckströmen durch das Halbleitersubstrat verhindert werden. Im Ergebnis dessen kann an die polykristalline Siliziumschicht 3, die als Feldabschirm­ elektrode dient, zuverläsig eine gewünschte Vorspannung angelegt werden, wodurch ausgezeichnete Feldabschirmcharakter­ istiken erhalten bleiben.

Die Schritte zur Herstellung einer Halbleitereinrichtung mit einer solchen Anordnung werden unter Bezugnahme auf die Fig. 4A-4H beschrieben.

Zuerst wird auf die gesamte Oberfläche des Halbleitersubstrates 1 aus einem p-Silizium-Einkristall oder ähnlichem eine Resistschicht 17 aufgebracht, die einem photolithographischen Ätzverfahren ausgesetzt wird, um einen Öffnungsabschnitt 17a einer vorbestimmten Form zu erzeugen. Danach wird zumindest die Nachbarschaft des Öffnungsabschnitts 17a mit n-Ionen von Phosphor oder Arsen bestrahlt, um eine n-Störstellendiffusions­ schicht 18 in einer vorbestimmten Position der Oberfläche des Halbleitersubstrates 1 unter Nutzung der Resistschicht 17 als Maske zu bilden (Fig. 4A).

Dann wird nach Entfernen der Resistschicht 17 eine störstellendotierte polykristallinen Siliziumschicht 3 mit einer Dicke von 2000 Å durch CVD-Verfahren oder ähnliches auf der gesamten Oberfläche des Halbleitersubstrates 1 mit einer dazwischen angeordneten Oxidschicht 2 von etwa 500 Å, die durch thermische Oxidation oder ähnliches gebildet wird, gebildet. Danach wird mit einer Dicke von etwa 2000 Å auf die polykristalline Schicht 3 ebenfalls durch CVD-Verfahren ein Zwischenschichtisolierfilm 4 abgeschieden (Figur B). Danach werden nach Bildung eines auf vorbestimmte Weise gemusterten Resistfilms (nicht gezeigt) durch Photolithographie und Ätzen der Zwischenschichtisolierfilm 4, die polykristalline Siliziumschicht 3 und die Oxidschicht 2 aufeinanderfolgend und selektiv geätzt, um einen Feldabschirmteil (den mit dem Pfeil B der Fig. 4C bezeichneten Teil) zu bilden und einen Teil der Oberfläche des Halbleitersubstrates im aktiven Gebiet (den durch den Pfeil C in Fig. 4C bezeichneten Teil), der durch den Feldabschirmteil umgeben ist, freizulegen. Danach wird auf die gesamte Oberfläche des Halbleitersubstrates 1 durch ein CVD-Verfahren oder ähnliches eine Oxidschicht von etwa 2000 Å abgeschieden, die anisotrop geätzt wird, um eine Seitenwand 4a am Rande des Feldabschirmteiles zu bilden, was zu dem in Fig. 4C gezeigten Zustand führt. Dann wird nach Bilden einer Gate- Oxidschicht 5 mit etwa 200 Å Dicke durch thermische Oxidation auf der Oberfläche des Halbleitersubstrates 1 im aktiven Bereich auf die gesamte Oberfläche des Halbleitersubstrates 1 durch CVD-Verfahren oder ähnliches eine mit Störstellen wie Phosphor oder Arsen dotierte polykristalline Siliziumschicht 6 abgeschieden. Im Schritt der thermischen Oxidation zur Bildung der Gateoxidschicht 5, bei dem bei einer hohen Temperatur von 820°C oder darüber unter oxidierender Atmosphäre eine Wärmebehandlung ausgeführt wird, werden auf der polykristal­ linen Siliziumschicht 3 stellenweise Oxide 13 gebildet. Der Durchmesser des Oxids 13 beträgt etwa 2000 Å, was etwa gleich dem Durchmesser der polykristallinen Siliziumkörner ist. Der Mechanismus der Bildung der Oxide 13 ist identisch mit dem im gleichen Schritt der Herstellung der herkömmlichen Einrichtung. Daher wird beim Schritt der Bildung der Oxidschicht 5 durch thermische Oxydation kein Oxid gebildet, wenn die Dicke der polykristallinen Schicht 3 hinreichend größer als etwa 2000 Å ist, während Oxid gebildet wird, wenn die Dicke etwa 2000 Å oder weniger beträgt.

Dann wird die Gateelektrode 6 durch Photolithographie und Ätzen strukturiert, was zu dem in Fig. 4D gezeigten Zustand führt. Danach wird auf der gesamten Oberfläche des Halbleitersub­ strates 1 ein Zwischenschichtisolierfilm 7 gebildet (Fig. 4E). Auf der Oberfläche des Zwischenschichtisolierfilms 7 wird eine Resistschicht 14 in eine vorbestimmte Gestalt gebracht, und ein anisotropes Ätzen wird unter Nutzung der gemusterten Resistschicht als Maske ausgeführt, um ein Kontaktloch zu bilden. Zum Zeitpunkt dieses anisotropen Ätzens sollte exakt der Teil des Zwischenschichtisolierfilms 7, der als Raum für das Kontaktloch 8 dient, durch Ätzen entfernt werden, so daß auf dem Boden des Kontaktloches 8 die polykristalline Siliziumschicht 3 freiliegt. In der Praxis wird jedoch in Anbetracht der Dickenschwankungen des Zwischenschicht­ isolierfilmes 7 infolge des abgestuften Substrates und der Schwankungen in den Charakteristiken der Ätzapparatur ein Überätzen von etwa 20% ausgeführt. Dieses Überätzen entfernt das unterhalb des Kontaktloches 8 gebildete Oxid 13 und bildet einen Öffnungsabschnitt 16 durch die polykristalline Siliziumschicht 3 und die Oxidschicht 2, der die Oberfläche des Halbleitersubstrates 1 als Bodenfläche einschließt (Fig. 4F). Dann wird nach Entfernen des Resistfilms 14 eine leitende Schicht 9a oder ähnliches auf der gesamten Oberfläche des Halbleitersubstrates 1 unter Einschluß der inneren Wandung des Kontaktloches 8 durch CVD-Verfahren oder Sputtern gebildet (Fig. 4G). Danach wird die leitende Schicht durch Photolitho­ graphie und Ätzen gemustert, um leitende Verdrahtungsschichten 9, 12a und 12b zu bilden (Fig. 4H).

Das oben beschriebene Verfahren zur Herstellung einer Halbleitereinrichtung unterscheidet sich von dem herkömmlichen Verfahren dadurch, daß zuerst in einer vorbestimmten Position der Oberfläche des Halbleitersubstrates 1 die Störstellendif­ fusionsschicht 8 gebildet wird. Der Öffnungsbereich 17a der Resistschicht 17, der zum Bilden der Störstellendiffusions­ schicht 18 genutzt wird, wird im allgemeinen so groß gemacht, wie das Muster des zum Ätzen eines Kontaktloches später verwendeten Resistfilmes 14. Die Störstellendiffusionsschicht 18 sollte in einem geringfügig größeren Gebiet gebildet werden als der innere Umfang des Kontaktloches 8, da die Schicht 18 dazu dient, die Isolation auch dann zu gewährleisten, wenn die Oxide 13 genau unterhalb der inneren Umfangslinie des Kontaktloches 8 gebildet sind. Beim Bilden der Störstellen­ diffusionsschicht 18 durch Ioneninjektion, diffundieren jedoch die Störstellenionen in ein leicht außerhalb der inneren Umfangslinie des Öffnungsabschnittes 17a der Resistschicht 17 gelegenes Gebiet, wie in Fig. 4A gezeigt ist. Es gibt daher auch keine Probleme, wenn der Durchmesser der Öffnung 17a identisch mit dem des Kontaktloches 8 ist. Ein Gebiet, in dem die Störstellendiffusionsschicht 18 zu bilden ist, kann zuverlässiger durch Bilden des Öffnungsabschnittes 17a der Resistschicht 17 mit einem gegenüber dem Kontaktloch 8 um etwa 0,1 µm größerem Durchmesser gebildet werden, wenn man eine mögliche Verschiebung des Musters in Rechnung stellt.

Ein anderes Beispiel eines Verfahrens zur Herstellung einer Halbleitereinrichtung mit den gleichen Effekten wie die oben beschriebene Ausführungsform wird unter Bezugnahme auf die Fig. 5A-5C beschrieben. Bei diesem Herstellungsverfahren wird nach Ausbilden der Anordnung der oben beschriebenen herkömmlichen Einrichtung nach Fig. 2F ein Gebiet des Halbleitersubstrates 1, das mindestens das Kontaktloch 8 einschließt, mit Störstellenionen eines zum Halbleitersubstrat 1 entgegengesetzten Leitfähigkeitstyps bestrahlt (Fig. 5A). Im Falle eines p-Halbleitersubstrates 1 werden n-Störstellenionen wie Phosphor oder Arsen für diese Ionenbestrahlung verwendet. Während dieser Ionenbestrahlung werden die Verunreinigungs­ ionen in die Oberfläche der polykristallinen Siliziumschicht 3 im Bodenabschnitt des Kontaktloches 8 unter Verwendung der Resistschicht 14 als Maske implantiert, wodurch die Stör­ stellendiffusionsschicht 18a gebildet wird. Dann werden die Verunreinigungsionen auch in die Oberfläche des Halblei­ tersubstrates im Bodenabschnitt der Öffnung 16 unter Verwendung der polykristallinen Siliziumschicht 3 als Maske implantiert, wodurch die Störstellendiffusionsschicht 18b gebildet wird (Fig. 5B). Dann wird auf einer Oxidschicht 7 und dem Kontaktloch 8 eine leitende Verdrahtungsschicht 9 aus Aluminium oder ähnlichem gebildet (Fig. 5C).

Wie oben beschrieben, wird mit diesem Herstellungsverfahren die Störstellendiffusionsschicht 18b eines zum Halbleitersubstrat 1 entgegengesetzten Leitungstyps in der Umgebung des Bodenab­ schnittes des Öffnungsabschnittes 16 im Ergebnis der Bildung des Oxids 13 in der polykristallinen Siliziumschicht 3 auf selbstausrichtende Weise gebildet. Infolgedessen wird im Umgebungsbereich ein pn-Übergang gebildet. Damit erlaubt das Anliegen einer umgekehrten Vorspannung an einem Abschnitt zwischen der leitenden Verdrahtungsschicht 9 und des Halbleitersubstrates 1 das Aufrechterhalten einer Isolation über den pn-Übergangsbereich, wodurch das Auftreten von Leckströmen verhindert wird.

Unter Bezugnahme auf die Fig. 6 wird ein Beispiel einer Anwen­ dung der vorliegenden Lösung auf den peripheren Abschnitt einer Speicherzelle eines DRAM (Dynamischer Speicher mit wahlfreien Zugriff) beschrieben. In einer Speicherzelle eines DRAM, die in Fig. 6 gezeigt ist, wird die Lösung auf einen Kontakt­ abschnitt mit einer leitenden Verdrahtung zur elektrischen Verbindung einer Zellplatte mit einer peripheren Schaltung am Rande der Speicherzelleranordnung angewendet. Das heißt, Fig. 6 zeigt eine Anordnung in der Umgebung einer Speicherzel­ lerabschnittes, die der Speicherzellenanordnung des DRAM am nahesten liegt. Gemäß Fig. 6 sind in der Anordnung dieser Speicherzellen ein MOS-Feldeffekttransistor mit einer Transfer- Gate-Electrode 23, einem Source-Gebiet 24 und einem Drain- Gebiet 25 in einem durch eine Feldabschirmelektrode 23 oberhalb eines Halbleitersubstrates 21 abgetrennten und isolierten Gebiet gebildet. Eine Bitleitung 26 ist auf dem Source-Gebiet 24 und ein Speicherknoten 27 ist auf dem Drain-Gebiet 25 gebildet. Weiter ist oberhalb der Bitleitung 26 mit einer dazwischenliegenden Isolierschicht 28 und oberhalb des Speicherknotens 27 mit dem dazwischen angeordneteten, dielektrischen Kondensatorfilm 29 eine aus einer störstellendotierten polykristallinen Siliziumschicht gebildete Zellplatte 30 gebildet. In einem außerhalb des durch die Feldabschirmelektrode 22 abgetrennten Gebietes liegenden Gebiet ist eine Oxidisolierschicht 31 zwischen der Zellplatte 30 und dem Halbleitersubstrat 21 angeordnet. Die Oberfläche der Zellplatte 30 ist mit einer Isolierschicht 32 bedeckt, und eine leitende Verdrahtungsschicht 34 zum elektrischen Verbinden der Zellplatte 30 und der peripheren Schaltungen ist auf der Schicht 32 und in einem Kontaktloch 33, das in einer vorbestimmten Positionen der Isolierschicht 32 angeordnet ist, gebildet und strukturiert. Eine Störstellendif­ fusionsschicht 35 eines zum Halbleitersubstrat 21 entgegenge­ setzten Leitungstyps ist in der Oberfläche des Halbleiter­ substrates 21 unterhalb des Kontaktabschnittes zwischen der leitenden Verdrahtungsschicht 34 und der Zellplatte 30 gebildet. Die Störstellendiffusionsschicht 35 wird durch Implantation von Störstellenionen eines zum Halbleitersubstrat 21 entgegengesetzten Leitungstyps unter Nutzung einer Resistmaske mit dem gleichen Muster wie dem der Resistmaske zum Bilden des Kontaktloches 33 vor dem Bilden der Oxidisolier­ schicht 31 erhalten. Wie oben beschrieben, führt die Bildung der Störstellendiffusionsschicht 35 zur Bildung eines pn- Übergangs zwischen dem Halbleitersubstrat 21 und der Störstellendiffusionsschicht 35. Damit können Leckströme in­ folge eines langen Behandlungsprozesses zum Einebnen der Iso­ lierschicht 32 oder ähnlichem, bei dem ein Oxid 13 nach Fig. 2D in einem Abschnitt der polykristallinen Siliziumschicht 30 direkt unterhalb des Kontaktloches 33 gebildet ist, auch dann verändert werden, wenn das Oxid durch Überätzen entfernt wird und damit die leitende Verdrahtungsschicht 34 in Kontakt mit dem Halbleitersubstrat 21 gebracht wird.

Claims (9)

1. Halbleitereinrichtung mit einem Halbleitersubstrat (1) mit einem Bereich eines ersten Leitfähigkeitstyps mindestens in der Oberfläche und deren Umgebung, einer auf der Oberfläche des Halbleitersubstrates (1) mit einer Oxidschicht (2) dazwischen gebildeten störstellendotierten polykristallinen Silizium­ schicht (3), einem auf der polykristallinen Siliziumschicht (3) gebildeten und mit einem Kontaktloch (8), das in einer vorbestimmten Position der Isolierschicht gebildet ist und die Oberfläche der polykristallinen Schicht (3) als Bodenfläche enthält, gebildeten Zwischenschichtisolierschicht (4, 7) und einer auf der Oberfläche der Zwischenschichtisolierschicht (4, 7) und auf der inneren Wandoberfläche des Kontaktloches (8) gebildeten leitenden Verdrahtungsschicht (9, 12a, 12b) und einer Störstellendiffusionsschicht (18, 18b) eines zweiten Leitungstyps in einem Gebiet der Oberfläche des Halbleiter­ substrates (1) unterhalb des Kontaktloches (8).

2. Halbleitereinrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die polykristalline Siliziumschicht (3) eine Feldabschirmelektrode zum elektrischen Abtrennen und Isolieren eines aktiven Gebietes auf dem Halbleitersubstrat (1) ist und daß die polykristalline Siliziumschicht (3) mit einer als umgekehrte Vorspannung für einen pn-Übergang, der zwischen der Störstellendiffusionsschicht (18, 18b) und dem Halbleiter­ substrat gebildet ist, dienenden Spannung über die leitende Verdrahtungsschicht (9) versorgt wird.

3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) aus einkristallinem p-Silizium gebildet ist und die Störstellen­ diffusionsschicht (18, 18b) mit n-Phosphorionen oder -Arsen­ ionen dotiert sind.

4. Halbleitereinrichtung nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß die polykristalline Siliziumschicht (3) eine Zellplatte (30) einer Speicherzelle eines DRAM bildet und die leitende Verdrahtungsschicht (9) eine leitende Verdrah­ tungsschicht (34) im peripheren Abschnitt einer Speicher­ zellenanordnung bildet, über die eine vorbestimmte Spannung an die Zellplatte (30) angelegt wird.

5. Halbleitereinrichtung nach einem der Ansprüche 1-4, dadurch gekennzeichnet, daß die Störstellendiffusionsschicht (18, 18b) so gebildet ist, das sie sich über ein etwas größeres Gebiet als das Gebiet direkt unterhalb des Kontaktloches (8) erstreckt.

6. Halbleitereinrichtung nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß außerhalb des Gebietes direkt unterhalb des Kontaktloches (8) die Störstellendiffusion­ sschicht (18, 18b) nur in einem Gebiet direkt unterhalb einem Teil der polykristallinen Siliziumschicht (3), durch den der Kontakt mit der leitenden Verdrahtungsschicht (9) hergestellt wird, gebildet ist.

7. Verfahren zur Herstellung einer Halbleitereinrichtung mit den Schritten
Präparieren eines Halbleitersubstrates (1) eines ersten Leitfähigkeitstyps,
Aufbringen einer Resistschicht (17) auf die Oberfläche des Halbleitersubstrates (1),
Bilden einer Öffnung (17a) vorbestimmter Form in einer vorgegebenen Position der Resistschicht (17) ,
Bestrahlen mindestens der Umgebung der Öffnung (17a) mit Störstellenionen des zweiten Leitungstyps unter Verwendung der Resistschicht (17), in der die Öffnung (17a) gebildet ist, als Maske,
Bilden einer Störstellendiffusionsschicht (18) des zweiten Lei­ tungstyps in dem Gebiet der Oberfläche des Halbleitersubstrates (1) direkt unterhalb der Öffnung (17a),
Bilden einer Oxidschicht (2) auf der Oberfläche des Halbleiter­ substrates (1) nach Entfernen der Resistschicht (17),
Bilden einer störstellendotierten polykristallinen Silizium­ schicht (3) auf der Oberfläche der Oxidschicht (2),
Abscheiden eines Zwischenschichtisolierfilmes (4, 7) auf der Oberfläche der polykristallinen Siliziumschicht (3),
Bilden einer Resistschicht (14) auf der Oberfläche des Zwischenschichtisolierfilmes (4, 7) wobei die Resistschicht eine Öffnung in etwa gleicher Lage mit etwa gleicher Konfiguration wie die Öffnung (17a) der Resistschicht (17) hat;
anisotropes Ätzen des Zwischenschichtisolierfilms (4, 7) unter Verwendung der Resistschicht (14) als Maske zur Bildung eines Kontaktloches (8), das die Oberfläche der polykristallinen Siliziumschicht (3) als Bodenfläche enthält;
Bilden einer leitenden Schicht (9a) auf der inneren Wandober­ fläche des Kontaktloches (8) und dem Zwischenschichtisolierfilm (4, 7) und Strukturieren der leitenden Schicht (9a) zur Bildung einer leitenden Verdrahtungsschicht (9, 12a, 12b) nach Entfer­ nen der Resistschicht (14).

8. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Öffnung (17a) der Resistschicht (17) so gebildet wird, das ihr Durchmesser um etwa 0,1 µm größer als der des Kontaktloches (8) ist.

9. Verfahren zur Herstellung einer Halbleitereinrichtung mit den Schritten:
Präparieren eines Halbleitersubstrates (1) eines ersten Leitfähigkeitstyps;
Bilden einer Oxidschicht (2) auf der Oberfläche des Halbleiter­ substrates (1) ;
Bilden einer störstellendotierten polykristallinen Silizium­ schicht (3) auf der Oberfläche der Oxidschicht (2);
Abscheiden eines Zwischenschichtisolierfilmes (4, 7) auf der Oberfläche der polykristallinen Siliziumschicht (3);
Bilden einer Resistschicht (14) auf der Oberfläche des Zwischenschichtisolierfilmes (4, 7), so, daß er eine vorbestimmte Öffnung aufweist;
Anisotropes Ätzen des Zwischenschichtisolierfilmes (4, 7) unter Verwendung der Resistschicht (14) als Maske zur Bildung eines Kontaktloches (8), das die Oberfläche der polykristallinen Siliziumschicht (3) als Bodenfläche einschließt;
Implantieren von Verunreinigungen des zweiten Leitungstyps in den Innenraum des Kontaktloches (8) unter Nutzung der Resistschicht (14) als Maske zur Bildung einer Störstel­ lendiffusionsschicht (18a) des zweiten Leitungstyps mindestens in dem Abschnitt der Oberfläche der polykristallinen Siliziumschicht (3), der die Bodenfläche des Kontaktloches (8) bildet, und:
Bilden einer leitenden Schicht (9a) auf der inneren Wandober­ fläche des Kontaktloches (8) und dem Zwischenschichtisolierfilm (4, 7) nach Entfernen der Resistschicht (14) und Mustern der leitenden Schicht (9a) zur Ausbildung einer leitenden Verdrahtungsschicht (9, 12a, 12b).