DE3886315T2 - Halbleiteranordnungen mit supraleitenden Verbindungen. - Google Patents

Halbleiteranordnungen mit supraleitenden Verbindungen.

Info

Publication number
DE3886315T2
DE3886315T2 DE88308145T DE3886315T DE3886315T2 DE 3886315 T2 DE3886315 T2 DE 3886315T2 DE 88308145 T DE88308145 T DE 88308145T DE 3886315 T DE3886315 T DE 3886315T DE 3886315 T2 DE3886315 T2 DE 3886315T2
Authority
DE
Germany
Prior art keywords
region
silicon
substrate
superconducting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE88308145T
Other languages
English (en)
Other versions
DE3886315D1 (de
Inventor
Michael Gurvitch
Roland A Levy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Application granted granted Critical
Publication of DE3886315D1 publication Critical patent/DE3886315D1/de
Publication of DE3886315T2 publication Critical patent/DE3886315T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49888—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76891—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by using superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53285—Conductive materials containing superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/917—Mechanically manufacturing superconductor
    • Y10S505/918—Mechanically manufacturing superconductor with metallurgical heat treating
    • Y10S505/919—Reactive formation of superconducting intermetallic compound
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/917—Mechanically manufacturing superconductor
    • Y10S505/922—Making josephson junction device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/917—Mechanically manufacturing superconductor
    • Y10S505/923—Making device having semiconductive component, e.g. integrated circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

  • Die Erfindung betrifft Halbleitereinrichtungen, die supraleitende Verbindungen enthalten.
  • Ein supraleitendes Material ist ein Material, das dem Fließen eines elektrischen Gleichstroms einen Widerstand gleich Null entgegensetzt. Ein derartiges Material ist gekennzeichnet durch eine Temperatur, kritische Temperatur (Tc) genannt, oberhalb derer das Material aufhört supraleitend zu sein.
  • In den japanischen Patent Abstracts, Band 9, Nr. 321 (E-367) [2044], vom 17. Dezember 1985 wird eine Halbleitereinrichtung für Ultratieftemperaturverwendung beschrieben. Die Verzögerungszeit des Signaltransportes ist durch Ausbilden einer Doppellagenverdrahtungsstruktur aus supraleitendem Material auf Metallsilicid verkürzt.
  • Die EP-A-0 295 708, die eine frühere europäische Anmeldung für die benannten Vertragsstaaten DE, FR und GB darstellt, beschreibt eine integrierte Schaltungseinrichtung mit einer supraleitenden Verbindungsverdrahtungsschicht hoher Tc, in welcher unerwünschte Kupfer- und Siliciumatome enthaltenden Legierungen nicht ausgebildet sind. In dieser Einrichtung ist die Verbindung hoher Tc mit dem Siliciumsubstrat über eine Gold enthaltende Elektrode und eine Barriere gegen Golddiffusion, die beispielsweise Molybden enthält, verbunden.
  • Die EP-A-0-292 125, die für die benannten Vertragsstaaten DE, FR und GB eine frühere europäische Anmeldung darstellt, beschreibt ein supraleitendes mehrlagiges Schaltungssubstrat, bei welchem das supraleitende Material hoher Tc zwischen isolierenden Schichten angeordnet ist und durch ein Edelmetall eingekapselt ist.
  • Vor 1986 umfaßten die bekannten supraleitenden Materialien elementare Metalle, wie z.B. Hg, intermetallische Verbindungen, wie z.B. Nb&sub3;Ge, sowie ein paar (nichtkuprat-) Metalloxyde, wie z.B. BaPb1-xBixO&sub3;, wobei 0,05 ≤ x ≤ 0,3 ist. In bedeutender Weise haben alle diese Materialien Tc's, die geringer als oder gleich 23,3 Kelvin (K) sind. Als Folge ist es nötig, relativ teures flüssiges Helium zu verwenden, um diese Materialien unter ihre jeweiligen Tc's abzukühlen, um Supraleitung zu erhalten, was die Verwendung dieser Supraleiter relativ teuer macht.
  • Im Jahre 1986 publizierten J.G. Bednorz und K.A. Müller ihre nun ertragreiche Entdeckung, daß Zusammensetzungen in dem La- Ba-Cu-O-System supraleitend sind und Tc's von bis zu ungefähr 30K haben. (Siehe J.G. Bednorz und K.A. Müller, Zeitschrift für Physik B-Condensed Matter, Band 64, 189 (1986).) Diese Entdeckung stimmulierte Wissenschaftler auf der ganzen Welt, nach Zusammensetzungen zu suchen, die sogar höhere Tc's haben, was neben anderem zur Entdeckung von C.W. Chu und Kollegen führte, daß Zuammensetzungen in dem Y-Ba-Cu-O-System gemischter Phase Tc's höher als ungefähr 93K haben. (Siehe M.K. Wu et al., Physikal Review Letters, Band 58,908 (1987); und P.H. Hor et al., Physikal Review Letters, Band 58,991 (1987).) Diese letztere Entdeckung erzeugte beachtliches Erstaunen, da die letzteren Zusammensetzungen mit relativ preisgünstigem flüssigem Stickstoff (der einen Siedepunkt von 77K hat) einfach unter ihre Tc's abzukühlen sind, was deren Versendung als Supraleiter relativ kostengünstig und somit möglicherweise kommerziell attraktiv macht. Dieser Entdeckung wiederum folgte die Erkenntnis von R.J. Cava und Kollegen, das YBa&sub2;Cu&sub3;O&sub7; die spezielle für die Hochtemperatursupraleitung verantwortliche Phase in dem Y-Ba-Cu-O-System ist. (Siehe R.J. Cava et al., Physikal Review Letters, Band 58,1676 (1987).)
  • Bis heute haben die Forschungsergebnisse von Bednorz und Müller, und die von diesen inspirierten, zur Identifizierung von zwei Klassen Kupferoxydsupraleitern geführt. Die erste Klasse hat eine Nennzusammensetzung La2-xMxCu04-ε, wobei M eines oder mehrere zweiwertige Metalle, wie z.B. Ba, Sr oder Ca bezeichnet, wobei 0 ≤ x ≤ 0,3 und 0 ≤ ε ≤ 0,1 ist. (Siehe R.J. Cava et al., Physikal Review Letters, Band 58,408 (1987); und K. Kishio et al., Chemistry Letters, 429 (1987).) Die Mitglieder dieser ersten Klasse, so wurde herausgefunden, haben Tc's, die von ungefähr 30K bis 40K reichen.
  • Die zweite Klasse von Kupferoxydsupraleitern hat eine Nennzusammensetzung Ba2-y(M(1)1-xM(2)x)1+yCu&sub3;O9-δ, wobei 0 ≤ x ≤ 1 ist, 0 ≤ y ≤ 1 ist, 1 ≤ δ ≤ 3 ist und M(1) und M(2) dabei Y, Eu, Nd, Sm, Gd, Dy, Ho, Er, Tm, Yb, Lu, La, Sc, Sr oder Kombinationen dieser Elemente bezeichnen. (Siehe D.W. Murphy et al., Physikal Review Letters, Band 58,1888 (1987); P.H. Hor et al., Physikal Review Letters, Band 58,1891 (1987); und die von J.M. Tarascon et al. in Materials Research Society Meeting, Anaheim, Californien, April 1987 gegebene Darstellung). In bedeutender Weise haben viele der Mitglieder dieser zweiten Klasse Tc's, die höher als ungefähr 77K, (der Siedepunkt flüssigen Stickstoffs) sind.
  • Kürzlich wurde berichtet, daß teilweises oder vollständiges Ersetzen von Fluor anstelle von Kupfer in der zweiten Klasse von Kupferoxydsupraleitern ebenfalls Supraleiter mit Tc's ergibt, die höher als ungefähr 77K sind. (Siehe S.R. Ovshinsky et al., Physikal Review Letters, Band 58,2579 (1987).)
  • Die Entdeckung von Supraleitern mit relativ hohen Tc's, z.B Tc's, die höher als ungefähr 77K sind, führte zu einer breiten Vielzahl vorgeschlagener Anwendungen. Ein derartiger Vorschlag besteht darin, (flüssig-Stickstoff-gekühlte) Supraleiter als Verbindungen (elektrische Leiter, die sich zwischen Einrichtungsbestandteilen erstrecken und für die Übertragung von Signalen zwischen Einrichtungsbestandteilen verwendet werden) auf und zwischen Halbleiterchips zu verwenden. (Siehe z.B. den Zeitungsartikel von Andrew Pollack mit dem Titel "Stanford Reports Advance In Race for Supercomputer", The New York Times, Seite 7, 14. März 1987 und den Zeitungsartikel von James Gleick mit dem Titel "New Superconductors Offer Chance to Do the Impossible", The New York Times, Seite 1, 9. April 1987.) Einer der diesen Vorschlag zugrunde liegenden Vorteile besteht in der Tatsache, daß derartige Verwendung die RC- Verzögerungszeiten, die heutigen Verbindungen anhängen, reduzieren oder sogar vollständig eliminieren würden, um schnellere Signalübertragung und somit schnellere Einrichtungen zu erhalten. Zusätzlich würde die Verwendung von supraleitenden Verbindungen zu reduzierter ohm'schen (Widerstands-) Wärme führen, welches die Verminderung von Abständen zwischen Einrichtungsbestandteilen erlaubt, was ebenfalls zu schnelleren Einrichtungen führen würde. In bedeutender Weise ist in diesem Vorschlag die Annahme implizit enthalten, daß zwischen den Supraleitern relativ hoher Tc und den Halbleitermaterialien keine Inkompartibilität besteht und daß der Verwirklichung und dem Erreichen der zugrunde liegenden Vorteile kein wesentliches Hindernis entgensteht.
  • Gemäß der vorliegenden Erfindung wird eine Einrichtung, wie in Anspruch 1 definiert, zur Verfügung gestellt.
  • Die Erfindung umfaßt das Auffinden der Tatsache, daß unter bestimmten Umständen die neuen Supraleiter relativ hoher Tc mit Halbleitermaterialien, wie z.B. Si, sowie mit anderen siliciumenthaltenden Materialien, die üblicherweise in Halbleitereinrichtungen verwendet werden, einschließlich SiO&sub2; und Metallsilicide inkompartibel sind. Dies bedeutet, daß physikalischer Kontakt zwischen einem beliebigen der neuen Supraleiter und beispielsweise Si bei relativ hohen Temperaturen, z.B. Temperaturen gleich oder größer als ungefähr 800 Grad Celsius (C) dazu führt, daß die Supraleiter mit dem Silicium vergiftet werden (d.h. einer unerwünschten Wechselwirkung mit dem Si unterliegen) und, als Konsequenz zu ihren nicht supraleitenden Zuständen zurückkehren. (Es wird angenommen, daß diese Vergiftung die Diffusion von Si in die Supraleiter umfaßt). Da die derzeit verfügbaren Techniken zum Ausbilden dünner Filme aus den neuen Supraleitern auf Halbleitersubstraten die Verwendung relativ hoher Temperaturen benötigen, führt physikalischer Kontakt zu einem nicht vermeidbaren Verlust an Supraleitung.
  • Die Erfindung umfaßt weiter das Auffinden der Tatsache, daß zwischenliegendes Anordnen einer speziellen Kombination aus Materialbereichen zwischen den neuen Supraleitern und beispielsweise Si, das Vergiften der Supraleiter verhindert, während ebenfalls ein relativ niedriger elektrischer Kontaktwiderstand zum Si erreicht wird. Diese Kombination umfaßt einen Bereich, der Ag und/oder Au enthält, der zwischen dem Supraleiter und dem Si angeordnet ist und vorzugsweise in Kontakt mit dem Supraleiter steht. In bedeutender Weise sind Ag und Au nicht mit den neuen Supraleitern (in dem vorstehend beschriebenen Sinne) inkompartibel. Jedoch diffundieren Ag und Au während Hochtemperaturverarbeitung in das Si, um Rekombinations/Erzeugungszentren zu bilden, die zu unerwünschten Leckströmen in Halbleitereinrichtungen führen.
  • Wo immer der Ag und/oder Au enthaltende Bereich andernfalls Silicium-Einrichtungs-Bestandteile kontaktieren würde, z .B. Silicium-Sources und -Drains, enthält die vorstehende Kombination aus Materialbereichen ebenfalls eine Barriere gegenüber Ag und Au Diffusion, die zwischen den Ag und/oder Au enthaltenden Bereichen und dem Silicium angeordnet ist. Eine derartige Barriere umfaßt z.B. einen Bereich aus hochschmelzendem Metall, wie z.B. W, Mo oder Ta. Bedeutend ist, daß hochschmelzende Metalle, wie z.B. W ebenfalls die neuen Supraleiter vergiften. Jedoch verhindern die Ag und/oder Au enthaltenden Bereiche nicht nur das Vergiften der neuen Supraleiter durch Si sondern verhindern ebenfalls das Vergiften durch die hochschmelzenden Metalle. Zusätzlich verhindert der Ag und/oder Au enthaltende Bereich die Oxidierung von z.B. darunterliegendem W in der Diffusionsbarriere während Hochtemperaturverarbeitung, was andernfalls zur Bildung flüchtiger Wolframoxyde und als Konsequenz zur Zerstörung der Diffusionsbarriere führen würde.
  • Wo immer die Diffusionsbarriere andernfalls Silicium- Einrichtungs-Bestandteile, z.B. Silicium-Sources und Drains kontaktieren würde, umfaßt die vorstehende Kombination einen Bereich leicht siliciumreichen Metallsilicids wie z.B. Wolframsilicid, das zwischen der Diffusionsbarriere und dem Si angeordnet ist. Dieser zusätzliche Bereich vermindert den Siliciumkonzentrationsgradienten an der Grenzfläche zwischen dem Si und der Materialkombination, wobei die Möglichkeit von Siliciumdiffusion in die Kombination vermindert wird. Eine derartige Diffusion ist unerwünscht, da (zusätzlich zum Vergiften des Supraleiters) diese zur Bildung von Ag/Si und/oder Au/Si-Legierungen führt, die erniedrigte (im Vergleich zu Ag und/oder Au) Schmelztemperaturen haben und als Konsequenz zu einer Abnahme der mechanischen Unversehrtheit des Ag und/oder Au während Hochtemperaturverarbeitung führt. Die Anwesenheit der Metallsilicidbereiche vermindert ebenfalls die Möglichkeit, daß Einrichtungsbestandteile, wie z.B. Sources und Drains erodiert werden als Ergebnis des sich mit dem hochschmelzenden Metallen kombinierenden Siliciums (aus den Bestandteilen), um während der Hochtemperaturverarbeitung Metallsilicide zu bilden. Zusätzlich verbessert dieser Bereich die Adhäsion der erf indungsgemäßen Kombination an den in Halbleitereinrichtungen verwendeten Zwischenlagendielektrika und reduziert den Kontaktwiderstand zum Silicium.
  • Die Erfindung wird nachstehend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in welchen:
  • Fig. 1 eine Aufsicht auf eine erste Ausführungsform der Erfindung ist,
  • Fig. 2 eine Querschnittsansicht der ersten Ausführungsform entlang der Linie 2-2 aus Fig. 1 ist,
  • Fig. 3 eine Querschnittsdarstellung einer zweiten Ausführungsform der Erfindung ist und
  • Fig. 4 eine Querschnittsdarstellung einer Variante der ersten Ausführungsform ist.
  • Die Erfindung betrifft eine Halbleitereinrichtung, die entweder einen einzelnen Halbleiterchip umfaßt, der eine integrierte Schaltung (IC) oder zwei oder mehrere elektrisch miteinander verbundene IC-enthaltende Halbleiterchips umfaßt. Die erfindungsgemäße Einrichtung unterscheidet sich von vorherigen derartigen Einrichtungen dadurch, daß diese eine oder mehrere supraleitende Verbindungen relativ hoher Tc enthält, die sich zwischen Einrichtungsbestandteilen (auf dem gleichen Chip und/oder auf verschiedenen Chips) erstreckt. Zusätzlich, und wie vorstehend beschrieben, enthalten die Verbindungen wo immer die supraleitenden Verbindungen andernfalls Silicium enthaltende Einrichtungsmaterialien, wie z.B. Silicium, Siliciumdioxyd und Metallsilicide, die den Supraleiter vergiften, kontaktieren würde eine zwischenliegende spezielle Kombination aus Materialbereichen, die derartiges Vergiften verhindern. Als Folge werden die erwarteten Vorteile supraleitender Verbindungen verwirklicht, d.h. die Verbindungen weisen verminderte RC-Verzögerungszeiten und vermindertes Widerstandsheizen auf, was zu reduzierten Signalübertragungsverzögerungen und geringeren Abständen zwischen Einrichtungsbestandteilen führt, was wiederum zu schnelleren Einrichtungen führt.
  • Es wird auf Fig. 1 und 2 Bezug genommen. Eine erste Ausführungsform der erfindungsgemäßen Halbleitereinrichtung 10 umfaßt einen eine einzelne IC-enthaltenden Halbleiterchip 20 (von welchem nur ein Teil in Fig. 1 dargestellt ist). Der Chip enthält ein Substrat 40 (siehe Fig. 2), das Halbleitermaterial enthält, d.h. Silicium, in und auf welchem der Chip-IC gebildet ist. Die in und auf dem Silicium ausgebildete IC enthält (per Definition) zwei oder mehrere elektrisch miteinander verbundene diskrete Einrichtungen wie z.B. MOSFETs (Metalloxyd-Feldefekt-Transistoren) 30. (Der Einfachheit wegen zeigt Fig. 1 dennoch nur einen einzelnen MOSFET auf dem IC).
  • Wie in Fig. 2 dargestellt, umfaßt jeder MOSFET 30 auf dem Chip IC einen relativ dünnen Bereich 80 aus SiO&sub2;, der auf der Oberfläche des Siliciumsubstrats 40 gebildet ist, der als das Gateoxyd (GOX) dient. Der MOSFET enthält ebenfalls eine leitende Gateelektrode 70, die auf der Oberfläche des GOX 80 ausgebildet ist, das beispielsweise einen einzelnen Bereich 90 dotierten polykristallinen Siliciums (Polysilicium) enthält. Alternativ enthält die Gateelektrode 70 eine Kombination aus Materialbereichen, d.h. einen Bereich 100 aus Metallsilicid, wie z.B. Kobaltsilicid, Molybdensilicid, Wolframsilicid, Titansilicid oder Tantalsilicid, der über einen Bereich 90 dotierten Polysiliciums liegt. Zwei relativ stark dotierte Anteile des Siliciumsubstrates 40 auf gegenüberliegenden Seiten der Gateelektrode 70 bilden die Source 50 und das Drain 60 des MOSFET. Ein relativ dickes (im Vergleich zu dem GOX) Feldoxyd (FOX) 200 aus SiO&sub2; dient zum Trennen und elektrischen Isolieren des MOSFET 30 von anderen IC Bestandteilen.
  • Der IC auf dem Chip 20 enthält ebenfalls elektrisch leitende Verbindungen zwischen den diskreten Einrichtungen bzw. Bauteilen der IC. Im Speziellen enthält, wie in Fig. 1 dargestellt, der Chip-IC Verbindungen 500, 600 und 700, welche die Source- 50, die Drain- 60 und die Gateelektrode 70 des MOSFETs 30 mit anderen IC Bestandteilen verbindet, die zur Einfachheit dargestellt sind als ein Sourcekontaktanschlußfeld 5000, ein Drainkontaktanschlußfeld 6000 und ein Gatekontaktanschlußfeld 7000.
  • Wenigstens eine, und vorzugsweise alle, der Verbindungen 500, 600 und 700 enthalten einen Bereich 800 (siehe Fig. 2) supraleitenden Materials mit relativ hoher Tc, d.h. eines Bereichs aus Material, das aus einer der zwei Klassen supraleitender Kupferoxyde mit relativ hohem Tc gewählt ist. Die Dicke des supraleitenden Bereiches 800 reicht von ungefähr 0,1 Mikrometer (µm) bis ungefähr 3 µm. Dicken von weniger als ungefähr 0,1 µm sind unerwünscht, da derart dünne Bereiche unerwünscht niedrige stromtragende Kapazitäten haben und gegenüber Oberflächenverschmutzungen durch z.B. W in der darunter liegenden Diffusionsbarriere (nachstehend erläutert), was zu nicht supraleitenden Oberflächenanteilen führt, hochgradig empfänglich sind. Dicken von mehr als ungefähr 3 µm sind unerwünscht, da derart dicke Bereiche schwierig zu strukturieren sind und der Rißbildung und Ablösung unterliegen.
  • Wie nachstehend erläutert sind relativ hohe Temperaturen bei der Bildung der supraleitenden Bereiche 800 mit umfaßt. Um das Vergiften der Supraleiter zu verhindern wird folgerichtig physikalischer Kontakt zwischen den Bereichen 800 und dem Silicium auf der Source 50 und dem Drain 60, dem Metallsilicid und/oder dem Polysilicium der Gateelektrode 70 und dem Siliciumdioxyd des Zwischenlagendielektrikums 300 (nachstehend erläutert) ausgeschlossen. (Es wird angenommen, daß das Vergiften die Diffusion von Silicium in die supraleitenden Bereiche 800 mit umfaßt.) Somit enthält jede Verbindung gemäß der Erfindung und wie vorstehend erläutert einen Bereich 900, der Ag und/oder Au enthält und vorzugsweise im wesentlichen daraus besteht, bei welchen herausgefunden wurde, daß diese die Supraleiter mit relativ hoher Tc selbst bei relativ hohen Verarbeitungstemperaturen nicht vergiften, wobei diese zwischen jedem supraleitenden Bereich 800 und den vergiftenden Materialien zwischenliegend angeordnet sind. Die Dicke jedes Bereiches 900 reicht von ungefähr 0,01 µm bis ungefähr 2 µm. Dicken von weniger als ungefähr 0,01 µm sind unerwünscht, da derart dünne Bereiche beim Verhindern des Vergiftens des supraleitenden Bereichs 800 durch beispielsweise W in der darunter liegenden Diffusionssperre (nachstehend erläutert) nicht wirkungsvoll sind. Dicken von mehr als 2 µm sind unerwünscht, da derart dicke Bereiche schwierig zu strukturieren sind und der Rißbildung und dem Ablösen unterliegen.
  • Wie vorstehend beschrieben tendiert dieses Ag und/oder Au, obwohl das Ag und/oder Au in den Bereichen 900 für den Supraleiter nicht vergiftend ist, dazu in das Siliciumsubstrat 40 während der Hochtemperaturverarbeitung zu diffundieren, was zu unerwünschten Leckströmen in der Halbleitereinrichtung führt. Zur Vermeidung derartiger Diffusion umfaßt die Verbindung ebenfalls einen dazwischen liegenden Materialbereich 1000, der als Barriere gegenüber derartiger Diffusion agiert, d.h. zur Verminderung oder zum insgesamten Ausschließen derartiger Diffusion agiert. Nützliche Barrierenbzw. Sperrmaterialien umfassen hochschmelzende Metalle, wie z.B. W, Mo und Ta. Die Dicke des Barrierenbereiches 1000 reicht von ungefähr 0,04 µm bis ungefähr 2 µm. Dicken von weniger als ungefähr 0,04 µm sind unerwünscht, da derart dünne Bereiche oft unzusammenhängend sind und somit als Diffusionssperren nicht wirksam sind. Dicken von mehr als ungefähr 2 µm sind unerwünscht, da derart dicke Bereiche schwierig zu strukturieren sind und der Rißbildung und dem Ablösen unterliegen.
  • Wichtig ist, daß in Abwesenheit des Ag und/oder Au enthaltenden Bereiches 900 die hochschmelzenden Metalle, wie z.B. W, die in dem Barrierenbereich 1000 nützlich sind, ebenfalls die Supraleiter mit relativ hoher Tc vergiften. In vorteilhafter Weise spielt der Ag und/oder Au enthaltende Bereich 900 eine synergistische Rolle, d.h. verhindert das Vergiften durch, z.B. Si, während er ebenfalls das Vergiften durch z.B. W verhindert. Zusätzlich verhindert der Bereich 900 die Oxidierung von z.B. W während der Hochtemperaturverarbeitung, die andernfalls zur Bildung flüchtiger Wolframoxyde führt und folgerichtig zur Zersetzung der Diffusionsbarriere.
  • Wenigstens der Siliciumkontaktbereich jeder Verbindung enthält ferner einen Bereich 1010 leicht siliciumreichen Metallsilicids, wie z.B. Wolframsilicid, Molybdensilicid oder Tantalsilicid. (Für die Zwecke der Erfindung ist ein Metallsilicid dann leicht siliciumreich, wenn das Silicid mehr als den stöchiometrischen Betrag an Silicium enthält und der Betrag an überschüssigem Silicium nicht mehr als ungefähr 25% des stöchiometrischen Betrages beträgt.) Das siliciumreiche Metallsilicid dient, neben anderem, dazu den Siliciumkonzentrationsgradienten an der Grenzfläche zwischen dem Siliciumsubstrat 40 und der Diffusionsbarriere 1000 zu senken, was zur Reduzierung der Möglichkeit führt, daß Silicium in die darüber liegenden Materialbereiche eindiffundiert. Derartige Diffusion ist unerwünscht, da (zusätzlich zum Vergiften des Supraleiters) diese zur Bildung von Ag/Si- und/oder Au/Si-Legierungen führt, welche (im Vergleich zu Ag und Au) geringere Schmelztemperaturen haben und als Folge zur Abnahme der mechanischen Unversehrtheit des Ag's und/Au's während der Hochtemperaturverarbeitung führt. Die Anwesenheit des Metallsilicidbereiches senkt ebenfalls die Möglichkeit, daß die Source 50 und das Drain 60 während der Hochtemperaturverbarbeitung als Folge von Source/Drain- Silicium, das sich mit dem hochschmelzenden Metall oder den Metallen in dem Barrierenbereich 1000 zur Bildung von Metallsiliciden verbindet, erodiert wird. Zusätzlich vermindert die Anwesenheit des Metallsilicidbereiches 1010 den Kontaktwiderstand zum Silicium, vermindert z.B. den Kontaktwiderstand zur Source 50 und dem Drain 60, während das Anhaften der Verbindung an dem Zwischenlagendielektrikum 300 (nachstehend erläutert) erhöht wird. Die Dicke dieses Metallsilicidbereiches reicht von ungefähr 0,04 µm bis ungefähr 2 µm. Dicken von weniger als ungefähr 0,04 µm sind unerwünscht, da derart dünne Bereiche oft unzusammenhängend sind und beim Vermindern des Siliciumkonzentrationsgradienten an der Silicid/Siliciumgrenzfläche ineffizient sind. Dicken von mehr als ungefähr 2 µm sind unerwünscht, da derart dicke Bereiche schwierig zu strukturieren sind und der Rißbildung und dem Ablösen unterliegen.
  • Die Kombination aus Materialbereichen verhindert nicht nur die Supraleitervergiftung sondern, wie beschrieben, erreicht diese Kombination, selbst ohne den Metallsilicidbereich 1010 einen relativ niedrigen Kontaktwiderstand zu Silicium-Sources und -Drains, d.h. erreicht leicht einen spezifischen Kontaktwiderstand von gleich oder weniger als ungefähr 10&supmin;&sup6; Ohm-cm². Besonders niedrige Kontaktwiderstände, d.h. Kontaktwiderstände gleich oder weniger als 10&supmin;&sup7; Ohm-cm² werden leicht durch Aufnehmen des Metallsilicidbereiches 1010 in die erfindungsgemäße Kombination erreicht.
  • Vorzugsweise sind die Kontaktanschlußflächen 5000, 6000 und 7000 (siehe Fig. 1) integraler Bestandteil der Verbindungen 500, 600 und 700. Folgerichtig enthält jede Kontaktanschlußfläche bzw. jedes Kontaktfeld einen supraleitenden Bereich 800, sowie darunter liegende Bereiche 900, 1000 und 1010 (siehe Fig. 2). Da letztlich Golddrähte an die Kontaktflächen angebondet werden, enthält jedes Kontaktanschlußfeld und seine entsprechende Verbindung ebenfalls einen darüberliegenden Bereich aus Gold (in Fig. 2 nicht dargestellt), um das leichtere Bonden zu unterstützen. Alternativ sind die Kontaktanschlußflächen nicht Teile der Verbindungen und jede enthält beispielsweise einen Bereich aus Gold. Als Ergebnis müssen die Verbindungen einen darüberliegenden Bereich aus Gold haben.
  • Die verwendeten Techniken zur Herstellung der ersten Ausführungsform der erfindungsgemäßen Einrichtung 10 sind insgesamt konventionell. Dies bedeutet eine relativ dicke Lage aus SiO&sub2;, typischerweise mit einer Dicke von ungefähr 0,3 µm, die letztlich als das FOX 200 dient (siehe Fig. 2) wird anfänglich auf dem Substrat 40 unter Verwendung, von z.B. konventionellen thermischen 0xidationstechniken aufgewachsen. Fenster werden in diese SiO- Schicht unter Verwendung konventioneller Ätzungen geätzt, um Oberflächenbereiche des Substrates 40 freizulegen, die Gate-und-Source-und- Drainbereiche (Gate-and-Source-and-Drain, GASAD) genannt werden, dort wo MOSFETs auszubilden sind. Eine relativ dünne Schicht (im Vergleich zu dem FOX) aus SiO&sub2;, typischerweise mit einer Dicke von ungefähr 0,03 µm, die letztlich als das GOX 80 dient, wird auf der Oberfläche jedes GASAD Bereiches unter Verwendung konventioneller Techniken aufgewachsen. Die Gateelektrode 70 jedes MOSFET, der typischerweise eine Dicke von ungefähr 0,6 µm hat wird auf dieser relativ dünnen Schicht aus SiO&sub2; unter Verwendung konventioneller Techniken gebildet und wird dann als Ätzmaske verwendet, während die Anteile der durch die Gateelektrode nicht abgedeckten SiO&sub2;-Schicht weggeätzt werden, wodurch das GOX 80 auf jedem MOSFET ausgebildet wird. Unter Verwendung der Gateelektrode 70 als Implantationsmasken werden Dotierstoffe in die GASAD Bereiche auf gegenüberliegenden Seiten jeder Gateelektrode 70 implantiert. Falls der Chip 20 beispielsweise p-Kanal-MOSFETs enthält, enthält dann das Substrat 40 einen Volumenbereich mit n-Typ-Leitfähigkeit und die implantierten Dotierstoffe sind p- Typ-Dotierstoffe. Falls der Chip 20 n-Kanal-MOSFETs enthält, enthält dann das Substrat 40 einen Volumenbereich mit p-Typ- Leitfähigkeit und die implantierten Dotierstoffe sind n-Typ- Dotierstoffe. Falls der Chip 20 sowohl n-Kanal- und p-Kanal- MOSFETs enthält, dann enthält das Substrat 40 sowohl p-Typ- als auch n-Typ-Volumenbereiche und sowohl n-Typ- als auch p- Typ-Dotierstoffe werden eingesetzt.
  • Ein Zwischenlagendielektrikum (siehe Fig. 2), das dazu dient, die Gateelektrodenmetallisierung von den Source- und Drain- Metallisierungen elektrisch zu isolieren und typischerweise eine Dicke von ungefähr 1,0 µm hat, wird nun auf dem FOX 200 auf die Gateelektroden 70, sowie auf die implantierten Anteile der GASAD Bereiche abgeschieden. Das Zwischenlagendielektrikum 300 enthält z.B. elektrisch isolierende SiO&sub2;-P&sub2;O&sub5; oder SiO&sub2;- P&sub2;O&sub5;-B&sub2;O&sub3;-Materialien, die unter Verwendung konventioneller chemischer Gasphasenabscheidungstechniken (Chemical Vapor Deposition, CVD) einfach abzuscheiden sind. Die obere Oberfläche des abgeschiedenen Zwischenlagendielektrikums 300 ist typischerweise nicht eben (was im allgemeinen während nachfolgender Bearbeitung unerwünscht ist). Um das Zwischenlagendielektrikum zum Fließen zu veranlassen und somit Oberflächenplanität zu erreichen, sowie um die implantierten Dotierstoffe in das Substrat 40 einzudiffundieren zum Ausbilden der Sources 50 und Drains 60, wird das Substrat auf Temperaturen von beispielsweise ungefähr 950 Grad Celsius über eine Zeitdauer von ungefähr 1 Stunde erhitzt.
  • Nach der Ausbildung der Sources und Drains wird das Zwischenlagendielektrikum 300 unter Verwendung konventioneller Techniken strukturiert, um Durchgangsöffnungen zu den Elektroden der Sources, Drains und Gates zu öffnen. Die Verbindungen, die sich notwendigerweise in die Durchgangsöffnungen erstrecken, um die Source-Drain-und Gateelektroden zu kontaktieren, werden dann gebildet. Dies bedeutet, falls die Verbindungen die metallischen Silicidbereiche 1010 (siehe Fig. 2) umfassen, werden dann die Verbindungen durch anfängliches Abscheiden, z.B. durch Hochfrequenzsputtern oder CVD-Abscheiden einer Schicht aus Metallsilicid (mit der vorstehend erläuterten Dicke) auf die obere Oberfläche des Zwischenlagendielektrikums, sowie in den Boden und auf die Seitenwände jeder der Durchgangsöffnungen, ausgebildet. Falls die Diffusionsbarrieren bzw. Sperrbereiche 1000 der Verbindungen ein hochschmelzendes Material, wie z.B. W, Mo oder Ta enthalten, dann wird dieses hochschmelzende Metall in ähnlicher Weise abgeschieden, d.h. durch Hochfrequenzsputtern oder CVD-Abscheidung, auf das Metallsilicid, das die obere Oberfläche des Zwischenlagendielektrikums 300 bedeckt, sowie in die Durchgangsöffnungen, wobei die Dicke des abgeschiedenen Metalls (vorstehend erläutert) typischerweise ausreichend ist, um die Durchgangsöffnungen aufzufüllen. Eine Schicht aus Ag und/oder Au (mit der vorstehend erläuterten Dicke) wird nun unter Verwendung ähnlicher Techniken auf das hochschmelzende Material abgeschieden.
  • Die supraleitenden Anteile der Verbindungen werden beispielsweise unter Verwendung einer nun üblichen Zweischrittprozedur ausgebildet. Im ersten Schritt wird eine Schicht aus Material mit der Nennzusammensetzung des erwünschten Supraleiters, z.B. einer aus den beiden neuen Klassen von Kupferoxydsupraleitern ausgewählten Zusammensetzung, auf die Schicht aus Ag und/oder Au abgeschieden. Dies wird beispielsweise durch Gleichstrom- Magnetronsputtern des erwünschten Materials auf das Ag und/oder das Au in einer Argon-Sauerstoffatmosphäre aus einem einzelnen zusammengesetzten Target (mit der erwünschten Zusammensetzung) erreicht. (Bezüglich dieser Sputtertechnik siehe beispielsweise M.-W. Hong et al., Applied Physics Letters, Band 51, 694 (1987).) Alternativ wird die Abscheidung mittels einer Elektronenstrahlaufdampfung aus verschiedenen Targets erreicht, wobei die Zusammensetzung jedes Targets beispielsweise diejenige eines Bestandteil-Oxyds eines der neuen supraleitenden Kupferoxyde ist. (Bezüglich dieser Aufdampftechnik siehe z.B. R.B. Laibowitz et al., Physical Review B, Band 35, 8821 (1987).) Unabhängig davon, welche Abscheidungstechnik eingesetzt wird, ist das sich ergebende abgeschiedene Material typischerweise von Natur aus amorph und als Folge nicht supraleitend. Somit wird in der zweiten Stufe des Zweischrittverfahrens das abgeschiedene Material wärmebehandelt, um das amorphe Material in eine kristalline Struktur zu überführen, welche die erwünschte Supraleitung aufweist. Die Wärmebehandlung wird typischerweise in einer Umgebung reinen O&sub2;'s vorgenommen. Darüberhinaus reicht die Wärmebehandlungstemperatur, d.h. die Annealingtemperatur, von ungefähr 800 Grad Celsius (C) bis ungefähr 950 Grad (C) und die Wärmebehandlungszeit erstreckt sich von ein paar Sekunden bis zu einigen Stunden. Wärmebehandlungstemperaturen von weniger als ungefähr 800 Grad Celsius sind unerwünscht, da diese nicht zur Bildung einer supraleitenden Phase führen. Wärmebehandlungstemperaturen von mehr als ungefähr 950 Grad Celsius sind unerwünscht und abträglich, da diese oft zu unerwünschtem Schmelzen des supraleitenden Materials führen, welches nach dem Abkühlen und Wiedererhärten zur Bildung nicht supraleitender Phasen führt. Zusätzlich führen derart hohe Wärmebehandlungstemperaturen zum Schmelzen von Ag und Au und zu erhöhter Diffusion von Si. (Bezüglich dieses Wärmebehandlungsverfahrens siehe M.-W. Hong a.a.o.) Wegen der Anwesenheit der Schicht aus Ag und/oder Au, die zwischen den Lagen aus supraleitendem Material angeordnet sind und dem darunter liegenden und/oder angrenzenden Silicium enthaltenden Materialien würde das supraleitende Material durch die Silicium enthaltenden Materialien während dieses Wärmebehandlungsschrittes vergiftet.
  • Falls die Anschlußflächen für das Kontaktieren mit den Verbindungen einstückig ausgebildet sind, wird dann eine Schicht aus Gold auf die Schicht aus supraleitenden Material entweder vor oder nach dem Wärmebehandlungsverfahren abgeschieden (um leichtes Bonden von Golddrähten an die Kontaktanschlußflächen zu gestatten).
  • Die Verbindungen werden durch Strukturieren der abgeschiedenen Materialschichten vervollständigt. Dies wird beispielsweise durch Bilden einer Ätzmaske, z.B. einer strukturierten Schicht aus Photoresist, auf der oberen Oberfläche der zu oberst liegenden abgeschiedenen Schicht erreicht, welche die Anteile der abgeschiedenen Schichten, die beizubehalten sind, abdeckt, erreicht. Dann werden die abgeschiedenen Schichten durch die Ätzmaske unter Verwendung konventioneller Techniken, wie z.B. das Ionenmahlen (Ion Milling) geätzt. (Bezüglich des Ionen- Mahlverfahrens siehe R.H. Koch et al., Applied Physics Letters, Band 51, 200 (1987).)
  • Nach der Ausbildung der Verbindungen wird eine Schutzschicht aus beispielsweise Siliciumnitrit (mit einer Dicke von ungefähr 1,5 µm) auf die obere Oberfläche des Zwischenlagendielektrikums 300 sowie auf die oberen Oberflächen und freiliegenden Seiten der Verbindungen Plasmaabgeschieden. Dies wird einfach unter Verwendung konventioneller Techniken bei Abscheidungstemperaturen, die ausreichend niedrig sind, beispielsweise weniger als 350 Grad Celsius, erreicht, um das Vergiften der supraleitenden Verbindungen durch das Siliciumnitrit auszuschließen. Die erste Ausführungsform der erfindungsgemäßen Einrichtung wird dann unter Verwendung konventioneller Verfahren vervollständigt.
  • Nachfolgend wird auf Fig. 3 Bezug genommen. Eine zweite Ausführungsform der erfindungsgemäßen Einrichtung 10 enthält zwei oder mehrere elektrisch miteinander verbundene Chips 20 (wobei jedes Chip eine IC trägt) und hat einen im wesentlichen dem der vorhergehenden derartigen Einrichtung ähnlichen Aufbau. Dies bedeutet, die Chips 20 werden mechanisch durch ein Siliciumträgersubstrat 1100 getragen und sind mit der Oberseite nach unten relativ zu diesem angeordnet. Die elektrische Kommunikation zwischen den Chips wird durch Verbindungen 1400 erreicht, die über der Oberfläche des Trägersubstrates verlaufen und mechanisch von diesem gehalten sind, wobei die Kontaktanschlußflächen 1200 jedes Chips elektrisch die Verbindungen durch Lötkugeln 1300 kontaktieren. (Bezüglich Einrichtungen mit diesem allgemeinen Aufbau siehe z.B. C.J. Bartlett et al., Proceedings of the 37th Electronic Components Conference, Seite 518, 11.-13. Mai, 1987.) Um unerwünschte Impedanzerhöhungen und/oder Fehlanpassungen aufgrund elektrischer und/oder magnetischer Wechselwirkungen zwischen den Verbindungen und/oder zwischen den Verbindungen und anderen Leitern, die über der Oberfläche des Trägersubstrates 1100 liegen, zu vermeiden, umfaßt die zweite Ausführungsform ebenfalls eine Masseebene (eine oder mehrere Schichten aus elektrisch leitfähigem Material) 1110 auf der Oberfläche des Trägersubstrates neben den Verbindungen. Eine Schicht 1170 aus elektrisch isolierendem Material, z.B. eine Schicht aus SiO&sub2; (mit einer Dicke von beispielsweise ungefähr 1,0 µm) ist auf der Oberfläche der Masseebene bereitgestellt, unmittelbar neben und in physikalischem Kontakt mit den Verbindungen 1400, um das Kurzschließen der Verbindungen (nach Masse) zu verhindern.
  • In bedeutender Weise unterscheidet sich die zweite Ausführungsform der Einrichtung 10 von derartigen vorhergehenden Einrichtungen darin, daß sowohl die Masseebene 1110 und eine oder mehrere der Verbindungen 1400 supraleitendes Material enthalten. Dies bedeutet, wie in Fig. 3 dargestellt, die Masseebene 1110 enthält eine Schicht 1150 aus supraleitendem Material. Um das Vergiften des darunterliegenden Siliciumträgersubstrates 1100 und der darüberliegenden Schicht 1170 aus beispielsweise SiO&sub2; zu verhindern, ist die supraleitende Schicht 1150 sandwichartig zwischen den Schichten 1140 und 1160, die Ag und/oder Au enthalten und vorzugsweise daraus bestehen, angeordnet. Die Masseebene enthält vorzugsweise eine Schicht 1130 aus beispielsweise W, Mo oder Ta, sowie eine Schicht 1120 aus leicht siliciumreichem Metallsilicid, um unerwünschte Diffusion von Si in die Masseebene während der Hochtemperaturbearbeitung (aus den vorstehend erwähnten Gründen) zu vermindern oder zu verhindern. Zusätzlich umfaßt wenigstens eine der Verbindungen 1400 einen Bereich 800 aus supraleitendem Material. Um das Vergiften der Siliciumdioxydschicht 1170 zu verhindern, umfaßt die Verbindung ebenfalls einen Bereich 900, der Ag und/oder Au zwischen dem supraleitenden Bereich 800 und der Schicht 1170 enthält und vorzugsweise im wesentlichen daraus besteht. Darüberhinaus enthält die Verbindung einen Bereich 1500 aus schwallbad-lötbarem Material, z.B. einen Bereich aus Au, der über dem supraleitenden Bereich 800 liegt. (Die Dicke der supraleitenden Schichten und Bereiche und der Schichten und Bereiche aus Ag und/oder Au, W, Mo, Ta und Metallsilicid sind die gleichen wie vorstehend erläutert.)
  • In einer Variante der vorstehenden Ausführungsform mit einem Aufbau, der dem im U.S. Patent Nr. 4,670,770 beschriebenen Aufbau ähnlich und in Fig. 4 dargestellt ist, umfaßt jeder Chip 20 geneigte Seiten, die durch kristallographisches Ätzen des Chipsubstrats erhalten werden. Zusätzlich enthält das Substrat 1100 Senken mit entsprechenden geneigten Oberflächen, die durch ähnliches kristallographisches Ätzen erhalten werden. Die schrägen Seiten jedes Chips umfassen Streifen 1600, elektrisch leitfähigen und schwallbad-lötbaren Materials, z.B. Au, das sich von den geneigten Seiten zur IC tragenden Oberfläche des Chips in elektrischem Kontakt mit den Kontaktanschlußflächen 1200 des Chips erstreckt. Zusätzlich sind die obere Oberfläche der Senken sowie die geneigten Oberflächen in dem Trägersubstrat 1100 durch eine Masseebene 1110 bedeckt, die wiederum durch eine Schicht 1170 aus elektrisch isolierendem Material, z.B. einer Schicht aus SiO&sub2;, bedeckt ist. Die Anteile der elektrisch isolierenden Schicht 1170, die über den schrägen Oberflächen der Senken liegt, sind durch Streifen 900 aus (schwallbad-lötbarem) Au bedeckt. Diese Streifen erstrecken sich zu den Anteilen der Schicht 1170, die über der oberen Oberfläche des Trägersubstrates 1100 liegen, um die Verbindungen 1400 zu kontaktieren. Die schrägen Seiten der Chips 20 und die entsprechenden schrägen Oberflächen der Senken in dem Trägersubstrat 1100 gestatten es den Chips nicht nur in den Senken aufgenommen zu werden sondern erlauben die präzise Ausrichtung der Streifen 1600 zu den Streifen 900 (die derart den elektrischen Kontakt zu den Kontaktanschlußflächen 1400 herstellen) und den Kontakt zu diesen durch Lötstreifen 1700.
  • In wichtiger Weise enthält die Masseebene 1110 wie vorstehend eine Schicht 1150 supraleitenden Materials, die sandwichartig zwischen den Schichten 1140 und 1160 angeordnet ist, die Ag und/oder Au enthalten und vorzugsweise aus diesen bestehen. Die vorstehend umfaßte Masseebene enthält ebenfalls eine Schicht 1130 aus beispielsweise W, Mo oder Ta sowie eine Schicht 1120 aus leicht siliciumreichen Metallsilicid. Zusätzlich enthält eine oder mehrere der Verbindungen 1400 einen Bereich 800 aus supraleitendem Material. Jede derartige Verbindung enthält ebenfalls einen Bereich 900 aus Au zwischen dem supraleitenden Bereich 800 und der elektrisch isolierenden Schicht 1170. Zweckmäßigerweise ist dieser Bereich 900, wie in Fig. 5 dargestellt, aus Au gerade eine Erweiterung des Streifens 900 aus Au, der über einer der schrägen Oberflächen einer der Senken liegt.
  • Die bei der Herstellung der zweiten Ausführungsform mit einbezogenen Verfahren sind nun konventionell, wobei die supraleitenden Verbindungen und Masseebenen unter Verwendung vorstehend beschriebener Techniken hergestellt werden.
    • Beispiel 1
  • Ein Siliciumsubstrat mit Länge, Breite und Dickenabmessungen von 2 cm, 2 cm und 0,05 cm, dessen obere Oberfläche vorhergehend mit gepufferter HF gereinigt wurde und mit deionisiertem Wasser gespült wurde, wurde in einer Elektronenstrahl (e-Strahl-) Bedampfungskammer angeordnet. Die Kammer umfaßte drei Elektronenkanonen, die jeweils Y, Ba und Cu enthielten.
  • Die Kammer wurde abgedichtet und auf einen Druck von 10&supmin;&sup7; Torr evakuiert (ein Torr = 133, 322 Pa). Geeignete Leistungsbeträge wurden dann den drei Elektronenkanonen zugeführt, um Abscheidungsraten des Y, Ba und Cu (auf dem Siliciumsubstrat) in den stöchiometrischen Verhältnissen 1:2:3 zu erzeugen, die mit einem Quarzkristall-Dicken-Überwachungsgerät gemessen wurden. Gleichzeitig wurde reiner Sauerstoff in die Kammer bei einer Strömungsrate einfließen lassen, die ausreichte, einen Druck von 3x10&supmin;&sup5; Torr in der Kammer zu erzeugen. Das Abscheidungsverfahren wurde fortgesetzt, bis eine Materialschicht mit einer Dicke von ungefähr l µm sich auf dem Siliciumsubstrat gebildet hatte. Aus vorhergehend gemachter Erfahrung war es bekannt, daß die abgeschiedene Schicht amorph war und die Nennzusammensetzung YBa&sub2;Cu&sub3;Ox hatte, wobei x < 7 war.
  • Das mit der Schicht aus YBa&sub2;Cu&sub3;Ox bedeckte Siliciumsubstrat wurde in einem Ofen angeordnet, der mit reinem O&sub2; kontinuierlich beströmt wurde. Die Temperatur innerhalb des Ofens wurde auf 500 Grad C angehoben und auf diesem Niveau während 10 Minuten beibehalten. Dieses Erhitzungsverfahren diente dazu, die Schicht aus YBa&sub2;Cu&sub3;Ox zu stabilisieren, dies bedeutet Wechselwirkung zwischen Feuchtigkeit und anderen Bestandteilen in der Umgebungsluft auszuschließen.
  • Das Siliciumsubstrat wurde dann wärmebehandelt, um die Schicht aus amorphem YBa&sub2;Cu&sub3;Ox in einen kristallinen Zustand zu überführen, der als supraleitend bekannt ist. Das Wärmebehandlungsverfahren wurde in einer Atmosphäre aus reinem Sauerstoff und bei einer Temperatur von 850 Grad C über 30 Minuten durchgeführt.
  • Unter Verwendung eines konventionellen Ohmmeters mit zwei Leitungen wurde der Raumtemperaturwiderstand (23 Grad C) der wärmebehandelten Schicht gemessen und als größer als 5 kiloohm festgestellt. Aus vorhergehenden Erfahrungen war bekannt, daß dies ein klares Anzeichen dafür ist, daß die Schicht nicht supraleitend ist.
    • Beispiel 2
  • Unter Verwendung konventioneller HF-Sputtertechniken wurde eine Schicht aus W mit einer Dicke von 0,2 µm auf der (vorhergehend gereinigten) oberen Oberfläche eines Siliciumsubstrates mit den bei Beispiel 1 beschriebenen Abmessungen abgeschieden. Eine Schicht aus Ag mit einer Dicke von 0,1 µm wurde auf der Schicht aus W unter Verwendung ähnlicher Techniken abgeschieden. Eine kristalline Schicht aus YBa&sub2;Cu&sub3;O&sub7; mit einer Dicke von 1,0 µm wurde dann auf der Schicht aus Ag unter Verwendung der Abscheidungs- und Wärmebehandlungstechniken, die für Beispiel 1 beschrieben wurden, ausgebildet.
  • Unter Verwendung des konventionellen Ohmmeters aus Beispiel 1 wurde der Raumtemperaturwiderstand der kristallinen Schicht YBa&sub2;Cu&sub3;O&sub7; gemessen, und es wurde herausgefunden, daß dieser ungefähr 200 Ohm betrug. Aus vorhergehend gemachten Erfahrungen war bekannt, daß dies ein Anzeichen dafür ist, daß das YBa&sub2;Cu&sub3;O&sub7; bei einer Temperatur gleich oder weniger als ungefähr 95 K wenigstens teilweise supraleitend ist. Dies wurde durch Messung des Widerstands des YBa&sub2;Cu&sub3;O&sub7; als Funktion der Temperatur von Raumtemperatur bis 4,2 K unter Verwendung der konventionellen Vierdrahttechnik bestätigt.

Claims (7)

1. Halbleitereinrichtung mit:
einem Substrat (40; 1100), das ein Silicium enthaltendes Material umfaßt,
ersten und zweiten Einrichtungsbestandteilen (30), die in und/oder auf dem Substrat ausgebildet sind oder von dem Substrat getragen sind und
einer Verbindung (500, 600, 700; 1110, 1400), die ebenfalls durch das Substrat getragen ist, die die Einrichtungsbestandteile elektrisch kontaktiert und sich zwischen diesen erstreckt,
dadurch gekennzeichnet, daß
die Verbindung einen ersten Bereich (800) supraleitenden Materials mit hoher Tc umfaßt, das Supraleitung bei der Temperatur flüssigen Stickstoffs aufweist und wenigstens einen zweiten Bereich (900; 1140) umfaßt, der Ag und/oder Au enthält, wobei der zweite Bereich zwischen dem ersten Bereich und dem Substrat angeordnet ist, wobei die Verbindung weiterhin eine Barriere (1000; 1130) gegen die Diffusion von Ag und/oder Au enthält, die zwischen dem zweiten Bereich und dem Substrat angeordnet ist, und die Verbindung noch einen weiteren Bereich (1010; 1120) eines Metallsilicids enthält, der zwischen der Barriere und dem Substrat angeordnet ist, wobei das Silicid mehr als den stöchiometrischen Betrag an Silicium enthält aber nicht mehr überschüssiges Silicium als ungefähr 25% des stöchiometrischen Betrages enthält.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Einrichtungsbestandteil einen Feldeffekttransistor (30) enthält, der eine Source- (50), eine Drain- (60) und eine Gateelektrode (70) enthält.
3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Einrichtungsbestandteil eine erste integrierte Schaltung enthält und der zweite Einrichtungsbestandteil eine zweite integrierte Schaltung enthält.
4. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das supraleitende Material Kupfer und Sauerstoff enthält.
5. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Barriere Wolfram enthält.
6. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Barriere Molybden enthält.
7. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Barriere Tantal enthält.
DE88308145T 1987-09-09 1988-09-02 Halbleiteranordnungen mit supraleitenden Verbindungen. Expired - Lifetime DE3886315T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/094,573 US4837609A (en) 1987-09-09 1987-09-09 Semiconductor devices having superconducting interconnects

Publications (2)

Publication Number Publication Date
DE3886315D1 DE3886315D1 (de) 1994-01-27
DE3886315T2 true DE3886315T2 (de) 1994-04-21

Family

ID=22245958

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88308145T Expired - Lifetime DE3886315T2 (de) 1987-09-09 1988-09-02 Halbleiteranordnungen mit supraleitenden Verbindungen.

Country Status (5)

Country Link
US (1) US4837609A (de)
EP (1) EP0307147B1 (de)
JP (1) JPH0199242A (de)
CA (1) CA1279935C (de)
DE (1) DE3886315T2 (de)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0282012A3 (de) * 1987-03-09 1989-09-13 Semiconductor Energy Laboratory Co., Ltd. Supraleitende Halbleiteranordnung
DE3810494C2 (de) * 1987-03-27 1998-08-20 Hitachi Ltd Integrierte Halbleiterschaltungseinrichtung mit supraleitender Schicht
US5274268A (en) * 1987-04-01 1993-12-28 Semiconductor Energy Laboratory Co., Ltd. Electric circuit having superconducting layered structure
AU599223B2 (en) * 1987-04-15 1990-07-12 Semiconductor Energy Laboratory Co. Ltd. Superconducting ceramic pattern and its manufacturing method
US5227361A (en) * 1987-05-06 1993-07-13 Semiconductor Energy Laboratory Co., Ltd. Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
US5212150A (en) * 1987-05-06 1993-05-18 Semiconductor Energy Laboratory Co., Ltd. Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
JPS63314850A (ja) * 1987-06-18 1988-12-22 Fujitsu Ltd 半導体装置
KR920000829B1 (ko) * 1987-07-21 1992-01-30 스미도모덴기고오교오 가부시가가이샤 반도체 장치
CN1017110B (zh) * 1987-08-13 1992-06-17 株式会社半导体能源研究所 一种超导器件
JPH0831458B2 (ja) * 1987-09-08 1996-03-27 三菱電機株式会社 超電導配線集積回路
DE3850632T2 (de) * 1987-10-27 1994-12-08 Toshiba Kawasaki Kk Supraleiterelement und Verfahren zu seiner Herstellung.
US4980338A (en) * 1987-11-16 1990-12-25 Semiconductor Energy Laboratory Co., Ltd. Method of producing superconducting ceramic patterns by etching
US5132775A (en) * 1987-12-11 1992-07-21 Texas Instruments Incorporated Methods for and products having self-aligned conductive pillars on interconnects
US5221660A (en) * 1987-12-25 1993-06-22 Sumitomo Electric Industries, Ltd. Semiconductor substrate having a superconducting thin film
EP0325877B1 (de) * 1987-12-26 1994-03-09 Sumitomo Electric Industries Limited Halbleitersubstrat mit einem supraleitenden Dünnfilm
US5296458A (en) * 1988-02-03 1994-03-22 International Business Machines Corporation Epitaxy of high Tc superconducting films on (001) silicon surface
EP0327121A3 (de) * 1988-02-05 1990-01-10 Hitachi, Ltd. Supraleitender Feldeffekt-Transistor
NL8801032A (nl) * 1988-04-21 1989-11-16 Philips Nv Inrichting en werkwijze voor het vervaardigen van een inrichting.
JPH01298765A (ja) * 1988-05-27 1989-12-01 Fujitsu Ltd 半導体装置及びその製造方法
US5550389A (en) * 1988-11-28 1996-08-27 Hitachi, Ltd. Superconducting device
EP0375465B1 (de) * 1988-12-23 1996-02-14 Nippon Steel Corporation Supraleitende strahlungsempfindliche Vorrichtung mit Tunnelübergang, und Josephson Element
DE69026301T2 (de) * 1989-05-12 1996-09-05 Matsushita Electric Ind Co Ltd Supraleitende Einrichtung und deren Herstellungsverfahren
WO1990014715A1 (en) * 1989-05-15 1990-11-29 University Of Houston Magnetic effect transistor
JP3015408B2 (ja) * 1989-05-23 2000-03-06 三洋電機株式会社 超電導トランジスタの製造方法
US5252548A (en) * 1989-06-09 1993-10-12 Oki Electric Industry Co., Ltd. Method of forming an oxide superconductor/semiconductor junction
JPH0332074A (ja) * 1989-06-29 1991-02-12 Sumitomo Electric Ind Ltd 超電導デバイス
EP0413333A3 (en) * 1989-08-18 1991-07-24 Hitachi, Ltd. A superconductized semiconductor device
JPH0710005B2 (ja) * 1989-08-31 1995-02-01 アメリカン テレフォン アンド テレグラフ カムパニー 超伝導体相互接続装置
US5247189A (en) * 1989-11-15 1993-09-21 Sumitomo Electric Industries, Ltd. Superconducting device composed of oxide superconductor material
US5070391A (en) * 1989-11-30 1991-12-03 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure and method
US6774463B1 (en) 1990-02-01 2004-08-10 International Business Machines Corporation Superconductor gate semiconductor channel field effect transistor
JP2503091B2 (ja) * 1990-03-14 1996-06-05 富士通株式会社 超電導光機能素子
US5173474A (en) * 1990-04-18 1992-12-22 Xerox Corporation Silicon substrate having an epitaxial superconducting layer thereon and method of making same
US5358925A (en) * 1990-04-18 1994-10-25 Board Of Trustees Of The Leland Stanford Junior University Silicon substrate having YSZ epitaxial barrier layer and an epitaxial superconducting layer
US5840897A (en) * 1990-07-06 1998-11-24 Advanced Technology Materials, Inc. Metal complex source reagents for chemical vapor deposition
US5225561A (en) * 1990-07-06 1993-07-06 Advanced Technology Materials, Inc. Source reagent compounds for MOCVD of refractory films containing group IIA elements
US7323581B1 (en) 1990-07-06 2008-01-29 Advanced Technology Materials, Inc. Source reagent compositions and method for forming metal films on a substrate by chemical vapor deposition
US5280012A (en) * 1990-07-06 1994-01-18 Advanced Technology Materials Inc. Method of forming a superconducting oxide layer by MOCVD
US5453494A (en) * 1990-07-06 1995-09-26 Advanced Technology Materials, Inc. Metal complex source reagents for MOCVD
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
DE69225345T2 (de) * 1991-01-10 1998-09-03 Fujitsu Ltd Eine Signalverarbeitungseinrichtung und ein Verfahren zum Übertragen von Signalen
US5326986A (en) * 1991-03-05 1994-07-05 University Of Houston - University Park Parallel N-junction superconducting interferometer with enhanced flux-to-voltage transfer function
WO1993000708A1 (de) * 1991-06-24 1993-01-07 Forschungszentrum Jülich GmbH Strukturierte leiterbahnen und verfahren zur herstellung derselben
US5216282A (en) * 1991-10-29 1993-06-01 International Business Machines Corporation Self-aligned contact studs for semiconductor structures
US5304538A (en) * 1992-03-11 1994-04-19 The United States Of America As Repeated By The Administrator Of The National Aeronautics And Space Administration Epitaxial heterojunctions of oxide semiconductors and metals on high temperature superconductors
JPH08504541A (ja) * 1992-12-15 1996-05-14 イー・アイ・デユポン・ドウ・ヌムール・アンド・カンパニー 電気的相互接続構造
US6051846A (en) * 1993-04-01 2000-04-18 The United States Of America As Represented By The Secretary Of The Navy Monolithic integrated high-Tc superconductor-semiconductor structure
JPH0786644A (ja) * 1993-09-10 1995-03-31 Fujitsu Ltd 超伝導配線装置
GB9401357D0 (en) * 1994-01-25 1994-03-23 Hitachi Europ Ltd Semiconductor junctions
US5593918A (en) * 1994-04-22 1997-01-14 Lsi Logic Corporation Techniques for forming superconductive lines
US5482897A (en) * 1994-07-19 1996-01-09 Lsi Logic Corporation Integrated circuit with on-chip ground plane
US5693595A (en) * 1995-06-06 1997-12-02 Northrop Grumman Corporation Integrated thin-film terminations for high temperature superconducting microwave components
US5908813A (en) * 1997-02-14 1999-06-01 Micron Technology, Inc. Method making integrated circuit metallization with superconductor BEOL wiring
US6040618A (en) 1997-03-06 2000-03-21 Micron Technology, Inc. Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming
US6082610A (en) 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
US6324754B1 (en) * 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
JP2002026134A (ja) * 2000-07-12 2002-01-25 Seiko Epson Corp 半導体集積回路の製造方法及びこの方法により製造した半導体集積回路
US7268065B2 (en) * 2004-06-18 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing metal-silicide features
US20070161150A1 (en) * 2005-12-28 2007-07-12 Intel Corporation Forming ultra dense 3-D interconnect structures
US8258057B2 (en) * 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
US8204564B2 (en) * 2007-11-07 2012-06-19 Brookhaven Science Associates, Llc High temperature interfacial superconductivity
US8860147B2 (en) * 2007-11-26 2014-10-14 Texas Instruments Incorporated Semiconductor interconnect
US20150179914A1 (en) * 2013-12-23 2015-06-25 Intermolecular Inc. Annealed dielectrics and heat-tolerant conductors for superconducting electronics
US10141493B2 (en) * 2017-04-11 2018-11-27 Microsoft Technology Licensing, Llc Thermal management for superconducting interconnects
US10460993B2 (en) 2017-11-30 2019-10-29 Intel Corporation Fin cut and fin trim isolation for advanced integrated circuit structure fabrication
WO2020160779A1 (en) * 2019-02-07 2020-08-13 Huawei Technologies Co., Ltd. Semiconductor package with superconductive interconnections

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
US4507851A (en) * 1982-04-30 1985-04-02 Texas Instruments Incorporated Process for forming an electrical interconnection system on a semiconductor
JPS59121871A (ja) * 1982-12-28 1984-07-14 Toshiba Corp 半導体装置
US4660061A (en) * 1983-12-19 1987-04-21 Sperry Corporation Intermediate normal metal layers in superconducting circuitry
JPS6427244A (en) * 1987-04-08 1989-01-30 Hitachi Ltd Wiring construction of integrated circuit
JPS63263745A (ja) * 1987-04-22 1988-10-31 Hitachi Ltd 配線
CA1329952C (en) * 1987-04-27 1994-05-31 Yoshihiko Imanaka Multi-layer superconducting circuit substrate and process for manufacturing same
JPS63314850A (ja) * 1987-06-18 1988-12-22 Fujitsu Ltd 半導体装置
JPS6413743A (en) * 1987-07-08 1989-01-18 Hitachi Ltd Superconductive wiring structure

Also Published As

Publication number Publication date
CA1279935C (en) 1991-02-05
DE3886315D1 (de) 1994-01-27
US4837609A (en) 1989-06-06
EP0307147B1 (de) 1993-12-15
EP0307147A2 (de) 1989-03-15
EP0307147A3 (en) 1989-09-13
JPH0199242A (ja) 1989-04-18

Similar Documents

Publication Publication Date Title
DE3886315T2 (de) Halbleiteranordnungen mit supraleitenden Verbindungen.
DE69427959T2 (de) Integrierte Schaltung mit verbesserter Kontaktbarriere
DE69030229T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE68928564T2 (de) Josephson-Einrichtungen und Verfahren zu deren Herstellung
DE3850580T2 (de) Supraleiteranordnung.
DE4010618A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3810494C2 (de) Integrierte Halbleiterschaltungseinrichtung mit supraleitender Schicht
DE68908198T2 (de) Epitaxische Anordnung von Hochtemperatur-Supraleitern.
EP0199078A1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht
DE1614389A1 (de) Feldeffekt-Halbleiterbauelement
DE68918149T2 (de) Vorrichtung und Verfahren zum Herstellen einer Vorrichtung.
DE69119190T2 (de) Supraleitende Einrichtung mit extrem dünnen supraleitenden Kanal aus oxydischem supraleitendem Material und Methode zu deren Herstellung
DE69403104T2 (de) Verfahren zum Erzeugen einer strukturierten oxydsupraleitenden Dünnschicht
EP0282012A2 (de) Supraleitende Halbleiteranordnung
DE68911973T2 (de) Anordnung und Verfahren zum Herstellen einer Anordnung.
DE3888341T2 (de) Halbleitersubstrat mit einem supraleitenden Dünnfilm.
DE3886286T2 (de) Verbindungsverfahren für Halbleiteranordnung.
DE3886863T2 (de) Verfahren zur Herstellung einer supraleitenden Oxydschicht auf einem Substrat.
DE3650170T2 (de) Halbleiteranordnung mit Verbindungselektroden.
DE69219816T2 (de) Supraleitende Dünnschicht mit mindestens einer isolierten Region, gebildet aus oxydisch supraleitendem Material und Verfahren zu ihrer Herstellung
DE68918746T2 (de) Halbleitersubstrat mit dünner Supraleiterschicht.
US5212150A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
DE69116471T2 (de) Aktive Einrichtung mit oxydischem Supraleiter und deren Herstellungsprozess
DE69125456T2 (de) Verfahren zur Herstellung einer supraleitenden Einrichtung mit reduzierter Dicke der supraleitenden Schicht und dadurch erzeugte supraleitende Einrichtung
DE68907295T2 (de) Verfahren zum Herstellen einer supraleitenden Dünnschicht vom Wismut-Typ.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN