DE68911973T2 - Anordnung und Verfahren zum Herstellen einer Anordnung. - Google Patents

Anordnung und Verfahren zum Herstellen einer Anordnung.

Info

Publication number
DE68911973T2
DE68911973T2 DE68911973T DE68911973T DE68911973T2 DE 68911973 T2 DE68911973 T2 DE 68911973T2 DE 68911973 T DE68911973 T DE 68911973T DE 68911973 T DE68911973 T DE 68911973T DE 68911973 T2 DE68911973 T2 DE 68911973T2
Authority
DE
Germany
Prior art keywords
value
amorphous alloy
alloy
arrangement according
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68911973T
Other languages
English (en)
Other versions
DE68911973D1 (de
Inventor
Theunis Siemen Baller
Bernard Dam
Reus Roger De
Frans Willem Saris
Der Kolk Gerrit Jan Van
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Application granted granted Critical
Publication of DE68911973D1 publication Critical patent/DE68911973D1/de
Publication of DE68911973T2 publication Critical patent/DE68911973T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0744—Manufacture or deposition of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76891—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by using superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296—Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0576—Processes for depositing or forming copper oxide superconductor layers characterised by the substrate
    • H10N60/0632—Intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/85—Superconducting active materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/70—High TC, above 30 k, superconducting device, article, or structured stock
    • Y10S505/701—Coated or thin film device, i.e. active or passive
    • Y10S505/702—Josephson junction present
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/873—Active solid-state device
    • Y10S505/874—Active solid-state device with josephson junction, e.g. squid

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die Erfindung betrifft eine Anordnung mit Halbleiterelementen und Leiterbahnen aus einem oxydischen supraleitenden Material, wobei zwischen den Halbleiterelementen und Leiterbahnen elektrisch leitende Verbindungen gebildet werden, welche elektrisch leitenden Verbindungen mindestens eine Antidiffusionsschicht aufweisen. Auf Wunsch kann die elektrisch leitende Verbindung nur durch die Antidiffusionsschicht gebildet werden.
  • Die Erfindung betrifft ferner ein Verfahren zur Herstellung einer solchen Anordnung.
  • In einem Aufsatz von M. Gurvitch und A.T. Fiori in Applied Physics Letters 51 (13), Seiten 1027 bis 1029 (1987), wird ein Verfahren zur Herstellung von dünnen Schichten der supraleitenden Verbindung YBa&sub2;Cu&sub3;O&sub7; in einer bestimmten Struktur auf verschiedenen Trägermaterialien wie zum Beispiel Silizium beschrieben. Bei den meisten Trägermaterialien stellte sich heraus, daß eine Antidiffusionsschicht erforderlich ist. Hierfür wurden nicht nur elektrisch isolierende Schichten, sondern auch elektrisch leitende Antidiffusionsschichten wie Schichten von Ag, Nb und Cu untersucht, ihre Anwendung auf Siliziumträgern hatte jedoch wegen der schlechten Haftung der Schichten, und weil die oxydische Verbindung bei den gewünschten Temperaturen (über 77 K) kein Supraleitverhalten zeigte, nicht das gewünschte Ergebnis.
  • Trägerwerkstofte, auf denen sich oxydische supraleitende Materialien mit gutem Ergebnis anbringen lassen, sind im allgemeinen isolierende oxydische Materialien wie MgO, ZrO&sub2; und SrTiO&sub3;, sowie Edelmetalle wie Gold und Silber. Gold und Silber können für elektrisch leitende Verbindungen verwendet werden, diese Metalle eignen sich jedoch nicht besonders für den Einsatz als Diffusionssperre. Gold ist für die Verwendung in Verbindung mit Halbleiteranordnungen wegen der Möglichkeit der Bildung einer eutektischen Si-Au-Verbindung bei niedriger Temperatur weniger geeignet. Silber ist aufgrund seiner hohen eigenen Diffusionsrate ungeeignet.
  • Zur Verwendung in Halbleiteranordnungen müssen Antidiffusionsschichten mehrere Anforderungen erfüllen. In der Halbleitertechnologie werden zum Beispiel Schutzschichten aus Si&sub3;N&sub4; verwendet, die bei einer Temperatur von 450ºC angebracht werden. Bei dieser Temperatur dürfen in und zwischen den vorher aufgetragenen Schichten keine unerwünschten Reaktionen auftreten. Ebensowenig darf bei dieser Temperatur Oxydation der Antidiffusionsschichten auftreten.
  • Die Erfindung hat zur Aufgabe, elektrisch leitende Antidiffusionsschichten zu verschaffen, die bei den üblichen Temperaturen (bis 550ºC) und in den üblichen Herstellungsverfahren für Halbleiteranordnungen verwendet werden können. In Anwendungen dieser Art dürfen die Antidiffusionsschichten nicht mit Halbleiterwerkstoffen wie Si, SiGe, GaAs oder mit supraleitenden oxydischen Materialien wie YBa&sub2;Cu&sub3;O&sub7; reagieren. Die Antidiffusionsschichten müssen aus einem Material bestehen, das ein stabiles Gefüge hat und bei niederen Temperaturen (unter 450ºC) nicht oxydiert.
  • Diese Aufgabe wird erfindungsgemäß durch eine eingangs beschriebene Anordnung erfüllt, in der die Antidiffusionsschicht aus einer amorphen Legierung zweier Übergangsmetalle besteht, welche Legierung eine Kristallisationstemperatur von mindestens 900 K hat.
  • Eine geeignete amorphe Legierung hat folgende Zusammensetzung: AxB1-x, worin A aus Ti, Zr, Hf, Nb und Ta gewählt wird, während B aus Ir, Pd und Pt gewählt wird, und worin x einen Wert von 0,4 bis 0,8 hat.
  • Durch die Verwendung einer amorphen Legierung wird eine wirksame Diffusionssperre erzielt, da kein Transport entlang Korngrenzen stattfinden kann, weil es letztere in einer amorphen Legierung nicht gibt. Die amorphen Schichten sind stabil, weil die Temperaturen, denen sie während der Weiterverarbeitung der Halbleiteranordnung ausgesetzt werden, deutlich unterhalb der Kristallisationstemperatur liegen. Die gewählten Legierungen reagieren bei Temperaturen bis zu 800 K nicht mit den Elementen von Halbleiterwerkstoffen wie Si, Ge, Ga und As. Ein zusätzlicher Vorteil ist es, daß die Legierungen bei Temperaturen bis 800 K auch nicht mit Aluminium reagieren, das in Leiterbahnen auf Halbleiteranordnungen verwendet werden kann. Aluminiumschichten können sowohl vor als auch nach der Anwendung der amorphen Metallegierungen auf der Anordnung angebracht werden.
  • In einer bevorzugten Ausführungsform der erfindungsgemäßen Anordnung wird die amorphe Legierung aus TixIr1-x gewählt, worin x einen Wert von 0,4 bis 0,8 hat, aus NbxIr1-x, worin x einen Wert von 0,4 bis 0,7 hat, und aus TaxIr1-x, worin x einen Wert von 0,4 bis 0,7 hat.
  • Gemäß einer alternativen bevorzugten Ausführungsform wird die amorphe Legierung aus HfxPd1-x gewählt, worin x einen Wert von 0,5 bis 0,8 hat, aus NbxPd1-x, worin x einen Wert von 0,4 bis 0,75 hat, und aus TaxPd1-x, worin x einen Wert von 0,4 bis 0,7 hat.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung wird die amorphe Legierung aus TixPt1-x gewählt, worin x einen Wert von 0,5 bis 0,8 hat, aus ZrxPt1-x, worin x einen Wert von 0,4 bis 0,7 hat, aus HfxPt1-x, wonn x einen Wert von 0,4 bis 0,7 hat, aus NbxPt1-x, worin x einen Wert von 0,5 bis 0,8 hat, und aus TaxPt1-x, worin x einen Wert von 0,4 bis 0,75 hat.
  • Um den gewünschten Sauerstoffanteil und damit die gewünschte Supraleitfähigkeit zu erzielen, werden dünne Schichten von oxydischen supraleitenden Materialien bei hohen Temperaturen ausgeheizt oder einer Nachbehandlung in Luft oder Sauerstoff bei hoher Temperatur unterzogen. In einem Aufsatz von H. Adachi u.a. in Applied Physics Letters 51 (26), Seiten 2263 bis 2265 (1987), wird ein Verfahren beschrieben, mit dem sich supraleitendes YBa&sub2;Cu&sub3;O&sub7; bei der verhältnismäßig niedrigen Temperatur von 650ºC herstellen läßt. Bei der genannten Temperatur kann in einigen der vorgenannten amorphen Metallegierungen Oxydation auftreten. Deshalb sollte das Herstellungsverfahren für eine Halbleiteranordnung vorzugsweise so durchgeführt werden, daß das Ausheizen des supraleitenden Materials vor dem Anbringen der amorphen Metallegierung stattfinden kann.
  • Das Ziel, ein Herstellungsverfahren für eine Anordnung mit Halbleiterelementen und Leiterbahnen aus einem oxydischen Material zu verschaffen, wird erfindungsgemäß durch ein Verfahren erreicht, in dem das supraleitende Material nach seiner Anbringung zwecks Erzielung der gewünschten Supraleitfähigkeitseigenschaften ausgeheizt wird, während die elektrisch leitenden Verbindungen durch in einem bestimmten Muster im supraleitenden Material angebrachte Öffnungen nach dem Ausheizen angebracht werden.
  • So können zum Beispiel MgO und SrTiO&sub3; bekanntermaßen als elektrisch isolierende Schichten zwischen den supraleitenden Bahnen und den zugrundeliegenden Halbleiterelementen, zwischen denen es keinen elektrischen Kontakt geben darf, angebracht werden. In Versuchen, die zu der Erfindung geführt haben, wurde festgestellt, daß bei Verwendung von MgO eine gewisse Reaktion zwischen diesem Werkstoft und dem supraleitenden Material auftreten kann. SrTiO&sub3; hat eine hohe relative Dielektrizitätskonstante (100 bis 200), wodurch in einer Halbleiteranordnung unerwünschte Kapazitäten entstehen können. Demnach ist dieser Werkstoff für Anwendungen, in denen hohe Schaltgeschwindigkeiten erforderlich sind, weniger geeignet.
  • Deshalb ist eine besonders günstige Ausführungsform des erfindungsgemäßen Verfahrens dadurch gekennzeichnet, daß aus einer amorphen Legierung zweier Übergangsmetalle eine strukturierte, elektrisch isolierende Schicht zwischen den Halbleiterelementen und den Leiterbahnen hergestellt wird, welche Legierung gleichzeitig mit dem supraleitenden Material ausgeheizt wird, wodurch elektrisch isolierende Metalloxyde entstehen. Diese Ausführungsform des Verfahrens ist sehr einfach, denn obgleich die selben Materialien verwendet werden, wird durch eine Veränderung der Verfahrensabfolge das gewünschte Ergebnis erzielt. Die vor dem Ausheizen angebrachten amorphen Metallegierungen bilden isolierende Schichten, während die nach dem Ausheizen aufgetragenen amorphen Metallegierungen leitende Verbindungen bilden. Sehr gut geeignete, auf diese Weise erzielbare isolierende Oxyde sind Ta&sub2;O&sub3;, HfO&sub2; und ZrO&sub2;.
  • Ein in der erfindungsgemäßen Anordnung und dem erfindungsgemäßen Verfahren anwendbares oxydisches supraleitendes Material ist (La,Sr)&sub2;CuO&sub4;, worin Sr gegen Ba ausgetauscht werden kann. Ein weiteres geeignetes oxydisches supraleitendes Material ist YBa&sub2;Cu&sub3;O7-δ, worin δ einen Wert von 0, 1 bis 0,5 hat. YBa&sub2;Cu&sub3;O7-δ hat einen Tc-Wert von ungefähr 90 K. Der Sauerstoff kann teilweise durch Fluor ersetzt werden, zum Beispiel bis zu 1 Atom in genannter chemischer Formel, was zu einem Anstieg der Tc führt. Ferner kann Y durch ein oder mehrere seltene-Erde-Metalle und Ba durch ein anderes Erdalkalimetall, zum Beispiel Sr, ersetzt werden. Tc ist die kritische Temperatur, unterhalb welcher das Material ein supraleitendes Verhalten zeigt. Erfindungsgemäß können auch andere oxydische supraleitende Materialien verwendet werden, zum Beispiel ein Bi-, Ca- und Sr-haltiges Cuprat mit einer Tc über 100 K.
  • Die US-Patentschrift US 4546373 beschreibt die Verwendung amorpher TaIr-Legierungen als Antidiffusionsschicht zwischen GaAs und Au in einer Halbleiteranordnung bei Temperaturen bis zu 773 K. Das amorphe TaIr hat keinen Kontakt mit supraleitenden oder oxydischen Materialien. Nur wenige Werkstoffe haben sich als im Kontakt mit oxydischen supraleitenden Materialien bei hoher Temperatur verwendungsfähig erwiesen, Deshalb ist die Verwendung von TaIr in Verbindung mit supraleitenden Legierungen nicht besonders naheliegend. Die einzigen als für diesen Verwendungszweck geeignet bekannten Metalle sind die Edelmetalle Gold und Silber,
  • In einem Aufsatz von L.S. Hung u.a. im Journal of Applied Physics 60 (12), Seiten 4177 bis 4181 (1986), wird eine Beschreibung der Verwendung von amorphen Diffusionssperren aus CoTa und CoMo zwischen Silizium einerseits und Gold und Aluminium andererseits gegeben Bei ihrer Verwendung bei Temperaturen bis 450ºC müssen zusätzliche Schichten, zum Beispiel eine Schicht aus TaAl&sub3;, vorhanden sein.
  • Die Erfindung wird anhand exemplarischer Ausführungsformen und unter Bezugnahme auf eine Zeichnung detaillierter beschrieben, worin Fig. 1 und 2 schematische Schnittansichten verschiedener Ausführungsformen einer elektrisch leitenden Verbindung in einer erfindungsgemäßen Anordnung sind.
    • Beispiel 1
  • Aus der Bildungsenthalpie der Legierungen läßt sich ableiten, daß folgende Übergangsmetallegierungen nur bei hoher Temperatur zum Beispiel mit Halbleiterwerkstoffen reagieren: TaIr, TaPt, TaPd, TaRh, HfPt, HfPd, ZrPt, ZrAu, ZrPd, NbIr, NbPt, NbRh, NbPd, YPt, YPd, VIr, TiIr, TiPt, TiRh, TiPd, ScPt, ScAu und ScPd.
  • Für amorphe Legierungen mit der Zusammensetzung AxB1-x wurde die Kristallisationstemperatur für eine Reihe von x-Werten ermittelt, worin A aus Ti, Zr, Hf, Nb und Ta ausgewählt wurde, während B aus Ir, Pd und Pd ausgewählt wurde. Hierzu wurden durch Aufdampfen auf NaCl-Einkristalle dünne Schichten der amorphen Legierungen hergestellt. Die amorphen Legierungen wurden bei immer höheren Temperaturen ausgeheizt und anschließend zur Messung des Kristallinitätsgrads abgekühlt. Die Kristallinität wurde durch Röntgen- und Elektronenbeugung ermittelt.
  • Nachstehende Tabelle enthält eine Übersicht von Verbindungsbereichen mit der zugeordneten niedrigsten Kristallisationstemperatur einer Reihe von Legierungen in diesem Bereich. Tabelle
  • Da in vorgenanntem Aufsatz von L.S. Hung u.a. festgestellt wird, daß eine Reaktion zwischen einer amorphen Metallegierung und Silizium schon bei einer Temperatur unter der Kristallisationstemperatur möglich ist, wurden zahlreiche Versuche durchgeführt, in denen amorphe Metallegierungen mit mehreren Werkstoffen in Kontakt gebracht und erhitzt wurden. Die Ergebnisse wurden mittels Röntgenbeugung und Rutherford-Rückstreuung (RBS) analysiert.
  • Durch Elektronenstrahlaufdampfung wurde Silizium dünn mit TaIr und TaPd beschichtet. Bei Verbindungen mit x-Werten gemäß obiger Tabelle tritt bei TaIr bei Temperaturen bis zu 1050 K keine Reaktion zwischen der amorphen Metallegierung und dem Trägermaterial auf, und bei TaPd tritt bei Temperaturen bis zu 850 K keine Reaktion auf.
  • Mittels Laserablation wurde eine dünne TaIr-Schicht auf einem Siliziumträger 1 um dick mit YBa&sub2;Cu&sub3;O&sub7; beschichtet. Wenn die amorphe Metallegierung in Sauerstoff ausgeheizt wird, oxydiert sie bei einer Temperatur von 770 K unter Bildung eines polykristallinen Oxyds. Bei Temperaturen bis 920 K tritt keine Reaktion mit dem supraleitenden Material auf, und bei Temperaturen bis 1120 K tritt keine Reaktion mit Silizium auf. Bei den anderen amorphen Metallegierungen liegt die Temperatur, bei der Oxydation auftritt, gleichfalls zwischen 750 und 850 K.
  • Mittels Hochfrequenzzerstäubens der Metalle und anschließender Oxydation wurde ein SrTiO&sub3;-Träger 1 um dick mit YBa&sub2;Cu&sub3;O&sub7; beschichtet. Anschließend wurde eine TaIr-Schicht angebracht, die in Vakuum bei Temperaturen bis zu 1020 K nicht mit der supraleitenden Verbindung reagiert.
    • Beispiel 2
  • Fig. 1 zeigt einen Siliziumträger 1 mit einer Isolierschicht 2 aus Magnesiumoxyd mit einer bestimmten Struktur, wobei auf letzterer Schicht wiederum eine oxydische supraleitende Schicht 3 aus YBa&sub2;Cu&sub3;O&sub7; angebracht ist. Als Alternativträger kann auch GaAs verwendet werden. Die Isolierschicht kann z.B. auch aus SrTiO&sub3; oder ZrO&sub3; bestehen.
  • Ein geeignetes Verfahren für den Auftrag einer oxydischen supraleitenden Schicht wird zum Beispiel in vorgenanntem Aufsatz von H. Adachi u.a. beschrieben. Und ein geeignetes Verfahren zur Herstellung solcher Schichten mit einer bestimmten Struktur wird zum Beispiel in vorgenanntem Aufsatz von M. Gurvitch und A.T. Fiori beschrieben.
  • Nach diesem Verfahren wird eine Metallegierung aus Y, Ba und Cu durch Magnetronzerstäuben aufgetragen und anschließend oxydiert. Nach einer Vorheilstufe (5 Minuten bei 800ºC in reinem Sauerstoff) wird die Schicht mittels herkömmlicher Lithographieverfahren und Ätzens in 0,01 N Salpeter- oder Essigsäure strukturiert. Daraufhin wird die strukturierte Schicht mehrere Minuten lang bei 920ºC nachgeheilt.
  • Zwischen dem Halbleitermaterial 1 und der supraleitenden Schicht 3 wird, durch eine Öffnung 4 in der Isolierschicht 2 und der supraleitenden Schicht 3 hindurch, durch eine Schicht 5 einer amorphen Metallegierung - im vorliegenden Beispiel Ta0,5Pd0,5 - eine elektrisch leitende Verbindung gebildet.
  • Auf Wunsch kann zur Verbesserung des elektrischen Kontakts zwischen der supraleitenden Schicht 3 und der amorphen Metallschicht 5 eine Schicht 6 aus Silber oder Gold angebracht werden.
  • In den weiteren Herstellungsstufen der Halbleiteranordnung werden keine Temperaturen über 800 K verwendet. Das Ergebnis ist ein einwandfreier elektrischer Kontakt zwischen einer Leiterbahn aus einem supraleitenden Material und (in der Zeichnung nicht gezeigten) Halbleiterelementen im Trägerwerkstoff, wobei eine gegenseitige Diffusion vermieden wird.
    • Beispiel 3
  • Fig. 2 zeigt einen Träger 11 z.B. aus Silizium mit einer strukturierten Schicht 12 aus der amorphen Metallegierung Ta0,55Ir0,45. Auf letzterer Schicht ist ihrerseits eine Schicht 13 aus YBa&sub2;Cu&sub5;O6,7 angebracht. Beide Schichten werden gleichzeitig bei einer Temperatur von 1170 K ausgeheizt. In diesem Arbeitsgang wird die Schicht 12 zu einer elektrisch isolierenden polykristallinen Schicht aus Ta&sub2;O&sub3; und IrO&sub2; umgewandelt, und die Schicht 13 erhält die gewünschte Zusammensetzung und Supraleitfähigkeitseigenschaften. Zwischen der Isolierschicht 12 und den damit in Kontakt stehenden Schichten findet keine Reaktion statt.
  • Auf die in Beispiel 2 gezeigte Weise wird zwischen dem Tägerwerkstoff und dem supraleitenden Material eine elektrisch leitende Verbindung 15 aus Ta0,55Ir0,45 hergestellt.

Claims (7)

1. Anordnung mit Halbleiterelementen und Leiterbahnen aus einem oxydischen supraleitenden Material, wobei zwischen den Halbleiterelementen und Leiterbahnen elektrisch leitende Verbindungen gebildet werden, welche elektrisch leitenden Verbindungen mindestens eine Antidiffusionsschicht aufweisen, dadurch gekennzeichnet daß die Antidiffusionsschicht aus einer amorphen Legierung zweier Übergangsmetalle besteht, welche Legierung eine Kristallisationstemperatur von mindestens 900 K hat.
2. Anordnung gemäß Anspruch 1, dadurch gekennzeichnet, daß die amorphe Legierung aus der Verbindung AxB1-x besteht, worin A aus Ti, Zr, Hf, Nb und Ta gewählt wird, während B aus Ir, Pd und Pt gewählt wird, und worin x einen Wert von 0,4 bis 0,8 hat.
3. Anordnung gemäß Anspruch 2, dadurch gekennzeichnet, daß die amorphe Legierung aus TixIr1-x gewählt wird, worin x einen Wert von 0,4 bis 0,8 hat, aus NbxIr1-x, worin x einen Wert von 0,4 bis 0,7 hat, und aus TaxIr1-x, worin x einen Wert von 0,4 bis 0,7 hat.
4. Anordnung gemäß Anspruch 2, dadurch gekennzeichnet, daß die amorphe Legierung aus HfxPd1-x gewählt wird, worin x einen Wert von 0,5 bis 0,8 hat, aus NbxPd1-x, worin x einen Wert von 0,4 bis 0,75 hat, und aus TaxPd1-x, worin x einen Wert von 0,4 bis 0,7 hat.
5. Anordnung gemäß Anspruch 2, dadurch gekennzeichnet, daß die amorphe Legierung aus TixPt1-x gewählt wird, worin x einen Wert von 0,5 bis 0,8 hat, aus ZrxPt1-x, worin x einen Wert von 0,4 bis 0,7 hat, aus HfxPt1-x, wonn x einen Wert von 0,4 bis 0,7 hat, aus NbxPt1-x, worin x einen Wert von 0,5 bis 0,8 hat, und aus TaxPt1-x, worin x einen Wert von 0,4 bis 0,75 hat.
6. Verfahren zur Herstellungs einer Anordnung gemäß einem der Ansprüche 1 bis einschließlich 5, in dem das supraleitende Material nach seiner Anbringung zwecks Erzielung der gewünschten Supraleitfähigkeitseigenschaften ausgeheizt wird, dadurch gekennzeichnet, daß die durch in einem bestimmten Muster im supraleitenden Material angebrachte Öffnungen hindurch verlaufenden elektrisch leitenden Verbindungen nach dem Ausheizen hergestellt werden.
7. Verfahren gemaß Anspruch 6, dadurch gekennzeichnet, daß aus einer amorphen Legierung zweier Übergangsmetalle eine strukturierte, elektrisch isolierende Schicht zwischen den Halbleiterelementen und den Leiterbahnen hergestellt wird, welche Legierung gleichzeitig mit dem supraleitenden Material ausgeheizt wird, wodurch elektrisch isolierende Metalloxyde entstehen.
DE68911973T 1988-04-05 1989-03-30 Anordnung und Verfahren zum Herstellen einer Anordnung. Expired - Fee Related DE68911973T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8800857A NL8800857A (nl) 1988-04-05 1988-04-05 Inrichting en werkwijze voor het vervaardigen van een inrichting.

Publications (2)

Publication Number Publication Date
DE68911973D1 DE68911973D1 (de) 1994-02-17
DE68911973T2 true DE68911973T2 (de) 1994-07-07

Family

ID=19852063

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68911973T Expired - Fee Related DE68911973T2 (de) 1988-04-05 1989-03-30 Anordnung und Verfahren zum Herstellen einer Anordnung.

Country Status (6)

Country Link
US (1) US5049543A (de)
EP (1) EP0336505B1 (de)
JP (1) JPH01302875A (de)
KR (1) KR890016625A (de)
DE (1) DE68911973T2 (de)
NL (1) NL8800857A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63314850A (ja) * 1987-06-18 1988-12-22 Fujitsu Ltd 半導体装置
US5256897A (en) * 1988-11-28 1993-10-26 Hitachi, Ltd. Oxide superconducting device
US5274249A (en) * 1991-12-20 1993-12-28 University Of Maryland Superconducting field effect devices with thin channel layer
US5418214A (en) * 1992-07-17 1995-05-23 Northwestern University Cuprate-titanate superconductor and method for making
US5356474A (en) * 1992-11-27 1994-10-18 General Electric Company Apparatus and method for making aligned Hi-Tc tape superconductors
US5356833A (en) * 1993-04-05 1994-10-18 Motorola, Inc. Process for forming an intermetallic member on a semiconductor substrate
US6081182A (en) * 1996-11-22 2000-06-27 Matsushita Electric Industrial Co., Ltd. Temperature sensor element and temperature sensor including the same
US6642567B1 (en) * 2000-08-31 2003-11-04 Micron Technology, Inc. Devices containing zirconium-platinum-containing materials and methods for preparing such materials and devices
WO2008100583A1 (en) * 2007-02-13 2008-08-21 Yale University Method for imprinting and erasing amorphous metal alloys
US7951708B2 (en) * 2009-06-03 2011-05-31 International Business Machines Corporation Copper interconnect structure with amorphous tantalum iridium diffusion barrier
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55164860U (de) * 1979-05-16 1980-11-27
JPS58110084A (ja) * 1981-12-24 1983-06-30 Mitsubishi Electric Corp ジヨセフソン素子
US4432134A (en) * 1982-05-10 1984-02-21 Rockwell International Corporation Process for in-situ formation of niobium-insulator-niobium Josephson tunnel junction devices
JPS603797B2 (ja) * 1982-05-29 1985-01-30 工業技術院長 ジヨセフソン・トンネル接合素子
US4470190A (en) * 1982-11-29 1984-09-11 At&T Bell Laboratories Josephson device fabrication method
JPS58212186A (ja) * 1983-05-06 1983-12-09 Hitachi Ltd ジヨセフソン接合装置
JPS60148178A (ja) * 1984-01-12 1985-08-05 Nippon Telegr & Teleph Corp <Ntt> トンネル形ジヨセフソン接合素子及びその製法
JPS616882A (ja) * 1984-06-21 1986-01-13 Agency Of Ind Science & Technol 超電導集積回路の端子電極とその製造方法
JPH0634414B2 (ja) * 1986-01-14 1994-05-02 富士通株式会社 超伝導デバイス
DE3810494C2 (de) * 1987-03-27 1998-08-20 Hitachi Ltd Integrierte Halbleiterschaltungseinrichtung mit supraleitender Schicht

Also Published As

Publication number Publication date
EP0336505B1 (de) 1994-01-05
KR890016625A (ko) 1989-11-29
JPH01302875A (ja) 1989-12-06
DE68911973D1 (de) 1994-02-17
NL8800857A (nl) 1989-11-01
US5049543A (en) 1991-09-17
EP0336505A1 (de) 1989-10-11

Similar Documents

Publication Publication Date Title
DE3877116T2 (de) Koerper mit supraleitendem oxid und dessen herstellungsverfahren.
DE3855912T2 (de) Supraleitender Draht und Verfahren zu seiner Herstellung
DE69017802T2 (de) Dünnfilmkondensator und dessen Herstellungsverfahren.
DE69430405T2 (de) Verbesserte elektrische Verbindungen zu dielektrischen Materialien
DE3889989T2 (de) Supraleitende Dünnschicht und Verfahren zu deren Herstellung.
DE3888019T2 (de) Supraleitendes Element.
DE3854754T2 (de) Supraleitende Schaltungen aus Keramik und Verfahren zu ihrer Herstellung.
DE68918149T2 (de) Vorrichtung und Verfahren zum Herstellen einer Vorrichtung.
DE69027005T2 (de) Eine supraleitende Dünnschicht
DE68911973T2 (de) Anordnung und Verfahren zum Herstellen einer Anordnung.
DE3871871T2 (de) Superleitende duennschicht.
DE3855305T2 (de) Schichten von Supraleiteroxyden mit hohem Tc und Verfahren zu deren Herstellung
DE3872430T2 (de) Verfahren zur herstellung einer schicht aus supraleitendem material.
DE69116399T2 (de) Verfahren zur Herstellung einer Schicht aus supraleitendem Oxyd
DE3854626T2 (de) Verfahren zur Herstellung von Komponenten aus supraleitenden oxidkeramischen Materialien.
DE68917779T2 (de) Josephson-Einrichtung und Verfahren zu ihrer Herstellung.
DE69117378T2 (de) Supraleitende Einrichtung mit geschichteter Struktur, zusammengesetzt aus oxidischem Supraleiter und Isolatordünnschicht und deren Herstellungsmethode
DE68923325T2 (de) Josephson-Einrichtung.
DE3886863T2 (de) Verfahren zur Herstellung einer supraleitenden Oxydschicht auf einem Substrat.
DE4444937B4 (de) Verfahren zur Herstellung eines langgestreckten Hoch-Tc-Supraleiters mit einer Bi-2223-Phase
DE69016294T2 (de) Planarer Josephson-Übergang.
DE68925239T2 (de) Dünne Supraleiterschicht und Verfahren zu ihrer Abscheidung
DE3886429T2 (de) Verfahren zum Herstellen einer supraleitenden Dünnschicht.
DE68914921T2 (de) Prozess zur Herstellung thalliumartiger supraleitender Dünnfilme.
DE69205911T2 (de) Verfahren zur Herstellung einer supraleitenden Dünnschicht aus Oxydverbindungen.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee