NL8801032A - Inrichting en werkwijze voor het vervaardigen van een inrichting. - Google Patents

Inrichting en werkwijze voor het vervaardigen van een inrichting. Download PDF

Info

Publication number
NL8801032A
NL8801032A NL8801032A NL8801032A NL8801032A NL 8801032 A NL8801032 A NL 8801032A NL 8801032 A NL8801032 A NL 8801032A NL 8801032 A NL8801032 A NL 8801032A NL 8801032 A NL8801032 A NL 8801032A
Authority
NL
Netherlands
Prior art keywords
oxidic
elements
superconducting
electrically conductive
alloys
Prior art date
Application number
NL8801032A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8801032A priority Critical patent/NL8801032A/nl
Priority to US07/338,922 priority patent/US5104848A/en
Priority to EP89200961A priority patent/EP0338631B1/en
Priority to DE68918149T priority patent/DE68918149T2/de
Priority to KR1019890005130A priority patent/KR900017142A/ko
Priority to JP1097664A priority patent/JPH0215682A/ja
Publication of NL8801032A publication Critical patent/NL8801032A/nl

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0744—Manufacture or deposition of electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76891—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by using superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53285—Conductive materials containing superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/437—Superconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/70—High TC, above 30 k, superconducting device, article, or structured stock
    • Y10S505/701—Coated or thin film device, i.e. active or passive
    • Y10S505/702—Josephson junction present

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Description

>' k PHN 12.539 1
N.V. PHILIPS' GLOEILAMPENFABRIEKEN TE EINDHOVEN
"Inrichting en werkwijze voor het vervaardigen van een inrichting."
De uitvinding heeft betrekking op een inrichting voorzien van halfgeleiderelementen en van elementen uit een oxidisch materiaal, met elektrisch geleidende verbindingen tussen halfgeleiderelementen en oxidische elementen, waarbij de elektrisch geleidende verbindingen ten 5 minste één anti-diffusielaag omvatten. De elektrisch geleidende verbinding kan desgewenst uitsluitend door de anti-diffusielaag worden gevormd.
De uitvinding heeft eveneens betrekking op een werkwijze voor het vervaardigen van zo'n inrichting.
10 Als oxidische elementen komen bijvoorbeeld in aanmerking: geleidersporen uit een oxidisch supergeleidend materiaal en dielektrische elementen uit een keramisch materiaal, zoals titanaten en zirconaten, bijvoorbeeld bariumtitanaat.
In een artikel van M.Gurvitch en A.T.Fiory in Applied 15 Physics Letters £1 (13), bladzijden 1027 tot 1029 (1987), is een werkwijze beschreven voor het patroonmatig vervaardigen van dunne lagen uit de supergeleidende verbinding YBa2Cu30y op diverse substraten, waaronder silicium. Bij toepassing van de meeste substraten werd vastgesteld dat een anti-diffusielaag noodzakelijk is. Daartoe werden 20 naast elektrisch isolerende lagen ook elektrisch geleidende anti- diffusielagen onderzocht, zoals lagen uit Ag, Nb en Cu, maar dat leidde op siliciumsubstraten niet tot het gewenste resultaat omdat de lagen slecht hechtten en omdat de oxidische verbinding geen supergeleidend gedrag vertoonde bij de gewenste temperaturen (boven 77 K).
25 Substraten waarop met goed resultaat oxidische supergeleidende materialen kunnen worden aangebracht, zijn in het algemeen isolerende oxidische materialen, zoals MgO, Zr02 en SrT^,. en edelmetalen zoals goud en zilver. Met goud en zilver kunnen weliswaar elektrisch geleidende verbindingen worden verzorgd, maar deze metalen 30 vormen geen effectieve diffusiebarrière. Voor toepassing in contact met halfgeleiderinrichtingen is goud bovendien minder geschikt, door de mogelijke vorming van een Si-Au eutectische samenstelling bij lage .8801032 f PHN 12.539 2 temperatuur. Ook zilver is voor dat doel minder geschikt, door de hoge diffusiesnelheid van het zilver zelf.
Anti-diffusielagen voor toepassing in halfgeleiderinrichtingen moeten voldoen aan een aantal voorwaarden. In 5 de halfgeleidertechnologie worden bijvoorbeeld beschermlagen uit S13N4 toegepast, die worden aangebracht bij een temperatuur van 450°C. Bij die temperatuur mogen geen ongewenste reacties optreden in en tussen de eerder aangebrachte lagen. Bij die temperatuur mag ook geen oxidatie van de anti-diffusielagen optreden.
10 De uitvinding beoogt elektrisch geleidende anti- diffusielagen te verschaffen welke bij gebruikelijke temperaturen (tot 550°C) en in gebruikelijke werkwijzen kunnen worden toegepast bij de vervaardiging van halfgeleiderinrichtingen. Daarbij mogen de anti-diffusielagen niet reageren met halfgeleidermaterialen, zoals si, siGe, 15 GaAs of met supergeleidende oxidische materialen, zoals YBa2Cu30^. De anti-diffusielagen moeten bestaan uit een materiaal dat een stabiele structuur vertoont en niet bij lage temperatuur (beneden 450°C) oxideert.
Aan deze opgave wordt volgens de uitvinding voldaan door 20 een inrichting zoals in de aanhef is beschreven, waarbij de anti-diffusielaag bestaat uit een amorfe legering met de samenstelling AxE1-x' waarin A is gekozen uit een of meer van de elementen Zr, Nb,
Mo, Ru, Rh, Pd, Hf, Ta, W, Re, Os, Ir en Pt, waarin E is gekozen uit een of meer van de elementen B, Si, Al, Ga en Ge, en waarin x een waarde 25 heeft van 0.7 tot 0.95. Bij voorkeur worden zowel Si als B toegevoegd, in een gezamenlijke hoeveelheid van 5 tot 30 mol %. De legering heeft een kristallisatietemperatuur van ten minste 900 K.
Door toepassing van een amorfe legering wordt een effectieve diffusiebarrière verkregen, omdat geen transport kan 30 optreden langs korrelgrenzen, die in amorfe legeringen immers niet bestaan. Omdat de temperaturen, waaraan de amorfe lagen worden blootgesteld bij de verdere bewerking van de halfgeleiderinrichting, ruim beneden de kristallisatietemperatuur liggen, zijn de amorfe lagen stabiel. De gekozen legeringen reageren bij temperaturen tot 800 K niet 35 met elementen uit halfgeleidermaterialen zoals Si, Ge, Ga en As. Een bijkomend voordeel is, dat de legeringen bij temperaturen tot 800 K eveneens niet reageren met aluminium, dat kan worden toegepast in c 880 1 032 PHN 12.539 3 geleidersporen op halfgeleiderinrichtingen. Aluminiumlagen kunnen zowel voor als na de amorfe metaallegeringen op de inrichting worden aangebracht.
Dunne lagen van oxidische supergeleidende materialen 5 worden aangebracht bij hoge temperatuur of verkrijgen een nabehandeling bij hoge temperatuur in lucht of zuurstof, om het gewenste zuurstofgehalte en daardoor de gewenste supergeleidende eigenschappen te verkrijgen. In een artikel van H.Adachi et.al. in Applied Physics Letters SI (26), bladzijden 2263 tot 2265 (1987), is een werkwijze 10 beschreven waarmee supergeleidend ÏÏ^CujOy kan worden vervaardigd bij de verhoudingsgewijs lage temperatuur van 650°C. Bij deze temperatuur kan bij sommige van de hiervoor genoemde amorfe metaallegeringen oxidatie optreden. De werkwijze voor het vervaardigen van een halfgeleiderinrichting voorzien van supergeleidende sporen wordt 15 daarom bij voorkeur zodanig uitgevoerd, dat de stap van het uitstoken van het supergeleidende materiaal kan plaatsvinden voor het aanbrengen van de amorfe metaallegering.
Aan de opgave om een werkwijze te verschaffen voor het vervaardigen van een inrichting voorzien van halfgeleiderelementen en 20 van elementen uit een oxidisch materiaal, wordt volgens de uitvinding voldaan door een werkwijze, waarbij het oxidische materiaal na het aanbrengen daarvan wordt uitgestookt om de gewenste eigenschappen te verkrijgen, waarbij de elektrisch geleidende verbindingen na het uitstoken worden aangebracbt via patroonmatig aangebrachte openingen in 25 het oxidische materiaal.
De gewenste eigenschappen die door middel van uitstoken worden verkregen, kunnen zowel betrekking hebben op supergeleidend gedrag als op dielektrisch eigenschappen.
Als elektrisch isolerende lagen tussen de supergeleidende 30 sporen en daaronder gelegen halfgeleiderelementen waarmee geen elektrisch contact mag worden gemaakt, kunnen op bekende wijze bijvoorbeeld MgO en SrTi03 worden toegepast.
Een oxidisch supergeleidend materiaal dat in de inrichting en de werkwijze volgens de uitvinding kan worden toegepast is 35 (LajSr^CuO^, waarin Sr door Ba kan worden vervangen. Een ander geschikt oxidisch supergeleidend materiaal is YBa2Cu307_g, waarin 6 een waarde heeft van 0.1 tot 0.5. YBa2Cu307_g vertoont een .8801032 f « PHN 12.539 4 waarde van Tc van ongeveer 90 K. Zuurstof kan gedeeltelijk, bijvoorbeeld tot 1 atoom in de aangeduide brutoformule, worden vervangen door fluor, wat een verhoging van Tc tot gevolg heeft. Verder is het mogelijk om Y te substitueren door een of meer zeldzame aardmetalen en 5 om Ba te substitueren door een ander aardalkalimetaal, bijvoorbeeld Sr. Tc is de kritische temperatuur, waarbeneden het materiaal supergeleidend gedrag vertoont. Ook andere oxidische supergeleidende materialen kunnen volgens de uitvinding worden toegepast, zoals bijvoorbeeld een Bi-Ca-Sr of Tl-Ca-Ba bevattend cupraat met een Tc 10 boven 100 K.
In het Amerikaanse octrooischrift ÜS 4546373 is de toepassing beschreven van amorfe Talr legeringen als anti-diffusielaag tussen GaAs en Au in een halfgeleiderinrichting bij temperaturen tot 773 K. Het amorfe Talr komt daarbij niet in contact met supergeleidende of 15 oxidische materialen. De toepassing bij supergeleidende verbindingen ligt daarom niet voor de hand, omdat maar weinig materialen geschikt zijn gebleken om in contact met oxidische supergeleidende materialen bij hoge temperatuur te worden toegepast. Van de metalen zijn in dat verband alleen de edelmetalen goud en zilver bekend.
20 In de niet vóórgepubliceerde Nederlandse octrooiaanvrage NL 8800857 op naam van Aanvraagster is de toepassing van amorfe legeringen voor het hiervoor aangegeven doel beschreven. Die amorfe legeringen bevatten geen Si en/of B en hebben lagere kristallisatietemperaturen dan de amorfe legeringen volgens de 25 uitvinding.
De uitvinding wordt toegelicht aan de hand van uitvoeringsvoorbeelden en een tekening, waarin
Figuren 1 en 2 in doorsnede schematisch verschillende uitvoeringsvormen tonen van een elektrisch geleidende verbinding in een 30 inrichting volgens de uitvinding.
Uitvoerinasvoorbeeld 1.
Uit de vormingswarmte van de legeringen kan worden afgeleid dat de volgende legeringen van overgangsmetalen pas bij hoge 35 temperatuur reageren, bijvoorbeeld met halfgeleidermaterialen: Talr,
TaPt, TaPd, TaRh, HfPt, HfPd, ZrPt, ZrAu, ZrPd, Nblr, NbPt, NbRh, NbPd, YPt, YPd, VIr, Tilr, TiPt, TiRh, TiPd, ScPt, ScAu en ScPd.
,8801032 PHN 12.539 5
Van amorfe legeringen met de samenstelling AXG^_X, waarin A is gekozen uit Zr, Hf, Nb en Ta en waarin G is gekozen uit Ir, Pd en Pt werd voor aan aantal waarden van x de kristallisatietemperatuur vastgesteld. Daartoe werden dunne lagen van de amorfe legeringen 5 vervaardigd door middel van opdampen op NaCl eenkristallen. De amorfe legeringen werden uitgestookt bij steeds toenemende temperaturen en afgekoeld om de kristalliniteit te meten. De kristalliniteit werd bepaald door middel van Röntgendiffractie en elektrondiffractie.
In de volgende Tabel zijn van een aantal legeringen een 10 samenstellingsgebied en de daarbij behorende laagste kristallisatietemperatuur Tk in dat gebied weergegeven.
Tabel 15 A G x Tk (K)
Ta Ir 0.4-0.7 1170
Ta Pt 0.4-0.75 1170
Hf Pt 0.4-0.7 970 20 Zr Pt 0.4-0.7 900
Nb Ir 0.4-0.7 1100
Nb Pt 0.5-0.8 1100
Ta Pd 0.4-0.7 1100
Hf Pd 0.5-0.8 900 25 Nb Pd 0.4-0.75 1020
Het is gebleken dat het mogelijk is om door toevoegen van Si en/of B aan deze legeringen de kristallisatietemperatuur nog aanmerkelijk te verhogen. Bovendien is in inrichtingen volgens de 30 uitvinding de toepassing mogelijk van een grotere groep amorfe legeringen, welke slechts één overgangsmetaal bevatten, maar met desondanks een voldoende hoge kristallisatietemperatuur, zoals bijvoorbeeld TaQ 8SiQ .,B0
Omdat in het hiervoor genoemde artikel van L.S.Hung 35 et.al. is aangeduid dat er al beneden de kristallisatietemperatuur een reactie kan optreden tussen een amorfe metaallegering en silicium werden een aantal experimenten verricht waarbij amorfe metaallegeringen met een .8801032 # ψ ΡΗΝ 12.539 6 aantal materialen in contact werden gebracht en verhit. De resultaten werden geanalyseerd aan de hand van Röntgendiffractie en Rutherford terug-verstrooiing (RBS).
Dunne lagen uit Talr en TaPd werden door middel van 5 elektronenstraalverdampen aangebracht op silicium. Er treedt geen reactie op tussen de amorfe metaallegering en het substraat bij temperaturen tot 1050 K voor Talr en tot 850 K voor TaPd bij samenstellingen met waarden van x als in de tabel.
Op een dunne laag uit Talr op een siliciumsubstraat werd 10 een laag ΥΒ^ν^Οη met een dikte van 1 pm aangebracht door middel van laser ablatie. Bij verhitting in zuurstof oxideert de amorfe metaallegering bij een temperatuur van 770 K onder vorming van een polykristallijn oxide. Er treedt geen reactie op met het supergeleidende materiaal bij temperaturen tot 920 K en met silicium tot 1120 K. De 15 temperatuur waarbij oxidatie optreedt ligt voor de overige amorfe metaallegeringen eveneens tussen 750 en 850 K.
Op een SrTiOj substraat werd een laag YBa2CU30^ met een dikte van 1 pm aangebracht door middel van radiofrequent sputteren van de metalen, gevolgd door oxidatie. Vervolgens werd een 20 laag Talr aangebracht welke in vacuum niet reageert met de supergeleidende verbinding bij temperaturen tot 1020 K.
Uitvoeringsvoorbeeld 2.
Figuur 1 toont een substraat 1 uit silicium, waarop 25 patroonmatig een isolatielaag 2 uit magnesiumoxide is aangebracht, met daarop een oxidische supergeleidende laag 3 uit YBa2Cu30g η. Als substraatmateriaal kan bijvoorbeeld ook GaAs worden toegepast. De isolerende laag kan bijvoorbeeld ook uit SrTi03 of Zr02 zijn gevormd.
30 Een geschikte werkwijze voor het aanbrengen van een oxidische supergeleidende laag is bijvoorbeeld beschreven in het hiervoor genoemde artikel van H.Adachi et.al. Een geschikte werkwijze voor het patroonmatig vervaardigen van dergelijke lagen is bijvoorbeeld beschreven in het hiervoor genoemde artikel van M.Gurvitch en 35 A.T.Fiory.
Door middel van een opening 4 in de isolatielaag 2 en de supergeleidende laag 3 is een elektrisch geleidende verbinding tot stand .8801032 ψ PHN 12.539 7 gebracht tussen het halfgeleidermateriaal 1 en de supergeleidende laag 3 door middel van een laag 5 uit een amorfe metaallegering. Laag 5 bestaat volgens dit voorbeeld uit (Moq gRuQ ^)q g2Bo ig eet een kristallisatietemperatuur van meer den 1040 K.
5 Tussen de supergeleidende laag 3 en de amorfe metaallaag 5 kan desgewenst een laag 6 uit zilver of goud worden aangebracht om het elektrisch contact te verbeteren.
Bij de verdere stappen in de vervaardiging van de halfgeleiderinrichting worden geen temperaturen hoger dan 800 K 10 toegepast. Het resultaat is een goed elektrisch geleidend contact tussen een geleiderspoor uit een supergeleidend materiaal en (niet in de Figuur getoonde) halfgeleiderelementen in het substraat, waarbij wederzijdse diffusie is vermeden.
15 üitvoeringsvoorbeeld 3.
Figuur 2 toont een substraat 11, bijvoorbeeld uit silicium, waarop patroonmatig een elektrisch isolerende laag 12 is aangebracht, bijvoorbeeld uit siliciumoxide. Daar bovenop is een laag 13 uit BaTi03 aangebracht.
20 Op de in üitvoeringsvoorbeeld 2 aangegeven wijze wordt een elektrisch geleidende verbinding 15 tot stand gebracht tussen het substraat 11 en het dielektrische materiaal 13. De amorfe metaallaag 15 bestaat uit (TaQ 3Wq j)q qSÏq ^Bq 1 met een kristallisatietemperatuur van meer dan 1450 K. Deze legering is als 25 zodanig beschreven in een artikel van T.Yoshitake et.al., in Proceedings 6th International Conference on Rapidly Quenched Metals, Montreal,
Augustus 1987.
Pitvoeringsvoorbeeld 4.
30 Inrichtingen worden vervaardigd volgens de in üitvoeringsvoorbeeld 2 aangegeven werkwijze, waarbij legeringen van tf en B worden toegepast, met de samenstellingen WQ gBQ 2 en Wq 7B0 3. Deze legeringen hebben een kristallisatietemperatuur die hoger is dan 1270 K en reageren bij temperaturen lager dan 1070 K niet 35 met silicium.
.8801032

Claims (5)

1. Inrichting voorzienvan halfgeleiderelementen en van elementen uit een oxidisch materiaal, met elektrisch geleidende verbindingen tussen halfgeleiderelementen en oxidische elementen, waarbij de elektrisch geleidende verbindingen ten minste één anti- 5 diffusielaag omvatten, met het kenmerk, dat de anti-diffusielaag bestaat uit een amorfe legering met de samenstelling ΑχΕ^_χ, waarin A is gekozen uit een of meer van de elementen Zr, Nb, Mo, Ru, Rh, Pd, Hf, Ta, W, Re, Os, Ir en Pt, waarin E is gekozen uit een of meer van de elementen B, Si, Al, Ga en Ge, en waarin x een waarde heeft van 0.7 tot 10 0.95.
2. Inrichting volgens conclusie 1, met het kenmerk, dat E bestaat uit Si en B, in een gezamenlijke hoeveelheid van 5 tot 30 mol %.
3. Inrichting volgens conclusie 1 of 2, met het kenmerk, dat de oxidische elementen geleidersporen zijn uit een oxidisch 15 supergeleidend materiaal.
4. Inrichting volgens conclusie 1 of 2, met het kenmerk, dat de oxidische elementen dielektrische elementen zijn uit een keramisch materiaal.
5. Werkwijze voor het vervaardigen van een inrichting 20 volgens een der conclusies 1 tot en met 4, waarbij het oxidische materiaal na het aanbrengen daarvan wordt uitgestookt om de gewenste eigenschappen te verkrijgen, met het kenmerk, dat de elektrisch geleidende verbindingen na het uitstoken worden aangebracht via patroonmatig aangebrachte openingen in het oxidische materiaal. c880 1 032
NL8801032A 1988-04-21 1988-04-21 Inrichting en werkwijze voor het vervaardigen van een inrichting. NL8801032A (nl)

Priority Applications (6)

Application Number Priority Date Filing Date Title
NL8801032A NL8801032A (nl) 1988-04-21 1988-04-21 Inrichting en werkwijze voor het vervaardigen van een inrichting.
US07/338,922 US5104848A (en) 1988-04-21 1989-04-14 Device and method of manufacturing a device
EP89200961A EP0338631B1 (en) 1988-04-21 1989-04-17 Device and method of manufacturing a device
DE68918149T DE68918149T2 (de) 1988-04-21 1989-04-17 Vorrichtung und Verfahren zum Herstellen einer Vorrichtung.
KR1019890005130A KR900017142A (ko) 1988-04-21 1989-04-19 반도체 소자와 산화성 물질의 소자를 구비하는 장치와 그 제조방법
JP1097664A JPH0215682A (ja) 1988-04-21 1989-04-19 デバイスおよびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8801032A NL8801032A (nl) 1988-04-21 1988-04-21 Inrichting en werkwijze voor het vervaardigen van een inrichting.
NL8801032 1988-04-21

Publications (1)

Publication Number Publication Date
NL8801032A true NL8801032A (nl) 1989-11-16

Family

ID=19852173

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8801032A NL8801032A (nl) 1988-04-21 1988-04-21 Inrichting en werkwijze voor het vervaardigen van een inrichting.

Country Status (6)

Country Link
US (1) US5104848A (nl)
EP (1) EP0338631B1 (nl)
JP (1) JPH0215682A (nl)
KR (1) KR900017142A (nl)
DE (1) DE68918149T2 (nl)
NL (1) NL8801032A (nl)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084437A (en) * 1990-02-28 1992-01-28 Westinghouse Electric Corp. Method for making high-current, ohmic contacts between semiconductors and oxide superconductors
JPH0697522A (ja) * 1990-11-30 1994-04-08 Internatl Business Mach Corp <Ibm> 超伝導材料の薄膜の製造方法
EP0591312B1 (de) * 1991-06-24 1997-08-06 Forschungszentrum Jülich Gmbh Strukturierte leiterbahnen und verfahren zur herstellung derselben
US5356833A (en) * 1993-04-05 1994-10-18 Motorola, Inc. Process for forming an intermetallic member on a semiconductor substrate
DE19614458C2 (de) * 1996-04-12 1998-10-29 Grundfos As Druck- oder Differenzdrucksensor und Verfahren zu seiner Herstellung
KR100243286B1 (ko) * 1997-03-05 2000-03-02 윤종용 반도체 장치의 제조방법
JP3097646B2 (ja) * 1998-01-28 2000-10-10 日本電気株式会社 合金とその製造方法及びｘ線マスクとその製造方法及び半導体デバイスの製造方法
US6642567B1 (en) * 2000-08-31 2003-11-04 Micron Technology, Inc. Devices containing zirconium-platinum-containing materials and methods for preparing such materials and devices
US6794338B2 (en) * 2001-11-16 2004-09-21 3M Innovative Properties Company Article with thermochemically stable, amorphous layer comprising tantalum or tantalum-containing material
US6826207B2 (en) * 2001-12-17 2004-11-30 Peleton Photonic Systems Inc. Multi-wavelength laser source based on two optical laser beat signal and method
JP2004319411A (ja) * 2003-04-21 2004-11-11 Mitsubishi Materials Corp マイクロマシンスイッチの接触電極用薄膜およびこの接触電極用薄膜を形成するためのスパッタリングターゲット
US8161811B2 (en) * 2009-12-18 2012-04-24 Honeywell International Inc. Flow sensors having nanoscale coating for corrosion resistance
WO2013095523A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Cmos-compatible gold-free contacts
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
CN113122784A (zh) * 2021-04-19 2021-07-16 西南大学 一种钼基块体非晶合金及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2086887A5 (nl) * 1970-04-13 1971-12-31 Air Liquide
US4316200A (en) * 1980-03-07 1982-02-16 International Business Machines Corporation Contact technique for electrical circuitry
JPS5916430B2 (ja) * 1980-10-31 1984-04-16 理化学研究所 ジヨセフソン接合素子とその製造方法
JPS586188A (ja) * 1981-07-02 1983-01-13 Nec Corp ジヨセフソン接合素子
US4454522A (en) * 1981-11-05 1984-06-12 The Board Of Trustees Of The Leland Stanford Junior University Microbridge superconducting device having support with stepped parallel surfaces
US4470190A (en) * 1982-11-29 1984-09-11 At&T Bell Laboratories Josephson device fabrication method
JPS60147179A (ja) * 1984-01-11 1985-08-03 Hitachi Ltd 超電導多端子素子
JPS60169175A (ja) * 1984-02-13 1985-09-02 Rikagaku Kenkyusho 弱結合ジョセフソン接合素子
JPS61102788A (ja) * 1984-10-26 1986-05-21 Agency Of Ind Science & Technol サンドイツチ型ジヨセフソン接合装置
JPS62248272A (ja) * 1986-04-21 1987-10-29 Nippon Telegr & Teleph Corp <Ntt> 超伝導マイクロブリツジ
DE3810494C2 (de) * 1987-03-27 1998-08-20 Hitachi Ltd Integrierte Halbleiterschaltungseinrichtung mit supraleitender Schicht
US4837609A (en) * 1987-09-09 1989-06-06 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor devices having superconducting interconnects
EP0323342B1 (en) * 1987-12-25 1994-06-08 Sumitomo Electric Industries Limited A semiconductor substrate having a superconducting thin film

Also Published As

Publication number Publication date
DE68918149D1 (de) 1994-10-20
KR900017142A (ko) 1990-11-15
JPH0215682A (ja) 1990-01-19
US5104848A (en) 1992-04-14
EP0338631A1 (en) 1989-10-25
DE68918149T2 (de) 1995-04-06
EP0338631B1 (en) 1994-09-14

Similar Documents

Publication Publication Date Title
NL8801032A (nl) Inrichting en werkwijze voor het vervaardigen van een inrichting.
US5625233A (en) Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide
US5998337A (en) Superconductor
DE3886315T2 (de) Halbleiteranordnungen mit supraleitenden Verbindungen.
EP0720244A1 (en) Superconducting oxide-metal composites
JPS60244048A (ja) 耐エレクトロマイグレーシヨン性を有するアルミニウム合金導体の形成方法
NL8800857A (nl) Inrichting en werkwijze voor het vervaardigen van een inrichting.
US6246007B1 (en) Oxide superconductive wire and process for manufacturing the same
US5903055A (en) Conductor line materials and method of making their metal line layers
DE3886863T2 (de) Verfahren zur Herstellung einer supraleitenden Oxydschicht auf einem Substrat.
EP0511734B1 (en) A superconductive body and a method of forming such a superconductive body
JP2641451B2 (ja) 酸化物超電導集積回路
JP2590142B2 (ja) 超伝導体
JPS616882A (ja) 超電導集積回路の端子電極とその製造方法
JPS63155743A (ja) 半導体装置
EP0376865A2 (en) Superconducting thick films for hybrid circuitry applications
JP2643972B2 (ja) 酸化物系超電導材
EP0384521A1 (en) Method of manufacturing a Josephson junction
JPH10107334A (ja) 超電導部材及びその製造方法
Ronay et al. Reducing the grain size of polycrystalline lead films by the use of barriers to grain growth
Clem et al. Process for forming epitaxial perovskite thin film layers using halide precursors
US20040104480A1 (en) Method of producing an ultra thin electrically conducting film with very low electrical resistance
JPH0376030B2 (nl)
JPH0114715B2 (nl)
Matthiesen et al. Investigation of noble metal substrates and buffer layers for BiSrCaCuO thin films

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed