DE3688042T2 - Verfahren zur herstellung einer submikron-grabenstruktur auf einem halbleitenden substrat. - Google Patents

Verfahren zur herstellung einer submikron-grabenstruktur auf einem halbleitenden substrat.

Info

Publication number
DE3688042T2
DE3688042T2 DE8686114062T DE3688042T DE3688042T2 DE 3688042 T2 DE3688042 T2 DE 3688042T2 DE 8686114062 T DE8686114062 T DE 8686114062T DE 3688042 T DE3688042 T DE 3688042T DE 3688042 T2 DE3688042 T2 DE 3688042T2
Authority
DE
Germany
Prior art keywords
layer
spacer
etching
spacer layer
metallic stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8686114062T
Other languages
English (en)
Other versions
DE3688042D1 (de
Inventor
Seiki Ogura
Jacob Riseman
Nivo Rovedo
Ronald Norman Schulz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE3688042D1 publication Critical patent/DE3688042D1/de
Application granted granted Critical
Publication of DE3688042T2 publication Critical patent/DE3688042T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

  • Diese Erfindung ist darauf gerichtet, in einem Siliciumkörper tiefe dielektrische Isolations-Gräben herzustellen, die Submikron-Breite besitzen
  • Es sind eine Anzahl von Verfahren bekannt, um die Leistungsfähigkeit und die Integrations-Dichte von integrierten Schaltungen zu erhöhen. Unlängst sind beträchtliche Erhöhungen der Integrationsdichte hauptsächlich durch Verringerung der photolithographischen Fehlerdichten erreicht worden. Die Anwendung von Elektronen- und Röntgenbestrahlungsverfahren anstelle der bisher angewendeten Lichtstrahlung lierfert höhere optische Auflösung. Verfahren zur Erzielung schmaler Linienbreiten im 1-um-Bereich und darunter durch Erweiterung der konventionellen lithographischen Prozesse unter Umgehung der kostenintensiven Techniken der Elektronen-und Röntgen-Lithographie sind ebenfalls bekannt. Mit den Verfahren des Plasma-Ätzens oder des reaktiven Ionenstrahlätzens zum Ätzen von Metallen, halbleitenden und dielektrischen Materialien haben Weiterentwicklungen in Richtung sehr schmaler Breiten und folglich in Richtung erhöhter Leistungsfähigkeit und Integrationsdichte stattgefunden.
  • Eine Anzahl von Publikationen und Patentschriften beschreibt die sogenannte "Seitenwand"-Technologie, mittels derer Strukturen im Submikron-Bereich hergestellt werden können. In "IEEE Electron Device Letters", Bd. EDL 2, Nr. 1, Januar 1981, Seiten 4 bis 6, wird ein Verfahren beschrieben, bei dem vertikale (anisotrope) Trockenätz-Verfahren zur Herstellung von MOSFETs angewendet werden, die durch eine Kante festgelegt sind und die Dimensionen im Submikron-Bereich besitzen. Die beschriebene Technologie gestattet die Produktion von MOSFETs mit physischen Kanallängen im Bereich von 0,1 bis 0,15 um.
  • Die US-Patentschrift 4 358 340 beschreibt ein Verfahren zur Herstellung von Submikron-Bauelementen, bei dem jedoch ohne Anwendung der Submikron-Lithographie ein dünner leitender Film mit Dimensionen im Submikron-Bereich über eine vertikale Stufe hinweg zwischen angrenzenden isolierenden Oberflächen aufgetragen und anschließend vertikal geätzt wird, bis dort nur der Teil des leitenden Filmes übrigbleibt, der an die vertikale Stufe grenzt. Die übrige Isolation, die nicht durch den Leiter abgedeckt ist, wird entfernt, wodurch ein Gate eines MOS-Feldeffekttransistors mit einer Breite im Submikron-Bereich erhalten wird, das der Schichtdicke des ursprünglich verwendeten dünnen Filmes gleichkommt.
  • Die US-Patentschrift 4 209 349 beschreibt ein Verfahren zur Bildung sehr kleiner Maskenöffnungen zur Herstellung von Halbleiterschaltungsanordnungen. Gemäß diesem Verfahren werden erste Isolatorregionen auf einem Substrat gebildet, so daß sowohl weitgehend horizontale als auch weitgehend vertikale Oberflächen erhalten werden. Darauf wird eine zweite Isolatorschicht aus einem Material, das von dem der ersten Isolatorschicht verschieden ist, aufgetragen und einem Prozeß des reaktiven Ionenstrahlätzens in solch einer Art und Weise unterworfen, daß die horizontalen Bereiche der zweiten Isolatorschicht - bis auf die nur sehr schmalen Bereiche dieser Schicht, die auf den vertikalen Oberflächenregionen der ersten Isolatorschicht bzw. den entsprechenden Bereichen des Substrates erhalten bleiben - entfernt werden. Anschließend werden die freigelegten Substratbereiche thermisch oxidiert, und zur endgültigen Herstellung der gewünschten Maskenöffnungen werden die Bereiche der zweiten Isolatorschicht dort entfernt. Mittels dieser Methode können minimale Dimensionen erhalten werden, die kleiner sind als die der bisher angewendeten photolithographischen Methoden.
  • Im Verfahren der US-Patentschrift 4 209 349 bestimmt die erste Isolatorschicht (Siliciumdioxid) die Position und die Dicke der Maske (Spalte 2, Zeile 62). Alle Öffnungen in der Isolatorschicht werden durch Standard-Photolithographie und Ätztechniken hergestellt (Spalte 3, Zeile 21), mit denen keine vertikalen Seitenwände hergestellt werden können. Bei dem durch die Erfindung offenbarten Verfahren bestimmt jedoch eine Polymerschicht die Position und die Dicke der Maske. Bei dem Verfahren der US- Patentschrift werden nur heiße Prozesse angewendet, z. B. die chemische Gasphasenabscheidung von Siliciumnitrid bei ungefähr 1000ºC (Spalte 5, Zeile 69), wohingegen bei dem durch die Erfindung offenbarten Verfahren sogenannte kalte Prozesse bei weniger als 300ºC durchgeführt werden, wodurch eine universellere Anwendung des Verfahrens ermöglicht wird. Mit dem Verfahren nach der US-Patentschrift können Masken mit einer Schichtdicke von weniger als 0,5 um hergestellt werden, die nicht als Masken z. B. zum Ätzen tiefer Gräben geeignet sind. Mit dem durch diese Patentschrift offenbarten Verfahren können jedoch Masken mit einer Schichtdicke von 2 bis 3 um hergestellt werden, die zum Ätzen von 4 bis 5 um tiefen Gräben in einem Siliciumsubstrat verwendet werden können. Aus der thermischen Oxidation (Spalte 4, Zeile 64 der US-Patentschrift) resultiert dort eine asymmetrische Maske, die das "Vogelschnabel-Problem" mit sich bringt, das von der Bildung von nicht-planarem Siliciumdioxid auf der Grabenoberfläche herrührt, so daß die Maske auch aus diesen Gründen nicht zum Grabenätzen verwendet werden kann. Die Maske, die entsprechend der Erfindung hergestellt wird, hat genau vertikale Seitenwände und besitzt eine symmetrische Struktur.
  • Ein all diesen bekannten Verfahren gemeinsames Merkmal ist, daß zur Herstellung von Strukturen mit vertikalen Seitenwänden und Dimensionen im Submikron-Bereich Materialien wie Polysilicium, Siliciumnitrid oder Siliciumdioxid verwendet werden, die alle bei höheren Temperaturen abgeschieden werden. Die mit der Herstellung bei hohen Temperaturen verbundenen Probleme sind auf diesem Gebiet gut dokumentiert.
  • Ein weiteres Problem beim Seitenwand-Bildübertragungs-Prozeß besteht in der Schwierigkeit der Vermeidung des Ätzens in die unterliegende Schicht 7, auf der eine Abstandsschicht 5 gebildet wird. Dies kann unter Bezugnahme auf Fig. 1 und 2 erklärt werden. Im Grunde wird, wie in Fig. 1A veranschaulicht wird, zuerst die vertikale Stufe in ein Material 4 geätzt und dann, wie in Fig. 1B gezeigt, eine gleichmäßige Schicht eines anderen Materials, eines Abstandsmaterials 5, auf das erste Material 4 abgeschieden. Durch die Anwendung des reaktiven Ionenstrahlätzens (RIE) erfolgt das Ätzen des Abstandsmaterials 5 anisotrop. Dies führt zu einer übriggebliebenen Abstandsschicht 5 eines zweiten Materials, die gegen die Kante des Stufenmaterials 4 gebildet wird. Dies wird in Fig. 1C veranschaulicht.
  • Das Stufenmaterial 4 wird dann, wie in Fig. 1D veranschaulicht, so entfernt, daß nur die Abstandsschicht 5 - nun freistehend - bestehenbleibt. Dies wird in Fig. 1D gezeigt. Die freistehende Abstandsschicht 5 kann dann als eine Maske verwendet werden, um eine unterliegende Schicht 7 wegzuätzen, wie in Fig. 1E veranschaulicht wird.
  • Diese zwar umfassend demonstrierte Technik weist Probleme bezüglich der Selektivität des Ätzens der Zwischenlage zu dem Material auf, welches unmittelbar darunter liegt. Es gibt eine begrenzte Anzahl von Materialien und RIE-Ätzgasen, und es ist deshalb schwierig, das Ätzen in die unterliegende Schicht zu vermeiden, während die Abstandsschicht gebildet wird. Fig. 2A veranschaulicht eine Idee oder Technik, bei der das Ätzen des Abstandsmaterials an dem unterliegenden Material aufhört. In Fig. 2A zeigt die punktierte Linie die ursprüngliche Dicke des Abstandsmaterials 5 - wobei die Pfeile auf die ideale Ätztiefe hinweisen. Dies stimmt damit ideal mit dem in Fig. 1C gezeigten überein. Tatsächlich jedoch bewirkt das Ätzmittel, gewöhnlich CF&sub4;, eine Stufe oder Versetzung 8 von einer Seite der Abstandsschicht 5 zur anderen Seite in der unterliegenden Schicht 7.
  • Dies wird in Fig. 2B dargestellt. Die Stufe 8 tritt auf, weil eine Seite der Abstandsschicht 5 durch das Stufenmaterial 4 bedeckt wird, die andere Seite aber der Ätzung ausgesetzt wird. Das Problem wird durch die Notwendigkeit längerer Überätzzeiten aufgrund der Ungleichförmigkeit des RIE-Systems und des Abscheidungssystems des Abstandsmaterials 5 noch verschärft. Die nach dem Beseitigen des Stufenmaterials 4 resultierende Struktur wird in Fig. 2C dargestellt. Folglich wird sich die Versetzung 8, wenn das Stufenmaterial 4 beseitigt ist, in jede beliebige Schicht unter dem unterliegenden Material 7 fortpflanzen. Dies geschieht, wenn das unterliegende Material 7 an einer Seite, die dicker gewesen ist als die andere, geätzt wird. Die Versetzung 8 wird veranschaulicht in Fig. 2D.
  • Zum Zwecke der Veranschaulichung dient als Beispiel die Herstellung eines FET. Die unterliegende Schicht 7 besteht aus SiO&sub2;, mit Polysilicium 1 direkt unter ihr. Unter der Polysilicium- Schicht ist ein dünnes, ungefähr 14 nm dickes Gate-Oxid 9 aufgebracht. Wenn die eine Seite des Polysiliciums 1 den Ätzzyklus bei der bekannten Technologie vollendet, tut es die andere Seite nicht. Auf diese Weise beginnt die Überätzung das Gate-Oxid 9 anzugreifen. Das Gate-Oxid 9 wird durchgeätzt, das Silicium 10 darunter wird schnell geätzt. Das Resultat ist eine Asymmetrie in dem Bauelement. Dies wird in Fig. 2E und Fig. 2F gezeigt.
  • Eine Technologie, die dieses Problem angeht, wird durch die US- Patentschriften 4 432 132 und 4 449 287 vertreten. In keinem von beiden wird jedoch das Problem der Vermeidung der Tiefe oder der Versetzung effektiv behandelt. Eine andere Technologie, die sich allgemeiner auf die Submikron-Technologie bezieht, wird durch die US-Patentschriften 4 093 503, 4 354 896 und 4 385 975 repräsentiert. Obwohl diese Patente von allgemeinem Interesse sind, lösen auch sie nicht das dargelegte und in bezug auf Fig. 2 erklärte Problem. Aus dem "IBM Technical Disclosure Bulletin", Bd. 26, Nr. 9, Februar 1984, Seiten 4587-4589, ist ein Verfahren zur Herstellung einer Submikron-Masken-Struktur unter Anwendung der Seitenwand-Bildübertragungs-Technik bekannt. Es besteht aus der Plasmabeschichtung einer Si&sub3;N&sub4;-Seitenwand gegen eine Standard-Fotolack-Kante auf der Oberseite eines Siliciumsubstrates, welches eine Siliciumdioxid-Schicht, eine Polysilicium-Schicht und eine zweite Siliciumdioxid-Schicht besitzt.
  • Ein reaktives Ionenstrahlätzen der Si&sub3;N&sub4;-Schicht produziert einen Si&sub3;N&sub4;-Zapfen einer sehr gut eingestellten Größe. Dann wird das Fotolack-Muster entfernt. Der Zapfen befindet sich auf einer SiO&sub2;-Schicht, die tatsächlich wie eine Maske wirkt, da die Seitenwand-Dimension durch RIE auf sie übertragen wird, bevor die Polysilicium-Schicht geätzt wird.
  • DE-A-3 016 736 diskutiert das Ätzen einer Siliciumdioxid-Schicht und beschreibt die Anwendung einer Aluminium-Schicht als Ätz- Stopp beim SiO&sub2;-Ätzen.
  • Nach Aufführung der Mängel des Standes der Technik ist es eine Aufgabe dieser Erfindung, die notwendige Selektivität der Ätzung der Abstandsschicht von dem Material, das unmittelbar darunter ist, zu liefern.
  • Gemäß dieser Erfindung wird ein Ätz-Stopp unterhalb des Stufenmaterials angebracht. Typischerweise ist das Abstandsmaterial ein plasmabeschichtetes Silicimnitrid, und das Stufenmaterial ist ein Fotolack. Gemäß dieser Erfindung wird Aluminium oder ein ähnliches Metall als Ätz-Stopp verwendet, da es vom Ätzmittel, das verwendet wird, um die Abstandsschicht zu bilden, unbeeinflußt sein wird.
  • Es ist eine weitere Aufgabe dieser Erfindung, sehr enge Öffnungen - Gräben -, zunächst durch Bildung einer Submikron-Abstandsschicht auf einer Metallschicht zu erzeugen. Wenn die Kombination in eine oxidierende Umgebung gebracht wird (wie zum Beispiel durch anodische Oxidation oder Behandlung in O&sub2;-Plasma), bildet die behandelte Metallschicht eine Metalloxid-Haut, und mit der Entfernung der Abstandsschicht wird die Ätzung des Wafers sehr schmale Linien in die behandelte Metallschicht ätzen, wodurch sie als Ätzmaske brauchbar wird.
  • Diese Erfindung wird anhand der beigefügten Zeichnungen und der im folgenden Beschreibung der bevorzugten Ausführungsbeispiele eingehend beschrieben werden.
  • Fig. 1A bis 1E stellen schematisch den Prozeß der Seitenwand- Bildübertragung dar;
  • Fig. 2A bis 2F stellen den Prozeß der Seitenwand-Bildübertragung dar, wobei das Ätzen in der unterliegenden Schicht stattfindet, während sich die Abstandsschicht bildet;
  • Fig. 3A und 3B illustrieren ein Verfahren, das die Ätzung in der unterliegenden Schicht vermeidet, wenn die Abstandsschicht gebildet wird; und
  • Fig. 4A bis 4D illustrieren das bevorzugte Ausführungsbeispiel unter Anwendung der Technik der Bildung schmaler Submikron- Gräben unter Nutzung dieser Erfindung.
  • In Fig. 3A und 3B wird ein Verfahren dargestellt, welches Ätzen der unterliegenden Schicht 7 während der Bildung der Abstandsschicht 5 verhindert. Allgemein verwendet dieses Verfahren einen geeigneten Ätz-Stopp 3 unterhalb des Stufenmaterials 4. Im allgemeinen könnte der Ätz-Stopp 3 sowohl Aluminium als auch ein ähnliches Metall sein. Das Abstandsmaterial 5 ist ein Plasma- SixNyOz, typischerweise Si&sub3;N&sub4;, und das Stufenmaterial 4 ist ein Fotolack. Dies wird in Fig. 3A gezeigt. Mit diesen Materialien in diesem Beispiel liefert Aluminium einen geeigneten Ätz-Stopp 3, da es durch das Ätzmittel, das verwendet wird, um die Abstandsschicht 5 zu bilden - typischerweise CF&sub4; - nicht beeinflußt wird. Die in Fig. 3A gezeigte Aluminium-Schicht 3 ist sehr dünn, typischerweise nicht mehr als 150 nm.
  • Wie in Fig. 3A gezeigt wird, wird das Aluminium 3 auf einer SiO&sub2;-Schicht abgeschieden, die in Wirklichkeit die Maske für das darunterliegende Polysilicium 1 ist. Gemäß dieser Technologie wird die Oxid-Schicht 2 durch die Abstandsschicht 5 strukturiert. Wie in Fig. 3B veranschaulicht, wird das Abstandsmaterial 5 weggeätzt; das Aluminium 3 jedoch wird durch das CF&sub4; nicht geätzt. Auf diese Weise wird die RIE-Technik zur Bildung der Abstandsschicht 5 die zwei Seiten der Abstandsschicht 5 nicht gegeneinander versetzen, vorausgesetzt, daß Aluminium als Ätz- Stopp 3 vorhanden ist.
  • Anhand von Fig. 4A bis 4D wird die Technik der Bildung dünner Gräben 6 des Submikron-Bereiches beschrieben. Wie hierin dargelegt, wird gemäß dieser Erfindung ein Material, das mit den Bestandteilen des Plasmas kein flüchtiges Reaktionsprodukt bildet, in diesem Plasma nicht geätzt werden. Folglich ist ein fluorhaltiges Plasma, wie z. B. AlF&sub3;, ein potentielles Produkt von Al. Es ist nicht flüchtig und wird folglich nicht geätzt. Es gibt zahlreiche Materialien, die auf diese Art und Weise als ein Ätz- Stopp verwendet werden können. Zum Beispiel könnte Chrom in den beiden Fällen von fluor- oder chlorhaltigem Plasma verwendet werden. Es ist jedoch zu beachten, daß O&sub2; nicht vorhanden sein darf. Andere Stoffe, wie z. B. MgF&sub2; und CoF&sub2;, können auch angewendet werden.
  • Mit dieser allgemeinen Methodik ist es möglich, eine Seitenwand- Struktur als eine Zwischenstufe der eigentlichen Bildung schmaler Gräben im Submikron-Bereich zu bilden. In Fig. 4A wird die Seitenwand-Struktur - wie anhand Fig. 3 beschrieben - zuerst auf Al 3 oder einem ähnlichen Metall gebildet. Die aus der Abstandsschicht 5 und dem Metall 3B zusammengesetzte Schicht wird dann für eine kurze Zeit einer oxidierenden Umgebung wie z. B. anodischer Oxidation ausgesetzt, wobei das unterliegende Al 3A unbeeinflußt bleibt. Dies wird in Fig. 4B veranschaulicht. Außer dort, wo die Abstandsschicht 5 vorhanden ist, wird eine "Haut" aus Al&sub2;O&sub3; 3B gebildet. Die Entfernung der Abstandsschicht wird dann durch Plasma- oder chemische Entfernungstechniken vollendet. Typischerweise kann heiße H&sub3;PO&sub4; bei einer kontrollierten Temperatur verwendet werden, um nur die Abstandsschicht 5, nicht aber die Al&sub2;O&sub3;-Haut 3B zu entfernen. Dies wird in Fig. 4C dargestellt. Das Ergebnis ist das nun freigelegte Al 3A, zusammen mit einer Al&sub2;O&sub3;-Haut 3B. Die Ätzung des Wafers, typischerweise durch ein bekanntes Al-Ätzmittel, wird dann schmale Linien, strukturiert auf das freigelegte unpassivierte Al 3A, ätzen. Auf diese Weise ist die passivierte Al-Schicht 3A als Ätz-Maske brauchbar und kann verwendet werden, um einen Graben 6 zu bilden. Das Al&sub2;O&sub3; 3B und das unterliegende Al 3A bleiben unbeeinflußt, können aber im wesentlichen durch in der Technik bekannte chemische Verfahren entfernt werden.
  • Es ist offensichtlich, daß Modifikationen dieser Erfindung ohne Abweichung von deren wesentlichem Umfang praktiziert werden können.

Claims (6)

1. Verfahren zur Herstellung einer Submikron-Grabenstruktur auf einem Halbleiter-Substrat (1), das folgende Schritte umfaßt:
a) Bildung einer isolierenden Schicht (2) auf einer Hauptoberfläche des Substrates;
b) Bildung einer metallischen Stopp-Schicht (3) auf der isolierenden Schicht (2), wobei die metallische Stopp- Schicht (3) ein Metall ist, das in einer oxidierenden Umgebung passiviert werden kann;
c) Bildung einer Stufenmaterial-Schicht (4), die Stufen in ausgewählten Bereichen auf der metallischen Stopp- Schicht (3) liefert;
d) Abdeckung der metallischen Stopp-Schicht (3) und des Stufenmaterials (4) mit einem Abstandsmaterial (5);
e) Entfernen von Teilen des Abstandsmaterials (5) durch selektives Ätzen, um eine vertikale Abstandsschicht an den Stufen zu definieren, wobei die Grabenstruktur in dem Bereich unter der vertikalen Abstandsschicht herzustellen ist und das selektive Ätzen durch die Stopp- Schicht (3) absolut gestoppt wird; und
f) Entfernen des Stufenmaterials (4), um eine freistehende Abstandsschicht (5) zu definieren, durch folgende Schritte gekennzeichnet:
g) Anschließendes Behandeln der Abstandsschicht (5) und der metallischen Stopp-Schicht (3) in einer oxidierenden Umgebung, um eine passivierte Schicht eines metallischen Stopp-Materials (3B) - außer unter der Abstandsschicht (5) - zu bilden;
h) Entfernung der Abstandsschicht (5), um das übrigbleibende unpassivierte Stopp-Material (3A) freizulegen; und
i) Ätzen des Substrates (1) unter Anwendung des passivierten Stopp-Materials (3B) als Maske, um durch Entfernung des übriggebliebenen unpassivierten metallischen Stopp- Materials (3A) schmale Gräbenstrukturen zu bilden.
2. Verfahren nach Anspruch 1, bei dem die Isolierschicht (2) aus Siliciumdioxid besteht.
3. Verfahren nach Anspruch 1, bei dem die metallische Stopp- Schicht (3) Aluminium und die oxidierende Umgebung eine anodische Oxidation ist.
4. Verfahren nach Anspruch 1, bei dem das Stufenmaterial ein Fotolack ist.
5. Verfahren nach Anspruch 1, bei dem das Abstandsmaterial (5) plasmabeschichtetes SixNyOz - vorzugsweise Si&sub3;N&sub4; - ist und der Schritt der Entfernung der Abstandsschicht (5) durch heiße H&sub3;PO&sub4;-Ätzlösung geschieht.
6. Verfahren nach Anspruch 1, wobei die selektive Ätzung des Abstandsmaterials (5) eine Ätzung mittels CF&sub4; ist.
DE8686114062T 1985-10-30 1986-10-10 Verfahren zur herstellung einer submikron-grabenstruktur auf einem halbleitenden substrat. Expired - Fee Related DE3688042T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/792,931 US4648937A (en) 1985-10-30 1985-10-30 Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer

Publications (2)

Publication Number Publication Date
DE3688042D1 DE3688042D1 (de) 1993-04-22
DE3688042T2 true DE3688042T2 (de) 1993-09-16

Family

ID=25158523

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8686114062T Expired - Fee Related DE3688042T2 (de) 1985-10-30 1986-10-10 Verfahren zur herstellung einer submikron-grabenstruktur auf einem halbleitenden substrat.

Country Status (4)

Country Link
US (1) US4648937A (de)
EP (1) EP0223994B1 (de)
JP (1) JPS62105426A (de)
DE (1) DE3688042T2 (de)

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4743565A (en) * 1981-03-30 1988-05-10 International Business Machines Corporation Lateral device structures using self-aligned fabrication techniques
DE3602461A1 (de) * 1986-01-28 1987-07-30 Telefunken Electronic Gmbh Verfahren zum herstellen eines sperrschicht-feldeffekttransistors
US4689869A (en) * 1986-04-07 1987-09-01 International Business Machines Corporation Fabrication of insulated gate gallium arsenide FET with self-aligned source/drain and submicron channel length
US4735681A (en) * 1986-08-15 1988-04-05 Motorola Inc. Fabrication method for sub-micron trench
FR2607600A1 (fr) * 1986-11-28 1988-06-03 Commissariat Energie Atomique Procede de realisation sur un substrat d'elements espaces les uns des autres
GB2198393B (en) * 1986-12-13 1990-06-06 Spectrol Reliance Ltd Method of producing filaments
US4838991A (en) * 1987-10-30 1989-06-13 International Business Machines Corporation Process for defining organic sidewall structures
US4776922A (en) * 1987-10-30 1988-10-11 International Business Machines Corporation Formation of variable-width sidewall structures
US4851368A (en) * 1987-12-04 1989-07-25 Cornell Research Foundation, Inc. Method of making travelling wave semi-conductor laser
JPH01248524A (ja) * 1988-03-30 1989-10-04 Hitachi Ltd 半導体装置とその製造方法
US4992939A (en) * 1988-08-05 1991-02-12 Tyler Brian G Method of producing narrative analytical report
DE3888184D1 (de) * 1988-11-17 1994-04-07 Ibm Verfahren zur Herstellung von Masken mit Strukturen im Submikrometerbereich.
EP0394597A1 (de) * 1989-04-28 1990-10-31 International Business Machines Corporation System zum Verfolgen eines Ätzprozesses in einer RIE-Vorrichtung und dessen Verwendung zur Herstellung reproduzierbarer Strukturen hoher Auflösung
US5223914A (en) * 1989-04-28 1993-06-29 International Business Machines Corporation Follow-up system for etch process monitoring
US5010039A (en) * 1989-05-15 1991-04-23 Ku San Mei Method of forming contacts to a semiconductor device
EP0416141A1 (de) * 1989-09-04 1991-03-13 Siemens Aktiengesellschaft Verfahren zur Herstellung eines FET mit asymmetrisch angeordnetem Gate-Bereich
FR2669466B1 (fr) * 1990-11-16 1997-11-07 Michel Haond Procede de gravure de couches de circuit integre a profondeur fixee et circuit integre correspondant.
US5236853A (en) * 1992-02-21 1993-08-17 United Microelectronics Corporation Self-aligned double density polysilicon lines for ROM and EPROM
JP3022689B2 (ja) * 1992-08-31 2000-03-21 日本電気株式会社 バイポーラトランジスタの製造方法
JP3317582B2 (ja) * 1994-06-01 2002-08-26 菱電セミコンダクタシステムエンジニアリング株式会社 微細パターンの形成方法
US5480823A (en) * 1995-01-19 1996-01-02 United Microelectronics Corporation Method of making high density ROM, without using a code implant
US5460991A (en) * 1995-03-16 1995-10-24 United Microelectronics Corporation Method of making high coupling ratio flash EEPROM device
US5795830A (en) * 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
DE19526011C1 (de) * 1995-07-17 1996-11-28 Siemens Ag Verfahren zur Herstellung von sublithographischen Ätzmasken
DE19536523A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Verfahren zur Herstellung einer Gateelektrode
JPH09181163A (ja) * 1995-11-13 1997-07-11 Texas Instr Inc <Ti> 丸い角を備えたトレンチ分離構造体を有する半導体装置の製造法
US5667632A (en) * 1995-11-13 1997-09-16 Motorola, Inc. Method of defining a line width
US5599738A (en) * 1995-12-11 1997-02-04 Motorola Methods of fabrication of submicron features in semiconductor devices
US5946566A (en) * 1996-03-01 1999-08-31 Ace Memory, Inc. Method of making a smaller geometry high capacity stacked DRAM device
US5952720A (en) * 1996-05-06 1999-09-14 United Microelectronics Corp. Buried contact structure
US5851882A (en) 1996-05-06 1998-12-22 Micron Technology, Inc. ZPROM manufacture and design and methods for forming thin structures using spacers as an etching mask
US5891805A (en) * 1996-12-13 1999-04-06 Intel Corporation Method of forming contacts
US5744391A (en) * 1997-01-15 1998-04-28 Taiwan Semiconductor Manufacturing Company Ltd. Method to improve isolation between EEPROM devices via a field oxide anneal
DE59814314D1 (de) 1997-07-18 2008-12-11 Infineon Technologies Ag Verfahren zur herstellung eines vertikalen mos-transistors
JPH11154701A (ja) * 1997-11-21 1999-06-08 Mitsubishi Electric Corp 半導体装置
US6087263A (en) 1998-01-29 2000-07-11 Micron Technology, Inc. Methods of forming integrated circuitry and integrated circuitry structures
US6191446B1 (en) 1998-03-04 2001-02-20 Advanced Micro Devices, Inc. Formation and control of a vertically oriented transistor channel length
US6210866B1 (en) * 1998-05-04 2001-04-03 International Business Machines Corporation Method for forming features using self-trimming by selective etch and device formed thereby
US6387771B1 (en) * 1999-06-08 2002-05-14 Infineon Technologies Ag Low temperature oxidation of conductive layers for semiconductor fabrication
US6277704B1 (en) 2000-05-24 2001-08-21 Micron Technology, Inc. Microelectronic device fabricating method, method of forming a pair of conductive device components of different base widths from a common deposited conductive layer
US6862798B2 (en) 2002-01-18 2005-03-08 Hitachi Global Storage Technologies Netherlands B.V. Method of making a narrow pole tip by ion beam deposition
US6610604B1 (en) 2002-02-05 2003-08-26 Chartered Semiconductor Manufacturing Ltd. Method of forming small transistor gates by using self-aligned reverse spacer as a hard mask
KR100476924B1 (ko) * 2002-06-14 2005-03-17 삼성전자주식회사 반도체 장치의 미세 패턴 형성 방법
US6806584B2 (en) 2002-10-21 2004-10-19 International Business Machines Corporation Semiconductor device structure including multiple fets having different spacer widths
US7279746B2 (en) * 2003-06-30 2007-10-09 International Business Machines Corporation High performance CMOS device structures and method of manufacture
JP2005116969A (ja) 2003-10-10 2005-04-28 Toshiba Corp 半導体装置及びその製造方法
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7910288B2 (en) * 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7442976B2 (en) 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7655387B2 (en) * 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7259023B2 (en) * 2004-09-10 2007-08-21 Intel Corporation Forming phase change memory arrays
US7170128B2 (en) * 2004-12-02 2007-01-30 Atmel Corporation Multi-bit nanocrystal memory
KR100641980B1 (ko) * 2004-12-17 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 배선 및 그 형성방법
WO2006070474A1 (ja) * 2004-12-28 2006-07-06 Spansion Llc 半導体装置の製造方法
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) * 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7541632B2 (en) * 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
US7902598B2 (en) * 2005-06-24 2011-03-08 Micron Technology, Inc. Two-sided surround access transistor for a 4.5F2 DRAM cell
US7888721B2 (en) * 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) * 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7413981B2 (en) * 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US8123968B2 (en) * 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7816262B2 (en) * 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7696567B2 (en) * 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7416943B2 (en) * 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7776744B2 (en) * 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7572572B2 (en) * 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7393789B2 (en) * 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7538858B2 (en) * 2006-01-11 2009-05-26 Micron Technology, Inc. Photolithographic systems and methods for producing sub-diffraction-limited features
US7531367B2 (en) * 2006-01-18 2009-05-12 International Business Machines Corporation Utilizing sidewall spacer features to form magnetic tunnel junctions in an integrated circuit
US7476933B2 (en) * 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7842558B2 (en) * 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7611980B2 (en) * 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
US7666578B2 (en) 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US8129289B2 (en) * 2006-10-05 2012-03-06 Micron Technology, Inc. Method to deposit conformal low temperature SiO2
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US8557675B2 (en) 2011-11-28 2013-10-15 Globalfoundries Inc. Methods of patterning features in a structure using multiple sidewall image transfer technique
US8669186B2 (en) 2012-01-26 2014-03-11 Globalfoundries Inc. Methods of forming SRAM devices using sidewall image transfer techniques
US9583381B2 (en) * 2013-06-14 2017-02-28 Micron Technology, Inc. Methods for forming semiconductor devices and semiconductor device structures
TWI640042B (zh) 2015-03-09 2018-11-01 聯華電子股份有限公司 半導體裝置之圖案化結構的製作方法
CN117724207B (zh) * 2024-02-18 2024-04-30 上海铭锟半导体有限公司 一种非晶硅光波导的制作方法及非晶硅光波导

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4093503A (en) * 1977-03-07 1978-06-06 International Business Machines Corporation Method for fabricating ultra-narrow metallic lines
US4209349A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching
JPS5691430A (en) * 1979-12-25 1981-07-24 Fujitsu Ltd Preparation of semiconductor device
DE3016736A1 (de) * 1980-04-30 1981-11-05 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen geaetzter strukturen in siliziumoxidschichten
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique
US4354896A (en) * 1980-08-05 1982-10-19 Texas Instruments Incorporated Formation of submicron substrate element
JPS57130431A (en) * 1981-02-06 1982-08-12 Fujitsu Ltd Manufacture of semiconductor device
US4432132A (en) * 1981-12-07 1984-02-21 Bell Telephone Laboratories, Incorporated Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features
NL8105559A (nl) * 1981-12-10 1983-07-01 Philips Nv Werkwijze voor het aanbrengen van een smalle groef in een substraatgebied, in het bijzonder een halfgeleidersubstraatgebied.
US4385975A (en) * 1981-12-30 1983-05-31 International Business Machines Corp. Method of forming wide, deep dielectric filled isolation trenches in the surface of a silicon semiconductor substrate

Also Published As

Publication number Publication date
JPS62105426A (ja) 1987-05-15
DE3688042D1 (de) 1993-04-22
EP0223994A2 (de) 1987-06-03
JPH0529133B2 (de) 1993-04-28
US4648937A (en) 1987-03-10
EP0223994A3 (en) 1989-10-25
EP0223994B1 (de) 1993-03-17

Similar Documents

Publication Publication Date Title
DE3688042T2 (de) Verfahren zur herstellung einer submikron-grabenstruktur auf einem halbleitenden substrat.
EP0111086B1 (de) Verfahren zum Herstellen von Strukturen mit Abmessungen im Submikrometerbereich und die Anwendung dieses Verfahrens zur Herstellung einer tiefen dielektrischen Isolation mit Submikrometerbreite in einem Siliciumkörper
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE69031849T2 (de) Verfahren zum Ebnen von Topologien für integrierte Schaltungen
DE69717356T2 (de) Verfahren zur Herstellung von Heteroübergang-Bipolartransistoren mit hoher Verstärkung
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
DE69616981T2 (de) Verfahren zur ätzung eines polysiliziummusters
DE69126455T2 (de) Verfahren zum Ätzen von Mehrschicht-Photolack mit geringer Unterätzeigenschaft und keiner Veränderung des Photolacks während des Ätzens
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE102010000033B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE69313797T2 (de) Verfahren zur Herstellung von integrierten Schaltkreisen unter Einsatz einer Maske
DE3203898C2 (de)
EP0338102B1 (de) Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE102006060800A1 (de) Verfahren zum Bilden eines Grabens
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE102017128047B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE69324524T2 (de) Verfahren zur Herstellung eines Halbleiter-Speicherbauteils
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
DE4232821C2 (de) Verfahren zur Herstellung eines feinstrukturierten Halbleiterbauelements
DE69534412T2 (de) III-V-Halbleiterstruktur und Verfahren zu deren Herstellung
DE69611632T2 (de) Planare Isolation für integrierte Schaltungen
DE102005037566B4 (de) Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
DE2331393C2 (de) Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee